JPH0254894A - 薄膜ｅｌ表示素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、薄膜エレクトロルミ冬ツセンス（以下、ＥＬ
と略称する）表示素子に関する。

従来の技術 第４図は典型的な先行技術である薄膜ＥＬ表示素子２の
一部構成を示す平面図であり、第５図は第４図の切断面
線■−■から見た断面図である。

以下、製造工程に基づいて、薄膜ＥＬ表示素子２の構成
を説明する。薄膜ＥＬ表示素子２において、ガラス基板
１の表面にはＩ　Ｔ　Ｏ（Ｉｎｄｉａｓ　Ｔｉｎ０に１
ｄｅ）な°どから成る透明導電膜が形成され、これをフ
ォトエツチングなどによってエツチングして帯状の平行
な透明電極ＢＪ　（ｊ＝１．２，３．・・・）を形成す
る。

この透明電ＩＶ！Ｂｊの上層には、Ｓｉ３Ｎ４などから
なる第１絶縁膜３、Ｍｎなどの活性物質がドープされた
ＺｎＳなどからなる発光層４およびＳｉ、Ｎ、などから
なる第２絶縁膜５が、この順序で電子ビーム蒸着法また
はスパッタリング法などの薄膜製造技術によってそれぞ
れ形成される。この状態で金ａ膜が電子ビーム蒸着法な
どによって形成される。この金属膜をフォトエツチング
工程でエツチングすることによって背面電極Ｄｉ　（ｉ
＝１．２，３．・・・）および端子電極Ａｊ、Ｃｉがそ
れぞれ形成される。透明電極Ｂｊと背面電極Ｄｉとの各
重複領域が画素をそれぞれ構成する。

このような薄膜ＥＬ表示素子２において、透明電極Ｂｊ
と、背面電極Ｄｉとの問仁選択的に電圧を印加すること
によって、発光層４に電界が生じ、活性物質を発光中心
として発光が行われる３発光層４から発せられた光は、
透明電極Ｂｊおよびガラス基板１を介して外部に射出さ
れる。

また背面電極Ｄｉとしては、発光層４の発する光を効果
的に反射することによって薄膜ＥＬ表示索子２の輝度を
向上することができ、電気的な抵抗値の低い材料、たと
えばアルミニウム、二・ンケル、チタンなどが好適に用
いられる。

このような薄膜ＥＬＩ示素子２においては、端子電極Ｃ
ｉにフレキシブル基板などが半日または異方性導電膜を
介して接続され、駆動電圧は、端子電ｆｉｃｉ、Ａｊ間
に印加される。この端子電極Ｃ１は背面型ｆｆ！Ｄ　ｉ
と同一工程によって形成され、この背面電極Ｄｉおよび
端子電極Ｃ１における電気抵抗はきわめて低い。

発明が解決しようとする課題 近年、人伝素子の表示面積は大形化する傾向にあり、上
記薄膜ＥＬ表示素子においては、表示面積の大形化の傾
向とともに次のような問題点が発生する。

薄膜ＥＬ表示素子においては、製造後に発光層４におけ
る活性物質の状態が安定するまでの問、輝度特性が大き
く変化する。このため前記輝度特性の安定化を図るため
に、薄膜ＥＬ表示素子の製造後に、この薄膜ＥＬ表示素
子を構成する全画素に対して、一定時間だけ電圧を印加
して、いわゆるエージングを施している。これによって
薄膜ＥＬ表示素子を出荷した凌の輝度特性の経時変化を
減少することができる。

通常、上記エージングの方法としては、透明電極Ｂｊを
短絡し、同様に背面電極Ｄｉを短絡し、透明電極Ｂｊと
背面電極Ｄｉとの間にパルス電圧を印加している。この
ようなエージング方法では、ＩＴＯなとの透明電極Ｂｊ
は金属などからなる背面型ｋＤｉよりも電気抵抗が大き
いので、透明電極Ｂｊでの電圧降下によって、端子電極
Ａｊ付近の画素に比較して、端子電極Ａｊが接続されて
いない端部付近の画素に印加される電圧は低くなる。

したがって全画素に対して均一にエージングを施すこと
ができない、このため特に表示領域の大きな薄膜ＥＬ表
示素子においては、透明電極Ｂｊの一方端部付近の画素
と他方端部付近の画素との輝度差が増大してしまい、表
示品位を低下させてしまう。

上記問題点を解決するために、第６図に示されるように
、透明電極Ｂｊを開放状すとし、１本置きに第６図左右
に設けられた端子電極Ｃｉ　（ｉ＝１２３　・・・）に
接続された背面電極Ｄｉにだけパル又電圧、を印加する
方法が考案されている。

第６図においては各画素は容量性素子Ｅｉｊで表される
。

この方法では、たとえば端子電極Ｃｍ（ｍ＝１゜３．５
．・・・）に正のパルス電圧を印加した直後に端子電極
Ｃｎ　（ｎ＝１．３．５．・・・）に負のパルス電圧を
印加する。たとえば背面電極ＤＩと背面電極Ｄ２とは、
容量性素子Ｅｌｊ、Ｅ２ｊを介して接続されているので
、容量性素子Ｅ１ｊ、Ｅ２ｊに前記各パルス信号によっ
て極性の異なる電圧が印加され、これによって薄膜ＥＬ
表示素子２においてエージングが施される。このような
方法では、電気抵抗の大きい透明電極Ｂｉからの影響を
受けず、薄膜ＥＬ表示素子に全体に均一なエージングを
施すことができる。

しかしながら上記方法では、膜欠陥および異物の混入な
どによる絶縁破壊などによって、隣接する背面電極間が
短絡状態になった場合に、背面型ｆｆＩＣ１の電気抵抗
がきわめて小さいので、過大な過電流が流れる。たとえ
ば第６図示されるように、背面電極Ｄ１と背面電極Ｄ２
との間がラインｒ】で示されるように短絡状態となった
場き、容量性素子Ｅ１２にだけでなく容量性素子Ｅｌｌ
および容置素子Ｅ１３などの絶縁破壊の生じた容量性素
子に隣接する容量性素子にまで絶縁破壊が拡大し、これ
によって薄１ｉＥＬ表示素子２全体を不良にしてしまう
。

通常、正常な容量性素子Ｅｉｊにも、微少電流が流れ、
絶縁破壊とは言っても程度の問題であり、一定の基準値
以下であれば実用上問題とはならない。また通常使用す
るＪｇｆなには、絶縁破壊は拡大しないことが判ってお
り、基準値以下の絶縁破壊を生じた薄膜ＥＬ表示素子は
、通常製品化されて出荷される。しかしながら上記方法
によってニーよりも高抵抗値を有する抵抗体が直列にそ
れぞれジンクを行うと、絶縁破壊を拡大して薄膜ＥＬ表
示装置を不良にしてしまうので、このようなニーリング
方法は実用化することはできない。

本発明の目的は、上記技術的課題を解決し、表示領域全
体に均一なエージングを施すことができ、なおかつ画素
の絶縁破壊の拡大を防止し、表示品位を向上することが
できる薄膜ＥＬ表示素子を提供することである。

課題を解決するための手段 本発明は、発光層を透明電極と複数の背面電極とによっ
て挟持した構成を有する薄膜ＥＬ！示素子において、 前記各背面電極にその背面電極よりも高抵抗値を有する
抵抗体を直列にそれぞれ接続したことを特徴とする３膜
Ｅし表示素子である。

作　　用 本発明に従えば、発光層を透明電極と複数の背面電極と
によって挟持した構成を有する薄膜ＥＬ表示素子におい
て、各背面電極にはその背面電極接続される。

したがって、たとえば隣接する背面電極間に電圧を印加
することによってエージングを行うＰＩ３キに、背面電
極は透明電極よりも電気抵抗値の低い材料からなるので
、背面電極における電圧降下がきわめて小さくなり、均
一なエージングを行うことができる。しかも絶縁破壊等
が生じても、前記薄膜抵抗体によって過大な過電流が隣
接する背面電極間に流れることが防止されるので、絶縁
破壊を拡大することがない。

実施例 第１図は本発明の一実施例の薄膜ＥＬ表示素子１２の゛
ｙ面図であり、第２図は第１図の切断面線■−■から見
た断面図である。薄膜ＥＬ表示素子１２は、ガラス基板
１１と、ガラス基板１１の表面上に形成される透明電極
Ｇｊ　（ｊ＝１．２．３゜・・）と、絶縁膜１３．１５
間に介在される発光層１４と、背面′：ｒｈｆｆｉＩ　
ｉ　（ｉ＝１．２．３．　・−）と、抵抗体Ｒｉと、端
子電極Ｈｉ、Ｆｊとを含んで構成され、いわゆる７う７
トデイスプレイの表示バ木ルとして使用される。

第１．１２１を９照して、ガラス基板１１の表面上には
、電子ビーム蒸着法またはスパッタリング法などの薄膜
形成技術によってＩ　ｎ。ＯｌまたはＳ　ｒ＋　０２な
どのＴ　Ｔ　Ｏ（Ｉｎｄｉｕｍ　Ｔｉｎ　０ｘｉｄｅ）
からなる透明導電膜が、たとえば膜厚１０００〜２００
０人程度で形成される。この透明導電膜にフォトエンチ
ング工程を経てエンチングと施し、第１（２ＩＮＪ方向
に所定の間隔をもって複数の帯状の透明電極Ｑ　ｊが形
成される。このとき後述する薄膜抵抗体Ｒｉも、この透
明導電膜のフォトエンチング工程によってエツチングす
ることにより形成される。

このフォトエツチング工程においては、抵抗体Ｒ１は、
所定の抵抗値、たとえば１にΩ〜ｌｏｋΩとなるような
形状にエツチングされる。

さらにこの透明電極Ｇｉの上層部所定ｗ１．域には、第
１絶縁膜１３が上述した３膜形成技術によって形成され
、さらにやはり上述した薄膜形成技術によってＺ　ｒ＋
　Ｓ　−Ｍ　ｎすなわちＭ　ｎが０．５％程度ドープさ
れたＺｎＳを蒸着させて発光層１４が、たとえば膜厚６
０００〜９０００人程度に形成される。この？炎、発光
層１４にアニール処理などが施される。

発光層１４の第２図さらに上層には、第１絶縁膜１３と
同様にＳｉ、Ｎ、などからなる第２絶縁膜１５が薄膜形
成技術で形成される。上述した第１絶縁膜１３、発光層
１４、および第２絶縁膜１５は、後述する端子電極Ｈｉ
、Ｆｊが形成される領域には形成されない。

この後電子ビーム蒸着法などの方法によって、たとえば
ＡＩ、Ｎ＋あるいはＴｉなどからなる金属膜が、たとえ
ば膜厚１０００〜２０００人程度で全面に形成される。

この後フォトエツチング工程を経て、前記透明電極Ｑｊ
とは交差する方向に所定の間隔を持って複数の帯状の背
面電極Ｉｉおよび端子電極Ｈｉ、Ｆｊが形成される。こ
のとき背面電極Ｉｉはその背面電極１ｉに個別的に対応
する抵抗Ｒｉの一方側端部と重複する領域を有し、端子
電極Ｈ１は抵抗体Ｒｉの他方の端部と重複する領域を有
している。したがって各背面電極Ｉｔと各端子を極Ｈ４
とは各抵抗体Ｒｉを介して電気的にそれぞれ接続される
。また端子電極Ｆｊは、その端子電１ｉ＋Ｆｊに個別的
に対応する透明電極Ｇｊの端部に重複する領域を有して
おり、これによって各透明電極Ｇｊと各端子電極Ｆｊと
が電気的にそれぞれ接続される。

第１１２１において、透明電極Ｇｊ　（ｊ＝２．４゜６
、・・・）の第１図下方の図示しない端部は、図示しな
い端子電極Ｆｊ　＜ｊ＝２．４．６．・・暑に接続され
、また背面電極Ｉ　ｉ　（ｉ＝２．４，６．・・・）の
第１図右方の図示しない端部は、図示しない抵抗体Ｒｉ
　（ｉ＝２．４，６．・・・）を介して図示しない端子
電極Ｈｉ　（ｉ＝２．４，６．・・・）に接続されてい
る。

このような薄膜ＥＬ表示素子１２において、製造直後に
は発光ＪＩ１１４にドープされた活性物質たとえばマン
ガンの発光層１４での状態が不安定であり、輝度特性の
経時変化が大きい、したがって薄膜ＥＬ表示素子の完成
後に、透明電極Ｇｊと背面電極１ｉとの重複領域からな
る画素に対して電圧パルスを一定時間印加し、いわゆる
エージングを行う必要がある。これによって工場出荷の
後の輝度特性の経時変化を小さくすることができる。

以下、エージングの方法について説明する。

第３Ｉ２１は薄膜ＥＬ表示素子１２を模式的に示す図で
あり、各画素は客員素子Ｊｉｊで表わされる。

エージングを行うにあたって、透明を極Ｇ　ｊは開放状
筋とされる。この状態で端子電極Ｈｉ（ｉ＝１．３，５
．・・・）には、たとえば正のパルス電圧が印加され、
この直後に端子電極Ｈｉ　（ｉ＝２゜４．６．・・・）
に負のパルス電圧が印加される。

たとえば端子電極Ｈ１に正のパルス電圧が印加される場
きについて説明する。背面電極１１は容量性素子Ｊｌｊ
を介して背面室［＋Ｇｊにそれぞれ接続されており、背
面電極Ｇｊは容量性素子Ｊ２ｊを介して背面電極■２に
接続されている。したがって端子電極Ｈ１に印加された
正のパルス電圧の１／″２の電圧レベルを有するパルス
電圧が、容量性素子Ｊｌｊ、Ｊ２ｊに印加される。

次に端子′８極Ｈ１に正のパルス電圧を印加した直後に
、端子電極Ｈ２に負のパルス電圧が印加される。このと
きには端子電極Ｈ１は接地レベルである。これによって
容量性素子Ｊｌｊ、Ｊ２ｊには、正のパルス電圧によっ
て印加された電圧とは逆電圧のパルス電圧が印加される
。通常１つの容量性素子Ｊｉｊには２００〜２５０■の
電圧が印加されるので、上記正のパルス電圧の電圧値は
４００〜５００Ｖであり、負のパルス電圧の電圧値は−
５００〜−４００Ｖ程度である。

このようにして抵抗値の大きい透明電極Ｄｊを開放状筋
としたままでエージングを行うことができる。この場合
に、背面電極Ｉｔは電気抵抗の小さいＡ１．Ｎｉ、Ｔｉ
などの金属からなるので電圧降下がきわめて小さく、各
容量性素子Ｊｉｊに等しい電圧レベルのパルス電圧を印
加することができ、薄１１Ｑ　Ｅ　Ｌ表示素子１２の全
画素を均一にエージングすることができる。

上記エージングにおいて、たとえば背面電極■１と背面
電極Ｉ２との間に、ライン１２で示される基１１１ｆｉ
＆以下の絶縁破壊が生じていたＪ′％合について説明す
る。このような絶縁破壊は、たとえば膜欠陥、異物の混
入などに起因して発生され、基準値以下であれば通常使
用において絶縁破壊が拡大することはなく、製品として
出荷される。上記エージングにおいて端子Ｔ４極Ｈ１に
正のパルス電圧が印加されると、このパルス電圧は抵抗
体Ｒ１を介して背面電極１１に流れ、ライン１２を介し
て背面１！ｉＩ２に流れる。背面電極Ｉ２は抵抗体Ｒ２
を介して端子電極Ｈ２と接続されている。したがって電
流は抵抗体Ｒ１，Ｒ２を介して流されるので、ライン１
２に流れる電流には制限がかかり、微少電流しか流れな
い。したがって従来技術に関連して説明した過大な過電
流による絶縁破壊の拡大を防止することができる。

このように薄１１ｉＥＬ表示素子１２において、上述し
た隣接する背面ｔａ間にパルス電圧を印加してエージン
グを行う場合には、膜欠陥、異物の混入等による絶縁破
壊などに起因して、背面＠極間が短絡状態となっても、
過電流を最小限に抑え、画素の破壊の拡大を防止するこ
とができる。これによって透明電極における電圧降下の
影響を受けることなく、全画素に均一なエージングを施
すことが可能になる。したがって、特に表示面積の大き
い薄膜ＥＬｉ示素子においては、その表示品位を格段に
向上することができる。

また従来技術に関連して説明した透明電極と背面電極と
の間にパルス電圧を印加するエージングを行う場合には
、透明電極と背面電極との間での微小な絶縁破壊が発生
し、局部的にこの透明電極と背面電極とが導通状暦にな
っていても、本発明によれば背面電極に設けられた低抗
体Ｒｉによって、過″８流が最小限に抑えられるので、
上述した絶縁破壊の拡大が発生せず、薄膜Ｅし表示素子
１２を不良にするといった事態を防止することができろ
。

上述した実施例においては、抵抗体は、透明電極Ｇｊと
同一材料ＩＴＯであり、透明電極Ｑｊと同一の工程で形
成されろ場きについて説明したけれども、たとえば金属
酸化物などをホトリソグラフィによって所望の形状に形
成し、これによって抵抗体を設けるように構成すること
もできる。

発明の詳細 な説明したように本発明による薄膜ＥＬ表示素子におい
ては、エージングにおける絶縁破壊の拡大を防止し、エ
ージングによって薄［ＥＬ表示素子を不良にしてしまう
といった事態を防止することができる。しかも薄膜ＥＬ
表示素子の全画素に亘って均一なエージングを施すこと
が可能となり、薄膜ＥＬ表示素子の表示品位を格段に向
上することができる。

【図面の簡単な説明】

第１Ｉ′２１は本発明の一実施例の薄膜ＥＬ表示素子１
２の平面図、第２図は第１［２１の切断面線■−■から
見た断面図、第３Ｉ２１は薄膜ＥＬ表示素子１２を模式
的に示す図、第＝Ｉ　１２Ｉは従来技術の薄膜ＥＬ表示
素子２の平面図、第５図は第４図の切断面線Ｖ−■から
見た断面図、第６図は薄膜Ｅし表示素子２を模式的に示
す図である。 １１・・・ガラス基板、１２・・・薄膜ＥＬ表示素子、
１３・・・第１絶縁膜、１４・・・発光層、１５・・・
第２絶縁膜、Ｆｊ、Ｈ４・・・端子電極、Ｇｊ・・・透
明電極、Ｉｉ・・・背面電極、Ｊｉｊ・・・容量性素子
、Ｒｉ・・・抵抗体 代理人　　弁理士　画数　圭一部 １２＼ 第３図 第 図 第 図 ２＼ 第 図

Claims (1)

【特許請求の範囲】
1. 　発光層を透明電極と複数の背面電極とによって挟持し
   た構成を有する薄膜ＥＬ表示素子において、前記各背面
   電極にその背面電極よりも高抵抗値を有する抵抗体を直
   列にそれぞれ接続したことを特徴とする薄膜ＥＬ表示素
   子．