JPH06273783A - 液晶表示装置とその製造方法 - Google Patents
液晶表示装置とその製造方法Info
- Publication number
- JPH06273783A JPH06273783A JP8695293A JP8695293A JPH06273783A JP H06273783 A JPH06273783 A JP H06273783A JP 8695293 A JP8695293 A JP 8695293A JP 8695293 A JP8695293 A JP 8695293A JP H06273783 A JPH06273783 A JP H06273783A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode pattern
- crystal display
- display device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置の製造方法に於いて、表示に使
用する電極パターンの静電気による破壊を防止し、かつ
各電極パターン間の短絡不良を検出出来るようにするこ
とを目的とする。 【構成】 基材１０に表示に使用する電極パターン２０
を形成し、同一の導電膜により共通電極３０及び接続配
線４０を配置することよりなる。 【効果】 液晶表示装置の製造工程に於いて各電極パタ
ーン２０に帯電する静電気は、共通電極３０を通じて同
電位になるため電極パターン２０間の放電による破壊は
発生しない、また接続配線４０の抵抗値により、短絡不
良も検出可能となる。
用する電極パターンの静電気による破壊を防止し、かつ
各電極パターン間の短絡不良を検出出来るようにするこ
とを目的とする。 【構成】 基材１０に表示に使用する電極パターン２０
を形成し、同一の導電膜により共通電極３０及び接続配
線４０を配置することよりなる。 【効果】 液晶表示装置の製造工程に於いて各電極パタ
ーン２０に帯電する静電気は、共通電極３０を通じて同
電位になるため電極パターン２０間の放電による破壊は
発生しない、また接続配線４０の抵抗値により、短絡不
良も検出可能となる。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置及びその製
造方法であり、特に表示密度の高いドットマトリックス
などの電極パターンを有する液晶表示装置を低不良率で
製造する方法に関する。
造方法であり、特に表示密度の高いドットマトリックス
などの電極パターンを有する液晶表示装置を低不良率で
製造する方法に関する。
【０００２】
【従来の技術】従来技術を図３と図４により説明する
と、通常液晶表示装置は次のように作成される。一対の
基材１０に目的の表示パターンに対応する電極パターン
２０を形成し、次いで、この基材１０を液晶の配向を持
たせるべくラビングなどの表面処理を行い、基材１０の
一方の周辺にシールするためのシール材９０を形成した
後組み立てる。次いで、液晶８０を注入し、封止した後
所定の素子に切断し、偏光板６０、反射板７０などの接
着を行ない所望の液晶表示装置がえられる。
と、通常液晶表示装置は次のように作成される。一対の
基材１０に目的の表示パターンに対応する電極パターン
２０を形成し、次いで、この基材１０を液晶の配向を持
たせるべくラビングなどの表面処理を行い、基材１０の
一方の周辺にシールするためのシール材９０を形成した
後組み立てる。次いで、液晶８０を注入し、封止した後
所定の素子に切断し、偏光板６０、反射板７０などの接
着を行ない所望の液晶表示装置がえられる。
【０００３】
【発明が解決しようとする問題点】前記液晶表示装置の
製造方法においては、用いられる基材１０はガラス板も
しくは樹脂板などの絶縁体であり、また所定の電極パタ
ーン２０は各々の電極で液晶を駆動させるために電気的
に独立した構成となっている。しかしながら、該電極パ
ターンを形成した後に、液晶を配向させるためのラビン
グなどの表面処理や組み立て、偏光板接着、反射板接着
などを行なうため、基材１０や個々に独立した電極パタ
ーン２０に相当量の静電気が帯電することがあり、前記
帯電電圧が一定の値以上の電圧にいたった場合、各々の
電極パターン２０間で自然放電が発生し、液晶を配行さ
せる表面処理構造や電極パターン２０そのものを破壊す
る問題を有している。
製造方法においては、用いられる基材１０はガラス板も
しくは樹脂板などの絶縁体であり、また所定の電極パタ
ーン２０は各々の電極で液晶を駆動させるために電気的
に独立した構成となっている。しかしながら、該電極パ
ターンを形成した後に、液晶を配向させるためのラビン
グなどの表面処理や組み立て、偏光板接着、反射板接着
などを行なうため、基材１０や個々に独立した電極パタ
ーン２０に相当量の静電気が帯電することがあり、前記
帯電電圧が一定の値以上の電圧にいたった場合、各々の
電極パターン２０間で自然放電が発生し、液晶を配行さ
せる表面処理構造や電極パターン２０そのものを破壊す
る問題を有している。
【０００４】また従来は各々の電極パターン２０の間で
の放電を防ぐため、共通電極を設けることにより各々の
電極パターン２０の間を同電位とした場合でも電極パタ
ーン２０間が導通した状態のため、電極パターン２０間
の短絡不良が発生した場合検出できなくなってしまうな
どの問題があった。
の放電を防ぐため、共通電極を設けることにより各々の
電極パターン２０の間を同電位とした場合でも電極パタ
ーン２０間が導通した状態のため、電極パターン２０間
の短絡不良が発生した場合検出できなくなってしまうな
どの問題があった。
【０００５】本発明の目的は、以上の問題点を解決し
た、液晶表示装置を提供するものである。
た、液晶表示装置を提供するものである。
【０００６】
【問題を解決するための手段】本発明は、上記問題点を
解決するため、表示パターンに対応する電極パターンを
設けた一対の基材に液晶物質を一定方向に配向させる表
面処理を施し、一方の基材の周辺にシール材を設け、該
基材を組み立て、基材間に液晶を注入して液晶表示装置
を製造する方法であって、各々の基材の電極パターンが
他の電極パターンと導通している共通電極を有し、該電
極パターンと共通電極の接続が、電極パターン幅より狭
くかつ、折り返しにより配線長を長くする事で得られる
高抵抗の接続配線より成る事を特徴とし、さらに前記電
極パターン及び共通電極及び高抵抗の接続配線がインジ
ュウム・スズ酸化物の透明導電膜により形成される事を
特徴とし、さらに前記基材の表面にスッパタ処理により
形成した前記透明導電膜をエッチングによりパターン形
成し、電気的な短絡不良検査を行い電極パターンとした
後、ラビング法により液晶配向させる表面処理を施し製
造される事を特長とする液晶表示装置とその製造方法で
ある。
解決するため、表示パターンに対応する電極パターンを
設けた一対の基材に液晶物質を一定方向に配向させる表
面処理を施し、一方の基材の周辺にシール材を設け、該
基材を組み立て、基材間に液晶を注入して液晶表示装置
を製造する方法であって、各々の基材の電極パターンが
他の電極パターンと導通している共通電極を有し、該電
極パターンと共通電極の接続が、電極パターン幅より狭
くかつ、折り返しにより配線長を長くする事で得られる
高抵抗の接続配線より成る事を特徴とし、さらに前記電
極パターン及び共通電極及び高抵抗の接続配線がインジ
ュウム・スズ酸化物の透明導電膜により形成される事を
特徴とし、さらに前記基材の表面にスッパタ処理により
形成した前記透明導電膜をエッチングによりパターン形
成し、電気的な短絡不良検査を行い電極パターンとした
後、ラビング法により液晶配向させる表面処理を施し製
造される事を特長とする液晶表示装置とその製造方法で
ある。
【０００７】
【作用】本発明によれば、各々の電極パターンは、高抵
抗の接続配線で共通電極に接続されているので液晶表示
セルの製造工程中に帯電した場合でも各電極パターン間
は同電位となり、瞬時的な放電による破壊は発生しな
い。
抗の接続配線で共通電極に接続されているので液晶表示
セルの製造工程中に帯電した場合でも各電極パターン間
は同電位となり、瞬時的な放電による破壊は発生しな
い。
【０００８】また接続配線４０の抵抗値により、仮に電
極パターン間の短絡による不良が存在した場合でも、検
査工程での抵抗値測定により、不良発生箇所の識別は可
能となる。
極パターン間の短絡による不良が存在した場合でも、検
査工程での抵抗値測定により、不良発生箇所の識別は可
能となる。
【０００９】
【実施例】以下図面により本発明の一実施例を詳述す
る。図１は本発明の基材１０に形成された電極パターン
２０を示した平面図であり、図２は電極パターン２０の
一部を拡大した図である。
る。図１は本発明の基材１０に形成された電極パターン
２０を示した平面図であり、図２は電極パターン２０の
一部を拡大した図である。
【００１０】すなわち図１に示す基材１０に成膜した導
伝膜をフォトリソグラフィーなどの手法により、電極パ
ターン２０、共通電極３０および接続配線４０を同時に
形成する。この接続配線４０は図２に拡大して示すよう
に、電極パターン２０に比べ線幅を細く、かつ折返しパ
ターンに依って配線長を長くすることで接続配線４０の
抵抗値を高くしている。例えば、電極パターンの抵抗値
は単位面積あたりの抵抗Ｒｓと電極パターンの幅Ｗと長
さＬにより決められ、実施例では、電極パターンの抵抗
Ｒｓ＝１０オーム／（Ｗ／Ｌ）の導伝膜を用い、線幅Ｗ
１＝１ｍｍ、長さＬ１＝１００ｍｍの電極パターン２０
を形成する場合、接続配線４０は、線幅Ｗ２＝１０μ
ｍ、長さＬ２＝２０ｍｍにする事で、電極パターン２０
の１本あたりの抵抗値は１Ｋオームに対して、接続配線
４０の抵抗値は２０Ｋオームが得られた。すなわち接続
配線４０の抵抗を電極パターン２０の２０倍以上とし
た。この時仮に電極パターンに短絡不良５０が存在して
いた場合でも、正常な電極間の抵抗値２０Ｋオームに対
し抵抗素子が並列に接続されたのと同等となり最大でも
約１．８Ｋオームの抵抗値で短絡することがわかる。従
って、不良箇所は、容易に識別が可能である。
伝膜をフォトリソグラフィーなどの手法により、電極パ
ターン２０、共通電極３０および接続配線４０を同時に
形成する。この接続配線４０は図２に拡大して示すよう
に、電極パターン２０に比べ線幅を細く、かつ折返しパ
ターンに依って配線長を長くすることで接続配線４０の
抵抗値を高くしている。例えば、電極パターンの抵抗値
は単位面積あたりの抵抗Ｒｓと電極パターンの幅Ｗと長
さＬにより決められ、実施例では、電極パターンの抵抗
Ｒｓ＝１０オーム／（Ｗ／Ｌ）の導伝膜を用い、線幅Ｗ
１＝１ｍｍ、長さＬ１＝１００ｍｍの電極パターン２０
を形成する場合、接続配線４０は、線幅Ｗ２＝１０μ
ｍ、長さＬ２＝２０ｍｍにする事で、電極パターン２０
の１本あたりの抵抗値は１Ｋオームに対して、接続配線
４０の抵抗値は２０Ｋオームが得られた。すなわち接続
配線４０の抵抗を電極パターン２０の２０倍以上とし
た。この時仮に電極パターンに短絡不良５０が存在して
いた場合でも、正常な電極間の抵抗値２０Ｋオームに対
し抵抗素子が並列に接続されたのと同等となり最大でも
約１．８Ｋオームの抵抗値で短絡することがわかる。従
って、不良箇所は、容易に識別が可能である。
【００１１】また各々の電極パターン２０の間は共通電
極３０により電気的に導通しているため静電気の放電に
よるパターンなどの破壊は、皆無となる。
極３０により電気的に導通しているため静電気の放電に
よるパターンなどの破壊は、皆無となる。
【００１２】
【発明の効果】以上の説明で明らかなように、本発明に
よれば電極パターン間の短絡不良検出を妨げる事なく、
液晶表示セルの製造過程で発生する静電気による電極パ
ターンなどの破壊を防止し、よって低不良率で液晶表示
セルを製造することが可能となった。
よれば電極パターン間の短絡不良検出を妨げる事なく、
液晶表示セルの製造過程で発生する静電気による電極パ
ターンなどの破壊を防止し、よって低不良率で液晶表示
セルを製造することが可能となった。
【図１】本発明の実施例である基材に形成された電極を
示した平面図である。
示した平面図である。
【図２】本発明の実施例である図１の電極部の拡大図で
ある。
ある。
【図３】従来技術の電極パターンの平面図である。
【図４】液晶表示装置の断面図である。
１０ 基材 ２０ 電極パターン ３０ 共通電極 ４０ 接続配線 ５０ 短絡不良 ６０ 偏光板 ７０ 反射板 ８０ 液晶 ９０ シール材
Claims (3)
- 【請求項１】 表示パターンに対応する電極パターンを
設けた一対の基材に液晶物質を一定方向に配向させる表
面処理を施し、一方の基材の周辺にシール材を設け、該
基材を組み立て、基材間に液晶を注入して液晶表示装置
を製造する方法であって、各々の基材の電極パターンが
他の電極パターンと導通している共通電極を有し、該電
極パターンと共通電極の接続が、電極パターン幅より狭
くかつ折り返しにより配線長を長くする事で得られる高
抵抗の接続配線より成る事を特徴とする液晶表示装置及
び前記液晶表示装置の製造方法。 - 【請求項２】 前記電極パターン及び共通電極及び高抵
抗の接続配線がインジュウム・スズ酸化物の透明導電膜
により形成される事を特徴とする請求項１記載の液晶表
示装置及び前記液晶表示装置の製造方法。 - 【請求項３】 前記基材の表面にスッパタ処理により形
成した透明導電膜をエッチングによりパターン形成し、
さらに電気的な短絡不良検査を行い電極パターンとした
後、ラビング法により液晶配向させる表面処理を施し製
造される事を特長とする請求項１記載の液晶表示装置及
び前記液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8695293A JPH06273783A (ja) | 1993-03-23 | 1993-03-23 | 液晶表示装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8695293A JPH06273783A (ja) | 1993-03-23 | 1993-03-23 | 液晶表示装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06273783A true JPH06273783A (ja) | 1994-09-30 |
Family
ID=13901214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8695293A Pending JPH06273783A (ja) | 1993-03-23 | 1993-03-23 | 液晶表示装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06273783A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335953B2 (en) | 2002-10-29 | 2008-02-26 | Seiko Epson Corporation | Circuit substrate, electro-optical device, and electronic apparatus |
-
1993
- 1993-03-23 JP JP8695293A patent/JPH06273783A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335953B2 (en) | 2002-10-29 | 2008-02-26 | Seiko Epson Corporation | Circuit substrate, electro-optical device, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI223731B (en) | Display panel | |
| KR0145342B1 (ko) | 액정표시장치 | |
| EP0376165B1 (en) | Method for manufacturing a liquid crystal display device | |
| JPH0588203A (ja) | 金属−絶縁物−金属型装置配列を組み立てる方法とそのような配列を組み込んだ表示装置 | |
| EP1008177B1 (en) | Improved active matrix esd protection and testing scheme | |
| EP0376648B1 (en) | A liquid crystal display apparatus | |
| JPH01500464A (ja) | 液晶ディスプレイ | |
| JPH0660980B2 (ja) | マトリクス表示装置 | |
| JPH06317810A (ja) | マトリックス配線基板 | |
| JPH06273783A (ja) | 液晶表示装置とその製造方法 | |
| JPH05188362A (ja) | 液晶表示装置の製造方法とそのガラス基板 | |
| JP3805523B2 (ja) | 薄膜デバイス | |
| JP2624687B2 (ja) | 薄膜能動素子アレイの製造方法 | |
| JPH05333370A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH1195253A (ja) | マトリクスアレイ配線基板及びその製造方法 | |
| JPH0394223A (ja) | アクティブマトリクス表示装置の製造方法 | |
| US4388554A (en) | Electroluminescent display component | |
| JPH0254894A (ja) | 薄膜ｅｌ表示素子 | |
| JP2684273B2 (ja) | 配線装置の検査方法、製造方法および検査装置 | |
| JPH1096940A (ja) | アクティブマトリクス基板及びアクティブマトリクス型液晶表示装置 | |
| JPH06222389A (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| JP3162347B2 (ja) | マトリクス型表示装置用マトリクス基板 | |
| JPH11109887A (ja) | 液晶表示パネル及びその製造方法 | |
| JPH11119257A (ja) | Ｔｆｔ基板とその製造方法 | |
| JP4089886B2 (ja) | 表示パネル |