JP3805523B2 - 薄膜デバイス - Google Patents

薄膜デバイス Download PDF

Info

Publication number
JP3805523B2
JP3805523B2 JP5797898A JP5797898A JP3805523B2 JP 3805523 B2 JP3805523 B2 JP 3805523B2 JP 5797898 A JP5797898 A JP 5797898A JP 5797898 A JP5797898 A JP 5797898A JP 3805523 B2 JP3805523 B2 JP 3805523B2
Authority
JP
Japan
Prior art keywords
wiring
bus line
film
substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5797898A
Other languages
English (en)
Other versions
JPH11258627A (ja
Inventor
安宏 那須
泰弘 大野
浩司 塚大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5797898A priority Critical patent/JP3805523B2/ja
Publication of JPH11258627A publication Critical patent/JPH11258627A/ja
Application granted granted Critical
Publication of JP3805523B2 publication Critical patent/JP3805523B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、液晶表示パネル等の薄膜デバイスに関し、特に外部の駆動回路に接続される接続端子を有する薄膜デバイスに関する。
【0002】
【従来の技術】
液晶表示装置は、薄くて軽量であるとともに低電圧で駆動できて消費電力が少ないという長所があり、近年、パーソナルコンピュータのディスプレイやテレビ等に広く使用されるようになった。
一般的に、液晶表示装置を構成する表示パネルは、2枚の透明ガラス基板の間に液晶を封入した構造を有している。それらのガラス基板の相互に対向する2つの面(対向面)のうち、一方の面側にはブラックマトリクス、カラーフィルタ、対向電極及び配向膜等が形成され、また他方の面側には薄膜トランジスタ(以下、TFTという)、画素電極及び配向膜等が形成されている。更に各ガラス基板の対向面と反対側の面には、それぞれ偏光板が貼り付けられている。これらの2枚の偏光板は、例えば偏光板の偏光軸が互いに直交するように配置され、これによれば、電界をかけない状態では光を透過し、電界を印加した状態では遮光するモード、すなわちノーマリーホワイトモードとなる。また、2枚の偏光板の偏光軸が平行な場合には、電界をかけない状態では光を遮光し、電界を印加した状態では透過するモード、すなわちノーマリーブラックモードとなる。
【0003】
なお、以下の説明において、液晶表示パネルを構成する2枚の基板のうち、TFT等が形成された基板をTFT基板、カラーフィルタ等が形成された基板をCF基板という。
図7は従来の液晶表示パネルのTFT基板を示す平面図、図8は図7中矢印Bで示す部分を拡大して示す平面図、図9は図8のC−C線による断面図である。
【0004】
ガラスからなる透明基板30の表面上には複数本のゲートバスライン31及び複数本のドレインバスライン32が上から見て直角に交差するように形成されている。各ゲートバスライン31は駆動回路接続用端子35の引出配線35aと接続されており、各ドレインバスライン32は駆動回路接続用端子36の引出配線36aと接続されている。これらの端子35,36及び引出配線35a,36aはいずれもITO(インジウム酸化スズ)からなり、図9に示すように、SiN等からなる絶縁膜42上に形成されている。また、端子35,36の引出配線35a,36aは、絶縁膜42に開口されたコンタクトホール44b,44cを介してゲートバスライン31又はドレインバスライン32に接続されている。コンタクトホール44b,44cは、通常、図8に示すように矩形状に形成されることが多いが、円形状に形成されることもある。
【0005】
基板30上のゲートバスライン31及びドレインバスライン32により区画された各領域には、TFT33と、ITOからなる透明画素電極34とが配置されている。TFT33のゲート電極33aはゲートバスライン31に接続され、ドレイン電極33bはドレインバスライン32に接続され、ソース電極33cはコンタクトホール44aを介して画素電極34に接続されている。これらの画素電極34上には液晶の配向方向を決める配向膜(図示せず)が形成されている。
【0006】
液晶表示パネルは、このように構成されたTFT基板と、カラーフィルタ等が形成されたCF基板とを対向配置し、両者の間に液晶を封入して構成される。
この液晶表示パネルは、端子35,36を介して駆動回路が設けられた基板(以下、駆動回路基板という)と電気的に接続され、駆動回路基板から供給される信号により駆動される。
【0007】
【発明が解決しようとする課題】
液晶表示パネルでは、上述の如く、駆動回路接続用端子35,36がITOにより形成されている。これは、▲1▼ITOの硬度が高いために製造工程及び検査工程等で端子35,36が傷付くことを防止できること、▲2▼ITOは導電性を有する酸化物であるので、金属のように酸化によって導電率が変動することがないこと、▲3▼ITOは耐薬品性が優れており、製造工程及び検査工程等における品質の変動が極めて少ない等の利点があるためである。
【0008】
しかし、ITOは、ゲートバスライン31及びドレインバスライン32の材料である金属(Cr又はAl等)に比べて抵抗率が高い。このため、液晶表示パネルの製造工程や試験工程で発生する静電気により、ITOからなる端子と金属からなる配線(ゲートバスライン及びドレインバスライン)との間に急激な大電流が流れると、コンタクトホール44b(44c)の縁部の引出配線35a,36a(図8,図9に矢印Dで示す部分)が焼失することがある。
【0009】
本発明は、静電気等に起因する大電流によってコンタクトホールの縁部の配線が焼失してしまうことを回避できて、信頼性が高い薄膜デバイスを提供することを目的とする。
【0010】
【課題を解決するための手段】
上記した課題は、基板と、前記基板上に形成された薄膜トランジスタと、前記基板上に形成され、前記薄膜トランジスタに接続された第1の配線と、前記第1の配線を覆う絶縁膜と、前記絶縁膜を開孔して形成され、前記第1の配線の先端部に連絡する複数のコンタクトホールと、前記絶縁膜の上に形成された端子と、一方の端部が前記端子に接続され、他方の端部が前記複数のコンタクトホールを介して前記第1の配線に接続された第2の配線とを有し前記第1の配線の先端に近づくのに伴って前記コンタクトホールの数が段階的に減少するように前記複数のコンタクトホールが配置されていることを特徴とする薄膜デバイスにより解決する。
【0013】
以下、本発明の作用について説明する。本発明においては、第1の配線の端部と第2の配線とを電気的に接続する複数のコンタクトホールが設けられた配線接続部を有し、前記配線接続部の前記第1の配線の先端側におけるコンタクトホールの密度が、配線接続部の他の部分に比べて小さくなるように設定されている。これにより、電流パスが分散され、発熱が抑制されて、第2の配線の焼失が回避される。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
(第1の実施の形態)
図1は本発明の第1の実施の形態に係る薄膜デバイスを示す平面図、図2は図1中矢印Aで示す部分の拡大図である。なお、本実施の形態は、本発明を液晶表示パネルのTFT基板に適用した例である。
【0015】
ガラスからなる透明基板10の表面上には複数本のゲートバスライン11及び複数本のドレインバスライン12が上から見て直角に交差するように形成されている。各ゲートバスライン11は駆動回路接続用端子15の引出配線15aと接続されており、各ドレインバスライン12は駆動回路接続用端子16の引出配線16aと接続されている。これらの端子15,16及び引出配線15a,16aはいずれもITOにより形成されており、引出配線15a,16aはコンタクトホール24b,24cを介してゲートバスライン11又はドレインバスライン12に接続されている。コンタクトホール24b,24cはいずれも上から見たときに楔形(長方形と三角形とを組み合わせた形状)に形成されており、楔先端側がゲートバスライン11又はドレインバスライン12の先端側(端子15,16側)に向くように配置されている。
【0016】
基板10上のゲートバスライン11及びドレインバスライン12により区画された各領域には、TFT13とITOからなる透明の画素電極14とが配置されている。TFT13のゲート電極13aはゲートバスライン11に接続され、ドレイン電極13bはドレインバスライン12に接続され、ソース電極13cはコンタクトホール24aを介して画素電極14に接続されている。これらの画素電極14上には配向膜(図示せず)が形成されている。
【0017】
一方、CF基板は、ガラスからなる透明基板と、この透明基板の表面上に形成されたカラーフィルタと、画素電極間を遮光するブラックマトリクスと、これらのカラーフィルタ及びブラックマトリクスを覆う透明絶縁膜と、該透明絶縁膜上に形成された対向電極と、該対向電極を覆う配向膜とにより構成されている。液晶表示パネルは、図1に示す構造のTFT基板と、上述のCF基板とを一定の間隔で対向させて配置し、両者の間に液晶を封入して構成されている。
【0018】
図3,図4は、上述した本実施の形態の液晶表示パネルの製造方法を工程順に示す断面図である。なお、これらの図3,図4は、液晶表示パネルのTFT形成領域における断面を示す。
まず、図3(a)に示すように、ガラス製の透明基板10をスパッタリング装置のチャンバ内に載置し、Cr(クロム)をターゲットに用いてスパッタリングを施して、基板10上にCr膜を約150nmの厚さに形成する。その後、フォトリソグラフィ法を用いてCr膜を所定の形状にパターニングし、ゲートバスライン11及びゲート電極13aを形成する。
【0019】
次に、図3(b)に示すように、基板10の上側全面にSiN膜23、アモルファスシリコン膜25及びSiN膜26を順次積層する。この場合、SiN膜23は約300〜400nmの厚さに形成し、アモルファスシリコン膜25は約15〜35nmの厚さに形成し、SiN膜26は約100〜250nmの厚さに形成する。ここでは、SiN膜23を400nm、アモルファスシリコン膜25を30nm、SiN膜26を100nmの厚さに形成したとする。
【0020】
次に、図3(c)に示すように、SiN膜26上にフォトレジスト膜(図示せず)を形成し、露光及び現像処理を施して、ゲート電極13aの上方にのみフォトレジスト膜を残存させる。そして、このフォトレジスト膜をマスクとしてSiN膜26をエッチングし、ゲート電極13aの上方にのみSiN膜26を残す。その後、フォトレジスト膜を除去する。
【0021】
次に、図4(a)に示すように、基板10の上側全面に、n+ アモルファスシリコン膜27と、Ti(チタン)膜28a、Al(アルミニウム)膜28b及びTi膜28cの3層構造の導電体膜28とを形成する。この場合、n+ アモルファスシリコン膜27は約30nmの厚さに形成し、Ti膜28aは約20nmの厚さに形成し、Al膜28bは約50nmの厚さに形成し、Ti膜28cは約80nmの厚さに形成する。そして、基板10の上側全面にフォトレジスト膜(図示せず)を形成し、露光及び現像処理を施して、所定の形状にパターニングする。そして、フォトレジスト膜をマスクとしてTi膜28c、Al膜28b、Ti膜28a、n+ アモルファスシリコン膜27及びアモルファスシリコン膜25をエッチングする。これにより、TFT13のソース及びドレイン領域と、Ti膜28c、Al膜28b及びTi膜28aの3層構造のドレインバスライン13、ドレイン電極13b及びソース電極13cが形成される。なお、SiN膜26は、TFTのチャネルとなる部分のアモルファスシリコン膜25をエッチングから保護するための保護膜として作用する。
【0022】
次いで、図4(b)に示すように、基板10の上側全面にSiN膜29を約250〜500nmの厚さに形成する。ここでは、SiN膜を300nmの厚さに形成したとする。その後、SiN膜29及びSiN膜23を選択的にエッチングして、ソース電極13cに到達するコンタクトホール24a、ゲートバスライン11の端部に到達するコンタクトホール24b及びドレインバスライン12の端部に到達するコンタクトホール24cを形成する。この場合、コンタクトホール24b,24cは、図2に示すように、上から見て楔形となるように形成する。
【0023】
その後、基板10の上側全面にITO膜を約80nmの厚さに形成した後、そのITO膜をパターニングして、画素電極14、端子15,16及び引出配線15a,16aを形成する。画素電極14は、コンタクトホール24aを介してソース電極13cに電気的に接続され、引出配線15aはコンタクトホール24bを介してゲートバスライン22に電気的に接続され、引出配線16aはコンタクトホール24cを介してドレインバスライン12に電気的に接続される。
【0024】
そして、基板10の上側全面にポリイミド等からなる配向膜(図示せず)を形成した後、その配向膜の表面をラビング処理する。これにより、図1に示す液晶表示パネルのTFT基板が完成する。
本実施の形態においては、ゲートバスライン11及びドレインバスライン12の端部と端子15,16の引出配線15a,16aとを接続するコンタクトホール24b,24cが楔状に形成されており、その先端部(V字形の部分)がゲートバスライン11又はドレインバスライン12の先端側に向いている。従って、製造工程や検査工程で発生する静電気等により端子15,16とゲートバスライン11又はドレインバスライン12との間に大電流が流れる場合に、電流パスが、コンタクトホール24b,24cのV字形の縁部に沿って広く分散される。これにより、コンタクトホール24b,24cの縁部の一部領域に電流が集中することが回避され、コンタクトホール24b,24cの縁部における引出配線15a,16a(ITO)の焼失が防止される。
【0025】
(その他の実施の形態)
図5、図6は本発明の他の実施の形態の液晶表示パネルにおけるゲートバスライン11(又は、ドレインバスライン12)の端部と駆動回路接続用端子15b(又は、16b)の引出配線との接続部を示す平面図である。これらの実施の形態において、ゲートバスライン11(又は、ドレインバスライン12)の端部と端子の引出配線15b(又は、16b)とを接続するコンタクトホールの形状が異なること以外は基本的に第1の実施の形態と同様であるので、重複する部分の説明を省略する。
【0026】
図5に示す薄膜デバイスでは、ゲートバスライン11(又は、ドレインバスライン12)の端部と引出配線15b(又は引出配線16b)との接続部に小さなコンタクトホール24dが多数形成されている。各コンタクトホール24dの面積は同じであり、ゲートバスライン11(又は、ドレインバスライン12)の長さ方向におけるコンタクトホール24dの配設ピッチは一定であるが、基板縁側ではコンタクトホール24dの数が段階的に少なくなるように設定されている。すなわち、コンタクトホール24dの密度は、ゲートバスライン11(又は、ドレインバスライン12)の先端側ほど小さくなるように設定されている。
【0027】
図6に示す液晶表示パネルにおいても、ゲートバスライン11(又は、ドレインバスライン12)の端部と引出配線15c(又は、引出配線16c)との接続部に小さなコンタクトホール24eが多数形成されている。そして、コンタクトホール24eの配設ピッチは、ゲートバスライン11(又は、ドレインバスライン12)の先端側ほど大きくなり、かつ、コンタクトホール24eの数が段階的に少なくなるように設定されている。すなわち、コンタクトホール24eの密度は、ゲートバスライン11(又は、ドレインバスライン12)の先端側ほど小さくなるように設定されている。
【0028】
これらの実施の形態の薄膜デバイスにおいて、製造工程又は検査工程で静電気が発生しても、ゲートバスライン11(又は、ドレインバスライン12)と端子15,16)の引出配線15a,16aとの間の電流パスが広い範囲に分散されるので、第1の実施の形態と同様に、ゲートバスライン11(又は、ドレインバスライン12)と端子15,16の引出配線15a,16aとの接続部の焼失が防止されるという効果が得られる。
【0029】
なお、上記の実施の形態はいずれも液晶表示パネルのTFT基板について説明したが、本発明の薄膜デバイスは液晶表示パネルに限定されるものではなく、液晶表示パネルのTFT基板以外のデバイスに適用できることは勿論である。
【0030】
【発明の効果】
以上説明したように、本願第1発明によれば、第1の配線の端部と第2の配線とを電気的に接続するコンタクトホールとを有し、前記コンタクトホールは、その第1の配線の先端側が楔状に形成されているので、コンタクトホールの縁部の長さが長くなり、電流パスが分散される。これにより、コンタクトホールの縁部における発熱が抑制され、第2の配線の焼失が回避される。
【0031】
また、本願第2発明によれば、第1の配線の端部と第2の配線とを電気的に接続する複数のコンタクトホールが設けられた配線接続部を有し、前記配線接続部の前記第1の配線先端側におけるコンタクトホールの密度が、前記配線接続部の他の部分に比べて小さくなるように設定されているので、電流パスが分散され、発熱が抑制されて、第2の配線の焼失が回避される。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る薄膜デバイス(液晶表示パネル)を示す平面図である。
【図2】図1中矢印Aで示す部分の拡大図である。
【図3】第1の実施の形態の液晶表示パネルの製造方法を示す図(その1)である。
【図4】第1の実施の形態の液晶表示パネルの製造方法を示す図(その2)である。
【図5】本発明の他の実施の形態の薄膜デバイス(液晶表示パネル)におけるゲートバスライン(又は、ドレインバスライン)と引出配線との接続部を示す平面図である。
【図6】本発明の更に他の実施の形態の薄膜デバイス(液晶表示パネル)におけるゲートバスライン(又は、ドレインバスライン)と引出配線との接続部を示す平面図である。
【図7】従来の薄膜デバイス(液晶表示パネルのTFT基板)を示す平面図である。
【図8】図7中矢印Bで示す部分を拡大して示す平面図である。
【図9】図8のC−C線による断面図である。
【符号の説明】
10,30 基板、
11,31 ゲートバスライン、
12,32 ドレインバスライン、
13,33 TFT、
14,34 画素電極、
15,16,35,36 端子、
15a,16a,35a,36a 引出配線、
24a,24b,24c,24d,24e,44a,44b,44c コンタクトホール。

Claims (3)

  1. 基板と、
    前記基板上に形成された薄膜トランジスタと、
    前記基板上に形成され、前記薄膜トランジスタに接続された第1の配線と、
    前記第1の配線を覆う絶縁膜と、
    前記絶縁膜を開孔して形成され、前記第1の配線の先端部に連絡する複数のコンタクトホールと、
    前記絶縁膜の上に形成された端子と、
    一方の端部が前記端子に接続され、他方の端部が前記複数のコンタクトホールを介して前記第1の配線に接続された第2の配線とを有し
    前記第1の配線の先端に近づくのに伴って前記コンタクトホールの数が段階的に減少するように前記複数のコンタクトホールが配置されていることを特徴とする薄膜デバイス。
  2. 前記第2の配線は、前記第1の配線に比べて抵抗率が高い導電体からなることを特徴とする請求項1に記載の薄膜デバイス。
  3. 前記第1の配線は金属からなり、前記第2の配線はITO(インジウム酸化スズ)からなることを特徴とする請求項1に記載の薄膜デバイス。
JP5797898A 1998-03-10 1998-03-10 薄膜デバイス Expired - Fee Related JP3805523B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5797898A JP3805523B2 (ja) 1998-03-10 1998-03-10 薄膜デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5797898A JP3805523B2 (ja) 1998-03-10 1998-03-10 薄膜デバイス

Publications (2)

Publication Number Publication Date
JPH11258627A JPH11258627A (ja) 1999-09-24
JP3805523B2 true JP3805523B2 (ja) 2006-08-02

Family

ID=13071106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5797898A Expired - Fee Related JP3805523B2 (ja) 1998-03-10 1998-03-10 薄膜デバイス

Country Status (1)

Country Link
JP (1) JP3805523B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3355143B2 (ja) * 1998-12-22 2002-12-09 松下電器産業株式会社 液晶表示装置およびその製造方法
US6580094B1 (en) * 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
KR100695303B1 (ko) * 2000-10-31 2007-03-14 삼성전자주식회사 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법
KR100848555B1 (ko) * 2001-12-31 2008-07-25 엘지디스플레이 주식회사 액정표시소자의 mps 검사 배선의 구조
KR101006438B1 (ko) 2003-11-12 2011-01-06 삼성전자주식회사 액정 표시 장치
KR101107708B1 (ko) * 2005-02-15 2012-01-25 엘지디스플레이 주식회사 액정 표시 장치의 박막 트랜지스터 어레이 기판

Also Published As

Publication number Publication date
JPH11258627A (ja) 1999-09-24

Similar Documents

Publication Publication Date Title
US7358124B2 (en) Thin film transistor array panel and manufacturing method thereof
US6760092B2 (en) Method for fabricating an array substrate for a liquid crystal display with an insulating stack made from TFT layers between crossed conductors
US8218117B2 (en) Liquid crystal display and method of manufacturing the same
KR20100005883A (ko) 어레이 기판 및 이를 갖는 액정표시장치
TWI390317B (zh) 液晶顯示器及其薄膜電晶體陣列面板
JP2001021894A (ja) 液晶表示装置
EP0793135B1 (en) Liquid crystal display
JP2000194013A (ja) 液晶表示装置用基板及びその製造方法
KR20000048089A (ko) 액정 표시 장치
KR101006436B1 (ko) 표시 장치용 박막 트랜지스터 표시판
JP3805523B2 (ja) 薄膜デバイス
JP2965979B2 (ja) 配線基板、表示装置のアレイ基板、アレイ基板を備えた液晶表示装置、並びに配線基板およびアレイ基板の製造方法
KR20050035428A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7745823B2 (en) Thin film panel and method of manufacturing the same
TWI460515B (zh) 一種邊緣電場型液晶顯示器陣列基板及其製造方法
JP4252126B2 (ja) 液晶表示装置の製造方法
JP3484307B2 (ja) 液晶表示装置
JP3029426B2 (ja) 液晶表示素子のアレイ基板、アレイ基板を備えた液晶表示素子、およびアレイ基板の製造方法
JP3323423B2 (ja) 液晶表示パネル
JP2001117112A (ja) 液晶パネル及びその製造方法
KR101054337B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR100348994B1 (ko) 인 플레인 스위칭 모드의 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100961959B1 (ko) 액정 표시 장치
JP4098392B2 (ja) アクティブマトリクス型の液晶表示素子およびその製造方法
JPH08148770A (ja) 配線基板

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060510

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140519

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees