JP2624687B2 - 薄膜能動素子アレイの製造方法 - Google Patents
薄膜能動素子アレイの製造方法Info
- Publication number
- JP2624687B2 JP2624687B2 JP62151107A JP15110787A JP2624687B2 JP 2624687 B2 JP2624687 B2 JP 2624687B2 JP 62151107 A JP62151107 A JP 62151107A JP 15110787 A JP15110787 A JP 15110787A JP 2624687 B2 JP2624687 B2 JP 2624687B2
- Authority
- JP
- Japan
- Prior art keywords
- active element
- thin film
- wiring
- film
- element array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は薄膜能動素子アレイの製造方法に係り、特に
液晶ディスプレイに好適な能動素子アレイの製造方法に
関する。
液晶ディスプレイに好適な能動素子アレイの製造方法に
関する。
［従来の技術］ 薄膜能動素子アレイは、通常、薄膜トランジスタ（TF
T）やダイオードXYに配線したアレイ状に形成され、そ
の配線端部の端子がフレキシブルプリントケーブル（FP
C）等で外部回路に接続されている。その端子とFPCの接
続には、半田を使う方法や異方性導電シートを使う方法
が一般的に知られている。この内、後者は技術的簡便で
あり、コスト面でも有利である。しかしながら、配線金
属と接続した場合、金属膜表面の酸化等のため接続不良
が発生しやすいという問題がある。これに対する代案と
して、金属酸化物膜（透明導電膜）を端子に使用する方
法があるが、金属酸化物自体が高抵抗であるため、配線
抵抗が増加するという問題があった。
T）やダイオードXYに配線したアレイ状に形成され、そ
の配線端部の端子がフレキシブルプリントケーブル（FP
C）等で外部回路に接続されている。その端子とFPCの接
続には、半田を使う方法や異方性導電シートを使う方法
が一般的に知られている。この内、後者は技術的簡便で
あり、コスト面でも有利である。しかしながら、配線金
属と接続した場合、金属膜表面の酸化等のため接続不良
が発生しやすいという問題がある。これに対する代案と
して、金属酸化物膜（透明導電膜）を端子に使用する方
法があるが、金属酸化物自体が高抵抗であるため、配線
抵抗が増加するという問題があった。
また、能動素子アレイの形成工程において、XY配線を
完了した後、静電気により能動素子が破壊されるという
問題もあった。
完了した後、静電気により能動素子が破壊されるという
問題もあった。
この種の装置に関連するものとしては、例えば特開昭
60−120322号、特開昭60−120321号，特開昭60−111225
号等がある。
60−120322号、特開昭60−120321号，特開昭60−111225
号等がある。
［発明が解決しようとする問題点］ 異方導電性シートを使用した従来技術は、金属膜表面
の汚染による接触抵抗の増加や透明導電膜自体の抵抗に
よる接触抵抗の増加が配慮されておらず、配線抵抗が増
加してディスプレイとしての特性が劣化するという問題
があった。
の汚染による接触抵抗の増加や透明導電膜自体の抵抗に
よる接触抵抗の増加が配慮されておらず、配線抵抗が増
加してディスプレイとしての特性が劣化するという問題
があった。
さらに、従来技術では、能動素子アレイの配線パター
ンを形成後、静電気により能動素子が破壊されることに
ついての対策がなされておらず、歩留が低下するという
問題があった。
ンを形成後、静電気により能動素子が破壊されることに
ついての対策がなされておらず、歩留が低下するという
問題があった。
本発明の目的は、工程数をまったく増加することな
く、上記の問題点を解決することにある。
く、上記の問題点を解決することにある。
［問題点を解決するための手段］ 上記目的は、能動素子アレイの配線パターンを形成し
た後、画素用透明導電膜パターンを形成する際に、端子
部上に透明導電膜パターンを形成し、さらに、端子を相
互に透明導電膜で接続するようにパターン化することで
達成される。
た後、画素用透明導電膜パターンを形成する際に、端子
部上に透明導電膜パターンを形成し、さらに、端子を相
互に透明導電膜で接続するようにパターン化することで
達成される。
［作用］ 端子金属パターン上に形成された透明導電膜は金属膜
表面の酸化汚染等による高抵抗絶縁膜の形成を防止する
ため、異方性導電ゴムとの接続は確実性を増し、信頼性
が向上する。
表面の酸化汚染等による高抵抗絶縁膜の形成を防止する
ため、異方性導電ゴムとの接続は確実性を増し、信頼性
が向上する。
また、透明導電膜パターンで配線を相互に接続するこ
とにより、たとえ静電気により配線に高電圧が印加され
たとしても、能動素子自体には電圧が印加されないた
め、静電破壊を惹起することがない。
とにより、たとえ静電気により配線に高電圧が印加され
たとしても、能動素子自体には電圧が印加されないた
め、静電破壊を惹起することがない。
［実施例］ 以下、本発明の一実施例を第１図および第２図により
説明する。第１および第２図により説明する。第１図
（ａ）はTFTと画素電極部，（ｂ）はゲート電極の端子
部、（ｃ）はソース・ドレイン電極（信号線）の端子部
の断面図である。これらの位置関係を第２図に示す。こ
こでは、薄膜濃動素子としてのａ−SiTFTを使用した例
を示す。
説明する。第１および第２図により説明する。第１図
（ａ）はTFTと画素電極部，（ｂ）はゲート電極の端子
部、（ｃ）はソース・ドレイン電極（信号線）の端子部
の断面図である。これらの位置関係を第２図に示す。こ
こでは、薄膜濃動素子としてのａ−SiTFTを使用した例
を示す。
まずガラス基板１上にゲート電極パターン２をCrによ
り形成した。次にSiNをゲート絶縁膜3,a−Siを半導体膜
４として形成し、それぞれパターン化した。この堆積と
パターン化は通常のｐ−CVD法とドライエッチング法に
よった。なお、ａ−Siはｉとｎを積層して２層に形成
し、ｎ層をコンタクト抵抗低減のために使用するが、こ
こでは説明を簡単にするため１層として示した。Cr5,Al
6の２重膜をソース・ドレイン電極として形成した。そ
の後、第２図に示すようにITO7を画素電極として形成し
た。その際、ITOを各配線の端子部上および、全端子を
接続する形にパターンを残して形成した。
り形成した。次にSiNをゲート絶縁膜3,a−Siを半導体膜
４として形成し、それぞれパターン化した。この堆積と
パターン化は通常のｐ−CVD法とドライエッチング法に
よった。なお、ａ−Siはｉとｎを積層して２層に形成
し、ｎ層をコンタクト抵抗低減のために使用するが、こ
こでは説明を簡単にするため１層として示した。Cr5,Al
6の２重膜をソース・ドレイン電極として形成した。そ
の後、第２図に示すようにITO7を画素電極として形成し
た。その際、ITOを各配線の端子部上および、全端子を
接続する形にパターンを残して形成した。
その後、SiN膜８をパッシベーション膜として堆積
し、TFTの光感度を低減させるために遮光膜としてAl等
の金属膜ａを堆積し、TFTを破覆するようにパターン化
した。最後に端子部上のSiN膜８をドライエッチングに
より除去し、TFTアレイ基板を完成した。
し、TFTの光感度を低減させるために遮光膜としてAl等
の金属膜ａを堆積し、TFTを破覆するようにパターン化
した。最後に端子部上のSiN膜８をドライエッチングに
より除去し、TFTアレイ基板を完成した。
このTFTアレイ基板を使用して液晶デバイスプレイパ
ネルを組み立て、基板周辺の透明導電膜による端子接続
部を第２図の一点鎖線部で機械的に切断除去した後、異
方性導電シートを使用してFPCと接続し、外部駆動回路
に接続した。
ネルを組み立て、基板周辺の透明導電膜による端子接続
部を第２図の一点鎖線部で機械的に切断除去した後、異
方性導電シートを使用してFPCと接続し、外部駆動回路
に接続した。
このようにして得られた液晶ディスプレイの端子接続
部の信頼性は良好あり、寿命テストによる端子の接続不
良等は発生しなかった。
部の信頼性は良好あり、寿命テストによる端子の接続不
良等は発生しなかった。
また、ITOにより各配線が短絡されているため、XY配
線パターン形成後能動素子アレイ静電気によるTFTの破
壊もなく、歩留の向上がみられた。
線パターン形成後能動素子アレイ静電気によるTFTの破
壊もなく、歩留の向上がみられた。
なお、ここで必要なITOの膜厚は数十Å以上であれ
ば、特に問題は発生しない。
ば、特に問題は発生しない。
［発明の効果］ 本発明によれば、端子部金属膜表面の汚染もしくは酸
化による絶縁性被膜の形成を防止できるため、端子接続
の信頼性が大幅に向上する。さらにそのために特に工程
を付加する必要がなく、画素電極形成時に同時に端子表
面保護が出来る。
化による絶縁性被膜の形成を防止できるため、端子接続
の信頼性が大幅に向上する。さらにそのために特に工程
を付加する必要がなく、画素電極形成時に同時に端子表
面保護が出来る。
さらに、TFTの配線形成直後に全端子を短絡するた
め、静電気によりTFTの破壊が防止されるという効果が
ある。
め、静電気によりTFTの破壊が防止されるという効果が
ある。
なお、ここでは、能動素子としてTFTについてのみ記
載したが、これ以外の例えば、半導体ダイオード、MIM
ダイオードの場合も同様な効果が見られることは言うま
でもない。
載したが、これ以外の例えば、半導体ダイオード、MIM
ダイオードの場合も同様な効果が見られることは言うま
でもない。
また、ITOでなく、In2O3,SnO2でも同様の効果が見ら
れた。
れた。
第１図は本発明の一実施例の断面図であり、（ａ）はTF
Tと画素電極部，（ｂ）はゲート電極配線の端子部，
（ｃ）はソース・ドレイン電極すなわち信号線の端子部
を示す。第２図はこれらの位置関係を示す平面図であ
る。 ２……ゲート電極、３……ゲート絶縁膜、４……半導体
膜、５……ソース・ドレイン電極用Cr、６……Al、７…
…ITO、８……パッシベーション膜、９……遮光膜。
Tと画素電極部，（ｂ）はゲート電極配線の端子部，
（ｃ）はソース・ドレイン電極すなわち信号線の端子部
を示す。第２図はこれらの位置関係を示す平面図であ
る。 ２……ゲート電極、３……ゲート絶縁膜、４……半導体
膜、５……ソース・ドレイン電極用Cr、６……Al、７…
…ITO、８……パッシベーション膜、９……遮光膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｈ０１Ｌ 27/12 Ａ 29/786 29/78 ６２３Ａ (72)発明者 涌井 昌輝 千葉県茂原市早野3300番地 株式会社日 立製作所茂原工場内 (72)発明者 鈴木 弘史 茂原市早野3300番地 株式会社日立製作 所茂原工場内
Claims (1)
- 【請求項１】薄膜能動素子をスイッチ素子とするアクテ
ィブマトリクス形ディスプレイにおいて、能動素子なら
びに能動素子用配線を形成後、画素電極用透明導電膜パ
ターンを形成する際に、配線の外部接続端子上に透明電
極パターンを形成すると同時に、該端子を相互に透明電
極パターンで接続することを特徴とする薄膜能動素子ア
レイの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62151107A JP2624687B2 (ja) | 1987-06-19 | 1987-06-19 | 薄膜能動素子アレイの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62151107A JP2624687B2 (ja) | 1987-06-19 | 1987-06-19 | 薄膜能動素子アレイの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63316084A JPS63316084A (ja) | 1988-12-23 |
| JP2624687B2 true JP2624687B2 (ja) | 1997-06-25 |
Family
ID=15511503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62151107A Expired - Lifetime JP2624687B2 (ja) | 1987-06-19 | 1987-06-19 | 薄膜能動素子アレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624687B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2786871B2 (ja) * | 1989-01-18 | 1998-08-13 | 株式会社日立製作所 | 液晶表示装置の端子の形成方法 |
| JPH02121727U (ja) * | 1989-03-17 | 1990-10-03 | ||
| JP2718220B2 (ja) * | 1989-11-17 | 1998-02-25 | 松下電器産業株式会社 | 液晶パネル |
| DE69532724T2 (de) * | 1995-08-07 | 2005-03-17 | Hitachi, Ltd. | Gegen statische elektrizität unempfindliche flüssigkristall-anzeigevorrichtung mit aktiver matrix |
| JP4202571B2 (ja) * | 1999-12-21 | 2008-12-24 | 東芝松下ディスプレイテクノロジー株式会社 | 液晶表示装置およびその製造方法 |
| US7602454B2 (en) * | 2006-06-30 | 2009-10-13 | Lg Display Co., Ltd | Liquid crystal display and method for fabricating the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6148978A (ja) * | 1984-08-16 | 1986-03-10 | Seiko Epson Corp | アクテイブマトリクス基板 |
| JPS62131578A (ja) * | 1985-12-03 | 1987-06-13 | Seiko Instr & Electronics Ltd | 薄膜トランジスタの製造方法 |
-
1987
- 1987-06-19 JP JP62151107A patent/JP2624687B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6148978A (ja) * | 1984-08-16 | 1986-03-10 | Seiko Epson Corp | アクテイブマトリクス基板 |
| JPS62131578A (ja) * | 1985-12-03 | 1987-06-13 | Seiko Instr & Electronics Ltd | 薄膜トランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63316084A (ja) | 1988-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100302577B1 (ko) | 반도체장치및그제조방법 | |
| KR100338480B1 (ko) | 액정표시장치및그제조방법 | |
| TW438991B (en) | Manufacturing method of thin film device, active matrix substrate, liquid crystal display device, active matrix substrate and the preventive method of static charge destruction of an active device in LCD | |
| US6128051A (en) | Method for forming and apparatus including a liquid crystal display having shorting bar connector | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| JP3410656B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3955156B2 (ja) | 電子機器用構成基板と電子機器 | |
| JP3053848B2 (ja) | アクティブマトリクス基板 | |
| US9627585B2 (en) | Wiring structure, thin film transistor array substrate including the same, and display device | |
| US6600546B1 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
| JP2000162647A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP4646420B2 (ja) | 薄膜トランジスタアレイ基板およびそれを用いた表示装置 | |
| KR101015459B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 및 표시장치 | |
| JP2624687B2 (ja) | 薄膜能動素子アレイの製造方法 | |
| KR0161325B1 (ko) | 박막트랜지스터 어레이 및 액정표시장치 | |
| JP2000164874A (ja) | 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置 | |
| JPH0244318A (ja) | 表示装置 | |
| JPH1039329A (ja) | 液晶表示装置のマトリクス型アレイ基板およびその製法 | |
| JPS6265455A (ja) | 表示装置 | |
| KR100973809B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR100583313B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR0149299B1 (ko) | 쇼트 패턴이 형성된 액정 표시장치 | |
| JPH04338728A (ja) | アクティブマトリクス基板 | |
| KR100646172B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| JP2000029071A (ja) | 表示装置用アレイ基板、及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |