JP2718220B2 - 液晶パネル - Google Patents

液晶パネル

Info

Publication number
JP2718220B2
JP2718220B2 JP1300511A JP30051189A JP2718220B2 JP 2718220 B2 JP2718220 B2 JP 2718220B2 JP 1300511 A JP1300511 A JP 1300511A JP 30051189 A JP30051189 A JP 30051189A JP 2718220 B2 JP2718220 B2 JP 2718220B2
Authority
JP
Japan
Prior art keywords
metal film
ito
film
liquid crystal
crystal panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1300511A
Other languages
English (en)
Other versions
JPH03160417A (ja
Inventor
利浩 西井
眞治 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17885699&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2718220(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1300511A priority Critical patent/JP2718220B2/ja
Publication of JPH03160417A publication Critical patent/JPH03160417A/ja
Application granted granted Critical
Publication of JP2718220B2 publication Critical patent/JP2718220B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、液晶パネルに関するものである。
従来の技術 従来より、液晶パネル上の配線パターンとしてはITO
（In2O3）が用いられているがITOの固有抵抗は比較的高
いため、特に配線パターンの電気抵抗を下げる必要のあ
る箇所、例えば駆動ICに電源、信号を供給する配線パタ
ーン等にはITO上に金属膜をメタライズして配線パター
ンの抵抗を低減するという方法がとられていた。メタラ
イズする金属としてはAu、Cu、Ni、Al、Cr等各種の金属
が使用できるが、前述した金属の中でもAu以外の金属を
用いた場合には金属表面に酸化膜が形成されやすく、配
線パターンと外部回路あるいは駆動ICを接続する際に問
題となる。
特に導電性接着剤や異方導電性樹脂を用いた接続方式
の場合、フィラーとして用いる金属粒子と回路に用いる
金属との接触による接続メカニズムであるため信頼性上
大きな問題となる。そこで接続を行う部分には導くAuを
蒸着あるいはメッキなどを行っていた。
しかし一度金属膜を形成した上にAu膜を形成しなけれ
ばならないということで工数、コストの面から問題とな
っていた。
以下に従来の液晶パネルについて図面を参照しながら
説明する。
第４図においてIC5はバンプ６を介して導電性接着剤
４によってAu膜８と接続されている。Au以外の金属で構
成された金属膜２上に直接、導電性接着剤４を接着する
と金属膜２表面の酸化膜によって接続の信頼性が著しく
損なわれる。金属膜２の材質をAuとしてもよいがコスト
の面から容易なことではない。
発明が解決しようとする課題 従来の液晶パネルにおいては配線パターンを形成する
金属膜の表面が酸化しやすいため金属膜上にさらにAuを
用いて接続用のパッドを設けなければならず工数、コス
トの面から問題となっていた。
本発明は金属膜をITOによってオーバーコートするこ
とによって化学的に安定な膜表面を金属膜上に形成し配
線パターンと外部との接続の信頼性を向上させることを
目的としている。
課題を解決するための手段 上記目的を達成するために、本発明の液晶パネルにお
いては、表示エリアの端子電極と外部配線とを半導体チ
ップを介して接続する前記外部配線部分が、少なくとも
ガラス基板上にパターニングされた第１の金属膜導体と
前記第１の金属導体上にITOによるオーバーコートとが
施されているものである。
作 用 上記のように構成された液晶パネルにおいては配線パ
ターン表面はITOであるため化学的に安定で配線パター
ンと外部との接続は非常に信頼性の高いものとなる。ま
た、ITOの下に体積抵抗率の小さい金属膜を設けている
ために配線パターンの抵抗値も非常に小さくすることが
できる。
実施例 実施例を図面を参照して説明すると、第１図において
ガラス基板１上に蒸着あるいは無電解メッキ等で例えば
Al、Cr、Cu等の金属膜２を形成する（第１図（ａ））。
この際液晶パネルの表示エリアとなる部分については透
明でなければならないので適当なマスキングを施して金
属膜２が付着しないようにしなければならない。
金属膜２を形成した後ITO膜３を蒸着にてガラス基板
上に形成する（第１図（ｂ））。次にITO膜３上にレジ
ストを塗布し感光、エッチングを行ういわゆるフォトリ
ソ技術にて配線パターンを作り込む（第１図（ｃ））。
その際にはITO膜３と金属膜２は同時にパターンニング
される。完成した配線パターンに第２図に示すように半
導体チップ５を導電性接着剤４にて接続する。
なお、金属膜２の材質によっては直接ITOをコートし
にくい場合が考えられるがその際には第３図に示すよう
に中間金属膜２を介してITOを形成すればよい。例えばA
lの上にITOは形成しにくいので中間金属膜２としてMoSi
2を形成した後に、ITOを蒸着すればよい。また、本実施
例では導電性接着剤によるフリップチップ実装の例を示
したが異方導電性膜を用いた持続等にも応用できるもの
である。
発明の効果 本発明は以上説明したように構成されているので以下
に記載されるような効果を奏する。
本発明の液晶パネルにおいては配線パターン表面はIT
Oであるため化学的に安定で配線パターンと外部との接
続は非常に信頼性の高いものとなる。また、ITO膜の下
に体積抵抗率の小さい金属膜を設けているために配線パ
ターンの抵抗値も非常に小さくすることができる。
【図面の簡単な説明】
第１図は本発明の実施例における液晶パネルの配線パタ
ーン形成を示す斜視図、第２図は液晶パネルの縦断面
図、第３図は中間金属膜を設けた液晶パネルの縦断面
図、第４図は従来の液晶パネルの縦断面図である。 １……ガラス基板、２……金属膜、３……ITO膜、４…
…導電性接着剤、５……半導体チップ、６……バンプ、
７……中間金属膜、８……Au膜。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】表示エリアの端子電極と外部配線とを半導
    体チップを介して接続する前記外部配線部分が、少なく
    ともガラス基板上にパターニングされた第１の金属膜導
    体と前記第１の金属導体上にITOによるオーバーコート
    とが施されていることを特徴とする液晶パネル。
  2. 【請求項２】第１の金属膜導体とITOの間に第２の金属
    膜導体層を設けたことを特徴とする請求項（１）記載の
    液晶パネル。
JP1300511A 1989-11-17 1989-11-17 液晶パネル Expired - Fee Related JP2718220B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1300511A JP2718220B2 (ja) 1989-11-17 1989-11-17 液晶パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1300511A JP2718220B2 (ja) 1989-11-17 1989-11-17 液晶パネル

Publications (2)

Publication Number Publication Date
JPH03160417A JPH03160417A (ja) 1991-07-10
JP2718220B2 true JP2718220B2 (ja) 1998-02-25

Family

ID=17885699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1300511A Expired - Fee Related JP2718220B2 (ja) 1989-11-17 1989-11-17 液晶パネル

Country Status (1)

Country Link
JP (1) JP2718220B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776357B2 (ja) * 1996-01-31 1998-07-16 日本電気株式会社 液晶表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5052948U (ja) * 1973-09-10 1975-05-21
JP2624687B2 (ja) * 1987-06-19 1997-06-25 株式会社日立製作所 薄膜能動素子アレイの製造方法
JP2786628B2 (ja) * 1987-10-15 1998-08-13 シャープ株式会社 液晶パネルの電極構造

Also Published As

Publication number Publication date
JPH03160417A (ja) 1991-07-10

Similar Documents

Publication Publication Date Title
US5500787A (en) Electrodes on a mounting substrate and a liquid crystal display apparatus including same
US5084961A (en) Method of mounting circuit on substrate and circuit substrate for use in the method
JP3579903B2 (ja) 半導体素子の実装構造及び半導体装置の実装構造並びに液晶表示装置
JPH086059A (ja) アクティブマトリクス基板
JPH025375A (ja) 電子部品の実装方法
KR100375809B1 (ko) 액정 표시 장치에 반도체 장치를 실장하기 위한 구조 및그 반도체 장치
US7206056B2 (en) Display device having a terminal that has a transparent film on top of a high resistance conductive film
JP2718220B2 (ja) 液晶パネル
JPH01195285A (ja) メタライズガラス基板の製造方法
JPH0613724A (ja) 電子装置の配線構造及びそれを用いた液晶表示装置及び電子印字装置及びプラズマ表示装置及びｅｌ表示装置
US5529863A (en) Method for fabricating LCD substrates having solderable die attach pads
US5798811A (en) Picture display device with partially clear contact areas
US20050127493A1 (en) Semiconductor device and electronic device, and methods for manufacturing thereof
JP3199579B2 (ja) 液晶表示装置
KR100258719B1 (ko) 칩온 글래스용 패널구조
JPH0434418A (ja) 液晶パネル
JP2721580B2 (ja) 半導体装置の製造方法
JP3199580B2 (ja) 液晶表示装置
JPS62161187A (ja) 液晶表示装置
JPS63114081A (ja) 配線パタ−ンの構造
JP3028413B1 (ja) 電子回路装置
JP2984152B2 (ja) 半導体素子の実装方法
JPS6329464A (ja) パネルの配線パタ−ンの構造
JP2001284415A (ja) 半導体素子の実装構造及び実装方法、並びに液晶表示装置
JPH05166961A (ja) 半導体装置及びその実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees