JPH03160417A - 液晶パネル - Google Patents
液晶パネルInfo
- Publication number
- JPH03160417A JPH03160417A JP1300511A JP30051189A JPH03160417A JP H03160417 A JPH03160417 A JP H03160417A JP 1300511 A JP1300511 A JP 1300511A JP 30051189 A JP30051189 A JP 30051189A JP H03160417 A JPH03160417 A JP H03160417A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- wiring pattern
- ito
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 14
- 239000002184 metal Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000011521 glass Substances 0.000 claims abstract description 4
- 239000004020 conductor Substances 0.000 claims 4
- 238000000034 method Methods 0.000 abstract description 5
- 238000007740 vapor deposition Methods 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 abstract description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 abstract 6
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 229910052802 copper Inorganic materials 0.000 abstract 1
- 238000007772 electroless plating Methods 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明(よ 液晶パネルに関するものであも従来の技術
従来より、液晶パネル上の配線パターンとしてはI T
O (In20*)が用いられているがIT○の固有
抵抗は比較的高いた取 特に配線パターンの電気抵抗を
下げる必要のある箇所、例えば駆動ICに電凰 信号を
供給する配線パターン等にはITO上に金属膜をメタラ
イズして配線パターンの抵抗を低減するという方法がと
られてい1, メタライズする金属としてはAu,C
u,N i,A IXC r等各種の金属が使用できる
パ 前述した金属の中でもAu以外の金属を用いた場合
には金属表面に酸化膜が形或されやすく、配線パターン
と外部回路あるいは駆動ICを接続する際に問題となも
特に導電性接着剤や異方導電性樹脂を用いた接続方式の
場合、フィラーとして用いる金属粒子と回路に用いる金
属との接触による接続メカニズムであるため信頼性上大
きな問題となん そこで接続を行う部分には薄<Auを
蒸着あるいはメッキなどを行っていtら しかし一度金属膜を形威した上にAul%を形威しなけ
ればならないということで工敗 コストの面から問題と
なっていt4 以下に従来の液晶パネルについて図面を参照しながら説
明すも 第4図においてIC5はバンプ6を介して導電性接着剤
4によってAu膜8と接続されている。
O (In20*)が用いられているがIT○の固有
抵抗は比較的高いた取 特に配線パターンの電気抵抗を
下げる必要のある箇所、例えば駆動ICに電凰 信号を
供給する配線パターン等にはITO上に金属膜をメタラ
イズして配線パターンの抵抗を低減するという方法がと
られてい1, メタライズする金属としてはAu,C
u,N i,A IXC r等各種の金属が使用できる
パ 前述した金属の中でもAu以外の金属を用いた場合
には金属表面に酸化膜が形或されやすく、配線パターン
と外部回路あるいは駆動ICを接続する際に問題となも
特に導電性接着剤や異方導電性樹脂を用いた接続方式の
場合、フィラーとして用いる金属粒子と回路に用いる金
属との接触による接続メカニズムであるため信頼性上大
きな問題となん そこで接続を行う部分には薄<Auを
蒸着あるいはメッキなどを行っていtら しかし一度金属膜を形威した上にAul%を形威しなけ
ればならないということで工敗 コストの面から問題と
なっていt4 以下に従来の液晶パネルについて図面を参照しながら説
明すも 第4図においてIC5はバンプ6を介して導電性接着剤
4によってAu膜8と接続されている。
Au以外の金属で構戊された金属膜2上に直搗導電性接
着剤4を接着すると金属膜2表面の酸化膜によって接続
の信頼性が著しく損なわれも 金属膜2の材質をAuと
してもよいがコストの面から容易なことではない。
着剤4を接着すると金属膜2表面の酸化膜によって接続
の信頼性が著しく損なわれも 金属膜2の材質をAuと
してもよいがコストの面から容易なことではない。
発明が解決しようとする課題
従来の液晶パネルにおいては配線パターンを形或する金
属膜の表面が酸化しやすいため金属膜上にさらにAuを
用いて接続用のパッドを設けなければならず工数、コス
トの面から問題となっていtも 本発明は金属膜をITOによってオーバーコートするこ
とによって化学的に安定な膜表面を金属膜上に形或し配
線パターンと外部との接続の信頼性を向上させることを
目的としていも 課題を解決するための手段 上記目的を達或するために 本発明の液晶パネルにおい
ては金属膜による配線パターン上をITO膜によってオ
ーバーコートしたものであも作用 上記のように構威された液晶パネルにおいては配線パタ
ーン表面はIT○であるため化学的に安定で配線パター
ンと外部との接続は非常に信頼性の高いものとなも ま
?=ITOの下に体積抵抗率の小さい金属膜を設けてい
るために配線パターンの抵抗値も非常に小さくすること
ができも実施例 実施例を図面を参照して説明すると、第1図においてガ
ラス基板1上に蒸着あるいは無電解メ・ソキ等で例えば
A I NC r Sc u等の金属膜2を形戒する(
第1図(a))。この際液晶パネルの表示エリアとなる
部分については透明でなければならないので適当なマス
キングを施して金属膜2が付着しないようにしなければ
ならな賎 金属膜2を形戊した後IT○膜3を蒸着にてガラス基板
上に形或する(第1図(b))。次にITO膜3上にレ
ジストを塗布し感光 エッチングを行ういわゆるフオ
トリソ技術にて配線パターンを作り込む(第1図(C)
)。その際にはIT○膜3と金属膜2は同時にパターン
ニングされも 完威した配線パターンに第2図に示すよ
うに半導体チップ5を導電性接着剤4にて接続すも な抵 金属膜2の材質によっては直接ITOをコートし
にくい場合が考えられるがその際には第3図に示すよう
に中間金属膜2を介してIT○を形或すればよ鶏 例え
ばAIの上にITOは形威しにくいので中間金属膜2と
してMovieを形或した後c;;ITOを蒸着すれば
より また 本実施例では導電性接着剤によるフリップ
チップ実装の例を示したが異方導電性膜を用いた接続等
にも応用できるものであも 発明の効果 本発明は以上説明したように構威されているので以下に
記載されるような効果を奏すも本発明の液晶パネルにお
いては配線パターン表面はITOであるため化学的に安
定で配線パターンと外部との接続は非常に信頼性の高い
ものとなる。ま?QIT○膜の下に体積抵抗率の小さい
金属膜を設けているために配線パターンの抵抗値も非常
に小さくすることができも
属膜の表面が酸化しやすいため金属膜上にさらにAuを
用いて接続用のパッドを設けなければならず工数、コス
トの面から問題となっていtも 本発明は金属膜をITOによってオーバーコートするこ
とによって化学的に安定な膜表面を金属膜上に形或し配
線パターンと外部との接続の信頼性を向上させることを
目的としていも 課題を解決するための手段 上記目的を達或するために 本発明の液晶パネルにおい
ては金属膜による配線パターン上をITO膜によってオ
ーバーコートしたものであも作用 上記のように構威された液晶パネルにおいては配線パタ
ーン表面はIT○であるため化学的に安定で配線パター
ンと外部との接続は非常に信頼性の高いものとなも ま
?=ITOの下に体積抵抗率の小さい金属膜を設けてい
るために配線パターンの抵抗値も非常に小さくすること
ができも実施例 実施例を図面を参照して説明すると、第1図においてガ
ラス基板1上に蒸着あるいは無電解メ・ソキ等で例えば
A I NC r Sc u等の金属膜2を形戒する(
第1図(a))。この際液晶パネルの表示エリアとなる
部分については透明でなければならないので適当なマス
キングを施して金属膜2が付着しないようにしなければ
ならな賎 金属膜2を形戊した後IT○膜3を蒸着にてガラス基板
上に形或する(第1図(b))。次にITO膜3上にレ
ジストを塗布し感光 エッチングを行ういわゆるフオ
トリソ技術にて配線パターンを作り込む(第1図(C)
)。その際にはIT○膜3と金属膜2は同時にパターン
ニングされも 完威した配線パターンに第2図に示すよ
うに半導体チップ5を導電性接着剤4にて接続すも な抵 金属膜2の材質によっては直接ITOをコートし
にくい場合が考えられるがその際には第3図に示すよう
に中間金属膜2を介してIT○を形或すればよ鶏 例え
ばAIの上にITOは形威しにくいので中間金属膜2と
してMovieを形或した後c;;ITOを蒸着すれば
より また 本実施例では導電性接着剤によるフリップ
チップ実装の例を示したが異方導電性膜を用いた接続等
にも応用できるものであも 発明の効果 本発明は以上説明したように構威されているので以下に
記載されるような効果を奏すも本発明の液晶パネルにお
いては配線パターン表面はITOであるため化学的に安
定で配線パターンと外部との接続は非常に信頼性の高い
ものとなる。ま?QIT○膜の下に体積抵抗率の小さい
金属膜を設けているために配線パターンの抵抗値も非常
に小さくすることができも
第1図は本発明の実施例における液晶パネルの配線パタ
ーン形戒を示す斜視は 第2図は液晶パネルの縦断面は
第3図は中間金属膜を設けた液晶パネルの縦断面は
第4図は従来の液晶パネルの縦断面図であも
ーン形戒を示す斜視は 第2図は液晶パネルの縦断面は
第3図は中間金属膜を設けた液晶パネルの縦断面は
第4図は従来の液晶パネルの縦断面図であも
Claims (2)
- (1)ガラス基板および前記ガラス基板上にパターンニ
ングされた金属膜導体を備え前記金属膜導体がIn_2
O_3によってオーバーコートされていることを特徴と
する液晶パネル。 - (2)金属膜導体とIn_2O_3の間に第2の金属膜
導体層を設けたことを特徴とする請求項(1)記載の液
晶パネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1300511A JP2718220B2 (ja) | 1989-11-17 | 1989-11-17 | 液晶パネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1300511A JP2718220B2 (ja) | 1989-11-17 | 1989-11-17 | 液晶パネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03160417A true JPH03160417A (ja) | 1991-07-10 |
JP2718220B2 JP2718220B2 (ja) | 1998-02-25 |
Family
ID=17885699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1300511A Expired - Fee Related JP2718220B2 (ja) | 1989-11-17 | 1989-11-17 | 液晶パネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2718220B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09211479A (ja) * | 1996-01-31 | 1997-08-15 | Nec Corp | 液晶表示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5052948U (ja) * | 1973-09-10 | 1975-05-21 | ||
JPS63316084A (ja) * | 1987-06-19 | 1988-12-23 | 株式会社日立製作所 | 薄膜能動素子アレイの製造方法 |
JPH01102433A (ja) * | 1987-10-15 | 1989-04-20 | Sharp Corp | 液晶パネルの電極構造 |
-
1989
- 1989-11-17 JP JP1300511A patent/JP2718220B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5052948U (ja) * | 1973-09-10 | 1975-05-21 | ||
JPS63316084A (ja) * | 1987-06-19 | 1988-12-23 | 株式会社日立製作所 | 薄膜能動素子アレイの製造方法 |
JPH01102433A (ja) * | 1987-10-15 | 1989-04-20 | Sharp Corp | 液晶パネルの電極構造 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09211479A (ja) * | 1996-01-31 | 1997-08-15 | Nec Corp | 液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2718220B2 (ja) | 1998-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0145862B1 (en) | Metallization of a ceramic substrate | |
US5731636A (en) | Semiconductor bonding package | |
US5489489A (en) | Substrate having an optically transparent EMI/RFI shield | |
US5591480A (en) | Method for fabricating metallization patterns on an electronic substrate | |
JP2006524750A (ja) | 複数の導電性層を有する基板並びにその製造方法及び使用方法 | |
JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
EP0645807B1 (en) | Semiconductor device | |
KR0123187B1 (ko) | 테이프캐리어 및 이것을 사용한 테이프캐리어디바이스 | |
JPH0590209A (ja) | 配線パターンの構造および配線パターンの形成方法 | |
JPH022948B2 (ja) | ||
JPH03160417A (ja) | 液晶パネル | |
US10553150B2 (en) | Electronic device and display device comprising the same | |
JPH0613724A (ja) | 電子装置の配線構造及びそれを用いた液晶表示装置及び電子印字装置及びプラズマ表示装置及びel表示装置 | |
JPH04144190A (ja) | 配線基板およびその製造方法 | |
JPH02280334A (ja) | 半導体装置及びその製造方法 | |
JPH0434418A (ja) | 液晶パネル | |
US6420207B1 (en) | Semiconductor package and enhanced FBG manufacturing | |
JPH0236278Y2 (ja) | ||
JPS6399995A (ja) | Icカ−ド及びその製造方法 | |
KR100197074B1 (ko) | 칩형 소자의 실장 구조 및 그 방법 | |
JPH04171951A (ja) | 半導体装置 | |
JPH0298154A (ja) | キヤリアテープ | |
US7413670B2 (en) | Method for forming wiring on a substrate | |
JP2001091942A (ja) | 液晶装置及び液晶装置の製造方法 | |
JPS6394646A (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |