JP3628125B2

JP3628125B2 - アクティブマトリクス基板及びアクティブマトリクス型液晶表示装置

Info

Publication number: JP3628125B2
Application number: JP25197096A
Authority: JP
Inventors: 英郎川野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-09-24
Filing date: 1996-09-24
Publication date: 2005-03-09
Anticipated expiration: 2016-09-24
Also published as: JPH1096940A

Description

【０００１】
【発明の属する技術分野】
本発明は、マトリクス状に配列された画素電極をスイッチング素子にて駆動すし、表示画像を得るアクティブマトリクス基板及びアクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（以下ＴＦＴと略称する。）等のスイッチング素子を駆動素子とするアクティブマトリクス型液晶表示装置に使用されるアクティブマトリクス基板にあっては、その製造時の歩留まりを向上するための手段として、製造途中に生じる静電気によって基板が帯電し、その帯電々荷量の増大により放電を生じて、絶縁体が静電破壊されるのを防止している。
【０００３】
この配線や絶縁膜の静電破壊防止のためには、アクティブマトリクス基板の表示画素領域周囲に、リング状の導体を配線して成るショートリングを設け、図１０に示すように、このショートリング１１を可変抵抗体としてのＴＦＴ２を介して走査信号線３及び表示信号線４に電気的に接続する事が有効とされている。
【０００４】
即ち、アクティブマトリクス基板５が静電気を帯電していない時はＴＦＴ２がオフ状態であり、ショートリング１１と走査信号線３及び表示信号線４とは、およそ１００ＭΩ程度の高抵抗を介して接続され、ショートリング１１と走査信号線３及び表示信号線４間にはほとんど電流を生ぜず、絶縁された状態となる。一方、アクティブマトリクス基板５が静電気を帯電すると、帯電部分に配置される走査信号線３や表示信号線４の電位が上昇し、これらと接続するＴＦＴ２がオン状態となり、その抵抗値がおよそ５００ＫΩ程度に低下し、電位が上昇した部分の走査信号線３や表示信号線４からショートリング１１に電流が流れ、これによりショートリング１１の電位が上昇し、これに電気的に接続する全てのＴＦＴ２がオン状態となるので、電位が上昇したショートリング１１から電位の低い走査信号線３や表示信号線４に電流が流れる。
【０００５】
この結果、全ての走査信号線３と表示信号線４及びこれらと電気的に接続する全ての配線が同電位と成り、絶縁膜を介して交差する走査信号線３及び表示信号線４との間での放電を防止し、絶縁破壊を防止する事が出来る。
【０００６】
このため従来は、先ず、図１１に示すように、絶縁基板６上に先ずタンタル（Ｔａ）膜からなる走査信号線３、補助容量線７、補助容量線給電配線８、表示画素領域９に形成される表示画素電極（図示せず）と電気的に接続する駆動用のＴＦＴ（図示せず）のゲート電極１０、表示信号線４と交差する領域を含むショートリング１１の一部１１ａ、ショートリング１１と走査信号線３或いは表示信号線４とを電気的に接続する可変抵抗体としてのＴＦＴ２のゲート２ａを所定形状にパターン形成する。その後、ゲート絶縁膜（図示せず）を被膜し、更にアモルファスシリコン（ａ−Ｓｉと略称する。）からなる駆動用のＴＦＴ及び可変抵抗体としてのＴＦＴ（図示せず）のチャネル層、インジウム錫酸化物（以下ＩＴＯと称する。）からなる画素電極（図示せず）を形成後、走査信号線３の給電々極１２、タンタル（Ｔａ）からなるショトーリングの一部１１ａとアルミニウム（Ａｌ）からなるショートリングの一部１１ｂとを電気的に接続する電極１３、補助容量線７端部の給電々極１４をフォトエッチングにより所定形状に形成する。
【０００７】
更に、アルミニウム（Ａｌ）膜からなる表示信号線４、走査信号線３と交差する領域を含むショートリング１１の一部１１ｂ、駆動用のＴＦＴ（図示せず）のソース電極・ドレイン電極、走査信号線３と絶縁膜を介して交差しながら補助容量線７端部の給電々極１４及び補助容量線給電配線８を電気的に接続する補助容量接続配線１８を形成する。尚、このタンタル（Ｔａ）膜からなるショートリングの一部１１ａとアルミニウム（Ａｌ）膜からなるショートリングの一部１１ｂが電気的に接続されてショートリング１１が完成されていた。そしてこの後、絶縁基板６から所定の領域を切り出しアクティブマトリクス基板５を形成していた。
【０００８】
【発明が解決しようとする課題】
しかしながら上述の従来のアクティブマトリクス基板にあっては、静電破壊を防止するためのショートリングが、アクティブマトリクス基板の形成工程の終了間近でなければ完成されない事から、アクティブマトリクス基板形成開始から、ショートリング完成迄の間にあっては、静電破壊を防止出来ず、ショートリング完成前の製造工程にて放電を生じると、図１２に示すように下層配線１５ｂ上の絶縁膜１５ａが静電破壊により損傷を受けて欠落部１５ｄを生じ、その上に他の配線が形成されると、図１３に示す様に絶縁膜１５ａを介して形成される下層配線１５ｂと上層配線１５ｃとが電気的に短絡し、表示不良の原因と成り、依然として歩留まりが低下され、ひいてはコストの上昇を招くという問題を有していた。
【０００９】
そこで本発明は上記課題を除去するもので、ショートリング完成前のアクティブマトリクス基板形成時においても、帯電した静電気による静電破壊を防止し，製造歩留まり向上による製造コスト低減を図る事が出来るアクティブマトリクス基板及びアクテイブマトリクス型液晶表示装置を提供する事を目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決する為本発明は、表示領域及びこの表示領域周囲の配線領域からなる絶縁性基板の前記表示領域にマトリクス状に配列される画素電極と、この画素電極を駆動するスイッチング素子と、前記スイッチング素子に信号を供給する複数の信号線と前記配線領域に設けられる前記信号線の給電々極とを備えたアクティブマトリクス基板において、前記配線領域にて配置される第１の配線パターンと、前記配線領域にて前記第１の配線パターンと絶縁膜を介して前記第１の配線パターンと交差する様に配置され、前記第１の配線パターンとの交差領域近傍にて、不連続に形成される不連続配線と、前記不連続配線を電気的に接続する第２の配線パターンとを設けるものである。
【００１１】
又上記課題を解決するため本発明は、表示領域及びこの表示領域周囲の配線領域からなる第１の絶縁性基板の前記表示領域にマトリクス状に配列される画素電極と、この画素電極を駆動するスイッチング素子と、前記スイッチング素子に信号を供給する複数の信号線とを有するアクティブマトリクス基板と、第２の絶縁性基板に対向電極を有し前記アクティブマトリクス基板に対向される対向基板と、前記アクティブマトリクス基板及び前記対向基板との間隙に封入される液晶組成物とを備えたアクティブマトリクス型液晶表示装置において、前記配線領域にて配置される第１の配線パターンと、前記配線領域にて前記第１の配線パターンと絶縁膜を介して前記第１の配線パターンと交差する様に配置され、前記第１の配線パターンとの交差領域近傍にて、不連続に形成される不連続配線と、前記不連続配線を電気的に接続する第２の配線パターンとを
設けるものである。
【００１２】
そして上記構成により、第２の配線パターンの積層部の最下層を不連続配線とし、第１の配線パターンであるショートリング完成前のアクティブマトリクス基板製造中に静電気を生じた場合には、信号線や電極に影響を及ぼすこと無く、帯電された静電気を不連続配線間の間隙にて放電する事により、放電による信号線や絶縁膜の静電破壊を防止し、製造時の歩留まり向上を図る。
【００１３】
【発明の実施の形態】
アクティブマトリクス基板製造時、ショートリング完成以前の工程において、帯電された静電気の放電による絶縁膜の静電破壊を防止するためには、ショートリング完成以前に製造する信号配線や信号端子パターンを極力短くかつ小さくする事により、各パターンに帯電する静電々荷量を小さく抑える事が有効である。一方、図９に示す様に任意の形状を有する導体１００にあっては、その電荷１０１の電荷分布は導体１００の曲率半径の小さい部分１００ａに集中するという特性がある。
【００１４】
そこで本発明は、静電気が発生された場合、表示不良を生じない場所で帯電させ、放電させることにより、信号配線やその絶縁膜の静電破壊を防止し、表示不良の防止を図ろうとするものである。
【００１５】
以下、上記条件を考慮し、本発明を図１乃至図８に示す実施の形態を参照して説明する。２０は、表示画素電極２１の駆動素子としてＴＦＴ２２を用いるアクティブマトリクス基板であり、第１の絶縁性基板である第１のガラス基板２４上には図２に示す様にタンタル（Ｔａ）膜からなる走査信号線２６、補助容量線２７、不連続配線であり不連続部２８ａ及び連続部２８ｂを有する下層部補助容量線給電配線２８、表示画素領域２５に形成される表示画素電極２１と電気的に接続する駆動用のＴＦＴ２２のゲート電極３０、後述する表示信号線４１と交差する第１の配線パターンであるショートリング３１の一部３１ａ、ショートリング３１と走査信号線２６とを電気的に接続する可変抵抗体としての第１のショートリング用ＴＦＴ３２のゲート電極３３が所定形状にパターン形成されている。
【００１６】
ここで下層部補助容量線給電配線２８の連続部２８ｂは、ショートリング３１完成以前の工程において、その周囲の他のパターン配線に比し静電気を帯電し易く、帯電々荷量も大きくなるよう、その近くに配線されている走査信号線２６と比べて面積が大きくかつ、広範囲に渡って形成されている。又、不連続部２８ａの幅は、連続部２８ｂから後述するアルミニウム（Ａｌ）膜からなるショートリング３１の一部３１ｂとの交差領域に近付く程幅広になっている。
【００１７】
又、ゲート絶縁膜２２ａを介し、アクティブマトリクス基板２０上には、ＩＴＯからなる表示画素電極２１及びこの表示画素電極２１を駆動するＴＦＴ２２が形成され、更に図１に示すように、下層部補助容量線給電配線２８の不連続部２８ａと積層されゲート絶縁膜２２ａに形成されたスルーホール４０を介し不連続部２８ａと電気的に接続される第２の配線パターンである上層部補助容量線給電配線３５、アルミニウム（Ａｌ）膜からなり、タンタル（Ｔａ）からなるショトーリングの一部３１ａと電極３６を介し接続され、走査信号線２６、上層部及び下層部補助容量線給電配線２８、３５と交差するショートリング３１の一部３１ｂ、表示信号線４１、ショートリング３１と表示信号線４１とを電気的に接続する可変抵抗体としての第２のショートリング用ＴＦＴ４２のゲート電極（図示せず）、上層部補助容量線給電配線３５と一体的に形成され電極３７を介し補助容量線２７と電気的に接続する補助容量接続配線４２が形成されている。尚３４は、走査信号線２６の給電々極、４３は下層部補助容量線給電配線２８端部の電極である。
【００１８】
このようにして成るアクティブマトリクス基板２０の概略等価回路図を図５に示す。そしてアクティブマトリクス基板２０に対向して第２の絶縁性基板である第２のガラス基板４６上に対向電極４７を設けて成る対向基板４８が配置されている。両基板２０、４８間には液晶組成物５２が封入され、更に外側に偏光板５３、５４が取着され液晶表示装置５６を構成している。尚、５０、５１はポリイミドからなる配向膜である。
【００１９】
次にアクティブマトリクス基板２０の製造方法について図６に示すフローチャートを参照して説明する。先ずステップ１の走査信号線層形成工程にて、第１のガラス基板２４上にスパッタ法によりタンタル（Ｔａ）膜を３０００オングストローム成膜した後、フォトエッチングにより走査信号線２６、補助容量線２７、不連続部２８ａを有する下層部補助容量線給電配線２８、表示画素電極２１と電気的に接続する駆動用のＴＦＴ２２のゲート電極３０、表示信号線４１と交差するショートリング３１の一部３１ａ、ショートリング３１と走査信号線２６とを電気的に接続する可変抵抗体としての第１のショートリング用ＴＦＴ３２のゲート電極３３を所定形状に加工する。
【００２０】
次にステップ２のゲート絶縁膜成膜工程にてプラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｏｔｉｏｎの略。）法により酸化シリコン（ＳｉＯ）膜からなるゲート絶縁膜２２ａを４０００オングストローム厚に成膜し、更にステップ３の半導体層成膜工程にてプラズマＣＶＤ法によりＴＦＴ２２のチャネル領域となるアモルファスシリコン（以下ａ−Ｓｉと称する。）膜２２ｂを１０００オングストローム厚に成膜する。次にステップ４のエッチング保護膜形成工程にてプラズマＣＶＤ法により酸化シリコン（ＳｉＯ）からなるエッチング保護膜２２ｃを２０００オングストローム成膜した後、このエッチング保護膜のみを所定の形状にフォトエッチングする。
【００２１】
次にステップ５の半導体層形成工程にてプラズマＣＶＤ法によりｎ＋型ａ−Ｓｉ膜２２ｄを１０００オングストローム成膜し、更にｎ＋型ａ−Ｓｉ膜及びａ−Ｓｉ膜を所定形状に加工する。次いでステップ６の画素電極形成工程にてスパッタ法によりＩＴＯ膜を１０００オングストローム成膜し、フォトエッチングにより所定の形状に加工し表示画素電極２１を形成する。次にステップ７の走査信号線給電電極形成工程にて走査信号線２６の給電々極３４、タンタル（Ｔａ）からなるショトーリングの一部３１ａとアルミニウム（Ａｌ）からなるショートリングの一部３１ｂとを電気的に接続する電極３６、補助容量線２７端部の給電々極３７と共に、下層部及び上層部補助容量線給電配線２８、３５を電気的に接続するためのスルーホール４０をフォトエッチングによりゲート絶縁膜を所定形状に加工し形成する。
【００２２】
次にステップ８の表示信号線層形成工程にて、アルミニウム（Ａｌ）膜からなる表示信号線４１、走査信号線２６と交差する領域を含むショートリング３１の一部３１ｂ、ＴＦＴ２２ソース電極２２ｅ・ドレイン電極２２ｆを形成すると共に、下層部補助容量線給電配線２８の不連続部２８ａ上に積層される上層部補助容量線給電配線３５及び、この上層部補助容量線給電配線３５と一体的に形成され、給電電極３７を介し補助容量線２７と接続される補助容量接続配線４２を形成し更に保護層２２Ｇを形成する。この後、第１のガラス基板２４を所定の形状に切り出しアクティブマトリクス基板２０を形成する。一方、第２の絶縁性基板である第２のガラス基板４６上に対向電極４７を設けて成る対向基板４８を形成し、アクティブマトリクス基板２０及び対向基板４８に配向膜５０、５１を印刷塗布し、両基板２０、４８を対向して組み立て、セル化し、その間隙に液晶組成物５２を注入し封止し、更に第１及び第２ガラス基板２４、４６の外側に偏光板５３、５４を取着して液晶表示装置５６を形成する。
【００２３】
次に作用について述べる。ショートリング３１完成前のアクティブマトリクス基板２０の製造工程において第１のガラス基板２４が静電気を帯電した場合、下層部補助容量線給電配線２８及び補助容量線２７は、周囲に比してパターン面積が大きいため、帯電々荷量が多い。又、第１のガラス基板２４上で下層部補助容量線給電配線２８は補助容量線２７よりも第１のガラス基板２４端側に位置する事及び静電気の帯電は第１のガラス基板２４内で一様では無い事から、下層部補助容量線給電配線２８と補助容量線２７との電位は異なる。更に図９に示す導体中の電荷分布の原理に示すように、連続部２８ｂと補助容量線２７とが互いに不連続部２８ａを挾んで向かい合うそれぞれの端部において、それぞれに帯電した電荷が集中するため、不連続部２８ａ付近に強い電場が形成される。この結果、この領域では帯電電荷の放電が生じ易くなる。従って連続部２８ｂの端部と、不連続部２８ａとの間において、特にゲート絶縁膜２２ａの膜質が悪く、耐圧の低い箇所でゲート絶縁膜２２ａを破壊し、図７に実線で示すような矢印ｏ方向或いは矢印ｐ方向の放電を生じる。
【００２４】
このとき、静電エネルギーを放出するため、静電気の帯電による電位差は低減されるが、十分に低減されない場合は、電位差が十分小さくなるまで更にとなりの不連続部２８ａに向かう実線で示す矢印ｑ方向、矢印ｒ方向或いは矢印ｓ方向等の放電を生じる事となるが、破線で示す矢印ｔ方向の放電を生じる事はなく、領域Ａにおけるゲート絶縁膜２２ａが破壊される事が無く、補助容量線２７とショートリング３１とが電気的に短絡し、表示不良を生じる事がない。
【００２５】
又、不連続部２８ａは、ショートリング３１との交差部に近付くほど幅広に形成されており、破線で示す矢印ｕ方向の放電を生じる事がなく、領域Ｂにおけるゲート絶縁膜２２ａが破壊される事が無く、走査信号線２６とショートリング３１とが電気的に短絡し、画像不良を生じる事もない。即ち、不連続部２８ａをショートリング３１との交差部に近付く程幅広にする事により、領域Ｂにおける静電破壊をより一層防止出来る。
【００２６】
この様に構成すれば、アクティブマトリクス基板製造工程にて、ショートリング完成前に生じた静電気は下層部補助容量線給電配線２８に帯電され、その連続配線２８ｂ端部及び不連続部２８ａ端部にて放電され、他の配線には影響を与えない事から、静電破壊により、走査信号線２６や表示信号線４１が短絡され、表示不良を生じる惧れがなく、アクティブマトリクス基板２０の製造歩留まりが向上され、ひいてはコストを低減出来る。
【００２７】
尚本発明は上記実施の形態に限られるものでなく、その趣旨を変えない範囲での変更は可能であって、例えばゲート電極や、走査線或いは信号線の材質或いはゲート絶縁膜や絶縁性保護膜の材料等任意である。又積層構造を成す配線の積層数は任意であるし、又不連続配線の幅や形状或いは不連続数も、この不連続配線部にて静電エネルギーを吸収出来るものであれば限定されない。
【００２８】
【発明の効果】
以上説明したように本発明によれば、アクティブマトリクス基板製造時、ショートリング完成以前に生じた静電気を、積層構造を有する配線パターンの最下層に設けられ周囲より幅広の不連続配線にて吸収する事により、他の配線パターン位置での静電破壊を防止する事により、表示不良の原因となる信号配線の静電破壊による短絡を生じることがなく、アクティブマトリクス基板の製造歩留まりを向上でき、ひいては製造コストの低減を図れる。
【図面の簡単な説明】
【図１】本発明の実施の形態のアクティブマトリクス基板を示す概略平面図である。
【図２】本発明の実施の形態のアクティブマトリクス基板の走査信号線形成工程終了時を示す概略平面図である。
【図３】本発明の実施の形態の下層部補助容量線給電配線の一部を示す概略平面図である。
【図４】本発明の実施の形態の下層部補助容量線給電配線上に上層部補助容量給電配線を形成した状態の一部を示す概略平面図である。
【図５】本発明の実施の形態のアクティブマトリクス基板の概略等価回路図である。
【図６】本発明の実施の形態のアクティブマトリクス基板の製造工程を示すフローチャートである。
【図７】本発明の実施の形態の下層部補助容量線給電配線における帯電々荷の放電を示す概略説明図である。
【図８】本発明の実施の形態の液晶表示装置を示す一部概略断面図である。
【図９】本発明の原理を説明する導体の電荷分布を示す説明図である。
【図１０】従来のアクティブマトリクス基板を示す概略平面図である。
【図１１】従来のアクティブマトリクス基板の走査信号線形成工程終了時を示す概略平面図である。
【図１２】従来のアクティブマトリクス基板の絶縁破壊による絶縁膜の欠落を示す概略説明図である。
【図１３】従来のアクティブマトリクス基板の下層配線及び上層配線の短絡を示す概略説明図である。
【符号の説明】
２０…アクティブマトリクス基板
２１…表示画素電極
２２…ＴＦＴ
２４…第１のガラス基板
２６…走査信号線
２７…補助容量線
２８…下層部補助容量線給電配線
２８ａ…不連続部
２８ｂ…連続部
３１…ショートリング
３２…第１のショートリング用ＴＦＴ
３５…上層部補助容量線給電配線
４１…表示信号線
４２…第２のショートリング用ＴＦＴ
４８…対向基板
５２…液晶組成物
５６…液晶表示装置

Claims

表示領域及びこの表示領域周囲の配線領域からなる絶縁性基板の前記表示領域にマトリクス状に配列される画素電極と、この画素電極を駆動するスイッチング素子と、前記スイッチング素子に信号を供給する複数の信号線と、前記配線領域に設けられる前記信号線の給電々極とを備えたアクティブマトリクス基板において、
前記配線領域にて配置される第１の配線パターンと、
前記配線領域にて前記第１の配線パターンと絶縁膜を介して前記第１の配線パターンと交差する様に配置され、前記第１の配線パターンとの交差領域近傍にて、不連続に形成される不連続配線と、
前記不連続配線を電気的に接続する第２の配線パターンとを具備することを特徴とするアクティブマトリクス基板。
第１の配線パターンが、複数の信号線と導通可能なショートリングであることを特徴とする請求項１に記載のアクティブマトリクス基板。
不連続配線が、周囲の配線パターンに比し面積が広い事を特徴とする請求項１又は請求項２のいずれかに記載のアクティブマトリクス基板。
不連続配線の線幅が、第１の配線パターンとの交差領域に近付くに連れ拡大する事を特徴とする請求項１乃至請求項３のいずれかに記載のアクティブマトリクス基板。
不連続配線が、複数の信号線のうち下層に配置される任意の信号線と同一層である事を特徴とする請求項１乃至請求項４のいずれかに記載のアクティブマトリクス基板。
表示領域及びこの表示領域周囲の配線領域からなる第１の絶縁性基板の前記表示領域にマトリクス状に配列される画素電極と、この画素電極を駆動するスイッチング素子と、前記スイッチング素子に信号を供給する複数の信号線とを有するアクティブマトリクス基板と、
第２の絶縁性基板に対向電極を有し前記アクティブマトリクス基板に対向される対向基板と、
前記アクティブマトリクス基板及び前記対向基板との間隙に封入される液晶組成物とを備えたアクティブマトリクス型液晶表示装置において、
前記配線領域にて配置される第１の配線パターンと、
前記配線領域にて前記第１の配線パターンと絶縁膜を介して前記第１の配線パターンと交差する様に配置され、前記第１の配線パターンとの交差領域近傍にて、不連続に形成される不連続配線と、
前記不連続配線を電気的に接続する第２の配線パターンとを具備することを特徴とするアクティブマトリクス型液晶表示装置。
第１の配線パターンが、複数の信号線と導通可能なショートリングであることを特徴とする請求項６に記載のアクティブマトリクス基板。
不連続配線が、周囲の配線パターンに比し面積が広い事を特徴とする請求項６又は請求項７のいずれかに記載のアクティブマトリクス基板。
不連続配線の線幅が、第１の配線パターンとの交差領域に近付くに連れ拡大する事を特徴とする請求項６乃至請求項８のいずれかに記載のアクティブマトリクス型液晶表示装置。
不連続配線が、複数の信号線のうち下層に配置される任意の信号線と同一層である事を特徴とする請求項６乃至請求項９のいずれかに記載のアクティブマトリクス型液晶表示装置。