JPS61188968A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS61188968A JPS61188968A JP2913585A JP2913585A JPS61188968A JP S61188968 A JPS61188968 A JP S61188968A JP 2913585 A JP2913585 A JP 2913585A JP 2913585 A JP2913585 A JP 2913585A JP S61188968 A JPS61188968 A JP S61188968A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- semiconductor film
- film transistor
- patterned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 239000010408 film Substances 0.000 claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910003437 indium oxide Inorganic materials 0.000 claims abstract description 8
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910018125 Al-Si Inorganic materials 0.000 claims abstract 2
- 229910018520 Al—Si Inorganic materials 0.000 claims abstract 2
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract 2
- 229910052718 tin Inorganic materials 0.000 claims abstract 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 9
- 238000001259 photo etching Methods 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 3
- 229910004205 SiNX Inorganic materials 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマトリクス型液晶表示装置のアドレス素子とし
て用いられる薄膜トランジスタ（以下ＴＰＴと称する）
に関し、さらに詳しくは、半導体膜としてアモルファス
シリコンやマイクロクリスタルシリコンを用いたスタガ
ー型の薄膜トランジスタに関するものである。
て用いられる薄膜トランジスタ（以下ＴＰＴと称する）
に関し、さらに詳しくは、半導体膜としてアモルファス
シリコンやマイクロクリスタルシリコンを用いたスタガ
ー型の薄膜トランジスタに関するものである。
（従来の技術およびその問題点）
マトリクス型液晶表示装置のアドレス素子として用いら
れているスタガー型の薄膜トランジスダ ・の従来構
造の一例を第２図に示す。
れているスタガー型の薄膜トランジスダ ・の従来構
造の一例を第２図に示す。
この薄膜トランジスタは、絶縁性基板ａ上にソース電極
すおよびドレイン・絵素電極Ｃ９半導体膜ｄ、絶縁膜ｅ
、ゲート電極ｆを順次積層することにより形成されてい
る。
すおよびドレイン・絵素電極Ｃ９半導体膜ｄ、絶縁膜ｅ
、ゲート電極ｆを順次積層することにより形成されてい
る。
ここで、ソース電極すおよびドレイン・絵素電極Ｃの材
料として酸化インジウムを主成分とする透明導電膜を、
半導体膜ｄの材料としてプラズマＣＶＤにより形成され
たアモルファスシリコンをそれぞれ用いた場合には、以
下に示す問題点が発生する。
料として酸化インジウムを主成分とする透明導電膜を、
半導体膜ｄの材料としてプラズマＣＶＤにより形成され
たアモルファスシリコンをそれぞれ用いた場合には、以
下に示す問題点が発生する。
■ 透明導電膜などのように酸素が脱離しやすい膜上に
プラズマＣＶＤによりアモルファスシリコン膜を形成す
ると、アモルファスシリコン膜の表面が鏡面でなくなっ
たり、アモルファスシリコン膜中に気泡が発生する。
プラズマＣＶＤによりアモルファスシリコン膜を形成す
ると、アモルファスシリコン膜の表面が鏡面でなくなっ
たり、アモルファスシリコン膜中に気泡が発生する。
■ 半導体膜（アモルファスシリコン膜）ｄが変質する
ことにより半導体膜ｄの表面に段差が生じ、これが半導
体膜上に形成した絶縁膜ｅの絶縁不良の原因になる。
ことにより半導体膜ｄの表面に段差が生じ、これが半導
体膜上に形成した絶縁膜ｅの絶縁不良の原因になる。
上記■■により、従来、酸化インジウムを主成分とする
透明導電膜上にプラズマＣＶＤによる半導体膜ｄを形成
しても、良好なＴＰＴ特性を有する半導体膜が得られな
かった。ただし、上記■■の問題については、半導体膜
ｄの形成時の基板温度を２００℃以下の低温にすること
により変質を防止できるが、この場合も良好なＴＰＴ特
性を有する半導体膜ｄは得られない。
透明導電膜上にプラズマＣＶＤによる半導体膜ｄを形成
しても、良好なＴＰＴ特性を有する半導体膜が得られな
かった。ただし、上記■■の問題については、半導体膜
ｄの形成時の基板温度を２００℃以下の低温にすること
により変質を防止できるが、この場合も良好なＴＰＴ特
性を有する半導体膜ｄは得られない。
（発明の目的）
本発明は、酸化インジウムを主成分とする透明導電膜上
に、良好なＴＰＴ特性をもたらす半導体膜を形成した新
規構造の薄膜トランジスタを提供することを目的とする
。
に、良好なＴＰＴ特性をもたらす半導体膜を形成した新
規構造の薄膜トランジスタを提供することを目的とする
。
（発明の構成）
本発明の薄膜トランジスタは、ソース電極およびドレイ
ン電極とプラズマＣＶＤにより形成されたシリコン薄膜
等からなる半導体膜との接合部分に１例えばＩ ｎ−３
ｎ、 Ａｌ−３ｔ、 Ｍｏ等の金属薄膜を介在させてな
るものである。
ン電極とプラズマＣＶＤにより形成されたシリコン薄膜
等からなる半導体膜との接合部分に１例えばＩ ｎ−３
ｎ、 Ａｌ−３ｔ、 Ｍｏ等の金属薄膜を介在させてな
るものである。
（作用）
ソース電極およびドレイン電極と半導体膜との接合部分
に介在された金属薄膜が、製造工程中における半導体膜
の変質を防止する。
に介在された金属薄膜が、製造工程中における半導体膜
の変質を防止する。
（実施例）
第１図（ａ）〜（ｅ）に本発明に係る薄膜トランジスタ
の製造工程を示している。以下９図面を参照してその製
造工程を順次説明する。
の製造工程を示している。以下９図面を参照してその製
造工程を順次説明する。
（ａ） ガラス基板等からなる絶縁性基板１上に、ス
パッタリングあるいは電子ビーム蒸着により酸化インジ
ウムを主成分とする透明導電膜を１３００人の厚さに形
成し、連続してＩｎ−５ｎ、ＡＪ−３ｉ、Ｍｏ等のいず
れかを６００人の厚さに積層して金属薄膜を形成する。
パッタリングあるいは電子ビーム蒸着により酸化インジ
ウムを主成分とする透明導電膜を１３００人の厚さに形
成し、連続してＩｎ−５ｎ、ＡＪ−３ｉ、Ｍｏ等のいず
れかを６００人の厚さに積層して金属薄膜を形成する。
これをホトエツチングによりパターン化する〔第１図（
ａ）参照〕。
ａ）参照〕。
第１図（ａｌにおいて、２がパターン化された透明導電
膜、３が金属薄膜である。
膜、３が金属薄膜である。
（ｂ） 次に、プラズマＣＶＤにより半導体膜（例え
ばアモルファスＳｉ膜）を３０００人の厚さに形成し、
ホトエツチングによりパターン化する〔第１図中）参照
〕。第１図山）において、４がパターン化された半導体
膜である。
ばアモルファスＳｉ膜）を３０００人の厚さに形成し、
ホトエツチングによりパターン化する〔第１図中）参照
〕。第１図山）において、４がパターン化された半導体
膜である。
（Ｃ） 次に、金属薄膜３をエツチング除芙すること
により、ソース電極５およびドレイン・絵素電極６が形
成される。この場合、半導体膜４とソース電極５および
ドレイン・絵素電極６との接合部分の金属薄膜３はエツ
チングされずに残る〔第１図（Ｃ）参照〕。
により、ソース電極５およびドレイン・絵素電極６が形
成される。この場合、半導体膜４とソース電極５および
ドレイン・絵素電極６との接合部分の金属薄膜３はエツ
チングされずに残る〔第１図（Ｃ）参照〕。
（ｄｌ 次に、プラズマＣＶＤによりＳｉＮｘからな
る絶縁膜７を２０００人の厚さに形成する〔第１図（ｄ
）参照〕。
る絶縁膜７を２０００人の厚さに形成する〔第１図（ｄ
）参照〕。
（ｅ） さらに、絶縁膜７上に、ＡＩ等をスパッタリ
ングあるいは電子ビーム蒸着により３０００人の厚さに
形成し、ホトエツチングによりパターン化してゲート電
極８を形成する〔第１図（ｅ）参照〕。
ングあるいは電子ビーム蒸着により３０００人の厚さに
形成し、ホトエツチングによりパターン化してゲート電
極８を形成する〔第１図（ｅ）参照〕。
以上のようにして、ソース電極５およびドレイン・絵素
電極６と半導体膜４との接合部分に金属薄膜３を介在さ
せたスタガー型の薄膜トランジスタを得ることができる
。
電極６と半導体膜４との接合部分に金属薄膜３を介在さ
せたスタガー型の薄膜トランジスタを得ることができる
。
なお、上記実施例では、半導体膜４としてプラズマＣＶ
ＤによるアモルファスＳｉ膜を用いたが。
ＤによるアモルファスＳｉ膜を用いたが。
マイクロクリスタルＳｉ膜を用いても良い。
（発明の効果）
本発明によれば、酸化インジウムを主成分とする透明導
電膜からなるソース電極およびドレイン電極と半導体膜
との接合部分に金属薄膜を介在させることにより、変質
しない良好な半導体膜を形成することができ、マトリク
ス型液晶表示装置のアドレス素子として信頼性の高い、
良好なスイッチング特性をもった薄膜トランジスタを得
ることができる。
電膜からなるソース電極およびドレイン電極と半導体膜
との接合部分に金属薄膜を介在させることにより、変質
しない良好な半導体膜を形成することができ、マトリク
ス型液晶表示装置のアドレス素子として信頼性の高い、
良好なスイッチング特性をもった薄膜トランジスタを得
ることができる。
第１図（ａ）〜（ｅ）は本発明にかかる薄膜トランジス
タの製造工程を説明する縦断面図、第２図は従来の薄膜
トランジスタの縦断面図である。 １・・・絶縁性基板 ３・・・金属薄膜４・・・半
導体膜 ５・・・ソース電極６・・・ドレイン・
絵素電極 ７・・・絶縁膜 ８・・・ゲート電極はか１名 ＩＩ２図
タの製造工程を説明する縦断面図、第２図は従来の薄膜
トランジスタの縦断面図である。 １・・・絶縁性基板 ３・・・金属薄膜４・・・半
導体膜 ５・・・ソース電極６・・・ドレイン・
絵素電極 ７・・・絶縁膜 ８・・・ゲート電極はか１名 ＩＩ２図
Claims (1)
- 【特許請求の範囲】 １）絶縁性基板上に、酸化インジウムを主成分とする透
明導電膜からなるソース電極およびドレイン電極が形成
され、その上に半導体膜、絶縁膜、ゲート電極が順次積
層された構造の薄膜トランジスタにおいて、 前記ソース電極およびドレイン電極と半導 体膜との接合部分に金属薄膜を介在させてなることを特
徴とする薄膜トランジスタ。 ２）金属薄膜がＩｎ−Ｓｎ、Ａｌ−Ｓｉ、Ｍｏのいずれ
かの金属により形成されてなる特許請求の範囲第１項記
載の薄膜トランジスタ。 ３）半導体膜がプラズマＣＶＤにより形成されたシリコ
ン薄膜である特許請求の範囲第１項記載の薄膜トランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2913585A JPS61188968A (ja) | 1985-02-15 | 1985-02-15 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2913585A JPS61188968A (ja) | 1985-02-15 | 1985-02-15 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61188968A true JPS61188968A (ja) | 1986-08-22 |
Family
ID=12267843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2913585A Pending JPS61188968A (ja) | 1985-02-15 | 1985-02-15 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61188968A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6430272A (en) * | 1987-07-27 | 1989-02-01 | Alps Electric Co Ltd | Thin film transistor |
| US5066110A (en) * | 1988-12-26 | 1991-11-19 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus |
| US5898187A (en) * | 1995-09-12 | 1999-04-27 | Lg Electronics Inc. | Thin film transistor |
-
1985
- 1985-02-15 JP JP2913585A patent/JPS61188968A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6430272A (en) * | 1987-07-27 | 1989-02-01 | Alps Electric Co Ltd | Thin film transistor |
| US5066110A (en) * | 1988-12-26 | 1991-11-19 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus |
| US5898187A (en) * | 1995-09-12 | 1999-04-27 | Lg Electronics Inc. | Thin film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4609930A (en) | Thin film transistor | |
| US6300995B1 (en) | Liquid crystal display device utilizing in-plane-switching system and having alignment film separating picture element electrode or counter electrode from liquid crystal layer | |
| JPH02260661A (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| KR940006286A (ko) | 투명도전막의 제작방법과 그것을 사용한 반도체장치 및 그의 제작방법 | |
| JPS6252970A (ja) | パネルデイスプレイスクリ−ン用の制御トランジスタの製造方法と該方法に基づいて製造された制御素子 | |
| JPS6272168A (ja) | マトリクス液晶表示装置用のｎ↑＋非晶質シリコン薄膜電界効果トランジスタ | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| GB2197985A (en) | Liquid crystal display | |
| JPS6149674B2 (ja) | ||
| KR20100123327A (ko) | 어레이 기판의 제조방법 | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| JPH0580650B2 (ja) | ||
| KR20020052562A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| JPS61188968A (ja) | 薄膜トランジスタ | |
| JPH0640585B2 (ja) | 薄膜トランジスタ | |
| JPS60261174A (ja) | マトリツクスアレ− | |
| JPS61188967A (ja) | 薄膜トランジスタ | |
| JP3202342B2 (ja) | アレイ基板の製造方法 | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPS61145582A (ja) | 表示装置 | |
| JPS5922361A (ja) | アクティブマトリクス液晶表示装置 | |
| JPH0797191B2 (ja) | アクティブマトリクスセルおよびその製作方法 | |
| JPS6144467A (ja) | 薄膜トランジスタ | |
| JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 |