KR100430685B1 - 반도체소자의금속배선형성방법 - Google Patents

반도체소자의금속배선형성방법 Download PDF

Info

Publication number
KR100430685B1
KR100430685B1 KR1019960079946A KR19960079946A KR100430685B1 KR 100430685 B1 KR100430685 B1 KR 100430685B1 KR 1019960079946 A KR1019960079946 A KR 1019960079946A KR 19960079946 A KR19960079946 A KR 19960079946A KR 100430685 B1 KR100430685 B1 KR 100430685B1
Authority
KR
South Korea
Prior art keywords
film
nitride film
tungsten
forming
via contact
Prior art date
Application number
KR1019960079946A
Other languages
English (en)
Other versions
KR19980060584A (ko
Inventor
정병현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960079946A priority Critical patent/KR100430685B1/ko
Publication of KR19980060584A publication Critical patent/KR19980060584A/ko
Application granted granted Critical
Publication of KR100430685B1 publication Critical patent/KR100430685B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 하부금속배선인 텅스텐 배선막 상에 반사방지막으로 질화 텅스텐과 질화 티타늄막의 적층구조를 형성하여 상부금속배선의 콘택식각공정을 용이하게 하여 콘택홀을 형성하고 상기 콘택홀을 매립하는 상부금속배선인 알루미늄막과 하부금속배선인 텅스텐 배선막 사이의 반응을 방지하여 비아홀에서의 콘택저항를 감소시키고 일렉트로마이그레이션에 의한 금속배선의 신뢰성을 감소를 감소시킬 수 있도록 함으로써 금속배선의 특성 및 신뢰성을 향상시킬 수 있도록 하는 기술이다.

Description

반도체소자의 금속배선 형성방법
본 발명은 반도체소자의 금속 배선 형성 방법에 관한 것으로, 특히 하부금속배선인 텅스텐 배선막의 반사방지막으로 질화 텅스텐과 질화 티타늄막의 적층구조를 형성하여 상부금속배선과의 비아콘택을 용이하게 실시할 수 있도록 하는 기술에관한 것이다.
종래의 금속 배선 형성은 텅스텐 배선막의 반사방지막으로 질화 티타늄만을 사용하고, 후속공정으로 비아 콘택홀 형성시 과도식각공정을 수반하여 하부금속배선인 텅스텐 배선막이 노출되었다.
상기 비아콘택홀을 통하여 상기 텅스텐 배선막과 접속되는 알루미늄막을 형성하였으나, 그 상부에 증착되는 알루미늄 배선막 증착때의 열공정이나 후속 공정으로 형성되는 층간절연막의 열처리 공정에 의해 상기 알루미늄과 텅스텐 배선막이 반응하여 조대하고 표면이 거친 반응석출물을 상기 비아콘택홀의 저부에 형성함으로써 비아 콘택 저항의 증가시키고 일렉트로마이그레이션에 의한 배선 신뢰도도 저해시키는 단점이 있었다.
도 1은 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
도 1를 참조하면, 실리콘기판(1) 상에 티타늄막(2), 제1질화 티타늄막(3), 텅스텐막(4) 및 반사방지막인 제2질화 티타늄막(5)의 적층구조로 형성된 하부금속배선을 형성한다.
상기 하부금속배선 상에 절연막(6)을 형성하고 금속배선 콘택마스크를 이용한 사진식각공정으로 상기 절연막(6)을 식각하여 상기 텅스텐막(3)을 노출시키는 비아콘택홀(7)을 형성한다.
상기 비아콘택홀(7)을 매립하는 알루미늄막(8) 및 제3질화 티타늄막(9)을 형성한다.
이때, 상기 알루미늄막(8)의 증착공정시의 열처리 공정시 상기 비아콘택홀(7)의 저부에서 상기 알루미늄막(8)과 텅스텐막(4)이 반응하여 WAl12와 WAl5의 반응석출물(10)이 형성된다.
상기 반응석출물(10)은 조대하고 표면이 거칠어서 비아 콘택 저항을 상승시킬뿐만아니라 일렉트로마이그레이션에 의한 배선 신뢰도를 저하시킨다.
상기한 바와 같이 종래기술에 따른 반도체소자의 금속배선 형성방법은, 하부금속배선인 텅스텐막과 상부금속배선인 알루미늄막의 반응으로 인하여 비아콘택홀 저부에 유발되는 반응석출물이 비아콘택저항을 증가시키고 일렉트로마이그레이션으로 인한 금속배선의 신뢰성을 저하시켜 반도체소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 하부금속배선 상에 질화 텅스텐막 및 질화 티타늄막을 증착하여 반사방지막을 형성하여 후속 비아콘택홀 저부에서의 반응석출물 유발을 감소시킴으로써 비아콘택저항을 감소시키고 그에 따른 콘택 특성을 향상시켜 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
도 2는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
1 : 실리콘 기판 2 : 티타늄막
3 : 제1질화 티타늄막 4 : 텅스텐막
5 : 제2질화 티타늄막 6 : 절연막
7 : 콘택홀 8 : 알루미늄막
9 : 제3질화 티타늄막 10 : 반응석축물
20 : 질화 텅스텐막
상기한 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
하부금속배선막인 텅스텐막 상에 질소가스 분위기의 반응성 스퍼터링으로 질화 텅스텐막을 형성하는 공정과,
상기 질화 텅스텐막 상에 질화 티타늄막을 형성하여 질화 텅스텐막과 질화 티타늄막 적층구조의 반사방지막을 증착하는 공정과,
상기 반사방지막 상부에 절연막을 형성하는 공정과,
금속배선 콘택마스크를 이용한 사진식각공정으로 상기 절연막 및 질화 티타늄막을 식각하여 상기 질화 텅스텐막을 노출시키는 비아콘택홀을 형성하는 공정과,
상기 비아콘택홀을 매립하는 상부금속배선막을 형성하는 공정을 포함하는 것과,
상기 질화 텅스텐막은 100 - 500 Å 두께로 형성하는 것과,
상기 질소가스 분위기는 20 - 100 SCCM 의 질소가스를 플로우시켜 형성하는 것을 특징으로 한다.
도 2 는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
도 2를 참조하면, 실리콘 기판(1) 상부에 접합층 ( glue layer ) 인 티타늄막(2)과 제1질화 티타늄막(3)을 적층한다.
상기 접합층(2,3) 상부에 하부 금속배선인 텅스텐막(4)을 2000 - 4000 Å 의 두께만큼 형성한다.
상기 텅스텐막(4) 상부에 반사방지막인 질화 텅스텐막(20)과 제2질화 티타늄막(5)의 적층구조를 형성한다.
이때, 상기 질화 텅스텐막(20)은 스퍼터링 챔버에 20 - 100 SCCM ( Stan dard Cubic Centi-Meter ) 로 질소를 유입시키며 반응성 물리기상증착방법으로 100 - 500 Å 의 두께만큼 형성한다.
그 다음, 상기 적층구조가 형성된 전체표면상부에 절연막(6) 예를들어 산화막을 형성한다.
금속배선 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 절연막(6)의 일정 부분을 식각하되, 과도식각공정으로 상기 제2질화 티타늄막(5)을 식각하여 상기 질화 텅스텐막(20)을 노출시키는 비아 콘택홀(7)을 형성한다.
상기 비아콘택홀(7)을 매립하는 상부금속배선물질인 알루미늄막(8)을 전체표면상부에 형성한다.
상기 알루미늄막(8) 상부에 제3질화 티타늄막(9)을 형성한다.
상기한 바와 같이 본 발명에 의한 반도체소자의 금속배선 형성방법은, 하부금속배선인 텅스텐막의 반사방지막으로 질화 텅스텐막 및 질화 티타늄막의 적층구조를 형성하고 후속 비아 콘택 공정을 실시하여 비아 콘택홀 저부에 반응석출물이 유발되는 현상을 방지함으로써 비아콘택의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.

Claims (3)

  1. 하부금속배선막인 텅스텐막 상에 질소가스 분위기의 반응성 스퍼터링으로 질화 텅스텐막을 형성하는 공정과,
    상기 질화 텅스텐막 상에 질화 티타늄막을 형성하여 질화 텅스텐막과 질화 티타늄막 적층구조의 반사방지막을 증착하는 공정과,
    상기 반사방지막 상부에 절연막을 형성하는 공정과,
    금속배선 콘택마스크를 이용한 사진식각공정으로 상기 절연막 및 질화 티타늄막을 식각하여 상기 질화 텅스텐막을 노출시키는 비아콘택홀을 형성하는 공정과,
    상기 비아콘택홀을 매립하는 상부금속배선막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 질화 텅스텐막은 100 - 500 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 질소가스 분위기는 20 - 100 SCCM 의 질소가스를 플로우시켜 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1019960079946A 1996-12-31 1996-12-31 반도체소자의금속배선형성방법 KR100430685B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960079946A KR100430685B1 (ko) 1996-12-31 1996-12-31 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960079946A KR100430685B1 (ko) 1996-12-31 1996-12-31 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR19980060584A KR19980060584A (ko) 1998-10-07
KR100430685B1 true KR100430685B1 (ko) 2004-07-27

Family

ID=37335335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960079946A KR100430685B1 (ko) 1996-12-31 1996-12-31 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100430685B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516748B1 (ko) * 1998-12-24 2005-10-26 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
KR100691483B1 (ko) * 2001-06-30 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529476A (ja) * 1991-04-26 1993-02-05 Mitsubishi Electric Corp 半導体装置の配線接続構造
US5393703A (en) * 1993-11-12 1995-02-28 Motorola, Inc. Process for forming a conductive layer for semiconductor devices
JPH07135186A (ja) * 1993-11-10 1995-05-23 Nec Corp 半導体装置の製造方法
US5420070A (en) * 1991-10-14 1995-05-30 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of interconnection structure of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529476A (ja) * 1991-04-26 1993-02-05 Mitsubishi Electric Corp 半導体装置の配線接続構造
US5420070A (en) * 1991-10-14 1995-05-30 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of interconnection structure of semiconductor device
JPH07135186A (ja) * 1993-11-10 1995-05-23 Nec Corp 半導体装置の製造方法
US5393703A (en) * 1993-11-12 1995-02-28 Motorola, Inc. Process for forming a conductive layer for semiconductor devices

Also Published As

Publication number Publication date
KR19980060584A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
US4732801A (en) Graded oxide/nitride via structure and method of fabrication therefor
US5344797A (en) Method of forming interlevel dielectric for integrated circuits
US5716888A (en) Stress released VLSI structure by void formation
US6083832A (en) Method of manufacturing semiconductor device
KR100430685B1 (ko) 반도체소자의금속배선형성방법
JP2001176875A (ja) 半導体装置
KR100445409B1 (ko) 반도체소자의금속배선형성방법
US7314813B2 (en) Methods of forming planarized multilevel metallization in an integrated circuit
JPH04127454A (ja) 半導体装置
JPH0330992B2 (ko)
JPH0629294A (ja) 半導体装置の製造方法
JP3109269B2 (ja) 半導体装置の製造方法
JP3137719B2 (ja) 半導体装置の製造方法
KR100807065B1 (ko) 반도체 소자의 금속배선 형성방법
KR100219053B1 (ko) 반도체 장치의 금속막 형성방법
KR100373364B1 (ko) 금속배선 형성방법
KR100332131B1 (ko) 반도체 소자의 금속층 형성 방법
JPH11233517A (ja) 半導体装置の銅配線
US6309963B1 (en) Method for manufacturing semiconductor device
JPH053254A (ja) 積層配線形成方法
KR20010058941A (ko) 반도체소자의 금속배선 형성방법
KR100205437B1 (ko) 금속배선의 다층 박막 구조
JP3329148B2 (ja) 配線形成方法
KR100265837B1 (ko) 반도체장치의장벽금속막형성방법
JPH11297699A (ja) 拡散バリア層およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee