KR20010058941A - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20010058941A
KR20010058941A KR1019990066317A KR19990066317A KR20010058941A KR 20010058941 A KR20010058941 A KR 20010058941A KR 1019990066317 A KR1019990066317 A KR 1019990066317A KR 19990066317 A KR19990066317 A KR 19990066317A KR 20010058941 A KR20010058941 A KR 20010058941A
Authority
KR
South Korea
Prior art keywords
film
titanium
metal wiring
titanium nitride
semiconductor device
Prior art date
Application number
KR1019990066317A
Other languages
English (en)
Inventor
권혁
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990066317A priority Critical patent/KR20010058941A/ko
Publication of KR20010058941A publication Critical patent/KR20010058941A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로,
텅스텐 플러그가 구비되는 하부절연층 상부에 제1티타늄막/제1티타늄질화막/알루미늄합금/제2티타늄막/제2티타늄질화막의 적층구조로 제1금속층을 형성하고 상기 제1금속층을 수소 분위기에서 어닐링하여 상기 티타늄막을 TiAl3막으로 변형시킨 다음, 후속 패터닝공정으로 제1금속배선을 형성함으로써 후속 열처리공정으로 인한 특성 열화를 방지하고 그에 따른 반도체소자의 수율 및 생산성을 향상시키는 기술이다.

Description

반도체소자의 금속배선 형성방법{A method for forming a metal line of a semiconductor device}
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 제1금속배선의 형성공정시 제1금속층 형성후 수소분위기에서 열공정을 실시하여 알루미늄합금과 반사방지막인 TiN 막 사이의 Ti 막을 충분한 두께의 TiAl3으로 변형시켜 열팽창계수 및 응력 차이로 인한 Ti 와 TiN 의 접착 불량을 방지하는 기술에 관한 것이다.
일반적으로 반도체 메모리 소자는 하나의 트랜지스터와 하나의 캐패시터를 하나의 단위로 하여 구성되며, 이들을 다수개 연결하여 소자의 기능 및 용량을 증가시킨다.
그리고, 상기 메모리 소자를 구동시키기 위하여 금속배선을 형성한다.
도 1 은 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판(도시안됨)에 소자분리막, 워드라인, 비트라인 및 캐패시터가 구비되는 하부절연층을 형성한다.
그리고, 상기 반도체기판을 노출시키는 금속배선 콘택홀(도시안됨)을 형성한다.
이때, 상기 금속배선 콘택홀은 금속배선 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 하부절연층을 식각하여 형성한다.
그 다음, 상기 콘택홀을 포함한 전체표면상부에 확산방지막을 형성한다.
그리고, 상기 콘택홀을 매립하는 텅스텐 플러그를 형성한다.
그리고, 상기 텅스텐 플러그를 통하여 상기 반도체기판에 접속되는 제1금속배선을 형성한다.
이때, 상기 금속배선은 제1티타늄막/제1티타늄질화막/알루미늄합금/제2티타늄막/제2티타늄질화막(11,13,15,17,19)의 적층구조로 형성한다.
그 다음, 금속배선 마스크(도시안됨)를 이용한 사진식각공정으로 상기 적층구조를 식각하여 패터닝한다. (도 1)
그리고, 전체표면상부를 평탄화시키는 층간절연막(도시안됨)을 형성한다.
이때, 상기 평탄화공정은 열처리공정을 수반하며 상기 열처리공정시 상기 알루미늄 합금(15)과 제1,2티타늄(11,17)이 반응하여 TiAl3로 변형이 일어난다.
그리고, 상기 TiAl3로의 변형시 유발되는 높은 응력으로 인하여 상기 알루미늄합금(15)과 제1,2티타늄질화막(13,19) 분리되는 현상이 유발되어 상기 제1,2티타늄질화막(13,19)이 깨지는 현상이 유발된다.
그리고, 상기 분리 현상은 반사방지막인 제1,2티타늄질화막(13,19)의 깨짐현상과 더불어 이.엠. ( electromigration ) 과 에스.엠. ( stressmigration ) 특성을 열화시켜 반도체소자의 특성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 제1금속층의 알루미늄합금 상부에 티타늄막을 증착하고 그 상부에 반사방지막인 티타늄질화막을 형성한 다음 수소 분위기 하에서 열처리하여 티타늄과 알루미늄의 반응을 유도함으로써 응력 차이에 의한 반사방지막과의 분리 현상을 방지하여 반도체소자의 특성열화를 방지하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 금속배선형성방법을 제공하는데 그 목적이 있다.
도 1 은 일반적인 금속배선의 적층구조를 도시한 단면도.
도 2 는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성공정후 열처리공정에 의한 금속배선의 변형을 도시한 단면도.
도 3 은 본 발명의 다른 실시예에 따른 반도체소자의 금속배선 형성공정후 열처리공정에 의한 금속배선의 변형을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 제1티타늄막 13 : 제1티타늄질화막
15 : 알루미늄합금 17 : 제2티타늄막
19 : 제2티타늄질화막 21 : 제1TiAl3
31,33 : 반응막 25 : 제2TiAl3
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
텅스텐 플러그가 구비되는 하부절연층 상부에 제1티타늄막/제1티타늄질화막/알루미늄합금/제2티타늄막/제2티타늄질화막의 적층구조로 제1금속층을 형성하는 공정과,
상기 제1금속층을 수소 분위기에서 어닐링하여 상기 티타늄막을 TiAl3막으로 변형시키는 공정을 포함하는 것을 특징으로한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2 및 도 3 는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
도 2를 참조하면, 반도체기판(도시안됨)에 소자분리막, 워드라인, 비트라인 및 캐패시터가 구비되는 하부절연층을 형성한다.
그리고, 상기 반도체기판을 노출시키는 금속배선 콘택홀(도시안됨)을 형성한다.
이때, 상기 금속배선 콘택홀은 금속배선 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 하부절연층을 식각하여 형성한다.
그 다음, 상기 콘택홀을 포함한 전체표면상부에 확산방지막을 형성한다.
그리고, 상기 콘택홀을 매립하는 텅스텐 플러그를 형성한다.
그리고, 상기 텅스텐 플러그를 통하여 상기 반도체기판에 접속되는 제1금속배선을 형성한다.
이때, 상기 금속배선은 제1티타늄막/제1티타늄질화막/알루미늄합금/제2티타늄막/제2티타늄질화막(11,13,15,17,19)의 적층구조로 형성한다.
여기서, 상기 제1,2티타늄질화막(13,19)의 증착공정은 질소의 농도를 최대로 하여 실시한다.
그리고, 상기 티타늄막과 티타늄질화막은 각각 다른 챔버를 이용하여 형성한 것이다.
그리고, 상기 티타늄막(11,17)은 200 ∼ 500 Å 두께로 형성한다.
그 다음, 수소 분위기에서 어닐링공정을 실시하여 상기 제1,2티타늄막(11,17)을 상기 알루미늄합금(15)의 알루미늄과 반응시킴으로써 제1,2TiAl3막(21,25)을 형성한다.
이때, 상기 어닐링 공정은 100 퍼센트 수소 가스 분위기, 400 ∼ 420 ℃ 온도에서 10 ∼ 70 분 동안 실시한다.
그 다음, 금속배선 마스크(도시안됨)를 이용한 사진식각공정으로 상기 적층구조를 식각하여 패터닝함으로써 제1금속배선을 형성한다.
상기 도 3 은, 상기 도 2 의 공정에서 수소분위기의 어닐링공정시 형성하는 제1,2TiAl3막(21,25)이 충분히 두껍게 형성되지 않아 후속 열처리공정시 상기 알루미늄합금(15)과 남아있는 티타늄막(11,17)이 반응하여 반응막(31,33)인 TiAl3막을형성하게 된다.
그러나, 상기 반응막(31,33)은 상기 제1,2TiAl3막(21,25)과 그 응력 크기에 차이를 가지고 있어 종래기술과 유사한 소자의 특성 열화를 유발할 수 있다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 각각 서로 다른 챔버에서 증착된 티타늄막과 티타늄질화막 적층구조를 구비하는 알루미늄합금으로 형성되는 제1금속층을 수소가스 분위기에서 어닐링하여 상기 티타늄막을 충분히 TiAl3막으로 변형시켜 티타늄질화막과의 응력 차이로 인한 분리 현상을 방지하고 그에 따른 반도체소자의 수율 및 생산성을 향상시키는 효과를 제공한다.

Claims (3)

  1. 텅스텐 플러그가 구비되는 하부절연층 상부에 제1티타늄막/제1티타늄질화막/알루미늄합금/제2티타늄막/제2티타늄질화막의 적층구조로 제1금속층을 형성하는 공정과,
    상기 제1금속층을 수소 분위기에서 어닐링하여 상기 티타늄막을 TiAl3막으로 변형시키는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 티타늄막은 200 ∼ 500 Å 두께로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 어닐링 공정은 400 ∼ 420 ℃ 온도에서 10 ∼ 70 분 동안 실시하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
KR1019990066317A 1999-12-30 1999-12-30 반도체소자의 금속배선 형성방법 KR20010058941A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990066317A KR20010058941A (ko) 1999-12-30 1999-12-30 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990066317A KR20010058941A (ko) 1999-12-30 1999-12-30 반도체소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20010058941A true KR20010058941A (ko) 2001-07-06

Family

ID=19633456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990066317A KR20010058941A (ko) 1999-12-30 1999-12-30 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20010058941A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020068569A (ko) * 2001-02-21 2002-08-28 동부전자 주식회사 반도체 장치의 다층 배선 제조 방법
KR100463178B1 (ko) * 2002-04-19 2004-12-23 아남반도체 주식회사 반도체 소자의 금속배선 적층구조 형성 방법
KR101005739B1 (ko) * 2003-07-12 2011-01-06 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성 방법
US8749071B2 (en) 2012-07-11 2014-06-10 Samsung Electronics Co., Ltd. Semiconductor devices and the method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020068569A (ko) * 2001-02-21 2002-08-28 동부전자 주식회사 반도체 장치의 다층 배선 제조 방법
KR100463178B1 (ko) * 2002-04-19 2004-12-23 아남반도체 주식회사 반도체 소자의 금속배선 적층구조 형성 방법
KR101005739B1 (ko) * 2003-07-12 2011-01-06 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성 방법
US8749071B2 (en) 2012-07-11 2014-06-10 Samsung Electronics Co., Ltd. Semiconductor devices and the method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5760475A (en) Refractory metal-titanium nitride conductive structures
JP3175721B2 (ja) 半導体装置の製造方法
JPH05243402A (ja) 半導体装置の製造方法
JPH0817925A (ja) 半導体装置とその製法
US5688718A (en) Method of CVD TiN barrier layer integration
JPH09326436A (ja) 配線形成方法
JP3027946B2 (ja) 半導体装置およびその製造方法
KR20010058941A (ko) 반도체소자의 금속배선 형성방법
JP3102555B2 (ja) 半導体装置の製造方法
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100564426B1 (ko) 반도체 소자의 금속배선 형성방법
KR100499401B1 (ko) 반도체 소자의 금속배선 형성방법
KR100420406B1 (ko) 티타늄질화막의 산소 충진 방법
KR100400280B1 (ko) 반도체소자의금속배선형성방법
KR100209368B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100403358B1 (ko) 반도체 장치의 금속 배선 형성 방법
JPH05243226A (ja) 半導体装置の製造方法
KR19980084723A (ko) 반도체 소자의 다층 금속배선 및 그 형성방법
KR100540491B1 (ko) 알루미늄배선을 포함하는 반도체 소자 및 그 제조 방법
KR100447253B1 (ko) 반도체소자의 금속배선 형성방법
KR20020068569A (ko) 반도체 장치의 다층 배선 제조 방법
KR100332131B1 (ko) 반도체 소자의 금속층 형성 방법
KR20050087471A (ko) 반도체 소자의 금속배선 형성방법
KR20020002602A (ko) 반도체소자의 비트라인 형성 방법
KR950011559B1 (ko) 반도체 소자의 다층 금속배선 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination