KR20020068569A - 반도체 장치의 다층 배선 제조 방법 - Google Patents

반도체 장치의 다층 배선 제조 방법 Download PDF

Info

Publication number
KR20020068569A
KR20020068569A KR1020010008637A KR20010008637A KR20020068569A KR 20020068569 A KR20020068569 A KR 20020068569A KR 1020010008637 A KR1020010008637 A KR 1020010008637A KR 20010008637 A KR20010008637 A KR 20010008637A KR 20020068569 A KR20020068569 A KR 20020068569A
Authority
KR
South Korea
Prior art keywords
wiring
film
aluminum
interface
semiconductor device
Prior art date
Application number
KR1020010008637A
Other languages
English (en)
Inventor
이선호
정병현
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR1020010008637A priority Critical patent/KR20020068569A/ko
Publication of KR20020068569A publication Critical patent/KR20020068569A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 다층 배선 제조 방법에 관한 것으로, 특히 이 방법은 반도체 기판의 층간 절연막 전면에 접착막(Ti)과 금속(Al)을 순차 증착하고, 결과물을 H2분위기에서 어닐링하여 금속(Al)과 접착막(Ti) 계면 전체에 금속간 층간 화합물(TiAl3)을 생성한 후에, 적층된 접착막과 금속을 패터닝하여 배선을 형성한다. 이때, 금속 상부에는 추가적으로 반사방지막을 적층할 수도 있다. 그러므로, 본 발명에 따른 어닐 공정에 의해 알루미늄 배선과 Ti의 접착막 또는 반사방지막의 금속 반응을 안정되게 하여 배선의 계면에 균일한 TiAl3을 생성함으로써 이후 층간 절연막의 고온 증착시 배선의 계면에서 금속간 반응을 최소화하여 배선의 층간 분리를 방지한다.

Description

반도체 장치의 다층 배선 제조 방법{METHOD FOR MANUFACTURING MULTI-LAYERED METAL LINE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체장치의 제조 방법에 관한 것으로서, 특히 층간 절연막내의 콘택홀(contact hole)이나 비아(via)에 매립된 플러그를 통해서 상부 배선과 하부 배선이 연결된 다층 배선 구조의 반도체 장치의 수율 및 신뢰성을 높일 수 있는 기술에 관한 것이다.
현재, 반도체 장치의 집적도가 증가함에 따라, 반도체 장치의 콘택홀은 크기가 작아지고 어스펙트 비율(aspect ratio)은 증가하게 되어 하부 배선과 상부 배선의 전기적인 연결을 하는 콘택 플러그의 제조 공정시 우수한 단차 도포성(step coverage)을 가지면서 낮은 콘택저항을 갖도록 하고 있다.
그런데, 반도체 제조 공정 중에서 금속 배선은 일반적으로 알루미늄(Al), 텅스텐(W), 구리(Cu) 등의 전기전도도가 높은 금속물질을 적용하고 있는데, 이들 금속 중에서도 알루미늄(Al)을 주로 사용하고 있다.
그러나, 상/하부의 배선과 마찬가지로 알루미늄(Al)을 미세화된 콘택홀에 매립하는데 한계가 있다. 그러므로, 이를 대신하여 스텝커버리지 특성이 우수한 물질로서 텅스텐(W)을 이용하여 콘택 플러그를 형성하고 있다.
도 1a 내지 도 1g는 종래 기술에 의한 반도체 장치의 다층 배선 제조 공정을 나타낸 공정 순서도이다.
도 1a에 도시된 바와 같이, 반도체 기판(10)으로서 실리콘 기판 상부에 소정의 소자 공정을 실시한 후에 소자의 배선 공정을 진행한다. 이에, 실리콘 기판(10) 상부에 알루미늄(Al)을 증착하고 이를 패터닝하여 하부 배선(20)을 형성한다. 하부 배선(20)이 형성된 기판(10) 전면에 층간 절연막(30)을 증착하고 콘택마스크를 이용한 사진 및 식각 공정을 진행하여 층간 절연막(30)에 하부 배선(20) 표면이 드러나는 콘택홀(40)을 형성한다.
이어서 도 1b에 도시된 바와 같이, 콘택홀(40)이 형성된 층간 절연막(30) 전면에 장벽 금속층(42)을 형성하고, 콘택홀(40)에 매립되도록 텅스텐(W)(50)을 증착한다. 여기서, 장벽 금속층(42)은 Ti 및 TiN이 단층 또는 복합층을 형성할 수 있는데, 본 실시예에서는 Ti(42a)와 TiN(42b)을 복합층으로 한 적층한 구조로 한다.
그리고 도 1c에 도시된 바와 같이, 콘택홀을 제외한 층간 절연막(30) 표면에 텅스텐막(50)과 장벽 금속층(42)이 남지 않도록 화학적기계적연마법(chemical mechanical polishing)으로 결과물을 평탄화하여 콘택홀내에 텅스텐 플러그(50')를 형성한다.
계속해서 도 1d에 도시된 바와 같이, 층간 절연막(30) 전면에 접착막(52)을 증착한다. 여기서, 접착막(52)은 Ti 및 TiN을 단층 또는 복합층으로 하는데, 이 막은 알루미늄 배선의 전자 이동(electro migration)과 스트레스 이동(stress migration)에 대한 저항을 갖도록 하기 위함이다.
그리고, 도 1e에 도시된 바와 같이 접착막(52) 상부에 상부 배선이 될 금속으로서, 알루미늄(Al)(60)을 증착한다. 그리고, 알루미늄막(60) 상부에 포토리소그래피 공정시 알루미늄의 난반사를 방지하기 위하여 반사방지막(anti-reflected coating layer)(62)을 추가 증착한다. 이때, 반사방지막(62)은 Ti 및 TiN이 단층 또는 복합층으로 한다. 그런데, 도면에 도시되지는 않았지만, 증착 공정시 상부 배선의 알루미늄막(60)과 접착막(52), 또는 반사 방지막(62)의 계면에서알루미늄(Al)과 타이타늄(Ti)이 반응한 금속 층간 화합물(TiAl3)이 생성된다. 이 TiAl3막은 배선내의 힐록(hillock)이나 보이드(void)의 전파를 막아주어 전자 이동 또는 스트레스 이동에 대한 저항을 향상시키는 역할을 한다.
그 다음, 도 1f에 도시된 바와 같이 상기 적층된 반사방지막(62), 알루미늄막(60), 접착막(52)을 포토리소그래피 공정으로 패터닝하여 텅스텐 플러그(50')에 연결되는 상부 배선을 형성한다.
그리고나서, 도 1g에 도시된 바와 같이 상부 배선이 형성된 결과물에 상부의 층간 절연막(70)을 형성하고 콘택 플러그 및 배선 공정을 반복하여 다층 배선을 완성한다.
그런데, 상기와 같은 종래 기술에 의한 다층 배선 제조 방법은, 상부 배선을 둘러싼 층간 절연막(70)의 제조 공정시 고온 증착에 의해 상부 배선의 알루미늄막(60)과 접착막(52), 또는 반사방지막(62)의 계면에서 TiAl3로 변형되지 않는 잔여 타이타늄(Ti)이 알루미늄(Al)과 다시 활발하게 반응하여 금속 층간 화합물(TiAl3)을 생성하게 된다. 이때 고온의 공정에 의해 형성된 TiAl3은 높은 스트레스를 갖는 막으로서 층간 분리를 가져오게 된다. 이로 인해 상부 배선의 접촉 저항이 크게 증가하게 된다.
이러한 층간 절연막의 고온 공정에 의해 알루미늄 배선과 접착막 또는 반사방지막 계면에서 생성되는 금속 층간 화합물(TiAl3)은 반도체 메모리 소자 또는 비메모리 소자의 경우 모두 다층 배선의 층간 분리를 야기시켜 소자의 전기적 특성 저하를 유발하게 된다.
이를 방지하고자 실험을 통해서 해당 소자에서의 알루미늄 배선 상/하부에 형성되는 접착막 또는 반사방지막의 타이타늄(Ti)의 적정 두께를 찾아서 배선 공정시 계면 전체에 금속 층간 화합물(TiAl3)이 생성되도록 함으로써 이후 층간 절연막의 고온 제조시 알루미늄 배선의 계면에서 금속 층간 화합물(TiAl3)의 생성을 억제하고 있다.
그러나, 일정 조건에서 이루어지는 동일한 공정 진행이라 하더라도 증착 장비 및 증착 환경의 차이로 인하여 실제 증착되는 타이타늄(Ti)의 두께가 동일하기 어렵고, 알루미늄의 배선 공정시 챔버의 온도 분포가 일정하지 않기 때문에 배선 계면에서 생성되는 TiAl3의 두께도 불균일해진다.
그러므로, 상술한 종래 기술의 다층 배선 제조방법은 알루미늄 배선의 상/하부에 형성되는 접착막 또는 반사방지막을 타이타늄 물질로 할 경우 층간 절연막의 고온 공정에 의해 미반응된 타이타늄과 알루미늄이 활발하게 반응하여 금속 층간 화합물인 TiAl3이 불균일하게 생성된다. 이 TiAl3은 높은 스트레스로 인해 알루미늄 배선과 접착막 또는 반사방지막 사이를 층간 분리하여 다층 배선의 신뢰성 및 수율을 저하시킨다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 금속배선의 상/하부에 Ti를 사용한 접착막 또는 반사방지막을 추가할 경우 배선을 패터닝하기 전에 어닐 공정을 실시하여 배선 계면사이에서 미반응된 접착막 및 반사방지막의 Ti을 최대한 TiAl3으로 변형함으로써 이후 층간 절연막의 고온 증착시 배선의 계면에서 금속간 반응을 최소화하여 배선의 층간 분리를 막을 수 있는 반도체 장치의 다층 배선 제조 방법을 제공하고자 한다.
이러한 목적을 달성하기 위하여 본 발명은 하부 배선과 상부 배선을 수직으로 연결하는 플러그를 갖는 반도체장치의 배선 제조방법에 있어서, 반도체 기판의 층간 절연막 전면에 접착막과 금속을 순차 증착하는 단계와, 결과물을 H2분위기에서 어닐링하여 금속과 접착막 계면 전체에 금속간 층간 화합물을 생성하는 단계와, 적층된 접착막과 금속을 패터닝하여 배선을 형성하는 단계를 포함한다.
도 1a 내지 도 1g는 종래 기술에 의한 반도체 장치의 다층 배선 제조 공정을 나타낸 공정 순서도,
도 2a 내지 도 2f는 본 발명에 따른 반도체 장치의 다층 배선 제조 공정을 나타낸 공정 순서도.
＜도면의 주요부분에 대한 부호의 설명＞
100 : 반도체기판 102 : 하부 배선
104 : 하부 층간 절연막 106 : 콘택홀
108 : 장벽 금속막 110 : 텅스텐막
112 : 접착막 120 : 알루미늄막(상부 배선)
122 : 반사방지막 124 : 금속 층간 화합물(TiAl3)
g : 알루미늄 상/하부 계면
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 2a 내지 도 2f는 본 발명에 따른 반도체 장치의 다층 배선 제조 공정을 나타낸 공정 순서도이다.
우선 도 2a에 도시된 바와 같이, 반도체 기판(100)으로서 실리콘 기판에 소정의 소자 공정을 실시한 후에 배선 공정을 진행한다. 이에, 실리콘 기판(100) 상부에 알루미늄(Al)을 증착하고 이를 패터닝하여 하부 배선(102)을 형성한다. 하부 배선(102)이 형성된 기판(100) 전면에 층간 절연막(104)을 증착하고 콘택 마스크를이용한 사진 및 식각 공정을 진행하여 층간 절연막(104)에 하부 배선(102) 표면이 드러나는 콘택홀(106)을 형성한다.
이어서 도 2b에 도시된 바와 같이, 콘택홀(106)이 형성된 층간 절연막(104) 전면에 장벽 금속층(108)을 형성한다. 여기서, 장벽 금속층(108)은 Ti 및 TiN이 단층 또는 복합층을 형성할 수 있는데, 본 실시예에서는 Ti(108a)와 TiN(108b)을 적층한 구조로 하고, Ti 및 TiN를 각각 100Å∼800Å로 증착한다. 이때, 증착은 스퍼터링(sputtering) 또는 화학기상증착법으로 증착한다.
그리고, 장벽 금속층(108)을 증착한 후에 콘택홀(106)에 매립되도록 텅스텐(W)(110)을 약 4000Å∼6000Å정도 증착한다. 그리고 N2가스분위기에서 400∼500℃의 온도로 어닐링을 해준다.
그 다음 도 2c에 도시된 바와 같이, 콘택홀을 제외한 층간 절연막(104) 표면에 텅스텐막(110)과 장벽 금속층(108)이 남지 않도록 화학적기계적연마법(chemical mechanical polishing)으로 결과물을 평탄화하여 콘택홀내에 텅스텐 플러그(110')를 형성한다.
계속해서 도 2d에 도시된 바와 같이, 층간 절연막(104) 전면에 접착막(112)을 증착한다. 여기서, 접착막(112)은 Ti 및 TiN을 단층 또는 복합층으로 하는데, 텅스텐 플러그(110')와 알루미늄 배선의 전자 이동(electro migration)과 스트레스 이동(stress migration)에 대한 저항을 방지하기 위함이다. 본 실시예에서는 Ti막으로 접착막(112)을 50Å∼300Å정도 증착한다.
그리고, 도 2e에 도시된 바와 같이 접착막(112) 상부에 상부 배선이 될 금속으로서, 알루미늄(Al)(120)을 3000Å∼6000Å정도 증착한다. 그리고, 알루미늄막(120) 상부에 포토리소그래피 공정시 알루미늄의 난반사를 방지하기 위하여 반사방지막(anti-reflected coating layer)(122)을 추가 증착한다. 이때, 반사방지막(122)은 Ti 및 TiN이 단층 또는 복합층으로 하는데, Ti은 50Å∼200Å, TiN은 200Å∼1000Å정도 증착하는 것이 바람직하다.
그런데, 도면에 도시되지는 않았지만, 배선용 금속 증착 공정시 상부 배선의 알루미늄막(120)과 접착막(112), 또는 반사 방지막(122)의 계면에서 알루미늄(Al)과 타이타늄(Ti)이 반응한 금속 층간 화합물(TiAl3)이 생성된다. 이 TiAl3막은 배선내의 힐록(hillock)이나 보이드(void)의 전파를 막아주어 전자 이동 또는 스트레스 이동에 대한 저항을 향상시킨다.
그러나, 일반 배선용 금속물 증착공정시 알루미늄 배선의 계면에 전체 균일하게 TiAl3막이 형성되는 것이 아니라, 접착막(112) 또는 반사 방지막(122)에서 알루미늄 배선(120)과 미반응된 타이타늄(Ti)이 남아있게 된다.
그러므로, 본 발명에서는 배선의 계면에서 TiAl3로 반응하지 못한 접착막(112) 또는 반사 방지막(122)의 타이타늄(Ti)을 제거하고자 상기 결과물을 H2분위기에서 어닐링(annealing)한다. 이에, 도 2f에 도시된 바와 같이 알루미늄(Al)과 접착막(또는 반사 방지막)(112) 계면 전체에 금속간 층간 화합물인TiAl3을 형성한다. 이때, H2분위기의 어닐링 공정은 반응 챔버의 온도를 400∼500℃로 100% 램프업(ramp-up)하고 H2가스 분위기에서 어닐링 공정을 20∼60분간 진행함으로써 알루미늄 배선(120)의 계면에서 접착막(112) 또는 반사 방지막(112)의 타이타늄(Ti)이 알루미늄과 미반응된 부분을 충분히 반응시켜 층간 화합물인 TiAl3(124)을 생성한다.
그리고나서, 도 2f에 도시된 바와 같이, 적층된 반사방지막(122), 알루미늄(120) 및 접착막(112)을 패터닝하여 텅스텐 플러그(110')에 연결되는 상부 배선을 형성한다.
또한, 도면에 도시되지는 않았지만, 상부 배선이 형성된 결과물에 FSG(Fluorine Silicate Glass), BPSG(BoroPhosphous Silicate Glass), USG(Undoped Silicate Glass) 등의 절연물질을 증착하여 층간 절연막을 형성한다. 그런데, 층간 절연막의 고온 증착 공정시 상부 배선(120)과 접착막(112) 또는 반사방지막(122) 계면에는 H2분위기의 어닐링 공정에 의해 균일하게 형성된 TiAl3(124)가 있기 때문에 추가적으로 알루미늄 배선의 계면에서 타이타늄(Ti)과 반응하지 않게 된다.
그러므로, 본 발명에 따른 반도체 장치의 다층 배선 제조 방법은 알루미늄 배선과 그 상/하부의 접착막 및 반사방지막을 적층한 후에 추가적으로 100% H2분위기에서 어닐링 공정을 진행하여 배선의 계면에 알루미늄과 타이타늄(Ti)이 반응한TiAl3을 균일하게 형성한다. 이로 인해, 이후 층간 절연막의 고온 증착시 더 이상 알루미늄 배선의 계면에서 높은 스트레스를 유발하는 TiAl3이 생성되지 않아 g와 같이 배선의 층간 분리를 방지할 수 있다.
이상 설명한 바와 같이, 본 발명은 접착막/알루미늄(또는 반사방지막)을 순차 증착한 후에 H2분위기의 어닐링 공정을 실시하여 알루미늄 배선 상/하부에 있는 접착막(또는 반사방지막)의 계면에서 균일한 두께의 금속간 층간 반응물(TiAl3)을 형성함으로써 후속 고온 공정시 알루미늄 배선의 계면에서 높은 스트레스 발생하는 반응물의 생성이 억제되어 플러그와 연결되는 배선의 층간 분리를 막을 수 있다.
그러므로, 본 발명은 반도체 장치의 다층 배선의 신뢰성 및 수율을 향상시킬 수 있는 효과가 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (2)

  1. 반도체장치의 다층 배선 제조방법에 있어서,
    반도체 기판의 층간 절연막 전면에 접착막과 금속을 순차 증착하는 단계;
    상기 결과물을 H2분위기에서 어닐링하여 금속과 접착막 계면 전체에 금속간 층간 화합물을 생성하는 단계; 및
    상기 적층된 접착막과 금속을 패터닝하여 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 제조 방법.
  2. 제 1항에 있어서, 상기 H2분위기의 어닐링 공정은 반응 챔버의 온도를 400∼500℃로 100% 램프업(ramp-up)하고 H2가스 분위기에서 어닐링 공정을 20∼60분간 진행하는 것을 특징으로 하는 반도체 장치의 다층 배선 제조 방법.
KR1020010008637A 2001-02-21 2001-02-21 반도체 장치의 다층 배선 제조 방법 KR20020068569A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010008637A KR20020068569A (ko) 2001-02-21 2001-02-21 반도체 장치의 다층 배선 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010008637A KR20020068569A (ko) 2001-02-21 2001-02-21 반도체 장치의 다층 배선 제조 방법

Publications (1)

Publication Number Publication Date
KR20020068569A true KR20020068569A (ko) 2002-08-28

Family

ID=27695024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010008637A KR20020068569A (ko) 2001-02-21 2001-02-21 반도체 장치의 다층 배선 제조 방법

Country Status (1)

Country Link
KR (1) KR20020068569A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005739B1 (ko) * 2003-07-12 2011-01-06 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성 방법
US9941376B2 (en) 2015-04-30 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate scheme for device and methods of forming

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07197149A (ja) * 1993-12-29 1995-08-01 Toyota Motor Corp ＴｉＡｌ３ を含むアルミニウム複合材料の製造方法
KR19980033882A (ko) * 1996-11-02 1998-08-05 김영환 반도체 디바이스의 금속 배선 형성 방법
JP2000021892A (ja) * 1998-06-26 2000-01-21 Nec Corp 半導体装置の製造方法
KR20010058941A (ko) * 1999-12-30 2001-07-06 박종섭 반도체소자의 금속배선 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07197149A (ja) * 1993-12-29 1995-08-01 Toyota Motor Corp ＴｉＡｌ３ を含むアルミニウム複合材料の製造方法
KR19980033882A (ko) * 1996-11-02 1998-08-05 김영환 반도체 디바이스의 금속 배선 형성 방법
JP2000021892A (ja) * 1998-06-26 2000-01-21 Nec Corp 半導体装置の製造方法
KR20010058941A (ko) * 1999-12-30 2001-07-06 박종섭 반도체소자의 금속배선 형성방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005739B1 (ko) * 2003-07-12 2011-01-06 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성 방법
US9941376B2 (en) 2015-04-30 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate scheme for device and methods of forming
US10522640B2 (en) 2015-04-30 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate scheme for device and methods of forming
US10998415B2 (en) 2015-04-30 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate scheme for device and methods of forming

Similar Documents

Publication Publication Date Title
KR100531419B1 (ko) 반도체소자 및 그의 제조방법
KR100482180B1 (ko) 반도체 소자 제조방법
US6143672A (en) Method of reducing metal voidings in 0.25 μm AL interconnect
US6277765B1 (en) Low-K Dielectric layer and method of making same
US6479881B2 (en) Low temperature process for forming intermetal gap-filling insulating layers in silicon wafer integrated circuitry
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
KR20030004010A (ko) 반도체 장치 및 그 제조 방법
KR20020068569A (ko) 반도체 장치의 다층 배선 제조 방법
US6048794A (en) Selective W CVD plug process with a RTA self-aligned W-silicide barrier layer
CN113690178A (zh) 金属导电结构的制造方法
KR100945503B1 (ko) 반도체 소자의 금속배선 형성방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100256825B1 (ko) 반도체소자의 금속배선 형성방법
US6440841B2 (en) Method of fabricating vias
KR20020053610A (ko) 반도체장치의 배선 및 배선연결부 제조방법
KR101098920B1 (ko) 반도체 소자의 제조방법
KR100424389B1 (ko) 반도체 장치의 콘택/비아 제조방법
KR20010058941A (ko) 반도체소자의 금속배선 형성방법
KR20020058430A (ko) 반도체소자의 배선 형성방법
KR100247643B1 (ko) 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법
KR100215830B1 (ko) 배선형성방법
KR100250733B1 (ko) 반도체 소자의 다중 금속층 형성 방법
KR100440467B1 (ko) 반도체 소자의 금속배선 적층구조 형성 방법
KR20050087471A (ko) 반도체 소자의 금속배선 형성방법
KR100632038B1 (ko) 다층 금속 배선의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application