KR100209368B1 - 반도체 소자의 콘택 플러그 형성방법 - Google Patents

반도체 소자의 콘택 플러그 형성방법 Download PDF

Info

Publication number
KR100209368B1
KR100209368B1 KR1019960024287A KR19960024287A KR100209368B1 KR 100209368 B1 KR100209368 B1 KR 100209368B1 KR 1019960024287 A KR1019960024287 A KR 1019960024287A KR 19960024287 A KR19960024287 A KR 19960024287A KR 100209368 B1 KR100209368 B1 KR 100209368B1
Authority
KR
South Korea
Prior art keywords
forming
tungsten
contact
contact plug
interlayer insulating
Prior art date
Application number
KR1019960024287A
Other languages
English (en)
Other versions
KR980005524A (ko
Inventor
최창주
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960024287A priority Critical patent/KR100209368B1/ko
Publication of KR980005524A publication Critical patent/KR980005524A/ko
Application granted granted Critical
Publication of KR100209368B1 publication Critical patent/KR100209368B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 콘택플러그 형성방법에 관한 것으로, 반도체기판 상부에 층간절연막을 형성하고 콘택마스크를 이용한 식각공정으로 상기 반도체기판을 노출시키는 콘택홀을 형성한 다음, 상기 콘택홀을 매립하는 콘택플러그를 형성하는 방법에 있어서, 전체표면상부에 제1텅스텐층을 PVD 방법으로 소정두께 형성하고 상기 제1텅스텐층 상부에 제2텅스텐층을 CVD 방법으로 소정두께 형성하여 상기 콘택홀을 매립한 다음, 상기 1,2텅스텐층을 예치백하되, 과도 에치백하여 상기 제1,2텅스텐층 상부에 상기 층간절연막의 식각부산물이 재흡착되고, 상기 층간절연막의 식각부산물을 습식방법으로 제거하는 공정으로 콘택플러그를 형성함으로써 후속공정인 금속배선 형성공정시 보이드 발생을 방지할 수 있으며 소자의 특성을 향상시킬 수 있어 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 잇점이 있다.

Description

반도체소자의 콘택플러그 형성방법
제1a도 및 제1b도는 종래기술에 따른 반도체소자의 콘택플러그 형성방법을 도시한 단면도.
제2a도 및 제2b도는 본 발명의 실시예에 반도체소자의 콘택플러그 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11,21 : 반도체기판 13,23 : 층간절연막
15,25 : 콘택홀 17 : 제1텅스텐층
19 : 제2텅스텐층 27 : 반사방지막
29 : 텅스텐층
본 발명은 반도체소자의 콘택플러그 형성방법에 관한 것으로, 특히 콘택플러그가 손상되어 후속공정인 금속배선 형성공정시 보이드가 발생되는 것을 방지하기 위하여, 스퍼터링 공정시 하부 절연층에 의한 생산물을 이용하는 기술에 관한 것이다.
일반적으로, 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기 위한 반도체소자의 배선은, 배선을 위한 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성하고 후속공정을 거쳐 이루어지며, 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
그리고, 상기 금속배선은 알루미늄(Al)에 소량의 실리콘이나 구리가 포함되거나 실리콘과 구리가 모두 포함되어 비저항이 낮으면서 가공성이 우수한 알루미늄합금을 배선재료로 하여 물리기상증착(Physical Vapor Deposition, 이하에서 PVD라 함) 방법의 스퍼터링으로 상기의 콘택홀 및 비아홀을 매립하는 방법이 가장 널리 이용되고 있다.
이때, 상기 금속배선은 콘택홀을 매립하는 텅스텐으로 콘택플러그를 형성할 수도 있다.
제1a도 및 제1b도는 종래기술에 따른 반도체소자의 콘택플러그 형성방법을 도시한 단면도이다.
먼저, 반도체기판(21) 상부에 층간절연막(23)을 형성한다. 이 때, 상기 층간절연막(23)은 소자분리절연막(도시안됨), 워드라인(도시안됨), 비트라인(도시안됨) 또는 캐패시터(도시안됨)를 형성하고, 그 상부를 비.피.에스.지.(Boro Phospho Silicate Glass, 이하에서 BPSG라 함)와 같이 유동성이 절연막으로 평탄화시켜 형성한다.
그 다음에, 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 반도체기판(21)을 노출시키는 콘택홀(25)을 형성한다.
그리고, 전체표면상부에 식각장벽층(27)을 형성한다. 이때, 상기 식각장벽층(27)은 티타늄/티타늄질화막의 적층구조로 형성한다.
그 다음에, 전체표면상부에 텅스텐층(29)을 형성하되, 상기 콘택홀(25)을 매립할 수 있는 두께로 형성한다.(제1a도)
그 다음에, SFx가스를 이용한 에치백(etch back)공정으로 상기 텅스텐층(29)을 식각하여 텅스텐 콘택플러그(50)을 형성한다. 이때, 상기 에치백공정은 과도식각을 수반하되, 상기 과도식각공정시 발생되는 불소기의 추가 생성으로 인하여 상기 텅스텐 콘택플러그(50)가 손상됨으로써 후속공정시 보이드(void, 도시안됨)가 발생할 수 있다.
여기서, 상기 추가 생성된 불소기는 식각장벽층(27)으로 사용되는 티타늄질화막이 과도 에치백공정시 유발하는 질소 래디칼이 상기 SFx가스와 반응하여 형성한다. (제1b도)
상기한 바와 같이 종래기술에 따른 반도체소자의 콘택플러그 형성방법은, 콘택플러그가 추가 생성되는 불소기에 의하여 손상됨으로써 후속공정인 금속배선 형성공정시 보이드가 형성될 수 있어 반도체소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여, 과도 에치백공정시 불소기 추가생성의 근원인 식각장벽층을 형성하지 않고 텅스텐 콘택플러그를 형성함으로서 콘택플러그의 손상을 방지하여 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체소자의 콘택플러그 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 콘택플러그 형성방법의 특징은, 반도체기판 상부에 층간절연막을 형성하고 콘택마스크를 이용한 식각공정으로 상기 반도체기판을 노출시키는 콘택홀을 형성한 다음, 상기 콘택홀을 매립하는 콘택플러그를 형성하는 방법에 있어서, 전체표면상부에 제1텅스텐층을 PVD 방법으로 소정두께 형성하는 공정과, 상기 제1텅스텐층 상부에 제2텅스텐층을 CVD 방법으로 소정두께 형성하여 상기 콘택홀을 매립하는 공정과, 상기 제1,2텅스텐층을 에치백하되, 과도 에치백하여 상기 제1,2텅스텐층 상부에 상기 층간절연막의 식각부산물이 재흡착되는 공정과, 상기 층간절연막의 식각부산물을 습식방법으로 제거하는 공정을 포함하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2a도 및 제2b도는 본 발명의 실시예에 따른 반도체소자의 콘택플러그 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 층간절연막(13)을 형성한다. 이때, 상기 층간절연막(13)은 소자분리절연막(도시안됨), 워드라인(도시안됨), 비트라인(도시안됨) 또는 캐패시터(도시안됨)를 형성하고, 그 상부를 비.피.에스.지.(Boro Phospho Silicate Glass, 이하에서 BPSG라 함)와 같이 유동성이 절연막으로 평탄화시켜 형성한다.
그 다음에, 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 반도체기판(11)을 노출시키는 콘택홀(15)을 형성한다.
그리고, 상기 반도체기판(11)에 접속되는 제1텅스텐층(17)을 물리기상증착(Physical Vapor Deposition, 이하에서 PVD라 함) 방법으로 전체표면상부에 소정두께 형성한다.
그 다음에, 상기 콘택홀(15)을 매립하는 제2텅스텐층(19)을 화학기상증착(Chemical Vapor Deposition, 이하에서 CVD라 함) 방법으로 형성한다. (제2a도)
그리고, 상기 제1텅스텐층(17)과 제2텅스텐층(19)을 에치백하되, 과도 에치백을 형성한다.
이때, 상기 에치백공정은 50W~100W의 바이어스 파워로 실시하며, 상기 과도 에치백공정은 SF6가스와 아르곤가스를 첨가하여 실시한다.
여기서, 상기 과도 에치백공정시 식각된 상기 층간절연막(13)의 부산물이 상기 제1,2텅스텐층(17,19)상부에 재흡착되어 절연막(도시안됨)을 형성함으로써 텅스텐층(17,19)의 손상을 방지한다.
참고로, 과도 에치백공정시 식각되는 물질은 증기압이 낮을수록 재흡착률이 높다. 여기서, 상기 층간절연막(13)으로 사용되는 BPSG 막이 상기 텅스텐층(17,19)보다 증기압이 낮아 상기 텅스텐층(17,19) 상부에 재흡착된다.
그 다음에, 상기 텅스텐층(17,19) 상부에 형성된 산화막을 슴식방법으로 제거함으로서 텅스텐 콘택플러그(40)를 형성한다.
그리고, 후속공정으로 상기 텅스텐 콘택플러그(40)에 접속되는 금속배선을 형성한다. (제2b도)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 콘택플러그 형성방법은, 식각장벽층 없이 텅스텐 콘택플러그를 형성하되, 식각공정후 재흡착률에 따라 상기 텅스텐 콘택플러그 상부에 보호막이 형성되는 현상을 이용하여 손상없는 콘택플러그를 형성하고 후속공정으로 금속배선을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키는 잇점이 있다.

Claims (4)

  1. 반도체기판 상부에 층간절연막을 형성하고 콘택마스크를 이용한 식각공정으로 상기 반도체기판을 노출시키는 콘택홀을 형성한 다음, 상기 콘택홀을 매립하는 콘택플러그를 형성하는 방법에 있어서, 전체표면상부에 제1텅스텐층을 PVD 방법으로 소정두께 형성하는 공정과, 상기 제1텅스텐층 상부에 제2텅스텐층을 CVD 방법으로 소정두께 형성하여 상기 콘택홀을 매립하는 공정과, 상기 제1,2텅스텐층을 에치백하되, 과도 에치백하여 상기 제1,2텅스텐층 상부에 상기 층간절연막의 식각부산물이 재흡착되는 공정과, 상기 층간절연막의 식각부산물을 습식방법으로 제거하는 공정을 포함하는 반도체소자의 콘택플러그 형성방법.
  2. 제1항에 있어서, 상기 층간절연막은 BSPG와 같이 유동성이 우수한 산화절연막으로 형성되는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
  3. 제1항에 있어서, 상기 에치백공정은 50W~100W의 바이어스 파워로 실시하는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
  4. 제1항에 있어서, 상기 과도 에치백공정은 SF6가스와 아르곤가스를 첨가하여 실시하는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
KR1019960024287A 1996-06-27 1996-06-27 반도체 소자의 콘택 플러그 형성방법 KR100209368B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024287A KR100209368B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 콘택 플러그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024287A KR100209368B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 콘택 플러그 형성방법

Publications (2)

Publication Number Publication Date
KR980005524A KR980005524A (ko) 1998-03-30
KR100209368B1 true KR100209368B1 (ko) 1999-07-15

Family

ID=19463748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024287A KR100209368B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 콘택 플러그 형성방법

Country Status (1)

Country Link
KR (1) KR100209368B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395906B1 (ko) * 2000-12-29 2003-08-27 주식회사 하이닉스반도체 반도체소자의 금속층 형성 방법
KR20040049553A (ko) * 2002-12-06 2004-06-12 주식회사 하이닉스반도체 반도체소자의 비트라인 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395906B1 (ko) * 2000-12-29 2003-08-27 주식회사 하이닉스반도체 반도체소자의 금속층 형성 방법
KR20040049553A (ko) * 2002-12-06 2004-06-12 주식회사 하이닉스반도체 반도체소자의 비트라인 형성방법

Also Published As

Publication number Publication date
KR980005524A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR20000057879A (ko) 고융점금속질화막 및 고융점금속실리사이드막을 이용한배선을 갖는 반도체장치 및 그 제조방법
KR100209368B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100876532B1 (ko) 반도체 소자의 제조 방법
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100197669B1 (ko) 반도체 소자의 금속배선 형성방법
JPH0974095A (ja) 半導体装置の製造方法
KR100402242B1 (ko) 반도체 소자 제조방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR100358640B1 (ko) 반도체장치 제조를 위한 텅스텐 플러그 형성방법
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR100653537B1 (ko) 반도체 소자의 제조 방법
KR100574560B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100557612B1 (ko) 반도체소자의 금속배선 형성방법
KR100458078B1 (ko) 반도체장치의금속배선형성방법
KR100625388B1 (ko) 반도체소자의 금속배선 형성방법
KR100458476B1 (ko) 반도체소자의금속배선형성방법
KR100558034B1 (ko) 텅스텐 비트라인 형성시 플러그의 손상을 방지할 수 있는 반도체 소자 제조 방법
KR100881749B1 (ko) 반도체 소자의 제조 방법
KR100762877B1 (ko) 반도체 소자의 콘택플러그 형성방법
KR100642908B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100457408B1 (ko) 반도체소자의텅스텐플러그형성방법
KR100620174B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100979245B1 (ko) 반도체 소자의 제조방법
KR20010048262A (ko) 반도체장치의 플러그 잔유물 제거방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070321

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee