KR980005524A - 반도체 소자의 콘택 플러그 형성방법 - Google Patents

반도체 소자의 콘택 플러그 형성방법 Download PDF

Info

Publication number
KR980005524A
KR980005524A KR1019960024287A KR19960024287A KR980005524A KR 980005524 A KR980005524 A KR 980005524A KR 1019960024287 A KR1019960024287 A KR 1019960024287A KR 19960024287 A KR19960024287 A KR 19960024287A KR 980005524 A KR980005524 A KR 980005524A
Authority
KR
South Korea
Prior art keywords
forming
interlayer insulating
insulating film
etching
tungsten layer
Prior art date
Application number
KR1019960024287A
Other languages
English (en)
Other versions
KR100209368B1 (ko
Inventor
최창주
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960024287A priority Critical patent/KR100209368B1/ko
Publication of KR980005524A publication Critical patent/KR980005524A/ko
Application granted granted Critical
Publication of KR100209368B1 publication Critical patent/KR100209368B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 콘택플러그 형성방법에 관한 것으로, 반도체기판 상부에 층간절연막을 형성하고 콘택마스크를 이용한 식각공정으로 상기 반도체기판을 노출시키는 콘택홀을 형성한 다음, 상기 콘택홀을 매립하는 콘택플러그를 형성하는 방법에 있어서, 전체표면상부에 제1텅스텐층을 PVD방법으로 소정두께 형성하고 상기 제1텅스텐층 상부에 제2텅스텐층을 CVD방법으로 소정두께 형성하여 상기 콘택홀을 매립한 다음, 상기 제1,2 텅스텐층 상부에 상기 층간절연막의 식각부산물이 재흡착되고, 상기 층간절연막의 식각부산물을 습식방법으로 제거하는 공정으로 콘택플러그를 형성함으로써 후속공정인 금속배선 형성공정시 보이드 발생을 방지할 수 있으며 소자의 특성을 향상시킬 수 있어 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 잇점이 있다.

Description

반도체 소자의 콘택 플러그 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 및 제2b도는 본 발명의 실시예에 반도체소자의 콘택플러그 형성방법을 도시한 단면도.

Claims (4)

  1. 반도체기판 상부에 층간절연막을 형성하고 콘택마스크를 이용한 식각공정으로 상기 반도체기판을 노출시키는 콘택홀을 형성한 다음, 상기 콘택홀을 매립하는 콘택플러그를 형성하는 방법에 있어서, 전체표면상부에 제1텅스텐층을 PVD방법으로 소정두께 형성하는 공정과, 상기 제1텅스텐층 상부에 제2텅스텐층을 CVD방법으로 소정두께 형성하여 상기 콘택홀을 매립하는 공정과, 상기 제1,2 텅스텐층을 에치백하되, 과도 에치백하여 상기 제1,2 텅스텐층 상부에 상기 층간절연막의 식각부산물이 재흡착되는 공정과, 상기 층간절연막의 식각부산물을 습식방법으로 제거하는 공정을 포함하는 반도체소자의 콘택플러그 형성방법.
  2. 제1항에 있어서, 상기 층간절연막은 BSPG와 같이 유동성이 우수한 산화절연막으로 형성되는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
  3. 제1항에 있어서, 상기 에치백공정은 50W ~ 100W의 바이어스 파워로 실시하는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
  4. 제1항에 있어서, 상기 과도 에치백공정은 SF6가스와 아르곤가스를 첨가하여 실시하는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960024287A 1996-06-27 1996-06-27 반도체 소자의 콘택 플러그 형성방법 KR100209368B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024287A KR100209368B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 콘택 플러그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024287A KR100209368B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 콘택 플러그 형성방법

Publications (2)

Publication Number Publication Date
KR980005524A true KR980005524A (ko) 1998-03-30
KR100209368B1 KR100209368B1 (ko) 1999-07-15

Family

ID=19463748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024287A KR100209368B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 콘택 플러그 형성방법

Country Status (1)

Country Link
KR (1) KR100209368B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395906B1 (ko) * 2000-12-29 2003-08-27 주식회사 하이닉스반도체 반도체소자의 금속층 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040049553A (ko) * 2002-12-06 2004-06-12 주식회사 하이닉스반도체 반도체소자의 비트라인 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395906B1 (ko) * 2000-12-29 2003-08-27 주식회사 하이닉스반도체 반도체소자의 금속층 형성 방법

Also Published As

Publication number Publication date
KR100209368B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR980005524A (ko) 반도체 소자의 콘택 플러그 형성방법
KR970077184A (ko) 반도체소자의 콘택홀 형성방법
KR970067640A (ko) 반도체 소자의 금속층 형성 방법
KR970052439A (ko) 반도체 소자의 콘택 홀 형성 방법
KR980005626A (ko) 반도체 소자의 콘택 형성방법
KR980005630A (ko) 반도체 장치의 백금전극 제조방법
KR970072295A (ko) 반도체 소자의 격리막 형성방법
KR970003488A (ko) 반도체 소자의 금속배선 형성방법
KR960039397A (ko) 마스크롬 셀 제조방법
KR870011687A (ko) 반도체 집적회로의 제조공정에서 절연층 내부로 에칭된 콘택호올을 텅스텐으로 메꾸는 방법
KR960035831A (ko) 반도체 소자의 금속배선 형성방법
KR980005597A (ko) 반도체 장치의 콘택홀 형성방법
KR970072313A (ko) 반도체 금속박막의 배선방법
KR980005510A (ko) 스토리지 노드 콘택 형성 방법
KR970077523A (ko) 다중금속막 형성방법
KR970072098A (ko) 반도체 소자의 금속배선 형성 방법
KR980005619A (ko) 반도체 소자의 콘택홀 형성방법
KR960026247A (ko) 고집적 반도체 소자의 콘택 플러그 제조 방법
KR970053570A (ko) 저압 플라즈마 에치백 공정을 이용한 반도체소자 제조방법
KR980005614A (ko) 반도체 소자의 제조방법 및 콘택홀 형성방법
KR970018058A (ko) 반도체장치의 자기정렬 컨택 형성방법
KR20010026064A (ko) 반도체장치 제조를 위한 텅스텐 플러그 형성방법
KR960002576A (ko) 반도체소자의 금속배선 형성방법
KR970072417A (ko) 반도체장치의 커패시터 제조방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070321

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee