DE4222142A1 - Halbleiterbauelement mit einer verdrahtungsschicht und verfahren zu dessen herstellung - Google Patents
Halbleiterbauelement mit einer verdrahtungsschicht und verfahren zu dessen herstellungInfo
- Publication number
- DE4222142A1 DE4222142A1 DE4222142A DE4222142A DE4222142A1 DE 4222142 A1 DE4222142 A1 DE 4222142A1 DE 4222142 A DE4222142 A DE 4222142A DE 4222142 A DE4222142 A DE 4222142A DE 4222142 A1 DE4222142 A1 DE 4222142A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- metal
- alloy
- conductive layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 129
- 238000000034 method Methods 0.000 title claims description 115
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 267
- 239000002184 metal Substances 0.000 claims description 267
- 238000009413 insulation Methods 0.000 claims description 62
- 238000010438 heat treatment Methods 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 52
- 230000004888 barrier function Effects 0.000 claims description 51
- 238000002844 melting Methods 0.000 claims description 46
- 229910045601 alloy Inorganic materials 0.000 claims description 44
- 239000000956 alloy Substances 0.000 claims description 44
- 238000009792 diffusion process Methods 0.000 claims description 43
- 229910052710 silicon Inorganic materials 0.000 claims description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 42
- 239000010703 silicon Substances 0.000 claims description 41
- 230000015572 biosynthetic process Effects 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 32
- 229910000838 Al alloy Inorganic materials 0.000 claims description 31
- 229910052782 aluminium Inorganic materials 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 30
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 28
- 230000008021 deposition Effects 0.000 claims description 26
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 23
- 239000002244 precipitate Substances 0.000 claims description 22
- 229910021332 silicide Inorganic materials 0.000 claims description 22
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 18
- 230000008018 melting Effects 0.000 claims description 18
- 229910018575 Al—Ti Inorganic materials 0.000 claims description 17
- 239000003870 refractory metal Substances 0.000 claims description 17
- 229910000676 Si alloy Inorganic materials 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 16
- 238000004544 sputter deposition Methods 0.000 claims description 15
- 229910021364 Al-Si alloy Inorganic materials 0.000 claims description 12
- 229910017758 Cu-Si Inorganic materials 0.000 claims description 12
- 229910017931 Cu—Si Inorganic materials 0.000 claims description 12
- 230000003667 anti-reflective effect Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 7
- 150000003623 transition metal compounds Chemical class 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 6
- 229910052723 transition metal Inorganic materials 0.000 claims description 6
- 150000003624 transition metals Chemical class 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910020968 MoSi2 Inorganic materials 0.000 claims description 4
- 229910004217 TaSi2 Inorganic materials 0.000 claims description 4
- 229910008479 TiSi2 Inorganic materials 0.000 claims description 4
- 229910008814 WSi2 Inorganic materials 0.000 claims description 4
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910004339 Ti-Si Inorganic materials 0.000 claims description 2
- 229910010978 Ti—Si Inorganic materials 0.000 claims description 2
- 229910052775 Thulium Inorganic materials 0.000 claims 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 229910021529 ammonia Inorganic materials 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- -1 transition metal compound Titanium nitride Chemical class 0.000 claims 1
- 238000011049 filling Methods 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 9
- 229910052593 corundum Inorganic materials 0.000 description 9
- 230000005012 migration Effects 0.000 description 9
- 238000013508 migration Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 229910001845 yogo sapphire Inorganic materials 0.000 description 9
- 229910000881 Cu alloy Inorganic materials 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 6
- 229910018125 Al-Si Inorganic materials 0.000 description 5
- 229910018520 Al—Si Inorganic materials 0.000 description 5
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 230000029142 excretion Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000005245 sintering Methods 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006911 nucleation Effects 0.000 description 4
- 238000010899 nucleation Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000006117 anti-reflective coating Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229910000951 Aluminide Inorganic materials 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- 238000000637 aluminium metallisation Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 241000860832 Yoda Species 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 210000003734 kidney Anatomy 0.000 description 1
- 229910001338 liquidmetal Inorganic materials 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012768 molten material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003303 reheating Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einer Verdrahtungsschicht
und ein Verfahren zu dessen Herstellung. Die Erfindung stellt eine Weiterentwicklung
des Gegenstands dar, der Inhalt der am 31. Januar 1992 eingereichten
US-Patentanmeldung Nr. 07/828.458 der hier beteiligten Erfinder ist, deren Offenbarung
durch Bezugnahme in diese Anmeldung eingeschlossen ist (siehe unten).
Der Metallisierungsprozeß wird als wichtigster Schritt der Herstellungstechnologie
von Halbleiterbauelementen angesehen, da er zunehmend die Ausbeute, Leistungsfähigkeit
(z. B. Betriebsgeschwindigkeit) und Zuverlässigkeit der Bauelemente
bestimmt, wenn die Technologie in Richtung Ultrahöchstintegration (USLI abgekürzt)
fortschreitet. Die Stufenbedeckung mit Metall war aufgrund der Bauelementen mit
größerer Geometrie innewohnenden Merkmale, wie z. B. Kontaktlöchern mit kleinem
Tiefen/Breiten-Verhältnis und flachen Stufen, kein ernsthaftes Problem bei Halbleiterbauelementen
nach dem Stand der Technik mit geringerem Integrationsgrad.
Mit zunehmender Integrationsdichte von Halbleiterbauelementen wurden jedoch die
Kontaktlöcher merklich schmaler, während an der Oberfläche von Halbleitersubstraten
ausgebildete störstellendotierte Bereiche viel dünner wurden. Aufgrund
des daraus resultierenden größeren Tiefen/Breiten-Verhältnisses der Kontaktlöcher
und der größeren Stufen wurde es bei diesen gegenwärtigen Halbleiterbauelementen
mit höherer Integrationsdichte notwendig, den herkömmlichen Aluminium(Al)-Metallisierungsprozeß
zu verbessern, um die Standard-Gestaltungsziele hinsichtlich
Leistungsfähigkeit bezüglich hoher Geschwindigkeit, hoher Ausbeute und hoher Zuverlässigkeit des Halbleiterbauelementes zu erreichen. Insbesondere hat die Verwendung
des herkömmlichen Al-Metallisierungsprozesses bei der Herstellung von
integrierten Halbleiterbauelementen mit höherer Integrationsdichte zu Problemen
wie verminderter Zuverlässigkeit und Versagen der Al-Verbindungen aufgrund des
großen Tiefen/Breiten-Verhältnisses der Kontaktlöcher und schlechter Stufenbedeckung
des gesputterten Al, durch Silizium(Si)-Ausscheidungen verursachten, erhöhten
Kontaktwiderstand und Verschlechterung der Charakteristik des flachen Übergangs
wegen Al-Spitzenbildung geführt.
In dem Bemühen, diese Probleme des herkömmlichen Al-Metallisierungsprozesses zu
überwinden, wurden verschiedene neue Prozesse vorgeschlagen. Zum Beispiel wurden
zur Verhinderung der durch das obenerwähnte Versagen der Al-Verbindungen
verursachten verschlechterten Halbleiterbauelement-Zuverlässigkeit die folgenen
Prozesse vorgeschlagen.
In der japanischen Offenlegungsschrift Nr. 62-132348 (von Yukiyosu Sugano et al.),
der japanischen Offenlegungsschrift Nr. 63-99546 (von Shinpei Iÿima), der japanischen
Offenlegungsschrift Nr. 62-109341 (von Masahiro Shimizu et al.), der japanischen
Offenlegungsschrift Nr. 62-211915 (von Hidekazu Okabayashi et al.), der
japanischen Offenlegungsschrift Nr. 1-246831 (von Seiichi Iwamatsu), der japanischen
Offenlegungsschrift Nr. 59-171374 (von Masaki Satou) und der europäischen
Patentanmeldung Nr. 87306084.3 (von Ryoichi Mukai et al.) wurden Schmelzverfahren
offenbart.
Nach dieser Methode wird das Kontaktloch mittels Schmelzen und Aufschmelzen von
Al oder einer Al-Legierung gefüllt. Zusammenfassend läßt sich sagen, daß im Aufschmelzschritt
die Metallschicht aus Al oder einer Al-Legierung über ihre Schmelztemperatur
hinaus erhitzt wird, wodurch das so geschmolzene Metall in das Kontaktloch
fließt, um dasselbe aufzufüllen. Dieser Aufschmelzschritt ist mit folgenden
Schwierigkeiten und Nachteilen behaftet. Zunächst einmal muß der Halbleiterwafer
horizontal angeordnet sein, um ein ordnungsgemäßes Füllen des Kontaktlochs mit
dem fließenden, geschmolzenen Material zu ermöglichen. Zweitens wird die in das
Kontaktloch geflossene, flüssige Metallschicht eine niedrigere Oberflächenspannung
anstreben und kann daher bei der nachfolgenden Erstarrung schrumpfen oder sich
verwerfen und dadurch das darunterliegende Halbleitermaterial freilegen. Des weiteren
kann die Wärmebehandlungstemperatur nicht genau kontrolliert werden, und
daher sind erhaltene Ergebnisse schwierig zu reproduzieren. Zudem können, obwohl
diese Verfahren ein Kontaktloch mit dem geschmolzenen Metall der Metallschicht zu
füllen vermögen, die verbleibenden Gebiete der Metallschicht (außerhalb des Kontaktlochgebiets)
rauh werden, wodurch nachfolgende Photolithographieprozesse beeinträchtigt
werden. Daher kann ein zweiter Metallisierungsprozeß erforderlich sein,
um diese rauhen Gebiete der Metallschicht zu glätten oder zu planarisieren.
Als Alternative zum Schmelzen von Al oder einer Al-Legierung zur Füllung von
Kontaktlöchern und um die Stufenbedeckung mit Metall zu verbessern, ist in der
US-Patentschrift Nr. 49 70 176 (von Clarence J. Tracy et al.) ein Mehrschritt-Metallisierungsprozeß
offenbart. Nach diesem Patent wird eine Metallschicht in einer
vorgegebenen ersten Dicke bei einer niedrigen Temperatur auf einem Halbleiterwafer
abgeschieden. Dann wird die Temperatur auf ungefähr 400°C bis 500°C erhöht, was
die Aufschmelzung der Metallschicht ermöglicht, während die restliche Metallschicht
in relativ geringer zweiter Dicke abgeschieden wird. Die Aufschmelzung der Metallschicht
findet über Kornwachstum, Rekristallisation und Volumendiffusion statt.
Gemäß des Verfahrens von Tracy et al. kann die Stufenbedeckung eines Kontaktlochs
(Durchkontaktlochs) mit großem Tiefen/Breiten-Verhältnis verbessert werden. Das
Aluminium oder die Aluminium-Legierung dieser Technik vermag jedoch ein Kontaktloch
mit einem Tiefen/Breiten-Verhältnis größer als 1 und einem Durchmesser
geringer als 1 µm nicht vollständig zu füllen.
Zwischenzeitlich haben Ono et al. offenbart, daß, wenn die Temperatur des Halbleitersubstrats
über 500°C liegt, der Flüssigkeitsgrad von Al-Si plötzlich ansteigt
(siehe Proc. 1990 VMIC Konferenz, 11. und 12. Juni, Seiten 76-82). Gemäß dieser
Veröffentlichung ändert sich die Spannung einer Al-1%Si-Schicht nahe 500°C abrupt,
und es erfolgt bei jener Temperatur eine rasche Spannungsrelaxation einer solchen
Schicht. Außerdem muß die Temperatur des Halbleitersubstrats zwischen 500°C
und 550°C gehalten werden, um die Kontaktlöcher zufriedenstellend zu füllen. Dieser
Mechanismus unterscheidet sich von der Aufschmelzung der Metallschicht nach
dem Patent von Tracy et al. (′176).
Des weiteren haben C. S. Park et al. (was einige der hier beteiligten Erfinder
einschließt) ein Verfahren zur Bildung einer Metallverdrahtungsschicht durch ein
Kontaktloch mit einem großen Tiefen/Breiten-Verhältnis offenbart, das die Schritte
Deposition einer Aluminium-Legierungsschicht in einer Dicke von 300 nm bei einer
Temperatur unter 100°C und Nachheizen der abgeschiedenen Aluminium-Legierung
für 180 Sekunden bei einer Temperatur von 550°C enthält, um dadurch das Kontaktloch
vollständig mit der Aluminium-Legierung aufzufüllen, siehe Proc. 1991
VMIC Konferenz, 11. und 12. Juni, Seiten 326-328. Dieses Verfahren ist nun mit
dem Titel "A Method for Forming a Metal Layer in a Semiconductor Device" beim
USPTO als US-Patentschrift Nr. 07/585.218 anhängig.
Da die Metallschicht bei einer Temperatur wärmebehandelt wird, die niedriger als
der Schmelzpunkt von Aluminium ist, schmilzt die Metallschicht nicht. Vielmehr
wandern die durch Sputtern bei einer Temperatur unter 150°C abgeschiedenen Al-Atome
aufgrund der Wärmebehandlung bei 550°C, anstatt zu schmelzen. Diese
Migration nimmt aufgrund eines Anwachsens der Energie zwischen den Oberflächenatomen,
die nicht völlig mit umgebenden Atomen in Kontakt stehen, dort zu, wo
das Oberflächengebiet uneben oder körnig ist. So zeigt die anfänglich gesputterte,
körnige Schicht erhöhte atomare Migration bei Wärmebehandlung.
Nach dem obigen Verfahren kann das Kontaktloch unter Verwendung derselben
Sputtereinrichtung, die für das herkömmliche Depositionsverfahren benutzt wird,
und anschließendem Aufheizen des abgeschiedenen Metalls leicht und vollständig mit
Metall gefüllt werden. Sogar ein Kontaktloch mit großem Tiefen/Breiten-Verhältnis
kann vollständig gefüllt werden.
Wenn jedoch ein Hohlraum im Kontaktloch entsteht oder wenn die Stufenbedeckung
der Metallschicht unzulänglich ist, kann das Kontaktloch, während ein solcher Halbleiterwafer
mit einer Metallschicht auf einer bestimmten Temperatur und einem
bestimmten Vakuumniveau gehalten wird, nicht aufgefüllt werden. Des weiteren
kann, obwohl eine zweite Metallschicht anschließend auf dem Halbleiterwafer mit
einer vorher abgeschiedenen ersten Metallschicht gebildet wird, eine gute Stufenbedeckung
des Kontaktlochs nicht sichergestellt werden, und die Zuverlässigkeit des
hergestellten Halbleiterbauelements wird aufgrund dieser unzulänglichen Stufenbedeckung
verschlechtert.
In den frühesten Stadien der Silizium-Technologie wurde eine Kontaktstruktur eingeführt,
die aus direkt auf Si abgeschiedenem, reinem Al bestand. Der Kontakt von
Al zu Si weist jedoch einige schlechte Kontaktcharakteristika, wie z. B. Sperrschicht-Kurzschlußbildung
während des Sinterns, auf. Der Sinterschritt wird durchgeführt,
nachdem die Kontaktmetallschicht abgeschieden und strukturiert wurde. Bei Kontakten
von Al zu Si verursacht ein derartiges Sintern, daß das Al mit der auf der
Siliziumoberfläche ausgebildeten Eigenoxidschicht reagiert. Indem das Al mit der
dünnen SiO₂-Schicht reagiert, wird Al₂O₃ gebildet, und bei einem guten ohmschen
Kontakt wird das Eigenoxid eventuell vollständig aufgebraucht. Danach diffundiert
Al durch die resultierende Al₂O₃-Schicht und erreicht die Si-Oberfläche, wobei ein
inniger Metall-Si-Kontakt gebildet wird. Hierzu muß das Al durch die Al₂O₃-Schicht
diffundieren, um das verbleibende SiO₂ zu erreichen. Wenn die Dicke der Al₂O₃-Schicht
zunimmt, erfordert die Al-Durchdringung mehr Zeit. Daher wird folglich,
wenn die Eigenoxidschicht zu dick ist, die Al₂O₃-Schicht zu dick für das Hindurchdiffundieren
von Al sein. In diesem Fall wird nicht alles SiO₂ aufgebraucht, und ein
schlechter ohmscher Kontakt wird die Folge sein. Die Durchdringungsrate von Al
durch Al₂O₃ ist eine Funktion der Temperatur. Für annehmbare Sintertemperaturen
und Sinterzeiten sollte die Dicke des Al₂O₃ im Bereich von 0,5 nm bis 1 nm sein.
Da die maximale Al₂O₃-Dicke in der Größenordnung der aufgebrauchten Eigenoxiddicke
liegt, ist hierdurch eine ungefähre obere Grenze für die zulässige Dicke der
Eigenoxidschicht festgelegt. Je länger die Siliziumoberfläche einer Sauerstoff enthaltenden
umgebenden Atmosphäre ausgesetzt ist, desto dicker wird das Eigenoxid
sein. Daher werden bei den meisten Kontaktierungsprozessen oberflächenreinigende
Verfahren direkt vor dem Laden der Wafer in die Depositionskammer für die Metallabscheidung
durchgeführt.
Aluminium absorbiert 0,5% bis 1% Silizium bei einer Kontaktlegierungstemperatur
zwischen 450°C und 500°C. Wenn eine reine Al-Schicht auf 450°C erhitzt und
eine Siliziumquelle bereitgestellt würde, dann würde Al Si in Lösung aufnehmen,
bis eine Si-Konzentration von 0,5 Gewichtsprozenten erreicht wäre. Das Halbleitersubstrat
dient als eine derartige Siliziumquelle, wodurch bei erhöhten Temperaturen
Silizium vom Substrat ins Al eindiffundiert. Wenn ein großes Al-Volumen verfügbar
ist, kann eine merkliche Menge Si von unterhalb der Al-Si-Grenzschicht in die Al-Schicht
diffundieren. Gleichzeitig wandert das Al der Schicht schnell, um die durch
das weggehende Si erzeugten Hohlräume zu füllen. Wenn die Al-Durchdringung
tiefer als die pn-Übergangstiefe unterhalb des Kontakts ist, weist der Übergang
hohe Leckströme auf oder wird sogar elektrisch kurzgeschlossen. Dieses Phänomen
wird als Sperrschicht-Kurzschlußbildung bezeichnet.
Um das Problem der Sperrschicht-Kurzschlußbildung an den Kontakten zu vermindern,
wird bei der Abscheidung der Al-Schicht Si hinzugefügt. Aluminium-Silizium-Legierungen
(1,0 Gew.-% Si) wurden bei der Herstellung von Kontakten und Verbindungen
von integrierten Schaltkreisen in großem Umfang angewendet. Die Verwendung
von Aluminium-Silizium-Legierungen anstelle von reinem Al kann möglicherweise
zwar das Problem der Sperrschicht-Kurzschlußbildung vermindern, verursacht
aber leider ein anderes Problem, und zwar nimmt während des Abkühl-Zyklus des
Aufheizprozesses die Löslichkeit von Silizium in Al mit abnehmender Temperatur
ab. Das Aluminium wird dadurch mit Si übersättigt, was die Keimbildung und das
Herauswachsen von Si-Ausscheidungen aus der Al-Si-Lösung verursacht. Keimbildung
sollte immer am schnellsten an den Korngrenzen und den Grenzflächenbegrenzungen
in abnehmendem Maß der treibenden Kraft für die Keimbildung auftreten.
Eine derartige Ausscheidung tritt sowohl an der Al-SiO₂-Grenzfläche als auch an der
Al-Si-Grenzfläche in den Kontakten auf. Wenn diese Ausscheidungen n⁺Si an der
Kontaktgrenzfläche bilden, hat dies ein unerwünschtes Anwachsen des Kontaktwiderstands
zur Folge. Si-Ausscheidungen an Korngrenzen können an grenzunterstützter
Keimbildung teilhaben und jene innerhalb der Al-Verbindungsleitungen können
die Suszeptibilität der Leitungen bis zum Elektromigrationsversagen anwachsen lassen.
Eine große Flußdivergenz im Strom wird an Stellen hervorgerufen, an denen
n⁺Si-Ausscheidungen größer als ungefähr 0,4 µm ausgebildet sind. Dies kann zu
einem frühen Versagen des Halbleiterbauelements aufgrund einer elektromigrationsinduzierten
Schaltkreisunterbrechung führen. Wenn eine Metallverdrahtungsschicht
in einem Halbleiterbauelement nach dem obigen Verfahren (von C. S. Park) gebildet
wird, wird dieses Problem schwerwiegend, da die Metallverdrahtungsschicht
während ihrer Bildung einen Aufheiz- und Abkühlzyklus durchmacht.
Fig. 2 veranschaulicht die bekannten Si-Ausscheidungen (8a, 8b), die auf der Oberfläche
eines Halbleitersubstrats (2) nach der Metallisierung ausgebildet sind. Hierbei
bezeichnet das Bezugszeichen (7) die Metallverdrahtungsschicht. Selbstverständlich
sollten diese Si-Ausscheidungen entfernt werden. Bisher geschah dies durch Veraschen,
Überätzen oder Naßätzen oder durch Verwendung einer Ätzflüssigkeit, die
ein Radikal enthält, welches die Ausscheidungen vom Substrat zu entfernen vermag.
Die Si-Ausscheidungen können insbesondere, wenn die Metallschicht bei einer hohen
Temperatur abgeschieden wird, nicht leicht entfernt werden. Wenn sie durch
Überätzen entfernt werden, werden Abbildungen von ihnen auf eine darunterliegende
Schicht übertragen, und diese Abbildungen bleiben nach dem Überätzen zurück. Daher
bleiben die Qualität und das Aussehen der Halbleitersubstratoberfläche schlecht.
Es ist gegenwärtig außerdem bekannt, daß für die Verbesserung der Zuverlässigkeit
des Halbleiterbauelements durch Verhinderung der Verschlechterung der Charakteristik
des flachen Übergangs aufgrund von Al-Spitzenbildung eine Barrierenschicht
in dem auf dem Halbleiterwafer ausgebildeten Kontaktloch gebildet werden
kann. Zum Beispiel ist die Bildung einer Titannitridschicht durch ein reaktives
Sputterverfahren in der Zeitschrift J. Vac. Sci. Technol., A4(4), 1986, Seiten 1850-1854
veröffentlicht. Im US-Patent Nr. 48 97 709 (von Natsuki Yokoyama et al.)
wird ein Halbleiterbauelement beschrieben, das eine Titannitridschicht (Barrierenschicht)
enthält, die in einem Kontaktloch zur Verhinderung einer Reaktion zwischen
der Metallverdrahtungsschicht und dem Halbleitersubstrat ausgebildet ist. Die Titannitridschicht
kann durch ein Niederdruck-CVD-Verfahren gebildet werden, das
mit einer Niedertemperatur-CVD-Apparatur durchgeführt wird. Die resultierende
Schicht besitzt ausgezeichnete Charakteristika mit guter Stufenbedeckung für ein
außerordentlich feines Loch mit einem großen Tiefen/Breiten-Verhältnis. Nach Bildung
der Titannitridschicht wird mit einem Sputterverfahren unter Verwendung
einer Al-Legierung eine Verdrahtungsschicht erzeugt.
Außerdem haben Yoda Dakashi et al. ein Verfahren zur Herstellung eines Halbleiterbauelements
vorgeschlagen, das die Schritte Bildung von Doppelbarrierenschichten
zur Verhinderung einer Reaktion zwischen der Verdrahtungsschicht und dem Halbleitersubstrat
oder einer Isolationsschicht auf der inneren Oberfläche der Kontaktlöcher
und anschließendes Füllen der Kontaktlöcher mit einem abgeschiedenen Metall, wie
z. B. einer Al-Legierung, während das Halbleitersubstrat auf eine gewünschte Temperatur
erwärmt wird, enthält (koreanische Offenlegungsschrift Nr. 90-15277, entsprechend
der am 14. März 1986 eingereichten japanischen Patentanmeldung Nr.
01-061557).
Außerdem wird in der japanischen Offenlegungsschrift Nr. 61-183942 ein Verfahren
zur Bildung einer Barrierenschicht beschrieben, das die Schritte Bildung einer
Metallschicht durch Deposition eines Metalls, wie z. B. Mo, W, Ti oder Ta, Bildung
einer Titannitridschicht auf der Metallschicht und Wärmebehandlung der Metallschicht
und der Titannitridschicht enthält, um so durch eine Reaktion zwischen
der Metallschicht und dem Halbleitersubstrat an der zwischenliegenden Grenzfläche
eine Metallsilizidschicht zu erzeugen. Die Barrierencharakteristik wird dadurch verbessert.
Lediglich Bildung einer Barrierenschicht ist jedoch unzureichend, um die
Unzulänglichkeit und Nachteile des obigen Metallisierungsprozesses von C. S. Park
zu überwinden.
Für die Überwindung der obigen Probleme haben S. I. Lee (ebenfalls einer der
hier beteiligten Erfinder) et al. eine Erfindung gemacht, die mit dem Titel "Method
for Manufacturing a Semiconductor Device" momentan beim USPT anhängig
und als US-Patentanmeldung Nr. 07/828.458 eingereicht ist. Diese Erfindung bezieht
sich auf ein Verfahren zur Bildung einer Metallverdrahtungsschicht durch ein
Kontaktloch in einem Halbleiterbauelement, das die Schritte Bildung einer ersten
Metallschicht auf einem mit einer Isolationsschicht bedeckten Halbleiterwafer mit
einem darauf ausgebildeten Kontaktloch, wobei ein aus der Gruppe reines Al und
Aluminium-Legierungen ohne Si-Komponente ausgewähltes Metall verwendet wird,
Wärmebehandlung der Metallschicht, um das Kontaktloch vollständig mit dem Metall
der ersten Metallschicht aufzufüllen, und anschließende Bildung einer zweiten
Metallschicht mit einer Si-Komponente auf der ersten Metallschicht enthält.
Die Fig. 3 bis 6 zeigen dieses Verfahren zur Bildung einer Metallverdrahtungsschicht
gemäß der obigen Erfindung.
Fig. 3 veranschaulicht einen Schritt zur Bildung einer ersten Metallschicht, wobei
eine Öffnung (23) mit einem Durchmesser von 0,8 µm und mit einem abgestuften Teil
auf einem mit einer Isolationsschicht (22) versehenen Halbleitersubstrat (21) gebildet
wird. Danach wird das Substrat (21) gereinigt. Als nächstes wird eine aus einer
Metallverbindung mit hoher Schmelztemperatur, wie z. B. TiN, bestehende Diffusionsbarrierenschicht
(24) auf der gesamten Oberfläche der Isolationsschicht (22)
und den freiliegenden Teilen des Halbleitersubstrats (21) abgeschieden. Die Dicke
der Barrierenschicht (24) beträgt vorzugsweise zwischen 20 nm und 150 nm. Das
Halbleitersubstrat (21) wird dann in eine Sputerreaktorkammer gebracht, in der
durch Deposition eines Metalls, z. B. Aluminium oder einer Aluminium-Legierung
ohne Si-Komponente, eine erste Metallschicht (25) mit einer Dicke von zwei Drittel
der gewünschten Dicke der gesamten (zusammengesetzten) Metallschicht (400 nm,
wenn die gewünschte Dicke der gesamten Metallschicht 600 nm beträgt) bei einer
Temperatur von unter 150°C und bei einem vorgegebenen Vakuumniveau gebildet
wird. Die so aufgebrachte erste Metallschicht (25) weist kleine Aluminiumkörner
und eine hohe freie Oberflächenenergie auf.
Fig. 4 veranschaulicht einen Schritt zur Füllung der Öffnungen (23). Hierbei wird
der Halbleiterwafer ohne Vakuumunterbrechung in eine andere Sputterreaktorkammer
gebracht, in der die erste Metallschicht (25) wärmebehandelt wird, vorzugsweise
3 Minuten lang bei einer Temperatur von 550°C, wodurch eine Migration der
Aluminiumatome in die Öffnung (23) verursacht wird. Die Migration der Aluminiumatome
bewirkt, daß deren freie Oberflächenenergie reduziert wird, wodurch ihre
Oberfläche abnimmt und die vollständige Füllung der Öffnungen mit Aluminium
erleichtert wird, wie in Fig. 4 gezeigt.
Fig. 5 veranschaulicht einen Schritt zur Bildung einer zweiten Metallschicht (26)
auf der ersten Metallschicht (25). Hierbei wird die zweite Metallschicht (26) durch
Deposition des Restes der erforderlichen Dicke der gesamten Metallschicht bei einer
Temperatur unter 350°C gebildet, wodurch die Bildung der gesamten Metallschicht
vollendet ist. Die zweite Metallschicht (26) wird unter Verwendung einer
Aluminium-Legierung mit einer Si-Komponente, wie z. B. Al-Si oder Al-Cu-Si, gebildet.
Fig. 6 veranschaulicht eine durch Entfernung von vorgegebenen Teilen der zweiten
Metallschicht (26), der ersten Metallschicht (25) und der Barrierenschicht (24)
mittels eines herkömmlichen lithographischen Prozesses, wie er auf dem Gebiet der
Halbleitertechnologie wohlbekannt ist, erhaltene Metallverdrahtungsstruktur (27).
Des weiteren kann gemäß der in der obigen US-Patentanmeldung Nr. 07/828.458
beschriebenen Erfindung die obige zweite Metallschicht (26) in der gleichen Weise
wie die erste Metallschicht (25) wärmebehandelt werden, um dadurch die Oberfläche
der Metallschicht zur Verbesserung eines nachfolgenden Photolithographieprozesses
vor der Bildung der Metallverdrahtungsstruktur (27) zu planarisieren.
Gemäß der obigen Erfindung werden ein Metall ohne Si-Komponente und ein Metall
mit Si-Komponente nacheinander abgeschieden, um eine zusammengesetzte Metallschicht
zu bilden. Die Metallschicht ohne Si-Komponente nimmt Si-Atome von
dem Metall mit Si-Komponente auf, wenn die Temperatur des Halbleitersubstrats
erniedrigt wird. Daher werden keine Si-Ausscheidungen auf der Oberfläche des Halbleitersubstrats nach der Bildung der Verdrahtungsstruktur erzeugt.
Wenn jedoch die zusammengesetzte Metallschicht gebildet wird, wird reines Aluminium
oder eine Aluminium-Legierung ohne Si-Komponente zur Bildung der ersten
Metallschicht abgeschieden, und dann wird zur Bildung der zweiten Metallschicht
eine Aluminium-Legierung mit Si-Komponente abgeschieden. Wenn daher eine auf
der inneren Oberfläche eines Kontaktlochs ausgebildete schlechte Diffusionsbarrierenschicht
existiert, tritt eine feine Sperrschicht-Kurzschlußbildung (15) auf, wie in
Fig. 7 gezeigt. Hierbei bezeichnet das Bezugszeichen (13) einen störstelldotierten
Bereich. So wird der Übergang verschlechtert, was mit der Zeit den Leckstrom
anwachsen läßt.
Aufgabe der Erfindung ist daher die Schaffung eines Halbleiterbauelements, das eine
zuverlässige, störungsfreie Verdrahtungsschicht auch für ULSI-Strukturen aufweist,
sowie die Bereitstellung eines Verfahrens zu dessen Herstellung.
Diese Aufgabe wird durch ein Halbleiterbauelement mit den Merkmalen des Patentanspruchs 1 sowie ein Verfahren mit den Merkmalen des Patentanspruchs 38
gelöst. Die Erfindung erfüllt den gegenwärtig vorhandenen Bedarf an einem solchen
Bauelement und dessen Herstellungsverfahren, wie er aus den Schwierigkeiten
des oben geschilderten Standes der Technik, bei dem z. B. Si-Ausscheidungen
oder Al-Spitzenbildung durch den pn-Übergang hindurch auftreten, erkennbar resultiert.
Sie gewährleistet eine zuverlässige und funktionstüchtige Auffüllung von
Kontaktöffnungen, insbesondere auch solchen mit einem Tiefen/Breiten-Verhältnis
größer als 1, z. B. bevorzugt zwischen 1 und 2, und einer Breite von nicht mehr
als 1 µm. Erfindungsgemäß treten weder leckstromverursachende feine Al-Spitzen
noch kontaktwiderstandserhöhende Si-Ausscheidungen durch nachfolgende Wärmebehandlungsschritte auf.
Eine vorteilhafte Ausgestaltung der Erfindung sieht die Abscheidung der ersten leitenden
Schicht bei einer Temperatur unterhalb von 150°C vor, da die Atommigration
im nachfolgenden Wärmebehandlungsschritt um so leichter vonstatten geht, je
geringer die Depositionstemperatur ist. Durch den Wärmebehandlungsschritt wandern
die Atome in die Öffnung, um ihre freie Oberflächenenergie zu reduzieren. So
wird die Kontaktöffnung gänzlich mit dem Metall aufgefüllt. Durch die Migration
der Atome in die Öffnung verringert die Metallschicht ihre Oberfläche. Ein evtl.
überhängender Teil der Schicht im oberen Bereich der Öffnung verschwindet dadurch,
und die Einlaßbreite der Öffnung vergrößert sich wieder. Damit läßt sich
eine gute Stufenbedeckung für eine spätere Deposition einer zweiten Metallschicht
erreichen.
In einer bevorzugten Weiterbildung der Erfindung findet die Wärmebehandlung der
ersten leitenden Schicht ohne Vakuumunterbrechung beispielsweise in einer inerten
Atmosphäre von 10 mTorr oder weniger oder in einem Vakuum von 5 · 10-7 Torr oder
weniger statt, wobei eine Temperatur zwischen 80% und 100% der Schmelztemperatur
des Metalls gewählt und eine Gasdurchleitungsmethode oder ein thermiches
Kurzzeitaufheizverfahren (abgekürzt RTA) verwendet wird. Wenn dagegen das Vakuum
unterbrochen wird, verursacht Oxidation die Bildung einer Al₂O₃-Schicht,
welche die Migration der Al-Atome bei obiger Temperatur verhindert, so daß unerwünschterweise
die Öffnung nicht aufgefüllt wird. Der Wärmebehandlungsschritt
wird bei Verwendung einer Argon-Gasdurchleitungsmethode wenigstens 1 Minute
lang, bevorzugt zwischen einer und fünf Minuten, und bei Verwendung einer RTA-Apparatur
in mehreren Zyklen von ca. 20 bis 30 Sekunden oder kontinuierlich für
ca. 2 Minuten durchgeführt.
In weiterer Ausgestaltung der Erfindung ist auf eine zweite leitende Schicht eine
Antireflexschicht aufgebracht, um unerwünschte Reflexionen in nachfolgenden Photolithographieschritten
zu unterbinden, was ebenso die Zuverlässigkeit der Metallverdrahtung
verbessert-
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus den übrigen Unteransprüchen.
In den Zeichnungen sind vorteilhafte Ausführungsformen der Erfindung, die nachfolgend
beschrieben werden, sowie zu deren besseren Verständnis die oben beschriebenen
herkömmlichen Ausführungsformen dargestellt.
Fig. 1 zeigt eine erste Ausführungsform eines erfindungsgemäßen Halbleiterbauelements
mit Verdrahtungsschicht im Querschnitt,
Fig. 2 eine ausschnittweise Draufsicht auf ein bekanntes Halbleiterbauelement
mit Si-Ausscheidungen, die nach der Bildung einer Verdrahtungsschicht
auf der Oberfläche des Halbleitersubstrats entstehen,
Fig. 3 bis 6 Querschnitte durch ein herkömmliches Halbleiterbauelement
in aufeinanderfolgenden Herstellungsstufen zur Illustration der
herkömmlichen Verfahrensschritte für die Bildung der Verdrahtungsschicht
(wie in der US-Patentanmeldung Nr. 07/828.458 beschrieben),
Fig. 7 einen Querschnitt durch das herkömmliche Halbleiterbauelement
der Fig. 3 bis 6 mit einem feinen Sperrschicht-Kurzschluß, der
nach der Bildung der Verdrahtungsschicht gemäß dem herkömmlichen
Verfahren der Fig. 3 bis 6 auftreten kann,
Fig. 8 bis 11 zweite bis fünfte Ausführungsform erfindungsgemäßer Halbleiterbauelemente
mit Verdrahtungsschichten im Querschnitt,
Fig. 12 bis 17 Querschnitte durch das erste erfindungsgemäße Halbleiterbauelement
in aufeinanderfolgenden Herstellungsstufen zur Illustration
der Verfahrensschritte für die Bildung der Verdrahtungsschicht
nach Fig. 1,
Fig. 18 bis 22 Querschnitte durch das zweite erfindungsgemäße Halbleiterbauelement
in aufeinanderfolgenden Herstellungsstufen zur Illustration
der Verfahrensschritte für die Bildung der Verdrahtungsschicht
nach Fig. 8,
Fig. 23 bis 25 Querschnitte durch das dritte erfindungsgemäße Halbleiterbauelement
in aufeinanderfolgenden Herstellungsstufen zur Illustration
der Verfahrensschritte für die Bildung der Verdrahtungsschicht
nach Fig. 9,
Fig. 26 bis 28 Querschnitte durch das vierte erfindungsgemäße Halbleiterbauelement
in aufeinanderfolgenden Herstellungsstufen zur Illustration
der Verfahrensschritte für die Bildung der Verdrahtungsschicht
nach Fig. 10 und
Fig. 29 bis 31 Querschnitte durch das fünfte erfindungsgemäße Halbleiterbauelement
in aufeinanderfolgenden Herstellungsstufen zur Illustration
der Verfahrensschritte für die Bildung der Verdrahtungsschicht
nach Fig. 11.
Die Fig. 1 sowie 8 bis 11 veranschaulichen erfindungsgemäße Ausführungsformen
der Verdrahtungsschicht, bei denen keine Si-Ausscheidungen auftreten.
Wie für die erste Ausführungsform im Querschnitt der Fig. 1 gezeigt, beinhaltet
dieses Bauelement mit Verdrahtungsschicht: ein Halbleitersubstrat (31) mit einem
störstellendotierten Bereich (43) in einem Teil seiner Oberfläche; eine Isolationsschicht
(32) mit einem Kontaktloch als einer Öffnung mit daran ausgebildeter Stufe;
eine auf der Oberfläche der Isolationsschicht (32), der inneren Oberfläche des Kontaktlochs
und dem freiliegenden Oberflächenteil des Halbleitersubstrats (31), in dem
der störstellendotierte Bereich (43) ausgebildet ist, gebildete Diffusionsbarrierenschicht
(34); eine auf der Diffusionsbarrierenschicht (34) ausgebildete erste leitende
Schicht (37), die das Kontaktloch vollständig auffüllt; eine auf der ersten leitenden
Schicht (37) ausgebildete zweite leitende Schicht (39) mit einer planarisierten
Oberfläche; und eine auf der zweiten leitenden Schicht (39) ausgebildete Antireflexschicht
(40).
Als für die Erfindung benutzte Isolationsschicht kommt jede herkömmliche Isolationsschicht,
wie z. B. eine SiO₂-Schicht, BPSG-Schicht, SOG-Schicht, BSG-Schicht
etc., in Betracht. Von diesen wird vorzugsweise die BPSG-Schicht verwendet. In dieser
Ausführungsform beträgt die Ausdehnung des Kontaktlochs (definiert als Durchmesser
des Kontaktlochs) ungefähr 0,8 µm und dessen Tiefen/Breiten-Verhältnis
ungefähr 1,0. Die Diffusionsbarrierenschicht (34) ist zusammengesetzt aus einer ersten
Diffusionsbarriere, die aus einem Übergangsmetall, wie z. B. Ti, besteht, und
einer zweiten Diffusionsbarriere, die aus einer Übergangsmetallverbindung, wie z. B.
Titannitrid, besteht. Die Dicken der ersten und der zweiten Diffusionsbarrierenschicht
betragen vorzugsweise ungefähr 20 nm bis 50 nm beziehungsweise ungefähr
30 nm bis 150 nm.
Die erste leitende Schicht (37) ist zusammengesetzt aus einer ersten Metallschicht
mit Si-Komponente und einer zweiten Metallschicht ohne Si-Komponente. Als Metall
mit Si-Komponente kommt eine Al-Si-Legierung (Al-1%Si-Legierung), eine Al-Cu-Si-Legierung
(Al-0,5%Cu-1%Si-Legierung) etc. und als Metall ohne Si-Komponente
reines Aluminium, eine Al-Cu-Legierung (Al-0,5%Cu-Legierung), eine Al-Ti-Legierung
etc. in Betracht.
Die Dicke der durch ein Sputterverfahren gebildeten ersten leitenden Schicht (37)
ist nur insoweit begrenzt, als ihre Dicke ausreichen muß, das Kontaktloch durch eine
Wärmebehandlung bei einer Temperatur von 0,8 Tm bis Tm, wobei Tm die Schmelztemperatur
des die erste leitende Schicht (37) bildenden Metalls ist, aufzufüllen und
sich während des Depositionsschritts kein überhängender Teil der leitenden Schicht
bildet. Die Dicke der ersten leitenden Schicht auf der Isolationsschicht beträgt vorzugsweise
ungefähr ein Drittel bis zwei Drittel der vorgegebenen Dicke der Verdrahtungsschicht.
Spezieller beträgt, wenn die Ausdehnung des Kontaktlochs 0,8 µm
und die Dicke der Verdrahtungsschicht 0,6 µm sind, die Dicke der ersten leitenden
Schicht vorzugsweise ungefähr 200 nm bis 400 nm. Die Dicken der ersten und der
zweiten Metallschicht sind nicht begrenzt, solange die so erhaltene erste leitende
Schicht keine Si-Ausscheidungen erzeugt. Sowohl die erste als auch die zweite Metallschicht
sind vorzugsweise dicker als ungefähr 50 nm unter Berücksichtigung ihrer
Gleichmäßigkeit. Zur Verhinderung der Bildung von Si-Ausscheidungen besitzt die
erste Metallschicht vorzugsweise eine Dicke von nicht mehr als einem Viertel der
vorgegebenen Dicke der Verdrahtungsschicht und die zweite Metallschicht besitzt
vorzugsweise eine Dicke von nicht weniger als fünf Zwölftel der vorgegebenen Dicke
der Verdrahtungsschicht.
Die nicht gezeigte Grenze zwischen der ersten Metallschicht und der zweiten Metallschicht
kann im Bereich des Kontaktlochs verschwommen sein, da die Metalle
nach ihrer Deposition während des Wärmebehandlungsschritts in das Kontaktloch
fließen, aber sie verbleibt noch auf der Isolationsschicht.
Die zweite leitende Schicht (39) mit planarisierter Oberfläche besteht aus einem
Metall ohne Si-Komponente wie oben. Die Dicke der zweiten leitenden Schicht (39)
beträgt vorzugsweise ungefähr ein Drittel bis zwei Drittel der vorgegebenen Dicke
der Verdrahtungsschicht. Spezieller weist die zweite leitende Schicht (39) auf der
Isolationsschicht (32) in dieser Ausführungsform eine Dicke von ungefähr 200 nm
bis 400 nm auf.
Die auf der zweiten leitenden Schicht (39) ausgebildete Antireflexschicht (40) verhindert
unerwünschte Reflexionen in nachfolgenden Photolithographieschritten, z. B.
zur Bildung einer weiteren Verdrahtungsstruktur. Die Antireflexionschicht (40) besteht
vorzugsweise aus einer Übergangsmetallverbindung, wie z. B. Titannitrid.
Die zweite Ausführungsform beinhaltet, wie in Fig. 8 gezeigt: ein Halbleitersubstrat
(51) mit einem störstellendotierten Bereich (63) in einem Teil seiner Oberfläche;
eine Isolationsschicht (52) mit einem sich verjüngenden Kontaktloch; eine auf der
Oberfläche der Isolationsschicht (52), auf der inneren Oberfläche des Kontaktlochs
und auf dem freiliegenden Oberflächenteil des Halbleitersubstrats (51), in dem der
störstellendotierte Bereich (63) ausgebildet ist, gebildete Diffusionsbarrierenschicht
(54); eine auf der Diffusionsbarrierenschicht (54) gebildete erste leitende Schicht (57),
die das Kontaktloch vollständig füllt; eine auf der ersten leitenden Schicht (57) gebildete
zweite leitende Schicht (59) mit einer planarisierten Oberfläche; und eine auf
der zweiten leitenden Schicht (59) gebildete Antireflexschicht (60). Das Kontaktloch
als Öffnung weist in dieser Ausführungsform eine Ausdehnung von ungefähr 0,8 µm
und ein Tiefen/Breiten-Verhältnis von ungefähr 1 bis 2 auf. Hierbei ist die Ausdehnung
des Kontaktlochs als der mittlere Durchmesser des sich verjüngend geformten
Kontaktlochs definiert und die Berechnung von dessen Tiefen/Breiten-Verhältnis
verwendet diesen mittleren Durchmesser.
Die erste leitende Schicht (57) beinhaltet einen unteren Teil, der eine Si-Komponente
enthält und sich nahe der inneren Oberfläche des Kontaktlochs, der freiliegenden
Oberfläche des Halbleitersubstrats (51) und der Oberfläche der Isolationsschicht (52)
befindet, und einen oberen Teil, der im wesentlichen keine Si-Komponente enthält.
Es ist möglich, daß keine Grenzlinie (punktierte Linie) zwischen dem unteren und
dem oberen Teil der ersten leitenden Schicht (57) existiert, da eine Metallschicht
ohne Si-Komponente Silizium aus einer unter der Metallschicht gebildeten Siliziumschicht
aufnimmt, welches dort während des Wärmebehandlungsschritts zum
Auffüllen des Kontaktlochs entweicht. Si-Atome diffundieren während des Wärmebehandlungsschritts
aus der Siliziumschicht in die Metallschicht. Daher kann sich
zwischen dem oberen und dem unteren Teil ein Bereich mit einem Si-Konzentrationsgradienten
ausbilden.
Die Dicke der ersten leitenden Schicht (57) auf der Isolationsschicht (52) beträgt
vorzugsweise ungefähr ein Drittel bis zwei Drittel der vorgegebenen Dicke der Verdrahtungsschicht.
Bezüglich der anderen Teile, wie z. B. der Isolationsschicht (52), der Diffusionsbarrierenschicht
(54), der zweiten leitenden Schicht (59) und der Antireflexschicht (60),
sei auf die Beschreibung der entsprechenden Teile in Fig. 1 verwiesen.
Die dritte Ausführungsform beinhaltet, wie in Fig. 9 gezeigt: ein Halbleitersubstrat
(71) mit einem störstellendotierten Bereich (83) in einem Teil seiner Oberfläche;
eine Isolationsschicht (72) mit einem sich verjüngenden Kontaktloch; eine auf der
Oberfläche der Isolationsschicht (72), auf der inneren Oberfläche des Kontaktlochs
und auf dem freiliegenden Oberflächenteil des Halbleitersubstrats (71), in dem der
störstellendotierte Bereich (83) ausgebildet ist, gebildete Diffusionsbarrierenschicht
(74); eine auf der Diffusionsbarrierenschicht (74) gebildete erste leitende Schicht
(76), die das Kontaktloch vollständig füllt; eine auf der ersten leitenden Schicht (76)
gebildete zweite leitende Schicht (79) mit einer planarisierten Oberfläche; und eine
auf der zweiten leitenden Schicht (79) gebildete Antireflexschicht (80).
In dieser Ausführungsform besteht die erste leitende Schicht (76) aus einem Metall
mit nicht mehr als ungefähr 0,5 Gewichtsprozent (vorzugsweise ungefähr 0,2 bis
0,5 Gewichtsprozent) Silizium wie z. B. einer Al-Si-Legierung (Al-0,5%Si-Legierung)
oder einer Al-Cu-Si-Legierung (Al-0,5%Cu-0,5%Si-Legierung). Wäre die Si-Konzentration
größer als 0,5 Gewichtsprozent, würden nach einem nachfolgenden Wärmebehandlungsschritt
Si-Ausscheidungen gebildet. Wenn die Si-Konzentration niedriger
als 0,2 Gewichtsprozent ist, kann Al-Spitzenbildung auftreten, wodurch die
Zuverlässigkeit der Verdrahtungsschicht verschlechtert wird.
Die Dicke der ersten leitenden Schicht (76) beträgt vorzugsweise ungefähr 10% bis
80% der vorgegebenen Dicke der Verdrahtungsschicht.
Bezüglich der anderen Teile, wie z. B. des Kontaktlochs, der Isolationsschicht (72),
der Diffusionsbarrierenschicht (74), der zweiten leitenden Schicht (79) und der Antireflexschicht
(80), sei auf die Beschreibung der entsprechenden Teile der Fig. 1
verwiesen.
Die vierte Ausführungsform beinhaltet, wie in Fig. 10 gezeigt: ein Halbleitersubstrat
(91) mit einem störstellendotierten Bereich (103) in einem Teil seiner Oberfläche;
eine Isolationsschicht (92) mit einem sich verjüngenden Kontaktloch; eine auf der
Oberfläche der Isolationsschicht (92), auf der inneren Oberfläche des Kontaktlochs
und auf dem freiliegenden Oberflächenteil des Halbleitersubstrats (91), in dem der
störstellendotierte Bereich (103) ausgebildet ist, gebildete Diffusionsbarrierenschicht
(94); eine erste leitende Schicht, die aus einer auf der Diffusionsbarrierenschicht (94)
gebildeten hochschmelzenden Metallsilizidschicht (95) und einer ersten Metallschicht
(97), die das Kontaktloch vollständig füllt, besteht; eine auf der ersten Metallschicht
(97) gebildete zweite leitende Schicht (99) mit einer planarisierten Oberfläche; und
eine auf der zweiten leitenden Schicht (99) gebildete Antireflexschicht (100).
Da zuerst eine siliziumreiche hochschmelzende Metallsilizidschicht (95) und eine
Metallschicht (97) auf der hochschmelzenden Metallsilizidschicht (95) gebildet und
dann die erste Metallschicht (97) wärmebehandelt wird, um dadurch das Kontaktloch
vollständig zu füllen, nimmt die erste Metallschicht (97) während des Wärmebehandlungsschritts
Si-Atome von der hochschmelzenden Metallsilizidschicht (95)
auf. So entstehen keine Si-Ausscheidungen, und Aluminium-Spitzenbildung wird
ebenfalls verhindert.
Als Metall, das in dieser Ausführungsform verwendet wird, können reines Aluminium,
eine Al-Legierung ohne Si-Komponente, wie z. B. eine Al-Cu-Legierung (Al-0,5%Cu-Legierung)
oder eine Al-Ti-Legierung, eine Aluminium-Legierung mit nicht
mehr als 0,5 Gewichtsprozent einer Si-Komponente, wie z. B. Al-Cu (Al-0,5%Cu-Legierung)
oder eine Al-Cu-Si-Legierung (Al-0,5%Cu-0,5%Si-Legierung) genannt
werden. Als hochschmelzendes Metallsilizid, das in dieser Ausführungsform verwendet
wird, kommen WSi₂, MoSi₂, TiSi₂, TaSi₂ etc. in Betracht.
Die Dicke der hochschmelzenden Metallsilizidschicht (95) beträgt vorzugsweise ungefähr
20 nm bis 100 nm und jene der ersten Metallschicht (97) vorzugsweise ungefähr
ein Drittel bis zwei Drittel der vorgegebenen Dicke der Verdrahtungsschicht,
das heißt ungefähr 200 nm bis 400 nm.
Nach dem Wärmebehandlungsschritt enthält der untere Teil der ersten Metallschicht
(97) die hochschmelzende Metallsilizid-Komponente. Zur weiteren Erläuterung dieser
Schicht sei auf diejenige der entsprechenden Schicht (76) in Fig. 9 verwiesen.
Bezüglich der anderen Teile, wie z. B. des Kontaktlochs, der Isolationsschicht (92),
der Diffusionsbarrierenschicht (94), der zweiten leitenden Schicht (99) und der Antireflexschicht
(100), sei auf die Beschreibung der entsprechenden Teile der Fig. 1
verwiesen.
Die fünfte Ausführungsform beinhaltet, wie in Fig. 11 gezeigt: ein Halbleitersubstrat
(111) mit einem störstellendotierten Bereich (123) in einem Teil seiner Oberfläche;
eine Isolationsschicht (112) mit einem sich verjüngenden Kontaktloch; eine auf der
Oberfläche der Isolationsschicht (112), auf der inneren Oberfläche des Kontaktlochs
und auf dem freiliegenden Oberflächenteil des Halbleitersubstrats (111), in dem
der störstellendotierte Bereich (123) ausgebildet ist, gebildete Diffusionsbarrierenschicht
(114); eine erste leitende Schicht, die aus einer auf der Diffusionsbarrienschicht
(114) gebildeten hochschmelzenden Metallschicht (115) und einer ersten
Metallschicht (117) mit einer Si-Komponente, die das Kontaktloch vollständig füllt,
besteht; eine auf der ersten Metallschicht (117) gebildete zweite leitende Schicht
(119) mit einer planarisierten Oberfläche; und eine auf der zweiten leitenden Schicht
(119) gebildete Antireflexschicht (120).
Als hochschmelzendes Metall, das in dieser Ausführungsform verwendet wird, können
W, Mo, Ti, Ta etc. genannt werden. Die Dicke der hochschmelzenden Metallschicht
(115) beträgt weniger als 50 nm, vorzugsweise 10 nm bis 30 nm. Als Metall
mit Si-Komponente, das in dieser Ausführungsform verwendet wird, können eine
Al-Si-Legierung (Al-1%Si-Legierung), eine Al-Cu-Si-Legierung (Al-0,5%Cu-1%Si-Legierung)
etc. genannt werden. Die Dicke der Metallschicht (117) beträgt ungefähr
10% bis 80%, vorzugsweise ungefähr ein Drittel bis zwei Drittel, der vorgegebenen
Dicke der Verdrahtungsschicht, das heißt 200 nm bis 400 nm.
Da die hochschmelzende Metallschicht (115) während des Wärmebehandlungsschritts
Si-Atome von der Metallschicht (117) mit Si-Komponente aufnimmt, um in der
Nähe der Grenzfläche zwischen der Metallschicht (117) und der hochschmelzenden
Metallschicht (115) ein hochschmelzendes Metallsilizid zu bilden, werden keine Si-
Ausscheidungen gebildet und Aluminium-Spitzenbildung wird verhindert. Das hoch
schmelzende Metallsilizid kann in die Metallschicht (115) diffundieren, um dadurch
die Löslichkeit von Si in der Metallschicht zu erhöhen.
Im folgenden werden erfindungsgemäße Verfahren zur Herstellung der obigen Bau
elemente und insbesondere zur Bildung der Verdrahtungsschicht im Detail unter
Bezugnahme auf die jeweilige Ausführungsform beschrieben.
Fig. 12 veranschaulicht einen Schritt zur Bildung der ersten leitenden Schicht, die
keine Si-Ausscheidungen erzeugt. Hierzu wird zunächst die Öffnung (33), die einen
Oberflächenteil einer darunterliegenden Schicht freilegt, auf dem mit der Isolations
schicht (32) versehenen Halbleitersubstrat (31) gebildet und danach das Halblei
tersubstrat (31) gereinigt. Hierbei ist die Öffnung (33) ein Kontaktloch mit einem
Durchmesser von 0,8 µm und einem abgestuften Teil. Sein Tiefen/Breiten-Verhält
nis beträgt ungefähr 1,0. Das Kontaktloch legt einen Teil der Oberfläche des im
Halbleitersubstrat (31) ausgebildeten störstellendotierten Bereichs (34) frei. Die Iso
lationsschicht (32) besteht aus Borphosphorsilikat (BPSG).
Als nächstes wird die Diffusionsbarrierenschicht (34) mit einer Dicke von ungefähr
20 nm bis 150 nm auf der gesamten Oberfläche der Isolationsschicht (32), der inneren
Oberfläche der Öffnung (33) und dem freiliegenden Oberflächenteil des Halbleiter
substrats (31) gebildet. Das Material der Diffusionsbarrierenschicht (34) ist aus einer
Gruppe, die Übergangsmetalle, wie z. B. Ti, und Übergangsmetallverbindungen, wie
z. B. TiN, enthält, ausgewählt. Möglich ist, daß die Diffusionsbarrierenschicht (34)
aus einer einzigen TiN-Schicht besteht. Es ist jedoch vorzuziehen, daß eine zusam
mengesetzte Schicht, die aus einer aus einem Übergangsmetall gebildeten ersten Dif
fusionsbarrierenschicht und einer aus einer Übergangsmetallverbindung gebildeten
zweiten Barrierenschicht besteht, als Diffuionsbarrierenschicht (34) gebildet wird.
Die zusammengesetzte Diffusionsbarrierenschicht (34) kann durch Deposition eines
Übergangsmetalls, wie z. B. Ti, auf die Oberfläche der Isolationsschicht (32), auf
die innere Oberfläche der Öffnung (33) und auf den freiliegenden Oberflächenteil
des Halbleitersubstrats (31) zur Bildung einer ersten Diffusionsbarrierenschicht mit
einer Dicke von ungefähr 20 nm bis 50 nm, durch Deposition einer Übergangsmetall
verbindung, wie z. B. TiN, auf die erste Diffusionsbarrierenschicht zur Bildung einer
zweiten Diffusionsbarrierenschicht mit einer Dicke von ungefähr 30 nm bis 150 nm
und durch anschließende ungefähr 30 bis 60 Minuten dauernde Wärmebehandlung
der Diffusionsbarrierenschicht bei einer Temperatur von ungefähr 450°C bis 550°C
in einer Stickstoff- oder Ammoniak-Atmosphäre gebildet werden.
Danach wird eine erste leitende Schicht auf der Diffusionsbarrierenschicht (34) durch
Deposition eines ersten Metalls, um eine erste Metallschicht (35) zu erzeugen, und
eines zweiten Metalls, um eine zweite Metallschicht (36) zu erzeugen, in einem Va
kuum bei einer niedrigen Temperatur gebildet. Das erste Metall ist eine Aluminium-
Legierung mit Si-Komponente, wie z. B. eine Al-Si-Legierung (Al-1%Si-Legierung)
oder eine Al-Cu-Si-Legierung (Al-0,5%Cu-1%Si-Legierung), und das zweite Metall
ist reines Aluminium oder eine Aluminium-Legierung ohne Si-Komponente, wie z. B.
eine Al-Cu-Legierung (Al-0,5%Cu-Legierung) oder eine Al-Ti-Legierung. Das erste
und das zweite Metall werden bei einer Temperatur von unter 150°C durch ein Sput
terverfahren abgeschieden. Wenn die Verdrahtungsschicht eine Dicke von 600 nm
aufweist, beträgt die Dicke der ersten Metallschicht (35) nicht mehr als 150 nm und
diejenige der zweiten Metallschicht (36) nicht weniger als 250 nm. Es ist zu bevorzu
gen, daß die erste Metallschicht (35) eine Dicke von ungefähr 75 nm bis 150 nm auf
weist und die zweite Metallschicht (36) eine Dicke von ungefähr 250 nm bis 325 nm.
Die erste leitende Schicht weist vorzugsweise eine Dicke von ungefähr einem Drittel
bis zwei Drittel der vorgegebenen Dicke der zu bildenden Verdrahtungsschicht auf.
Die so erhaltenen beiden Metallschichten besitzen kleine Aluminiumkörner und eine
hohe freie Oberflächenenergie.
Fig. 13 veranschaulicht einen Schritt zum Auffüllen der Öffnung (33) mit dem Ma
terial der ersten leitenden Schicht. Hierzu wird der Halbleiterwafer ohne Vaku
umunterbrechung in eine andere Sputterreaktorkammer gebracht, in der die erste
leitende Schicht unter Verwendung einer Argon-Gasdurchleitungsmethode wärme
behandelt wird, vorzugsweise ungefähr 1 bis 5 Minuten lang bei einer Temperatur
von ungefähr 500°C bis 550°C, wodurch eine Migration der Aluminium- und der
Aluminiumverbindungsatome in die Öffnung (33) verursacht wird. Die Migration
der Aluminiumatome bewirkt eine Reduzierung ihrer freien Oberflächenenergie, wo
durch ihre Oberfläche abnimmt und die vollständige Füllung der Öffnungen (33) mit
dem Material der ersten leitenden Schicht, wie in Fig. 1 gezeigt, erleichert wird.
Da ein Metall mit Si-Komponente und ein Metall ohne Si-Komponente nacheinander
abgeschieden werden, um eine zusammengesetzte Metallschicht als die erste leitende
Schicht zu bilden, nimmt die Metallschicht ohne Si-Komponente Si-Atome von der
Metallschicht mit Si-Komponente während des Wärmebehandlungsschritts auf. Da
her werden nach der Bildung der Verdrahtungsstruktur keine Si-Ausscheidungen auf
der Oberfläche des Halbleitersubstrats gebildet und Al-Spitzenbildung wird elimi
niert.
Der Wärmebehandlungsschritt kann in einer Atmosphäre von inerten Gas (z. B. N₂
oder Ar) oder von reduzierendem Gas (z. B. H₂) ausgeführt werden. Anstelle der obi
gen Argon-Gasdurchleitungsmethode können andere Wärmebehandlungsverfahren,
wie z. B. RTA (thermische Kurzzeitaufheizung), Lampenheizung etc., verwendet wer
den. Diese Wärmebehandlungsverfahren können einzeln oder in Kombination mit
anderen verwendet werden. In Fig. 13 bezeichnet das Bezugszeichen (37) die erste
leitende Schicht, welche die Öffnung (33) vollständig füllt.
Fig. 14 veranschaulicht einen Schritt zur Bildung der zweiten leitenden Schicht (38)
auf der wie oben wärmebehandelten ersten leitenden Schicht (37). Hierzu wird
die zweite leitende Schicht (38) unter Verwendung eines Sputterverfahrens ohne
Vakuumunterbrechung durch Deposition eines Metalls bei einer Temperatur unter
350°C abgeschieden, um eine dritte Metallschicht zu bilden, so daß die Verdrah
tungsschicht die erforderliche Gesamtdicke aufweist. Wenn die erforderliche gesamte
Dicke der Verdrahtungsschicht 600 nm beträgt, weist die dritte Metallschicht vor
zugsweise eine Dicke von ungefähr 200 nm bis 400 nm auf. Als Metall für die dritte
Metallschicht wird ein Metall ohne Si-Komponente, wie z. B. eine Al-Cu-Legierung
(Al-0,5%Cu-Legierung) oder eine Al-Ti-Legierung, verwendet.
Fig. 15 veranschaulicht einen Schritt zur Wärmebehandlung der zweiten leitenden
Schicht (38), um dadurch die Oberfläche der Verdrahtungsschicht zu planarisieren.
Das Bezugszeichen (39) bezeichnet die wärmebehandelte zweite leitende Schicht.
Dieser Schritt wird in der gleichen Weise wie bei der ersten leitenden Schicht ohne
Vakuumunterbrechung ausgeführt.
Die Durchführung dieses Schritts ermöglicht es den Atomen der Metallschicht, in
die Öffnung (33) zu wandern und sie dadurch noch vollständiger zu füllen, was zu
einer gänzlich planarisierten Verdrahtungsschicht führt. So können nachfolgende
Photolithographieschritte leichter und wirksamer ausgeführt werden.
Fig. 15 veranschaulicht einen Schritt zur Bildung der Antireflexschicht (40). Die An
tireflexschicht (40) wird durch Deposition von Titannitrid in einer Dicke von 20 nm
bis 50 nm auf der Oberfläche der wärmebehandelten zweiten leitenden Schicht (39)
unter Verwendung eines Sputterverfahrens gebildet. Dies verbessert den nachfolgen
den Photolithographieprozeß.
Fig. 17 veranschaulicht einen Schritt zur Bildung einer Verdrahtungsstruktur. Nach
der Bildung der Antireflexschicht (40) wird eine nicht gezeigte, vorgegebene Resist
struktur für die Verdrahtungsschicht des Halbleiterbauelements auf der Antireflex
schicht (40) mit einem herkömmlichen Photolithographieprozeß erzeugt und dann
werden unter Verwendung der obigen Resiststruktur als Ätzmaske nacheinander die
Antireflexschicht (40), die zweite leitende Schicht (39), die erste leitende Schicht
(37) und die Diffusionsbarrierenschicht (34) geätzt, um die erfindungsgemäße Ver
drahtungsschicht, wie in Fig. 1 gezeigt, fertigzustellen.
Fig. 18 veranschaulicht einen Schritt zur Bildung der Diffusionsbarrierenschicht (54).
Hierzu wird zunächst die Isolationsschicht (52) mit einer Dicke von ungefähr 0,8 µm
bis 1,6 µm auf dem Halbleitersubstrat (51) mit dem störstellendotierten Bereich (63)
in einem Oberflächenteilgebiet gebildet. Dann wird die Isolationsschicht (52) mit
der über dem störstellendotierten Bereich (63) gebildeten Öffnung (53) versehen.
Hierbei ist die Öffnung (53) ein Kontaktloch mit einem Durchmesser von ungefähr
0,8 µm und mit einer sich verjüngenden Form, und sie legt einen Teil der Oberfläche
des Halbleitersubstrats (51), in dem der störstellendotierte Bereich (63) ausgebildet
ist, frei. Die Größe des Kontaktlochs ist als Mittelwert aller Durchmesser des sich
verjüngenden Kontaktlochs angegeben. Der größte Durchmesser beträgt ungefähr
0,9 µm bis 1,0 µm und der kleinste Durchmesser ungefähr 0,6 µm bis 0,7 µm.
Das Tiefen/Breiten-Verhältnis des obigen Kontaktlochs beträgt ungefähr 1,0 bis
2,0. Daraufhin wird die Diffusionsbarrierenschicht (54) gebildet und in der gleichen
Weise wie bei der Ausführungsform 1 erwärmt.
Fig. 19 veranschaulicht einen Schritt zur Bildung der ersten leitenden Schicht (57),
die aus einer Siliziumschicht (55) und einer ersten Metallschicht (56) besteht. Nach
der Bildung der Diffusionsbarrierenschicht (54) wird amorphes Silizium abgeschie
den, um die Siliziumschicht (55) in einer Dicke von ungefähr 5 nm bis 20 nm zu
bilden. Das amorphe Silizium wird bei einer Temperatur von 450°C bis 540°C mit
einem LPCVD-Verfahren unter Verwendung von Si₂H₆ als Quellengas mit einer Rate
von ungefähr 0,13 nm pro Minute oder unter Verwendung von SiH₄ als Quellengas
mit einer Rate von ungefähr 0,1 nm pro Minute abgeschieden. Wenn die Silizium
schicht mit einem LPCVD-Verfahren gebildet wird, ist ein Ätzschritt, wie z. B. ein
Ar⁺-Radiofrequenz(RF)-Ätzschritt oder ein Elektronzyklotronresonanz(ECR)-Ätz
schritt, notwendig, um zu verhindern, daß die Oberfläche der Siliziumschicht (55),
während sie vor der Bildung der Metallschicht einer Atmosphäre ausgesetzt ist, oxi
diert. Hierbei wird das Ar⁺-RF-Ätzen unter Verwendung einer Vorspannung von
ungefähr 960 V ausgeführt.
Die Ätzrate beträgt ungefähr 0,16 nm pro Sekunde und die Temperatur des Halblei
tersubstrats (51) ungefähr 200°C. Die so erhaltene Siliziumschicht weist vorzugsweise
eine Schichtdicke von 2 nm bis 3 nm auf.
Alternativ kann die amorphe Siliziumschicht (55) in einer Schichtdicke von ungefähr
2 nm bis 3 nm durch ein Sputterverfahren unter Verwendung von Silizium (z. B.
bordotiertem Silizium) als Target abgeschieden werden. Wenn die amorphe Sili
ziumschicht (55) durch ein Sputterverfahren im Vakuum abgeschieden wird, kann
ohne Vakuumunterbrechung eine Metallschicht durch ein Sputterverfahren gebildet
werden. Daher ist der Ar⁺-RF-Ätzschritt wie oben vor der Bildung der Metall
schicht unnötig, da die Oberfläche der Siliziumschicht (55) nicht einer Atmosphäre
ausgesetzt wird, wodurch Eigenoxid gebildet werden könnte.
Danach wird ein Metall ohne Si-Komponente, wie z. B. reines Aluminium, eine Al-
Cu-Legierung (Al-0,5%Cu) oder eine Al-Ti-Legierung, abgeschieden, um die erste
Metallschicht (56) mit einer Dicke von ungefähr 50 nm bis 400 nm und vorzugsweise
von ungefähr 200 nm bis 400 nm zu bilden.
Fig. 20 veranschaulicht einen Schritt zum Auffüllen der Öffnung (53) mit dem Ma
terial der ersten leitenden Schicht durch Wärmebehandlung.
Dieser Schritt wird in der gleichen Weise wie bei der Ausführungsform 1 bei einer
Temperatur von 0,8 Tm bis Tm ausgeführt, wobei Tm die Schmelztemperatur des
Metalls der ersten Metallschicht (56) ist.
Während dieses Wärmebehandlungsschritts wandern die Aluminium-Atome der Me
tallschicht (56) in die Öffnung (53) (d. h. das Kontaktloch), wobei sie es vollständig
füllen, während die erste Metallschicht (56) beinahe alle Si-Atome der Silizium
schicht (55) aufnimmt. Wenn alle Siliziumatome in der ersten Metallschicht aufge
nommen sind, verschwindet die Siliziumschicht (55), und es bilden sich ein unterer
Teil der ersten leitenden Schicht mit einer Si-Komponente in der Nähe der inneren
Oberfläche der Öffnung (53), der Oberfläche der Isolationsschicht (52) um die Öff
nung (53) herum und der Oberfläche des Halbleitersubstrats (51) und ein oberer
Teil der ersten leitenden Schicht, der im wesentlichen keine Si-Komponente enthält.
Wenn die erste Metallschicht dünner als die Siliziumschicht (55) ist, erzeugt die
erste leitende Schicht Si-Ausscheidungen. Daher werden die Dicken der Silizium
schicht (55) und der ersten Metallschicht (56) so angepaßt, daß die erste leitende
Schicht nicht mehr als 0,5 Gewichtsprozent Silizium aufweist. Die so wärmebehan
delte erste leitende Schicht füllt die Öffnung (53) vollständig auf und erzeugt keine
Si-Ausscheidungen. In Fig. 20 bezeichnet das Bezugszeichen (57) die die Öffnung
(53) vollständig füllende erste leitende Schicht nach dem Wärmebehandlungsschritt.
Es ist zu bevorzugten, daß die Dicke der ersten leitenden Schicht ein Drittel bis zwei
Drittel der vorgegebenen Dicke der Verdrahtungsschicht des Halbleiterbauelements
beträgt.
Fig. 21 veranschaulicht einen Schritt zur Bildung einer zweiten leitenden Schicht
(58) auf der so wärmebehandelten ersten leitenden Schicht.
Nach dem obigen Wärmebehandlungsschritt wird durch Deposition eines Metalls
ohne Si-Komponente die zweite leitende Schicht (58) abgeschieden, um eine Metall
schicht mit einer Dicke von ungefähr 200 nm bis 550 nm (vorzugsweise ungefähr
200 nm bis 400 nm) zu bilden, so daß die erste und die zweite leitende Schicht
die gewünschte Dicke der Verdrahtungsschicht aufweisen. Die Dicke der zweiten
leitenden Schicht (58) beträgt vorzugsweise ein Drittel bis zwei Drittel der Verdrah
tungsschicht. Diese zweite leitende Schicht (58) wird auf die gleiche Weise wie bei
der Ausführungsform 1 gebildet.
Fig. 22 veranschaulicht einen Schritt zur Wärmebehandlung der obigen zweiten lei
tenden Schicht (58), um dadurch die Oberfläche der Verdrahtungsschicht zu pla
narisieren. Hierbei bezeichnet das Bezugszeichen (59) die wärmebehandelte zweite
leitende Schicht mit der planarisierten Oberfläche. Dieser Schritt wird ebenfalls in
der gleichen Weise wie bei der Ausführungsform 1 ausgeführt.
Des weiteren erfolgen alle nachfolgenden Schritte zur Fertigstellung der Verdrah
tungsschicht, wie in Fig. 8 gezeigt, in der gleichen Weise wie bei der Ausführungs
form 1. Daher wird zur Erläuterung dieser Schritte auf die betreffenden obigen
Ausführungen verwiesen.
Fig. 23 veranschaulicht einen Schritt zur Bildung einer Metallschicht (75) als der
ersten leitenden Schicht durch Deposition eines Metalls mit nicht mehr als un
gefähr 0,5 Gewichtsprozent Silizium. Hierzu wird zunächst die Isolationsschicht
(72) auf dem Halbleitersubstrat (71) mit dem störstellendotierten Bereich (83) in
einem Oberflächenteilgebiet gebildet, und dann wird das Kontaktloch als Öffnung
(73) über dem störstellendotierten Bereich (83) erzeugt. Danach wird die Diffusions
barrierenschicht (74) gebildet und dann wärmebehandelt. Diese Schritte werden in
der gleichen Weise wie bei der Ausführungsform 2 ausgeführt.
Danach wird die erste leitende Schicht durch Deposition einer Aluminium-Legierung,
z. B. einer Al-0,5%Si-Legierung oder einer Al-0,5%Cu-0,5%Si-Legierung, mit nicht
mehr als ungefähr 0,5 Gewichtsprozent Silizium (vorzugsweise ungefähr 0,2 bis 0,5 Ge
wichtsprozent) erhalten, um die Metallschicht (75) mit einer Dicke von ungefähr
10% bis 80% der vorgegebenen Dicke der Verdrahtungsschicht zu bilden. Wenn die
Verdrahtungsschicht eine Dicke von 600 nm aufweist, beträgt die Dicke der Metall
schicht (75) vorzugsweise 400 nm. Wenn die Metallschicht (75) durch Deposition
einer Aluminium-Legierung mit einer Si-Komponente von mehr als 0,5 Gewichtspro
zent gebildet wird, bilden sich Si-Ausscheidungen auf der Oberfläche des Halbleiter
substrats, wenn die Temperatur erniedrigt wird.
Fig. 24 veranschaulicht einen Schritt zum Auffüllen der Öffnung (73) mit dem Me
tall der ersten leitenden Schicht durch Wärmebehandlung. Der Wärmebehandlungs
schritt wird 1 bis 5 Minuten lang bei einer Temperatur von ungefähr 500°C bis 550°C
in der gleichen Weise ausgeführt wie bei der Ausführungsform 2, um die Öffnung
(73) vollständig mit dem Metall zu füllen. Hierbei bezeichnet das Bezugszeichen
(76) die erste leitende Schicht nach dem Wärmebehandlungsschritt, die die Öffnung
(73) vollständig füllt.
Dann wird eine zweite Metallschicht als die zweite leitende Schicht durch Deposition
von reinem Aluminium oder einer Aluminium-Legierung ohne Si-Komponente, wie
z. B. einer Al-Cu-Legierung (Al-0,5%Cu-Legierung) oder einer Al-Ti-Legierung, mit
einer vorgegebenen Dicke gebildet, so daß die Verdrahtungsschicht die gewünschte
Dicke aufweist. In dieser Ausführungsform beträgt die Dicke der zweiten Metall
schicht als zweiter leitender Schicht ungefähr 200 nm. Die so erhaltene zweite lei
tende Schicht wird ebenfalls in der gleichen Weise wie bei der Ausführungsform 2
wärmebehandelt.
Fig. 25 veranschaulicht die zweite leitende Schicht nach einem Wärmebehandlungs
schritt derselben, deren Oberfläche dadurch planarisiert wird, um so eine planari
sierte Verdrahtungsschicht zu ergeben. Hierbei bezeichnet das Bezugszeichen (79)
die wärmebehandelte zweite leitende Schicht.
Die nachfolgenden Schritte zur Fertigstellung einer Verdrahtungsschicht, wie in
Fig. 9 gezeigt, werden in der gleichen Weise ausgeführt wie bei der Ausführungsform
2.
Fig. 25 veranschaulicht einen Schritt zur Bilduing der ersten leitenden Schicht, die
aus der siliziumreichen hochschmelzenden Metallsilizidschicht (95) und einer ersten
Metallschicht (96) besteht. Hierzu wird zunächst die Isolationsschicht (92) mit der
Öffnung (93) auf dem Halbleitersubstrat (91) in der gleichen Weise wie bei der
Ausführungsform 2 gebildet. Die Öffnung (93) ist ein sich verjüngendes Kontakt
loch, das sich über dem störstellendotierten Bereich (103) befindet. Dann wird
die Diffusionsbarrierenschicht (94) gebildet und in der gleichen Weise wie bei der
Ausführungsform 1 wärmebehandelt.
Danach wird die siliziumreiche, hochschmelzende Metallsilizidschicht (95) auf der
Diffusionsbarrierenschicht (94) gebildet, die aus einem aus einer Gruppe, die WSi₂,
MoSi₂, TiSi₂, TaSi₂ etc. enthält, ausgewählten Material besteht, wobei die hoch
schmelzende Metallsilizidschicht (95) vorzugsweise eine Dicke von 20 nm bis 100 nm
aufweist und durch ein CVD-Verfahren oder ein Sputterverfahren unter Verwendung
eines hochschmelzenden Metallsilizids als Target gebildet werden kann.
Dann wird die erste Metallschicht (96) durch Deposition eines Metalls, wie z. B. reines
Aluminium, einer Al-Cu-Legierung (Al-0,5%Cu-Legierung), einer Al-Ti-Legierung
oder einer Aluminium-Legierung mit nicht mehr als 0,5 Gewichtsprozent einer Si-
Komponente, in einer Dicke von ungefähr 200 nm bis 400 nm in der gleichen Weise
wie bei der Ausführungsform 2 gebildet.
Fig. 27 veranschaulicht einen Schritt zum Auffüllen der Öffnung (93) mit dem Ma
terial der ersten leitenden Schicht durch Wärmebehandlung. Der Wärmebehand
lung wird in der gleichen Weise ausgeführt wie bei der Ausführungsform 2.
Hierbei bezeichnet das Bezugszeichen (97) die die Öffnung (93) vollständig füllende
erste Metallschicht nach dem Wärmebehandlungsschritt.
Danach wird eine zweite leitende Schicht gebildet und dann in der gleichen Weise
wie bei der Ausführungsform 2 wärmebehandelt.
Die zweite leitende Schicht wird durch Deposition von reinem Aluminium oder einer
Aluminium-Legierung ohne Si-Komponente, wie z. B. einer Al-Cu-Legierung (Al-
0,5%Cu-Legierung) oder einer Al-Ti-Legierung, in einer vorgegebenen Dicke gebil
det. In dieser Ausführungsform beträgt die Dicke der zweiten leitenden Schicht
vorzugsweise ungefähr 200 nm bis 400 nm.
Fig. 28 veranschaulicht die zweite leitende Schicht nach dem Wärmebehandlungs
schritt der zweiten leitenden Schritt, deren Oberfläche planarisiert ist und demzu
folge eine planarisierte Verdrahtungsschicht liefert. Hierbei bezeichnet das Bezugs
zeichen (99) die wärmebehandelte zweite leitende Schicht.
Die nachfolgenden Schritte zur Fertigstellung der Verdrahtungsschicht, wie in Fig. 10
gezeigt, werden in der gleichen Weise ausgeführt wie bei der Ausführungsform 2.
Fig. 29 veranschaulicht einen Schritt zur Bildung der ersten leitenden Schicht, die
aus der hochschmelzenden ersten Metallschicht (115) und einer Metallschicht (116)
besteht. Hierzu wird zunächst die Isolationsschicht (112) mit der Öffnung (113)
(einem sich verjüngenden Kontaktloch über dem störstellendotierten Bereich (123)
des Halbleitersubstrats) auf dem Halbleitersubstrat (111) gebildet und dann die
Diffusionsbarrierenschicht (114) in der gleichen Weise wie bei der Ausführungsform
1 gebildet.
Danach wird die hochschmelzende Metallschicht (115) durch ein Sputter- oder ein
CVD-Verfahren gebildet. Als hochschmelzendes Metall, das in dieser Ausführungs
form verwendet wird, können Ti, Mo, W, Ta etc. genannt werden. Die hochschmel
zende Metallschicht (115) weist eine Dicke von weniger als 50 nm und vorzugsweise
von 10 nm bis 30 nm auf.
Dann wird die erste Metallschicht (116) auf der hochschmelzenden Metallschicht
(115) durch Deposition eines Metalls mit Si-Komponente, wie z. B. einer Al-Si-
Legierung (Al-1%Si-Legierung), einer Al-Cu-Si-Legierung (Al-0,5%Cu-1%Si-Legie
rung) etc., in der gleichen Weise wie bei der Ausführungsform 1 gebildet.
Die erste Metallschicht (116) weist eine Dicke von ungefähr 10% bis 80%, vorzugs
weise von ungefähr einem Drittel bis zwei Drittel der gewünschten Dicke der Ver
drahtungsschicht auf. In dieser Ausführungsform beträgt die Dicke der ersten Me
tallschicht (116) ungefähr 400 nm und die Dicke der Verdrahtungsschicht 600 nm.
Es ist zu bevorzugen, daß die erste Metallschicht mehr als zweimal so dick wie die
hochschmelzende Metallschicht ist, um leicht ein hochschmelzendes Metallsilizid zu
bilden.
Fig. 30 veranschaulicht einen Schritt zum Auffüllen der Öffnung mit dem Material
der ersten leitenden Schicht durch Wärmebehandlung. Der Wärmebehandlungs
schritt wird in der gleichen Weise ausgeführt wie bei der Ausführungsform 1.
Während des Wärmebehandlungsschritts reagieren die Atome der hochschmelzen
den Metallschicht (115) mit dem Aluminiumatomen der ersten Metallschicht (116),
um ein hochschmelzendes Metallaluminid an der Grenzfläche zwischen der hoch
schmelzenden Metallschicht (115) und der ersten Metallschicht (116) zu erzeugen,
wodurch die Bildung von Si-Ausscheidungen verhindert wird. Zudem fließt die er
ste Metallschicht (116) in die Öffnung (113), um sie vollständig zu füllen. Das wie
oben erhaltene hochschmelzende Metallaluminid wird in der ersten Metallschicht
(116) aufgenommen, um die Festkörperlöslichkeit von Si in dem hochschmelzenden
Metall-Aluminium-System zu erhöhen, wobei die Barrierenschicht (114) vorzugs
weise in der gleichen Weise gebildet wird wie bei der Ausführungsform 4.
Hierbei bezeichnet das Bezugszeichen (117) die die Öffnung vollständig füllende erste
Metallschicht nach dem Wärmebehandlungsschritt. Dann wird die zweite leitende
Schicht gebildet und in der gleichen Weise wie bei der Ausführungsform 2 wärmebe
handelt.
In dieser Ausführungsform kann die zweite leitende Schicht durch Deposition nicht
nur eines Metalls ohne Si-Komponente, sondern auch eines Metalls mit Si-Kompo
nete gebildet werden. In dem vorhergehenden Wärmebehandlungsschritt der ersten
leitenden Schicht hat die erste Metallschicht (116) die Atome von der hochschmel
zenden Metallschicht (115) aufgenommen. Es ist bekannt, daß eine Al-Ti-Legierung
bis zu 15 bis 20 Gewichtsprozent Silizium bei 450°C enthalten kann. So wird, wenn
die Al-Si-Legierung Ti-Atome aufnimmt, um eine Al-Ti-Si-Legierung zu bilden, die
Si-Löslichkeit erhöht. Daher wird zur Bildung der zweiten leitenden Schicht, ob
wohl ein Metall mit Si-Komponente abgeschieden wird, die Zuverlässigkeit der Ver
drahtungsschicht nicht verschlechtert, da die erste Metallschicht (116) während des
Wärmebehandlungsschritts der zweiten leitenden Schicht Si-Atome von der zweiten
leitenden Schicht aufnimmt.
Fig. 31 veranschaulicht die zweite leitende Schicht nach dem Wärmebehandlungs
schritt derselben, deren Oberfläche dadurch planarisiert wird und demzufolge eine
planarisierte Verdrahtungsschicht liefert. Hierbei bezeichnet das Bezugszeichen (119)
die wärmebehandelte zweite leitende Schicht.
Die nachfolgenden Schritte zur Fertigstellung der Verdrahtungsschicht, wie in Fig. 11
gezeigt, werden in der gleichen Weise ausgeführt wie bei der Ausführungsform 2.
Tests, die sich mit dem Leckstrom, der Bildung von Si-Ausscheidung 02516 00070 552 001000280000000200012000285910240500040 0002004222142 00004 02397en und der rela
tiven Füllung der Kontaktlöcher befassen, wurden an Verdrahtungsschichten durch
geführt, die gemäß der obigen Ausführungsformen 1 bis 5 gebildet wurden. Äqui
valente Tests wurden jeweils für das in der US-Patentanmeldung Nr. 07/8 28 458
beschriebene Verfahren und für den Prozeß von C. S. Park durchgeführt. Jeder die
ser Tests wurde an zehntausend 0,7 µm-0,8 µm-Kontaktlöchern durchgeführt. Die
Ergebnisse sind in der nachfolgenden Tabelle zusammengestellt.
Wie aus obiger Tabelle zu ersehen ist, verhindert die Bereitstellung einer ersten lei
tenden Schicht gemäß der vorliegenden Erfindung die Bildung von Si-Ausscheidungen
nach der Wärmebehandlung der ersten leitenden Schicht, wie sie bei dem Prozeß
von C. S. Park auftreten, wenn die Temperatur während eines Ätzschritts zur Bil
dung der Verdrahtungsstruktur erniedrigt wird. Selbst wenn eine Si-Ausscheidung
an einer Korngrenze gebildet wird, nimmt die erfindungsgemäße leitende Schicht
sie schnell auf. Die Si-Atome diffundieren aus der siliziumreichen Schicht in die
Metallschicht, deren Si-Konzentration niedrig ist. Daher wird die Bildung von Si-
Ausscheidungen absolut verhindert. Des weiteren tritt ein Leckstrom aufgrund ei
ner feinen Al-Spitzenbildung nicht auf, während das Kontaktloch oder die Öffnung
(Ausdehnung: <1 µm, Tiefen/Breiten-Verhältnis: <1,0) vollständig mit einem
leitenden Material gefüllt wird.
Es ist offensichtlich, daß viele Modifikationen und Variationen von einem Fachmann
leicht ausgeführt werden können, ohne Idee und Umfang der neuen Konzeption der
vorliegenden Erfindung zu verlassen.
Claims (92)
1. Halbleiterbauelement mit einer Verdrahtungsschicht, mit:
- - einem Halbleitersubstrat (31, 51, 71, 91, 111); und
- - einer auf dem Halbleitersubstrat ausgebildeten Isolationsschicht (32, 52, 72, 92, 112) mit einer Öffnung (33, 53, 73, 93, 113), wobei die Öffnung einen Teil der Oberfläche der unter der Isolationsschicht liegenden Schicht freilegt;
gekennzeichnet durch
- - eine erste leitende Schicht (37, 57, 76, 95 und 97, 115 und 117), die auf der Iso lationsschicht gebildet ist und die Öffnung vollständig füllt und aus einem Material besteht, das in einem nachfolgenden Wärmebehandlungsschritt keine Si-Ausschei dungen erzeugt.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß sich die
Öffnung bis zur Oberfläche des Halbleitersubstrats (31, 51, 71, 91, 111) erstreckt,
wodurch ein Teil der Oberfläche des Halbleitersubstrats freigelegt wird.
5. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
die Öffnung ein Kontaktloch mit einer darauf ausgebildeten Stufe ist.
6. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeich
net, daß die Öffnung ein sich verjüngendes Kontaktloch ist.
7. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeich
net, daß die Öffnung ein Tiefen/Breiten-Verhältnis größer als ungefähr 1,0 besitzt.
8. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet
durch eine auf der Oberfläche der Isolationsschicht (32, 52, 72, 92, 112), der inneren
Oberfläche der Öffnung und der freigelegten Oberfläche der unter der Isolations
schicht liegenden Schicht sowie unter der ersten leitenden Schicht (37, 57, 76, 95
und 97, 115 und 117) ausgebildete Diffusionsbarrierenschicht (34, 54, 74, 94, 114).
7. Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, daß die
Diffusionsbarrierenschicht (34, 54, 74, 94, 114) aus mehr als einem Material zusam
mengesetzt ist, das aus einer Übergangsmetalle und Übergangsmetallverbindungen
enthaltenden Gruppe ausgewählt ist.
8. Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, daß die Diffu
sionsbarrierenschicht (34, 54, 74, 94, 114) aus einer ersten Diffusionsbarrierenschicht,
die aus einem Übergangsmetall besteht, und aus einer zweiten Diffusionsbarrieren
schicht, die aus einer Übergangsmetallverbindung besteht, zusammengesetzt ist.
9. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, daß es
sich beim Übergangsmetall um Titan und bei der Übergangsmetallverbindung um
Titannitrid handelt.
10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, gekennzeichnet durch
eine auf der ersten leitenden Schicht ausgebildete zweite leitende Schicht (39, 59, 79,
99, 119) mit einer planarisierten Oberfläche.
1. Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, daß die
zweite leitende Schicht (39, 59, 79, 99, 119) aus einem Metall ohne Si-Komponente
besteht.
2. Halbleiterbauelement nach Anspruch 11, dadurch gekennzeichnet, daß es
sich bei dem Metall um ein aus der Gruppe, die reines Aluminium, eine Al-Cu-
Legierung und eine Al-Ti-Legierung enthält, ausgewähltes Metall handelt.
13. Halbleiterbauelement nach einem der Ansprüche 10 bis 12, dadurch gekenn
zeichnet, daß die zweite leitende Schicht (119) aus einem Metall mit Si-Komponente
besteht.
14. Halbleiterbauelement nach einem der Ansprüche 10 bis 13, dadurch gekenn
zeichnet, daß die zweite leitende Schicht (39, 59, 79, 99, 119) eine Dicke von ungefähr
einem Drittel bis zwei Drittel einer vorgegebenen Dicke der Verdrahtungsschicht auf
weist.
15. Halbleiterbauelement nach einem der Ansprüche 10 bis 14, gekennzeich
net durch eine auf der zweiten leitenden Schicht (39, 59, 79, 99, 119) ausgebildete
Antireflexschicht (40, 60, 80, 100, 120).
16. Halbleiterbauelement nach Anspruch 15, dadurch gekennzeichnet, daß die An
tireflexschicht (40, 60, 80, 100, 120) aus einer Übergangsmetallverbindung besteht.
17. Halbleiterbauelement nach einem der Ansprüche 1 bis 16, dadurch gekenn
zeichnet, daß das Halbleitersubstrat (31, 51, 71, 91, 111) einen störstellendotierten
Bereich (43, 63, 83, 103, 123) aufweist und das Kontaktloch in der Isolationsschicht
(32, 52, 72, 92, 112) über dem störstellendotierten Bereich gebildet ist.
18. Halbleiterbauelement nach einem der Ansprüche 1 bis 17, dadurch gekenn
zeichnet, daß die erste leitende Schicht (37, 57) auf der Isolationsschicht eine Dicke
von ungefähr einem Drittel bis zwei Drittel einer vorgegebenen Dicke der Verdrah
tungsschicht aufweist.
19. Halbleiterbauelement nach einem der Ansprüche 1 bis 18, dadurch gekennzeich
net, daß die erste leitende Schicht (37) eine erste Metallschicht mit Si-Komponente
und eine zweite Metallschicht ohne Si-Komponente enthält.
20. Halbleiterbauelement nach Anspruch 19, dadurch gekennzeichnet, daß die erste
Metallschicht aus einem aus einer Gruppe, die eine Al-Si-Legierung und eine Al-Cu-
Si-Legierung enthält, ausgewählten Metall besteht und daß die zweite Metallschicht
aus einem aus einer Gruppe, die reines Aluminium, eine Al-Cu-Legierung und eine
Al-Ti-Legierung enthält, ausgewählten Metall besteht.
20. Halbleiterbauelement nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß
die erste Metallschicht eine Dicke von nicht mehr als einem Viertel der vorgegebenen
Dicke der Verdrahtungsschicht aufweist und die zweite Metallschicht eine Dicke
von nicht weniger als fünf Zwölftel der vorgegebenen Dicke der Verdrahtungsschicht
aufweist.
22. Halbleiterbauelement nach einem der Ansprüche 1 bis 18, dadurch gekenn
zeichnet, daß die erste leitende Schicht (57) folgendes beinhaltet:
- - einen unteren Teil, der eine Si-Komponente enthält und sich in der Nähe der inneren Oberfläche der Öffnung, der freiliegenden Oberfläche der darunterliegenden Schicht und der Oberfläche der Isolationsschicht befindet, und
- - einen oberen Teil, der im wesentlichen keine Si-Komponente enthält.
23. Halbleiterbauelement nach Anspruch 22, dadurch gekennzeichnet, daß der
untere Teil aus einem aus einer Gruppe, die eine Al-Si-Legierung, eine Al-Ti-Si-
Legierung und eine Al-Cu-Si-Legierung enthält, ausgewählten Metall besteht und
und daß der obere Teil aus einem aus einer Gruppe, die reines Aluminium, eine Al-Ti-
Legierung und eine Al-Cu-Legierung enthält, ausgewählten Metall besteht.
20. Halbleiterbauelement nach einem der Ansprüche 1 bis 17, dadurch gekenn
zeichnet, daß die erste leitende Schicht (76) aus einem Metall mit nicht mehr als
0,5 Gewichtsprozent einer Si-Komponente besteht.
25. Halbleiterbauelement nach Anspruch 24, dadurch gekennzeichnet, daß das
Metall aus einer Gruppe, die eine Al-Si-Legierung und eine Al-Cu-Si-Legierung mit
ungefähr 0,2 bis 0,5 Gewichtsprozent einer Si-Komponente enthält, ausgewählt ist.
26. Halbleiterbauelement nach Anspruch 24 oder 25, dadurch gekennzeichnet,
daß die erste leitende Schicht (76) auf der Isolationsschicht eine Dicke von ungefähr
10% bis 80% der vorgegebenen Dicke der Verdrahtungsschicht aufweist.
27. Halbleiterbauelement nach einem der Ansprüche 1 bis 17, dadurch gekenn
zeichnet, daß die erste leitende Schicht (95 und 97) folgendes beinhaltet:
- - eine auf der inneren Oberfläche der Öffnung, der Isolationsschicht (92) und der freiliegenden Oberfläche der darunterliegenden Schicht gebildete hochschmelzende Metallsilizidschicht (95) und
- - eine erste Metallschicht (97), die aus einem aus einer Gruppe, die ein Metall ohne Si-Komponente und ein Metall mit nicht mehr als 0,5 Gewichtsprozent einer Si-Komponente enthält, ausgewählten Metall besteht, wobei die erste Metallschicht (97) auf der hochschmelzenden Metallsilizidschicht (95) gebildet ist.
28. Halbleiterbauelement nach Anspruch 27, dadurch gekennzeichnet, daß die
hochschmelzende Metallsilizidschicht (95) eine Dicke von ungefähr 20 nm bis 100 nm
aufweist.
29. Halbleiterbauelement nach Anspruch 27 oder 28, dadurch gekennzeichnet,
daß die hochschmelzende Metallsilizidschicht (95) aus einem aus einer Gruppe, die
WSi₂, MoSi₂, TiSi₂ und TaSi₂ enthält, ausgewählten Metallsilizid besteht.
30. Halbleiterbauelement nach einem der Ansprüche 27 bis 29, dadurch gekenn
zeichnet, daß die erste Metallschicht (97) aus einem aus einer Gruppe, die reines Alu
minium, eine Al-Cu-Legierung, eine Al-Ti-Legierung und eine Aluminium-Legierung
mit nicht mehr als 0,5 Gewichtsprozent einer Si-Komponente enthält, ausgewählten
Metall besteht.
31. Halbleiterbauelement nach einem der Ansprüche 27 bis 30, dadurch gekenn
zeichnet, daß die erste Metallschicht (97) auf der Isolationsschicht eine Dicke von
einem Drittel bis zwei Drittel der vorgegebenen Dicke der Verdrahtungsschicht auf
weist.
32. Halbleiterbauelement nach einem der Ansprüche 1 bis 17, dadurch gekenn
zeichnet, daß die erste leitende Schicht (115 und 117) folgendes beinhaltet:
- - eine auf der inneren Oberfläche der Öffnung, der Isolationsschicht und der frei liegenden Oberfläche der darunterliegenden Schicht ausgebildete hochschmelzende Metallschicht (115) und
- - eine auf der hochschmelzenden Metallschicht gebildete erste Metallschicht (117) mit Si-Komponente.
33. Halbleiterbauelement nach Anspruch 32, dadurch gekennzeichnet, daß die
hochschmelzende Metallschicht (115) aus einem aus einer Gruppe, die Ti, Mo, W
und Ta enthält, ausgewählten Metall besteht.
34. Halbleiterbauelement nach Anspruch 32 oder 33, dadurch gekennzeichnet, daß
die hochschmelzende Metallschicht 115) eine Dicke von weniger als 50 nm aufweist.
35. Halbleiterbauelement nach Anspruch 34, dadurch gekennzeichnet, daß die
hochschmelzende Metallschicht (115) eine Dicke von ungefähr 10 nm bis 30 nm
aufweist.
36. Halbleiterbauelement nach einem der Ansprüche 32 bis 35, dadurch gekennn
zeichnet, daß die erste Metallschicht (117) auf der Isolationsschicht (112) eine Dicke
von ungefähr 10% bis 80% der vorgegebenen Dicke der Verdrahtungsschicht aufweist.
37. Halbleiterbauelement nach einem der Ansprüche 32 bis 36, dadurch gekenn
zeichnet, daß die erste Metallschicht (117) aus einem aus einer Gruppe, die eine
Al-Si-Legierung und eine Al-Cu-Si-Legierung enthält, ausgewählten Metall besteht.
38. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der An
sprüche 1 bis 37, gekennzeichnet durch folgende Schritte:
- - Bilden einer Isolationsschicht (32, 52, 72, 92, 112) auf dem Halbleitersubstrat (31, 51, 71, 91, 111);
- - Erzeugen der Öffnung (33, 53, 73, 93, 113) in der Isolationsschicht, die einen Teil der Oberfläche der unter der Isolationsschicht liegenden Schicht freilegt;
- - Bilden der ersten leitenden Schicht (35 und 36, 37; 55 und 56, 57; 75, 76; 95 und 96, 95 und 97; 115 und 116, 115 und 117) über der Isolationsschicht, wobei die erste leitende Schicht in einem nachfolgenden Wärmebehandlungsschritt keine Si-Ausscheidungen erzeugt;
- - Wärmebehandeln der ersten leitenden Schicht (35 und 36, 37; 55 und 56, 57; 75, 76; 95 und 96, 95 und 97; 115 und 116, 115 und 117) während einer ausreichenden Zeit, um die Öffnung mit Material der ersten leitenden Schicht aufzufüllen.
39. Verfahren nach Anspruch 38, dadurch gekennzeichnet, daß sich die Öffnung
bis zur Oberfläche des Halbleitersubstrats (31, 51, 71, 91, 111) erstreckt, wodurch
ein Teil der Oberfläche des Halbleitersubstrats freigelegt wird, und daß der die erste
leitende Schicht bildende Schritt die Bildung der erste leitenden Schicht (35 und
36, 37; 55 und 56, 57; 75, 76; 95 und 96, 95 und 97; 115 und 116, 115 und 117)
auf der Isolationsschicht, der inneren Oberfläche der Öffnung und der freiliegenden
Oberfläche des Halbleitersubstrats beinhaltet.
40. Verfahren nach Anspruch 38 oder 39, gekennzeichnet durch einen Schritt zur
Bildung der zweiten leitenden Schicht (38, 39; 58, 59; 79; 99; 119) auf der ersten
leitenden Schicht (37, 57, 76, 95 und 97, 115 und 117) durch Deposition eines Metalls
nach dem Wärmebehandlungsschritt.
41. Verfahren nach Anspruch 40, dadurch gekennzeichnet, daß die zweite leitende
Schicht (38, 58, 79, 99, 119) durch Deposition eines Metalls ohne Si-Komponente
gebildet wird.
42. Verfahren nach Anspruch 41, dadurch gekennzeichnet, daß das Metall aus
einer Gruppe, die reines Aluminium, eine Al-Cu-Legierung und eine Al-Ti-Legierung
enthält, ausgewählt ist.
43. Verfahren nach Anspruch 41 oder 42, dadurch gekennzeichnet, daß das Metall
bei einer Temperatur unter 350°C abgeschieden wird.
44. Verfahren nach Anspruch 40, dadurch gekennzeichnet, daß die zweite lei
tende Schicht (119) durch Deposition eines Metalls mit Si-Komponente nach dem
Wärmebehandlungsschritt gebildet wird.
45. Verfahren nach einem der Ansprüche 40 bis 44, gekennzeichnet durch einen
Schritt zur Wärmebehandlung der zweiten leitenden Schicht (38, 39; 58, 59; 79; 99;
119), um dadurch die resultierende Oberfläche der zweiten leitenden Schicht (39, 59,
79, 99, 119) zu planarisieren.
46. Verfahren nach Anspruch 45, dadurch gekennzeichnet, daß der Wärmebehand
lungsschritt der zweiten leitenden Schicht (39, 59, 79, 99, 119) 1 Minute lang oder
länger bei einer Temperatur zwischen 0,8 Tm und Tm durchgeführt wird, wobei Tm
die Schmelztemperatur des Metalls ist.
47. Verfahren nach einem der Ansprüche 38 bis 46, gekennzeichnet durch ei
nen Schritt zur Bildung der Diffusionsbarrrierenschicht (34, 54, 74, 94, 114) auf der
Oberfläche der Isolationsschicht (32, 52, 72, 92, 112), der inneren Oberfläche der
Öffnung (33, 53, 73, 93, 113) und der freiliegenden Oberfläche der unter der Isola
tionsschicht liegenden Schicht vor der Bildung der ersten leitenden Schicht.
48. Verfahren nach Anspruch 47, dadurch gekennzeichnet, daß die Diffusions
barrierenschicht (34, 54, 74, 94, 114) aus mehr als einem aus einer Gruppe, die
Übergangsmetalle und Übergangsmetallverbindungen enthält, ausgewählten Mate
rial besteht.
49. Verfahren nach Anspruch 48, dadurch gekennzeichnet, daß der Schritt zur
Bildung der Diffusionsbarrierenschicht (34, 54, 74, 94, 114) der folgenden Teilschritte
beinhaltet:
- - Bilden einer ersten Diffusionsbarrierenschicht auf der Oberfläche der Isolations schicht, der inneren Oberfläche der Öffnung und der freiliegenden Oberfläche der unter der Isolationsschicht liegenden Schicht;
- - Bilden einer zweiten Diffusionsbarrierenschicht auf der ersten Diffusionsbarrieren schicht; und
- - Wärmebehandeln der Diffusionsbarrierenschicht (34, 54, 74, 94, 114) für ungefähr 30 bis 60 Minuten bei einer Temperatur von ungefähr 450°C bis 500°C in einer Stickstoff- oder Ammoniak-Atmosphäre.
50. Verfahren nach Anspruch 49, dadurch gekennzeichnet, daß die erste Barrie
renschicht aus Ti und die zweite Barrierenschicht aus Titannitrid besteht.
51. Verfahren nach einem der Ansprüche 38 bis 50, dadurch gekennzeichnet, daß
der Schritt zur Bildung der ersten leitenden Schicht und der Wärmebehandlungs
schritt im Vakuum und ohne Vakuumunterbrechung ausgeführt werden.
52. Verfahren nach einem der Ansprüche 38 bis 51, dadurch gekennzeichnet, daß
der Schritt zur Bildung der ersten leitenden Schicht und der Wärmebehandlungs
schritt in einer inerten Atmosphäre ausgeführt werden.
53. Verfahren nach Anspruch 52, dadurch gekennzeichnet, daß der Schritt zur
Bildung der ersten leitenden Schicht und der Wärmebehandlungsschritt in einer
inerten Atmosphäre von 10 mTorr oder weniger ausgeführt werden.
54. Verfahren nach einem der Ansprüche 38 bis 51, dadurch gekennzeichnet, daß
der Schritt zur Bildung der ersten leitenden Schicht und der Wärmebehandlungs
schritt in einer reduzierenden Gasatmosphäre ausgeführt werden.
55. Verfahren nach einem der Ansprüche 40 bis 54, gekennzeichnet durch einen
Schritt zur Bildung einer Antireflexschicht (40, 60, 80, 100, 120) auf der zweiten
leitenden Schicht (39, 59, 79, 99, 119).
56. Verfahren nach Anspruch 55, dadurch gekennzeichnet, daß die Antireflex
schicht aus einer Übergangsmetallverbindung besteht.
57. Verfahren nach einem der Ansprüche 38 bis 56, dadurch gekennzeichnet, daß
die Öffnung (33, 53, 73, 93, 113) ein Kontaktloch mit einem darauf ausgebildeten
abgestuften Teil ist.
58. Verfahren nach einem der Ansprüche 38 bis 57, dadurch gekennzeichnet, daß
die Öffnung ein sich verjüngendes Kontaktloch ist.
59. Verfahren nach einem der Ansprüche 38 bis 58, dadurch gekennzeichnet, daß
die Öffnung ein Tiefen/Breiten-Verhältnis größer als ungefähr 1,0 aufweist.
60. Verfahren nach einem der Absprüche 38 bis 59, dadurch gekennzeichnet, daß
die erte leitende Schicht (35 und 36, 37) als zusammengesetzte Metallschicht durch
aufeinanderfolgende Deposition eines ersten Metalls mit Si-Komponente, um eine
erste Metallschicht (35) zu bilden, und eines zweiten Metalls ohne Si-Komponente,
um eine zweite Metallschicht (36) zu bilden, erhalten wird.
61. Verfahren nach Anspruch 60, dadurch gekennzeichnet, daß der Wärmebe
handlungsschritt der ersten leitenden Schicht (35 und 36, 37) 1 Minute lang oder
länger bei einer Temperatur zwischen 0,8 Tm und Tm ausgeführt wird, wobei Tm
die Schmelztemperatur des ersten Metalls ist.
62. Verfahren nach Anspruch 60 oder 61, dadurch gekennzeichnet, daß das
erste Metall eine Aluminium-Legierung mit Si-Komponente und das zweite Metall
aus einer Gruppe, die reines Aluminium und eine Aluminium-Legierung ohne Si-
Komponente enthält, ausgewählt ist.
63. Verfahren nach Anspruch 62, dadurch gekennzeichnet, daß die Aluminium-
Legierung mit Si-Komponente aus einer Gruppe, die eine Al-Si-Legierung und eine
Al-Cu-Si-Legierung enthält, ausgewählt ist, und daß die Aluminium-Legierung ohne
Si-Komponente aus einer Gruppe, die eine Al-Cu-Legierung und eine Al-Ti-Legierung
enthält, ausgewählt ist.
64. Verfahren nach einem der Ansprüche 60 bis 63, dadurch gekennzeichnet, daß
die erste leitende Schicht (35 und (36, 37) eine Dicke von ungefähr einem Drittel bis
zwei Drittel der vorgegebenen Dicke der Verdrahtungsschicht besitzt.
65. Verfahren nach einem der Ansprüche 60 bis 64, dadurch gekennzeichnet, daß
die erste Metallschicht (35) eine Dicke von nicht mehr als einem Viertel der vorge
gebenen Dicke der Verdrahtungsschicht und die zweite Metallschicht (36) eine Dicke
von nicht weniger als fünf Zwölftel der vorgegebenen Dicke der Verdrahtungsschicht
aufweisen.
66. Verfahren nach einem der Ansprüche 60 bis 65, dadurch gekennzeichnet, daß
das erste und das zweite Metall bei niedriger Temperatur im Vakuum abgeschieden
werden.
67. Verfahren nach Anspruch 66, dadurch gekennzeichnet, daß die niedrige Tem
peratur eine Temperatur unter 150°C ist.
68. Verfahren nach einem der Ansprüche 38 bis 59, dadurch gekennzeichnet, daß
die erste leitende Schicht (55 und 56, 57) als eine zusammengesetzte Schicht durch
aufeinanderfolgende Bildung einer Siliziumschicht (55) auf der Isolationsschicht (52),
der inneren Oberfläche der Öffnung (53) und dem freiliegenden Oberflächenteil der
unter der Isolationsschicht liegenden Schicht und Deposition eines Metalls ohne Si-
Komponente, um eine Metallschicht (56) auf der Siliziumschicht (55) zu bilden,
erhalten wird.
69. Verfahren nach Anspruch 68, dadurch gekennzeichnet, daß die Metallschicht
(65) aus einem aus einer Gruppe, die reines Aluminium, eine Al-Cu-Legierung und
eine Al-Ti-Legierung enthält, ausgewählten Material besteht.
70. Verfahren nach Anspruch 68 oder 69, dadurch gekennzeichnet, daß die Metall
schicht (56) durch Deposition eines Metalls ohne Si-Komponente bei einer niedrigen
Temperatur in Vakuum gebildet wird.
71. Verfahren nach Anspruch 70, dadurch gekennzeichnet, daß die niedrige Tem
peratur eine Temperatur unter 150°C ist.
72. Verfahren nach einem der Ansprüche 68 bis 71, dadurch gekennzeichnet, daß
der Wärmebehandlungsschritt der ersten leitenden Schicht bei einer Temperatur
zwischen 0,8 Tm und Tm ausgeführt wird, wobei Tm die Schmelztemperatur des
Metalls der Metallschicht (56) ist.
73. Verfahren nach einem der Ansprüche 68 bis 72, dadurch gekennzeichnet, daß
die Siliziumschicht (55) eine Dicke von 2 nm bis 3 nm und die Metallschicht (56)
eine Dicke von 50 nm bis 400 nm aufweisen.
74. Verfahren nach einem der Ansprüche 68 bis 73, dadurch gekennzeichnet, daß
die Siliziumschicht (55) durch ein Sputterverfahren mit Silizium als Target gebildet
wird.
75. Verfahren nach einem der Ansprüche 68 bis 73, dadurch gekennzeichnet,
daß die Siliziumschicht (55) durch Deposition einer Siliziumschicht in einer Dicke,
die größer als die vorgegebene Dicke der Siliziumschicht ist, unter Verwendung eines
LPCVD-Verfahrens und anschließendes Durchführen eines Ätzschrittes gebildet
wird.
76. Verfahren nach einem der Ansprüche 38 bis 59, dadurch gekennzeichnet, daß
die erste leitende Schicht (75) durch Deposition eines Metalls mit nicht mehr als
ungefähr 0,5 Gewichtsprozent einer Si-Komponente gebildet wird.
77. Verfahren nach Anspruch 76, dadurch gekennzeichnet, daß das Metall eine
Aluminium-Legierung mit ungefähr 0,2 bis 0,5 Gewichtsprozent einer Si-Komponente
ist.
78. Verfahren nach Anspruch 76 oder 77, dadurch gekennzeichnet, daß die erste
leitende Schicht (75) eine Dicke von ungefähr 10% bis 80% der vorgegebenen Dicke
der Verdrahtungsschicht aufweist.
79. Verfahren nach einem der Ansprüche 76 bis 78, dadurch gekennzeichnet, daß
das Metall im Vakuum und bei niedriger Temperatur abgeschieden wird.
80. Verfahren nach Anspruch 79, dadurch gekennzeichnet, daß die niedrige Tem
peratur eine Temperatur unter 150°C ist.
81. Verfahren nach einem der Ansprüche 76 bis 80, dadurch gekennzeichnet, daß
der Wärmebehandlungsschritt der ersten leitenden Schicht (75) 1 Minute lang oder
länger bei einer Temperatur zwischen 0,8 Tm und Tm ausgeführt wird, wobei Tm
die Schmelztemperatur des Metalls ist.
82. Verfahren nach einem der Ansprüche 38 bis 59, dadurch gekennzeichnet, daß
die erste leitende Schicht (95 und 96, 95 und 97) durch aufeinanderfolgende Bildung
einer hochschmelzenden Metallsilizidschicht (95) auf der Isolationsschicht (92), der
inneren Oberfläche der Öffnung (93) und der freiliegenden Oberfläche der unter der
Isolationsschicht liegenden Schicht und Bildung einer ersten Metallschicht (96) auf
der hochschmelzenden Metallsilizidschicht erhalten wird.
83. Verfahren nach Anspruch 82, dadurch gekennzeichnet, daß die hochschmel
zende Metallsilizidschicht (95) aus einem aus einer Gruppe, die WSi₂, MoSi₂, TiSi₂
und TaSi₂ enthält, ausgewählten Material besteht.
84. Verfahren nach Anspruch 82 oder 83, dadurch gekennzeichnet, daß die hoch
schmelzende Metallsilizidschicht (95) eine Dicke von ungefähr 20 nm bis 100 nm
aufweist.
85. Verfahren nach einem der Ansprüche 82 bis 84, dadurch gekennzeichnet, daß
die erste Metallschicht (96) aus einem aus einer Gruppe, die reines Aluminium, eine
Al-Cu-Legierung, eine Al-Ti-Legierung und eine Aluminium-Legierung mit nicht
mehr als 0,5 Gewichtsprozent einer Si-Komponente enthält, ausgewählten Material
besteht.
86. Verfahren nach einem der Ansprüche 82 bis 85, dadurch gekennzeichnet, daß
die erste Metallschicht (96) auf der Isolationsschicht eine Dicke von ungefähr einem
Drittel bis zwei Drittel der vorgegebenen Dicke der Verdrahtungsschicht aufweist.
87. Verfahren nach einem der Ansprüche 38 bis 59, dadurch gekennzeichnet, daß
die erste leitende Schicht (115 und 116, 115 und 117) durch aufeinanderfolgende
Bildung einer hochschmelzenden Metallschicht (115) auf der Isolationsschicht (112),
der inneren Oberfläche der Öffnung (11) und der freiliegenden Oberfläche der unter
der Isolationsschicht liegenden Schicht und Bildung einer ersten Metallschicht (116)
mit Si-Komponente auf der hochschmelzenden Metallschicht (115) erhalten wird.
88. Verfahren nach Anspruch 87, dadurch gekennzeichnet, daß die hochschmel
zende Metallschicht (115) aus einem aus einer Gruppe, die W, Mol, Ti und Ta enthält,
ausgewählten Metall besteht.
89. Verfahren nach Anspruch 87 oder 88, dadurch gekennzeichnet, daß die hoch
schmelzende Metallschicht (115) eine Dicke von weniger als 50 nm aufweist.
90. Verfahren nach einem der Ansprüche 87 bis 89, dadurch gekennzeichnet, daß
die erste Metallschicht (116) auf der Isolationsschicht eine Dicke von ungefähr 10%
bis 80% der vorgegebenen Dicke der Verdrahtungsschicht aufweist.
91. Verfahren nach einem der Ansprüche 87 bis 90, dadurch gekennzeichnet, daß
die erste Metallschicht (116) aus einem aus einer Gruppe, die eine Al-Si-Legierung
und eine Al-Cu-Si-Legierung enthält, ausgewähltem Material besteht.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR910011543 | 1991-07-08 | ||
KR11543 | 1991-07-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4222142A1 true DE4222142A1 (de) | 1993-01-21 |
DE4222142B4 DE4222142B4 (de) | 2006-08-03 |
Family
ID=19316918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4222142A Expired - Lifetime DE4222142B4 (de) | 1991-07-08 | 1992-07-06 | Halbleiterbauelement mit einer Verdrahtungsschicht und Verfahren zu dessen Herstellung |
Country Status (9)
Country | Link |
---|---|
US (2) | US5355020A (de) |
JP (1) | JP3006735B2 (de) |
KR (1) | KR960006340B1 (de) |
CN (1) | CN1031436C (de) |
DE (1) | DE4222142B4 (de) |
FR (1) | FR2679069B1 (de) |
GB (1) | GB2257564B (de) |
IT (1) | IT1255411B (de) |
TW (1) | TW520072U (de) |
Families Citing this family (71)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
TW520072U (en) * | 1991-07-08 | 2003-02-01 | Samsung Electronics Co Ltd | A semiconductor device having a multi-layer metal contact |
JPH07135188A (ja) * | 1993-11-11 | 1995-05-23 | Toshiba Corp | 半導体装置の製造方法 |
EP0697723A3 (de) * | 1994-08-15 | 1997-04-16 | Ibm | Verfahren zur Metallisierung einer isolierenden Schicht |
US5777486A (en) * | 1994-10-03 | 1998-07-07 | United Microelectronics Corporation | Electromigration test pattern simulating semiconductor components |
US5561083A (en) * | 1994-12-29 | 1996-10-01 | Lucent Technologies Inc. | Method of making multilayered Al-alloy structure for metal conductors |
US5625233A (en) * | 1995-01-13 | 1997-04-29 | Ibm Corporation | Thin film multi-layer oxygen diffusion barrier consisting of refractory metal, refractory metal aluminide, and aluminum oxide |
EP0793268A3 (de) * | 1995-05-23 | 1999-03-03 | Texas Instruments Incorporated | Verfahren zum Füllen von Löchern in einer Halbleiteranordnung |
US5962923A (en) * | 1995-08-07 | 1999-10-05 | Applied Materials, Inc. | Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches |
KR100270593B1 (ko) * | 1996-06-11 | 2000-12-01 | 포만 제프리 엘 | 부분 중첩 상호 접속 구조 및 그 제조 방법 |
JPH1027797A (ja) * | 1996-07-10 | 1998-01-27 | Oki Electric Ind Co Ltd | Al/Ti積層配線およびその形成方法 |
US5691250A (en) * | 1996-08-29 | 1997-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd | Method of forming a metal contact to a novel polysilicon contact extension |
US5994218A (en) * | 1996-09-30 | 1999-11-30 | Kabushiki Kaisha Toshiba | Method of forming electrical connections for a semiconductor device |
JPH10125865A (ja) * | 1996-10-15 | 1998-05-15 | Fujitsu Ltd | 半導体装置、半導体記憶装置、およびその製造方法 |
US6071810A (en) * | 1996-12-24 | 2000-06-06 | Kabushiki Kaisha Toshiba | Method of filling contact holes and wiring grooves of a semiconductor device |
US6143645A (en) * | 1997-02-03 | 2000-11-07 | Texas Instruments Incorporated | Reduced temperature contact/via filling |
US6593657B1 (en) * | 1997-03-03 | 2003-07-15 | Micron Technology, Inc. | Contact integration article |
US5858873A (en) * | 1997-03-12 | 1999-01-12 | Lucent Technologies Inc. | Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof |
US5895267A (en) * | 1997-07-09 | 1999-04-20 | Lsi Logic Corporation | Method to obtain a low resistivity and conformity chemical vapor deposition titanium film |
US5960315A (en) * | 1997-07-10 | 1999-09-28 | International Business Machines Corporation | Tapered via using sidewall spacer reflow |
JP3279234B2 (ja) * | 1997-10-27 | 2002-04-30 | キヤノン株式会社 | 半導体装置の製造方法 |
US6605531B1 (en) * | 1997-11-26 | 2003-08-12 | Applied Materials, Inc. | Hole-filling technique using CVD aluminum and PVD aluminum integration |
US6177348B1 (en) * | 1998-01-20 | 2001-01-23 | International Business Machines Corporation | Low temperature via fill using liquid phase transport |
US6121126A (en) * | 1998-02-25 | 2000-09-19 | Micron Technologies, Inc. | Methods and structures for metal interconnections in integrated circuits |
US6284316B1 (en) * | 1998-02-25 | 2001-09-04 | Micron Technology, Inc. | Chemical vapor deposition of titanium |
US6140236A (en) * | 1998-04-21 | 2000-10-31 | Kabushiki Kaisha Toshiba | High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring |
US6815303B2 (en) * | 1998-04-29 | 2004-11-09 | Micron Technology, Inc. | Bipolar transistors with low-resistance emitter contacts |
US5994219A (en) * | 1998-06-04 | 1999-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Add one process step to control the SI distribution of Alsicu to improved metal residue process window |
US6289496B1 (en) * | 1998-06-29 | 2001-09-11 | Xilinx, Inc. | Placement of input-output design objects into a programmable gate array supporting multiple voltage standards |
US6625795B1 (en) | 1998-06-29 | 2003-09-23 | Xilinx, Inc. | Method and apparatus for placement of input-output design objects into a programmable gate array |
US6124205A (en) | 1998-09-03 | 2000-09-26 | Micron Technology, Inc. | Contact/via force fill process |
US6949464B1 (en) | 1998-09-03 | 2005-09-27 | Micron Technology, Inc. | Contact/via force fill techniques |
US6417094B1 (en) * | 1998-12-31 | 2002-07-09 | Newport Fab, Llc | Dual-damascene interconnect structures and methods of fabricating same |
FR2795869B1 (fr) * | 1999-07-01 | 2005-05-20 | Ibm | Procedes ameliores de formation de la connexion enterree et de sa barriere quantique dans des condensateurs de cellules a tranchee profonde |
US6221767B1 (en) * | 1999-10-28 | 2001-04-24 | United Microelectronics Corp. | Method of fabricating a silicide landing pad |
US6245656B1 (en) | 1999-11-08 | 2001-06-12 | Vanguard International Semiconductor Corporation | Method for producing multi-level contacts |
US6413863B1 (en) | 2000-01-24 | 2002-07-02 | Taiwan Semiconductor Manufacturing Company | Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process |
US6194310B1 (en) * | 2000-06-01 | 2001-02-27 | Sharp Laboratories Of America, Inc. | Method of forming amorphous conducting diffusion barriers |
US6373135B1 (en) * | 2000-09-14 | 2002-04-16 | Infineon Technologies Ag | Semiconductor structure and method of fabrication |
US6468908B1 (en) | 2001-07-09 | 2002-10-22 | Taiwan Semiconductor Manufacturing Company | Al-Cu alloy sputtering method with post-metal quench |
US6531388B2 (en) * | 2001-07-26 | 2003-03-11 | Samsung Electronics Co., Ltd. | Method of forming an aluminum film for use in manufacturing a semiconductor device |
JP2005086118A (ja) * | 2003-09-11 | 2005-03-31 | Renesas Technology Corp | 半導体装置 |
CN100346454C (zh) * | 2004-04-22 | 2007-10-31 | 复旦大学 | 一种硅基器件的金属化接触层结构的制备方法 |
DE102004048219A1 (de) * | 2004-09-30 | 2006-04-06 | Basf Ag | Kontaktierung thermoelektrischer Materialien |
KR100784106B1 (ko) * | 2006-09-08 | 2007-12-10 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
KR100818711B1 (ko) * | 2006-12-07 | 2008-04-01 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
US8159035B2 (en) * | 2007-07-09 | 2012-04-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal gates of PMOS devices having high work functions |
US9548206B2 (en) | 2010-02-11 | 2017-01-17 | Cree, Inc. | Ohmic contact structure for group III nitride semiconductor device having improved surface morphology and well-defined edge features |
US9214352B2 (en) | 2010-02-11 | 2015-12-15 | Cree, Inc. | Ohmic contact to semiconductor device |
US8563372B2 (en) * | 2010-02-11 | 2013-10-22 | Cree, Inc. | Methods of forming contact structures including alternating metal and silicon layers and related devices |
KR101871865B1 (ko) | 2010-09-18 | 2018-08-02 | 페어차일드 세미컨덕터 코포레이션 | 멀티-다이 mems 패키지 |
KR101352827B1 (ko) | 2010-09-18 | 2014-01-17 | 페어차일드 세미컨덕터 코포레이션 | 단일 프루프 매스를 가진 미세기계화 3축 가속도계 |
US9278846B2 (en) | 2010-09-18 | 2016-03-08 | Fairchild Semiconductor Corporation | Micromachined monolithic 6-axis inertial sensor |
US8813564B2 (en) | 2010-09-18 | 2014-08-26 | Fairchild Semiconductor Corporation | MEMS multi-axis gyroscope with central suspension and gimbal structure |
DE112011103124T5 (de) | 2010-09-18 | 2013-12-19 | Fairchild Semiconductor Corporation | Biegelager zum Verringern von Quadratur für mitschwingende mikromechanische Vorrichtungen |
US9156673B2 (en) | 2010-09-18 | 2015-10-13 | Fairchild Semiconductor Corporation | Packaging to reduce stress on microelectromechanical systems |
EP2619536B1 (de) | 2010-09-20 | 2016-11-02 | Fairchild Semiconductor Corporation | Mikroelektromechanischer drucksensor mit einem bezugskondensator |
GB201102673D0 (en) * | 2011-02-16 | 2011-03-30 | Spp Process Technology Systems Uk Ltd | Methods of depositing aluminium layers |
US9670574B2 (en) | 2011-02-16 | 2017-06-06 | Spts Technologies Limited | Methods of depositing aluminium layers |
CN202405261U (zh) * | 2011-08-23 | 2012-08-29 | 广东中显科技有限公司 | 一种掩膜金属诱导晶化的多晶硅薄膜 |
US9488693B2 (en) | 2012-04-04 | 2016-11-08 | Fairchild Semiconductor Corporation | Self test of MEMS accelerometer with ASICS integrated capacitors |
EP2648334B1 (de) | 2012-04-05 | 2020-06-10 | Fairchild Semiconductor Corporation | Front-end-Ladungsverstärker einer MEMS-Vorrichtung |
EP2647952B1 (de) | 2012-04-05 | 2017-11-15 | Fairchild Semiconductor Corporation | Automatische Verstärkungsregelungsschleife einer MEMS-Vorrichtung für mechanischen Amplitudenantrieb |
EP2647955B8 (de) | 2012-04-05 | 2018-12-19 | Fairchild Semiconductor Corporation | MEMS-Vorrichtung mit Quadraturphasenverschiebungsauslöschung |
US9625272B2 (en) | 2012-04-12 | 2017-04-18 | Fairchild Semiconductor Corporation | MEMS quadrature cancellation and signal demodulation |
DE102013014881B4 (de) * | 2012-09-12 | 2023-05-04 | Fairchild Semiconductor Corporation | Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien |
TWI514628B (zh) * | 2013-10-24 | 2015-12-21 | Lextar Electronics Corp | 電極結構與具有電極結構的發光二極體結構 |
KR20150057148A (ko) * | 2013-11-18 | 2015-05-28 | 삼성전자주식회사 | 반도체 장치 |
CN104253088B (zh) * | 2014-04-23 | 2019-06-11 | 上海华虹宏力半导体制造有限公司 | 防止铝尖楔的成膜工艺方法 |
CN112301317B (zh) * | 2020-10-30 | 2021-05-18 | 连云港恒顺工业科技有限公司 | 爪式真空泵转子表面处理工艺 |
CN114973952A (zh) * | 2022-05-26 | 2022-08-30 | 华为技术有限公司 | 支撑组件及其制备方法、显示屏组件、电子设备 |
Family Cites Families (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US1157581A (en) * | 1915-02-12 | 1915-10-19 | August F Raldeano | Fortune-telling device. |
JPS52109370A (en) * | 1976-03-10 | 1977-09-13 | Nec Corp | Semiconductor device |
DE2649773A1 (de) * | 1976-10-29 | 1978-05-11 | Bosch Gmbh Robert | Halbleiteranordnung |
JPS56105660A (en) * | 1980-01-28 | 1981-08-22 | Nec Corp | Semiconductor device |
JPS56134757A (en) * | 1980-03-26 | 1981-10-21 | Nec Corp | Complementary type mos semiconductor device and its manufacture |
JPS592352A (ja) * | 1982-06-28 | 1984-01-07 | Toshiba Corp | 半導体装置の製造方法 |
US4520554A (en) * | 1983-02-10 | 1985-06-04 | Rca Corporation | Method of making a multi-level metallization structure for semiconductor device |
JPS59154040A (ja) * | 1983-02-22 | 1984-09-03 | Toshiba Corp | 半導体装置の製造方法 |
JPS605560A (ja) * | 1983-06-23 | 1985-01-12 | Fujitsu Ltd | 半導体装置 |
DE3326142A1 (de) * | 1983-07-20 | 1985-01-31 | Siemens AG, 1000 Berlin und 8000 München | Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminiumlegierung bestehenden aeusseren kontaktleiterbahnebene |
JPS6063926A (ja) * | 1983-08-31 | 1985-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS6068614A (ja) * | 1983-09-26 | 1985-04-19 | Fujitsu Ltd | 半導体装置の製造方法 |
FR2555365B1 (fr) * | 1983-11-22 | 1986-08-29 | Efcis | Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede |
US4720908A (en) * | 1984-07-11 | 1988-01-26 | Texas Instruments Incorporated | Process for making contacts and interconnects for holes having vertical sidewalls |
DE3663871D1 (en) * | 1985-04-11 | 1989-07-13 | Siemens Ag | Integrated semiconductor circuit having an aluminium or aluminium alloy contact conductor path and an intermediate tantalum silicide layer as a diffusion barrier |
JPS61280636A (ja) * | 1985-06-05 | 1986-12-11 | Nec Corp | 半導体装置の製造方法 |
US4796081A (en) * | 1986-05-02 | 1989-01-03 | Advanced Micro Devices, Inc. | Low resistance metal contact for silicon devices |
JPS6353949A (ja) * | 1986-08-25 | 1988-03-08 | Hitachi Ltd | 金属配線の形成方法 |
JPS6384024A (ja) * | 1986-09-26 | 1988-04-14 | Seiko Epson Corp | 半導体装置の製造方法 |
JPS6399546A (ja) * | 1986-10-16 | 1988-04-30 | Hitachi Ltd | 半導体装置の製造方法 |
JPS63162854A (ja) * | 1986-12-25 | 1988-07-06 | Fujitsu Ltd | 金属膜形成方法 |
US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
JPH0622235B2 (ja) * | 1987-05-21 | 1994-03-23 | 日本電気株式会社 | 半導体装置の製造方法 |
JPS6445163A (en) * | 1987-08-14 | 1989-02-17 | Seiko Epson Corp | Semiconductor device |
US4910580A (en) * | 1987-08-27 | 1990-03-20 | Siemens Aktiengesellschaft | Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy |
US4987562A (en) * | 1987-08-28 | 1991-01-22 | Fujitsu Limited | Semiconductor layer structure having an aluminum-silicon alloy layer |
JPH01175245A (ja) * | 1987-12-29 | 1989-07-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH01243452A (ja) * | 1988-03-25 | 1989-09-28 | Hitachi Ltd | 半導体集積回路装置 |
JP2695185B2 (ja) * | 1988-05-02 | 1997-12-24 | 株式会社日立製作所 | 半導体集積回路装置及びその製造方法 |
JPH0268926A (ja) * | 1988-09-02 | 1990-03-08 | Seiko Epson Corp | 半導体装置の製造方法 |
DE3830720A1 (de) * | 1988-09-09 | 1990-03-22 | Philips Nv | Verfahren zum herstellen von halbleiterbauelementen |
US5260604A (en) * | 1988-09-27 | 1993-11-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with improved immunity to contact and conductor defects |
JPH02159065A (ja) * | 1988-12-13 | 1990-06-19 | Matsushita Electric Ind Co Ltd | コンタクト電極の形成方法 |
JPH02181919A (ja) * | 1989-01-09 | 1990-07-16 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2578193B2 (ja) * | 1989-02-01 | 1997-02-05 | 沖電気工業株式会社 | 半導体素子の製造方法 |
US4997518A (en) * | 1989-03-31 | 1991-03-05 | Oki Electric Industry Co., Ltd. | Method for forming an electrode layer by a laser flow technique |
JPH0316130A (ja) * | 1989-03-31 | 1991-01-24 | Oki Electric Ind Co Ltd | レーザフロー技術を用いた電極配線の形成方法 |
US4992152A (en) * | 1989-04-20 | 1991-02-12 | Eastman Kodak Company | Reducing hillocking in aluminum layers formed on substrates |
JPH02310919A (ja) * | 1989-05-25 | 1990-12-26 | Yamaha Corp | 半導体装置における配線形成方法 |
US5019533A (en) * | 1989-05-26 | 1991-05-28 | The United States Of America As Represented By The Adminstrator Of The National Aeronautics And Space Administration | Thermal treatment of silicon integrated circuit chips to prevent and heal voids in aluminum metallization |
JPH0341717A (ja) * | 1989-07-07 | 1991-02-22 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH03114224A (ja) * | 1989-09-27 | 1991-05-15 | Seiko Instr Inc | 電極の形成方法 |
US4970176A (en) * | 1989-09-29 | 1990-11-13 | Motorola, Inc. | Multiple step metallization process |
JPH03155131A (ja) * | 1989-11-13 | 1991-07-03 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
US5108951A (en) * | 1990-11-05 | 1992-04-28 | Sgs-Thomson Microelectronics, Inc. | Method for forming a metal contact |
US4999160A (en) * | 1989-12-04 | 1991-03-12 | Micron Technology, Inc. | Aluminum alloy containing copper, silicon and titanium for VLSI devices |
DE4200809C2 (de) * | 1991-03-20 | 1996-12-12 | Samsung Electronics Co Ltd | Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement |
TW520072U (en) * | 1991-07-08 | 2003-02-01 | Samsung Electronics Co Ltd | A semiconductor device having a multi-layer metal contact |
EP0533254A3 (en) * | 1991-09-19 | 1993-06-23 | N.V. Philips' Gloeilampenfabrieken | Method of manufacturing a semiconductor device whereby a layer comprising aluminium is deposited on a surface for a semiconductor body |
US5561083A (en) * | 1994-12-29 | 1996-10-01 | Lucent Technologies Inc. | Method of making multilayered Al-alloy structure for metal conductors |
-
1992
- 1992-07-01 TW TW089202828U patent/TW520072U/zh not_active IP Right Cessation
- 1992-07-06 DE DE4222142A patent/DE4222142B4/de not_active Expired - Lifetime
- 1992-07-07 KR KR1019920012082A patent/KR960006340B1/ko not_active IP Right Cessation
- 1992-07-07 CN CN92105500A patent/CN1031436C/zh not_active Expired - Lifetime
- 1992-07-07 IT ITMI921651A patent/IT1255411B/it active IP Right Grant
- 1992-07-07 FR FR9208365A patent/FR2679069B1/fr not_active Expired - Lifetime
- 1992-07-08 JP JP4181359A patent/JP3006735B2/ja not_active Expired - Fee Related
- 1992-07-08 US US07/910,894 patent/US5355020A/en not_active Expired - Lifetime
- 1992-07-08 GB GB9214440A patent/GB2257564B/en not_active Expired - Lifetime
-
1996
- 1996-09-03 US US08/697,880 patent/US5843842A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
IT1255411B (it) | 1995-10-31 |
CN1068444A (zh) | 1993-01-27 |
US5355020A (en) | 1994-10-11 |
GB2257564A (en) | 1993-01-13 |
US5843842A (en) | 1998-12-01 |
ITMI921651A1 (it) | 1994-01-07 |
FR2679069A1 (fr) | 1993-01-15 |
DE4222142B4 (de) | 2006-08-03 |
GB2257564B (en) | 1995-06-28 |
CN1031436C (zh) | 1996-03-27 |
JPH05190549A (ja) | 1993-07-30 |
ITMI921651A0 (it) | 1992-07-07 |
JP3006735B2 (ja) | 2000-02-07 |
GB9214440D0 (en) | 1992-08-19 |
TW520072U (en) | 2003-02-01 |
KR960006340B1 (ko) | 1996-05-13 |
FR2679069B1 (fr) | 1994-02-11 |
KR930003257A (ko) | 1993-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4222142B4 (de) | Halbleiterbauelement mit einer Verdrahtungsschicht und Verfahren zu dessen Herstellung | |
DE4200809C2 (de) | Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement | |
DE4342047B4 (de) | Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung | |
DE69637333T2 (de) | Kupferlegierungen für Chipverbindungen und Herstellungsverfahren | |
DE69929496T2 (de) | Struktur für Kupferleitungsverbindungsleitung, die eine metallische Keimschicht umfasst | |
DE19521150B4 (de) | Verdrahtungsstruktur eines Halbleiterbaulementes und Verfahren zu ihrer Herstellung | |
DE3856021T2 (de) | Mehrschichtverbindung für integrierte Schaltungsstruktur mit zwei oder mehreren metallischen Leiterschichten und Verfahren zum Herstellen derselben | |
DE10196065B3 (de) | Verbindungsstruktur für eine integrierte Schaltung, Verfahren zur Herstellung der Verbindungsstruktur und integrierte Schaltung mit der Verbindungsstruktur | |
DE69836114T2 (de) | Kupferverdrahtung mit verbessertem Elektromigrationswiderstand und reduzierter Defektempfindlichkeit | |
DE102005057075B4 (de) | Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung | |
DE69837674T2 (de) | Doppeldamaszen-metallisierung | |
DE3851163T2 (de) | Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung. | |
DE3872803T2 (de) | Selbstjustierende metallisierung einer halbleiteranordnung und verfahren zur selektiven wolframabscheidung. | |
DE69937317T2 (de) | Al-Cu Dünnfilmsputterprozess mit hohem Durchsatz auf einem schmalen Kontakt-Via | |
DE4214391C2 (de) | Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung | |
DE69832226T2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit Aluminium-Kontakten oder -vias | |
EP0269095A2 (de) | Integrierte Halbleiterschaltung mit mindestens zwei aus Aluminium oder einer Aluminium-Verbindung bestehenden Metallisierungsebenen sowie Verfahren zu ihrer Herstellung | |
DE102005046975A1 (de) | Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht | |
DE10218155A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE10041565B4 (de) | Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE3783404T2 (de) | Leitende aktivierungsverbindungen fuer halbleiteranordnungen. | |
DE102005052001B4 (de) | Halbleiterbauelement mit einem Kontaktpfropfen auf Kupferbasis und ein Verfahren zur Herstellung desselben | |
DE102005034182A1 (de) | Halbleitervorrichtung und Herstellungsverfahren dafür | |
DE60133772T2 (de) | Selbstpassivierende lasersicherung aus kupfer | |
DE3122437A1 (de) | Verfahren zum herstellen eines mos-bauelements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8128 | New person/name/address of the agent |
Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR |
|
8364 | No opposition during term of opposition | ||
R071 | Expiry of right | ||
R071 | Expiry of right |