JPH01175245A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH01175245A JPH01175245A JP33221887A JP33221887A JPH01175245A JP H01175245 A JPH01175245 A JP H01175245A JP 33221887 A JP33221887 A JP 33221887A JP 33221887 A JP33221887 A JP 33221887A JP H01175245 A JPH01175245 A JP H01175245A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- contact window
- barrier metal
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 74
- 230000004888 barrier function Effects 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 16
- 238000000059 patterning Methods 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 238000001020 plasma etching Methods 0.000 abstract description 2
- 229910018125 Al-Si Inorganic materials 0.000 abstract 1
- 229910018520 Al—Si Inorganic materials 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000006104 solid solution Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003746 solid phase reaction Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000001226 reprecipitation Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置及びその製造方法、特に半導体装置における
バリアメタル層を介在せしめた配線接続部の構造及びそ
の形成方法に関し、 配線金属のエレクトロマイグレーションを防止してデバ
イスの信頼性を高め、且つ工程を簡略化することを目的
とし、 導電性基体上の絶縁膜に形成された該導電性基体面を表
出するコンタクト窓の底面及び側面のみにバリアメタル
層を有し、該コンタクト窓上に該バリアメタル層に接し
且つその全面を覆う配線材料層が配設された配線接続部
を有してなる構造の構成、及び、導電性基体上を覆う絶
縁膜に該導電性基体面を表出するコンタクト窓を形成す
る工程と、該コンタクト窓の内面を含む該絶縁膜上にバ
リアメタル層を形成する工程と、該コンタクト窓′内に
その開口面近傍までを埋めるレジスト層を形成する工程
と、該レジスト層をマスクにして表出するバリアメタル
層をエツチング除去する工程と、該レジスト層を除去し
た後、該コンタクト窓上に該コンタクト窓内面のバリア
メタル層に接し且つその全面を覆う導電体層配線を形成
する工程とを含む方法の構成を有する。
バリアメタル層を介在せしめた配線接続部の構造及びそ
の形成方法に関し、 配線金属のエレクトロマイグレーションを防止してデバ
イスの信頼性を高め、且つ工程を簡略化することを目的
とし、 導電性基体上の絶縁膜に形成された該導電性基体面を表
出するコンタクト窓の底面及び側面のみにバリアメタル
層を有し、該コンタクト窓上に該バリアメタル層に接し
且つその全面を覆う配線材料層が配設された配線接続部
を有してなる構造の構成、及び、導電性基体上を覆う絶
縁膜に該導電性基体面を表出するコンタクト窓を形成す
る工程と、該コンタクト窓の内面を含む該絶縁膜上にバ
リアメタル層を形成する工程と、該コンタクト窓′内に
その開口面近傍までを埋めるレジスト層を形成する工程
と、該レジスト層をマスクにして表出するバリアメタル
層をエツチング除去する工程と、該レジスト層を除去し
た後、該コンタクト窓上に該コンタクト窓内面のバリア
メタル層に接し且つその全面を覆う導電体層配線を形成
する工程とを含む方法の構成を有する。
半導体装置及びその製造方法、特に半導体装置における
バリアメタル層を介在せしめた配線撥続部の構造及びそ
の形成方法に関する。
バリアメタル層を介在せしめた配線撥続部の構造及びそ
の形成方法に関する。
ＬＳＩ等の高集積化される半導体ＩＣにおいては、ショ
ートチャネル効果を防止するためにソース・ドレイン領
域等の不純物拡散領域が極度に浅く形成されるようにな
ってきており、且つ素子面積の縮小によって配線コンタ
クト窓の大きさや配線幅も著しく微細化されてきている
。
ートチャネル効果を防止するためにソース・ドレイン領
域等の不純物拡散領域が極度に浅く形成されるようにな
ってきており、且つ素子面積の縮小によって配線コンタ
クト窓の大きさや配線幅も著しく微細化されてきている
。
かかる半導体ＩＣにおいては、シリコン（Ｓｔ）基体と
これに接する配線金属との固相反応によって生ずる上記
不純物拡散領域の接合破壊を防止するためにアルミニウ
ム（八ｌ）にＳｉを１〜３％程度混入させたＡｌ−５ｉ
配線が多く用いられる。しかしこのＡｌ−５ｉ配線は形
成後に熱処理が加わった際、不純物拡散領域との界面に
配線中に含まれるＳｉがＡ１を含んだ状態で固相エピタ
キシャル成長するという現象があり、前記のようにコン
タクト窓が微細化された際には析出した上記ＡＩを含ん
だ高抵抗のｐ型Ｓｉがコンタクト窓内に表出する不純物
拡散領域の全面上を覆って、特にｎ型拡散層に対しては
低コンタクト抵抗を有する良好な配線接続がなし得ない
という問題を生ずる。
これに接する配線金属との固相反応によって生ずる上記
不純物拡散領域の接合破壊を防止するためにアルミニウ
ム（八ｌ）にＳｉを１〜３％程度混入させたＡｌ−５ｉ
配線が多く用いられる。しかしこのＡｌ−５ｉ配線は形
成後に熱処理が加わった際、不純物拡散領域との界面に
配線中に含まれるＳｉがＡ１を含んだ状態で固相エピタ
キシャル成長するという現象があり、前記のようにコン
タクト窓が微細化された際には析出した上記ＡＩを含ん
だ高抵抗のｐ型Ｓｉがコンタクト窓内に表出する不純物
拡散領域の全面上を覆って、特にｎ型拡散層に対しては
低コンタクト抵抗を有する良好な配線接続がなし得ない
という問題を生ずる。
そこでこの問題を解決するために、金属配線と該金属配
線が接する半導体基体との界面に、配線金属と基体半導
体との固相反応を防止するバリアメタル層を介在せしめ
る構造が実用化されるようになった。
線が接する半導体基体との界面に、配線金属と基体半導
体との固相反応を防止するバリアメタル層を介在せしめ
る構造が実用化されるようになった。
従来のバリアメタル層を下部に有する金属配線例えばＡ
ｌ−５ｉ配線は下記のような工程により形成されていた
。
ｌ−５ｉ配線は下記のような工程により形成されていた
。
即ち第３図（ａｌに示すように不純物拡散領域５２の形
成されたＳｉ基板５１上に不純物ブロック用酸化膜５３
を介して燐珪酸ガラス（ＰＳＧ）等の下層絶縁膜５４を
形成し、該下層絶縁膜５４及び不純物ブロック用酸化膜
５３を貫通するコンタクト窓５５を形成し、例えば該下
層絶縁膜５４をリフローして上記コンタクト窓５５の側
面をなだらかにした後、該コンタクト窓５５の内面を含
む下層絶縁膜５４上にバリアメタル１’１）５６を形成
し、次いでバリアメタル層１５６上にへｌ−５ｉ層１５
７を形成する。
成されたＳｉ基板５１上に不純物ブロック用酸化膜５３
を介して燐珪酸ガラス（ＰＳＧ）等の下層絶縁膜５４を
形成し、該下層絶縁膜５４及び不純物ブロック用酸化膜
５３を貫通するコンタクト窓５５を形成し、例えば該下
層絶縁膜５４をリフローして上記コンタクト窓５５の側
面をなだらかにした後、該コンタクト窓５５の内面を含
む下層絶縁膜５４上にバリアメタル１’１）５６を形成
し、次いでバリアメタル層１５６上にへｌ−５ｉ層１５
７を形成する。
そしてフォトリソグラフィにより第３図（ｂ）に示すよ
うに、レジストパターン５８ａ 、 ５８ｂ等をマスク
にしＡｌ−３ｔ ［１５７及びバリアメタル層１５６を
パターニングして、自己整合するバリアメタル層５６ａ
、 ５６ｂをそれぞれ下部に有するＡｌ−３ｉ配線５
７ａ 、５７ｂ等を形成する方法である。
うに、レジストパターン５８ａ 、 ５８ｂ等をマスク
にしＡｌ−３ｔ ［１５７及びバリアメタル層１５６を
パターニングして、自己整合するバリアメタル層５６ａ
、 ５６ｂをそれぞれ下部に有するＡｌ−３ｉ配線５
７ａ 、５７ｂ等を形成する方法である。
従ってバリアメタル層を具備した従来の配線は第２図（
Ｃ）に示すように、金属配線即ちＡｌ−５ｔ配線５７ａ
、５７ｂ等の下部全域にバリアメタル層５６ａ、５６ｂ
等が配設された構造を有していた。
Ｃ）に示すように、金属配線即ちＡｌ−５ｔ配線５７ａ
、５７ｂ等の下部全域にバリアメタル層５６ａ、５６ｂ
等が配設された構造を有していた。
そのため、従来の構造には次のような問題が生じていた
。
。
ｉ）バリア性を充分に確保するためにはバリアメタル層
の厚さが１０００〜１５００人程度必要になるので、配
線の高さが５０００人程度に制限される場合バリアメタ
ル層の厚さが配線材料層即ちＡｌ−５ｔ層の２５〜４０
％にも達するため、Ａｌ−５ｔ層の断面積の減少により
電流密度の許容限界を越えることによってへ１−３ｉＪ
Ｗ内にエレクトロマイグレーション現象による断線が発
生し易くなり、デバイスの信頼性が低下する。
の厚さが１０００〜１５００人程度必要になるので、配
線の高さが５０００人程度に制限される場合バリアメタ
ル層の厚さが配線材料層即ちＡｌ−５ｔ層の２５〜４０
％にも達するため、Ａｌ−５ｔ層の断面積の減少により
電流密度の許容限界を越えることによってへ１−３ｉＪ
Ｗ内にエレクトロマイグレーション現象による断線が発
生し易くなり、デバイスの信頼性が低下する。
ｉｉ）シリサイドをバリアメタルとして用いた際には、
シリサイド中のＳｉの配線金属中への固溶・再析出が生
じて、部分的にＡｌ−５ｔ層の実効断面積が極端に減少
し、エレクトロマイグレーションによる断線等を生じデ
バイスの信頼性が低下する。
シリサイド中のＳｉの配線金属中への固溶・再析出が生
じて、部分的にＡｌ−５ｔ層の実効断面積が極端に減少
し、エレクトロマイグレーションによる断線等を生じデ
バイスの信頼性が低下する。
ｉｉｉ ）バリアメタルに例えばチタン・タングステン
（ＴｉＷ）等の配線金属であるＡｌ−５ｉ と同時にエ
ツチング出来ない材料を使用した場合、エツチングを２
度に分けて行う必要があり工程が煩雑化する。
（ＴｉＷ）等の配線金属であるＡｌ−５ｉ と同時にエ
ツチング出来ない材料を使用した場合、エツチングを２
度に分けて行う必要があり工程が煩雑化する。
ｉｖ）パターニングに際してバリアメタル層の端部にア
ンダーカット部を生じ、この部分の被覆絶縁膜に空洞部
を生じてデバイスの信頼性を低下させることがある。
ンダーカット部を生じ、この部分の被覆絶縁膜に空洞部
を生じてデバイスの信頼性を低下させることがある。
そこで本発明は、配線金属のエレクトロマイグレーショ
ンを防止してデバイスの信頼性を高め、且つ工程を簡略
化して製造原価の低減が図れる配線構造及びその形成方
法を提供することを目的とする。
ンを防止してデバイスの信頼性を高め、且つ工程を簡略
化して製造原価の低減が図れる配線構造及びその形成方
法を提供することを目的とする。
上記問題点は、導電性基体上の絶縁膜に形成された該導
電性基体面を表出するコンタクト窓の底面及び側面のみ
にバリアメタル層を有し、該コンタクト窓上に該バリア
メタル層に接し且つその全面を覆う配線材料層が配設さ
れた配線接続部を有してなる本発明による半導体装置、
及び導電性基体上を覆う絶縁膜に該導電性基体面を表出
するコンタク１窓を形成する工程と、該コンタクト窓の
内面を含む該絶縁膜上にバリアメタル層を形成する工程
と、該コンタクト窓内にその開口面近傍までを埋めるレ
ジスト層を形成する工程と、該レジス１−層をマスクに
して表出するバリアメタル層をエツチング除去する工程
と、該レジスト層を除去した後、該コンタクト窓上に該
コンタクト窓内面のバリアメタル層に接し且つその全面
を覆う導電体層配線を形成する工程とを含む本発明によ
る半導体装置の製造方法によって解決される。
電性基体面を表出するコンタクト窓の底面及び側面のみ
にバリアメタル層を有し、該コンタクト窓上に該バリア
メタル層に接し且つその全面を覆う配線材料層が配設さ
れた配線接続部を有してなる本発明による半導体装置、
及び導電性基体上を覆う絶縁膜に該導電性基体面を表出
するコンタク１窓を形成する工程と、該コンタクト窓の
内面を含む該絶縁膜上にバリアメタル層を形成する工程
と、該コンタクト窓内にその開口面近傍までを埋めるレ
ジスト層を形成する工程と、該レジス１−層をマスクに
して表出するバリアメタル層をエツチング除去する工程
と、該レジスト層を除去した後、該コンタクト窓上に該
コンタクト窓内面のバリアメタル層に接し且つその全面
を覆う導電体層配線を形成する工程とを含む本発明によ
る半導体装置の製造方法によって解決される。
即ち本発明は、第１図に示す原理図のように、配線金属
層１０１と半吉体基体２との固相反応を阻止するための
バリアメタル層３を自己整合手段によって絶縁膜４に形
成された配線コンタクト窓５・の内面のみに形成し、位
置合わせ余裕寸法Ｌ１、Ｌ２をを含んだ充分に広い幅匈
を有する金属配線１を上記コレタクト窓５上を含む該絶
縁膜４上に形成する。
層１０１と半吉体基体２との固相反応を阻止するための
バリアメタル層３を自己整合手段によって絶縁膜４に形
成された配線コンタクト窓５・の内面のみに形成し、位
置合わせ余裕寸法Ｌ１、Ｌ２をを含んだ充分に広い幅匈
を有する金属配線１を上記コレタクト窓５上を含む該絶
縁膜４上に形成する。
従って、該配線全体の中に占めるバリアメタル層の体積
の比率は従来に比べ大幅に低下するので、バリアメタル
にシリサイドを用いた際のシリサイドから配線内へのＳ
ｉの固溶量は極度に減少し、配線内へのＳｉの析出はな
くなり、エレクトロマイグレーションによる断線が防止
される。
の比率は従来に比べ大幅に低下するので、バリアメタル
にシリサイドを用いた際のシリサイドから配線内へのＳ
ｉの固溶量は極度に減少し、配線内へのＳｉの析出はな
くなり、エレクトロマイグレーションによる断線が防止
される。
またコンタクト窓５の内面のみにバリアメタル層３が配
設され、該配線の他の領域に延在する部分（ｌｂ）は全
体が配線材料層のみによって構成されるので、バリアメ
タルの厚さに相当する分、配線金属層の厚さを減らす必
要がなく、そのため許容電流密度が増大してエレクトロ
ンマイグレーションが防止される。
設され、該配線の他の領域に延在する部分（ｌｂ）は全
体が配線材料層のみによって構成されるので、バリアメ
タルの厚さに相当する分、配線金属層の厚さを減らす必
要がなく、そのため許容電流密度が増大してエレクトロ
ンマイグレーションが防止される。
更にまた、上記余裕寸法により配線金属層１０１のパタ
ーニングに際してバリアメタル層３が配線金属層１０１
の外に露出することがないので、配線パターニングに際
してのエツチングは１度で済み工程が簡略化されると同
時に、バリアメタルのアンダーカットがなくなって、こ
れに起因する被覆絶縁膜の信頼性低下も防止される。
ーニングに際してバリアメタル層３が配線金属層１０１
の外に露出することがないので、配線パターニングに際
してのエツチングは１度で済み工程が簡略化されると同
時に、バリアメタルのアンダーカットがなくなって、こ
れに起因する被覆絶縁膜の信頼性低下も防止される。
以下本発明に係る半導体装置及びその製造方法を、一実
施例について、第２図（ａｌ〜（ｆ）に示す製造工程断
面図を参照して具体的に説明する。
施例について、第２図（ａｌ〜（ｆ）に示す製造工程断
面図を参照して具体的に説明する。
本発明に係るＭＯ３型半導体装置は、第２図（ｆ）に示
すように、例えば２０００人程度０浅いｎ゛型トドレイ
ン領域１２面表出する配線コンタクト窓１６の内面（底
面及び側面）のみに、該コンタク１窓１６に自己整合す
るバリアメタル層例えば厚さ２０００〜３０００人程度
のチタン・タングステン（ＴｉＷ）層１７がｉｆｆ沢的
に配設され、該コンタクト窓１６にに位置合わせ余裕に
よって広い面積に形成され該コンタクト窓１６内のＴｉ
Ｗ層１７を完全に覆・）例えばＡｌ−３ｉ配線１９ａ、
及び同−Ａｌ−５ｉ層からなりフィールド領埴土に延在
するＡｌ−５ｉ配線１９ｂを有してなってい。
すように、例えば２０００人程度０浅いｎ゛型トドレイ
ン領域１２面表出する配線コンタクト窓１６の内面（底
面及び側面）のみに、該コンタク１窓１６に自己整合す
るバリアメタル層例えば厚さ２０００〜３０００人程度
のチタン・タングステン（ＴｉＷ）層１７がｉｆｆ沢的
に配設され、該コンタクト窓１６にに位置合わせ余裕に
よって広い面積に形成され該コンタクト窓１６内のＴｉ
Ｗ層１７を完全に覆・）例えばＡｌ−３ｉ配線１９ａ、
及び同−Ａｌ−５ｉ層からなりフィールド領埴土に延在
するＡｌ−５ｉ配線１９ｂを有してなってい。
る。
このように本発明の構造においては、コンタクト窓の内
面にのみしかバリアメタル層が配設されないので、前記
作用の項に示したような種々の効果を生ずる。
面にのみしかバリアメタル層が配設されないので、前記
作用の項に示したような種々の効果を生ずる。
なお図において、６はｐ−型Ｓｔ基板、７はフィールド
酸化膜、８はｐ型チャネルストッパ、９は素子形成領域
、１０はゲート酸化膜、１）とポリＳｉゲート電極、１
２はｎ゛型ドレイン領域、１３はｎ゛型ソース領域、１
４は不純物ブロック用酸化膜、１５は下層絶縁膜を示す
。
酸化膜、８はｐ型チャネルストッパ、９は素子形成領域
、１０はゲート酸化膜、１）とポリＳｉゲート電極、１
２はｎ゛型ドレイン領域、１３はｎ゛型ソース領域、１
４は不純物ブロック用酸化膜、１５は下層絶縁膜を示す
。
次ぎに上記本発明に係る半導体装置を製造する方法を、
図を参照して説明する。
図を参照して説明する。
第２図（ａｌ参照
本発明の方法により、例えばＭＯ３型半導体装置の浅い
接合を有するドレイン領域等に接続するＡｌ−５ｔ配線
を形成するに際しては、従来通りの方法により、例えば
ｐ−型Ｓｉ基！７２６が通常通り選択酸化によるフィー
ルド酸化膜７及びその下部のｐ型チャネルスＩ・ツバ８
によって分離表出された素子形成領域９を有し、該素子
形成領域９上にゲート酸化膜１０を介してポリＳｉゲー
ト電極１）が形成され、該素子形成領域面９に例えば２
０００人程度０浅いｎ°型ドレイン領域１２及びｎ゛型
ソース領域１３が形成され、そのＳｉ表出面に不純物ブ
ロック用酸化膜１４を形成し、該基板上に厚さ１８部程
度のｐｓｃよりなる下層絶縁膜１５を形成し、通常のり
ソグラフィ手段により該下層絶縁膜１５にドレイン領域
１２を表出する配線コンタクト窓１Ｇを形成し、該下層
絶縁膜１５のリフロー処理を行って配線コンタクト窓１
６の側面をなだらかに形成してなる被加工基板をＰ、備
する。
接合を有するドレイン領域等に接続するＡｌ−５ｔ配線
を形成するに際しては、従来通りの方法により、例えば
ｐ−型Ｓｉ基！７２６が通常通り選択酸化によるフィー
ルド酸化膜７及びその下部のｐ型チャネルスＩ・ツバ８
によって分離表出された素子形成領域９を有し、該素子
形成領域９上にゲート酸化膜１０を介してポリＳｉゲー
ト電極１）が形成され、該素子形成領域面９に例えば２
０００人程度０浅いｎ°型ドレイン領域１２及びｎ゛型
ソース領域１３が形成され、そのＳｉ表出面に不純物ブ
ロック用酸化膜１４を形成し、該基板上に厚さ１８部程
度のｐｓｃよりなる下層絶縁膜１５を形成し、通常のり
ソグラフィ手段により該下層絶縁膜１５にドレイン領域
１２を表出する配線コンタクト窓１Ｇを形成し、該下層
絶縁膜１５のリフロー処理を行って配線コンタクト窓１
６の側面をなだらかに形成してなる被加工基板をＰ、備
する。
第２図（ｂ）参照
そして先ず上記被加工基板上にバリアメタル層として通
常のスパッタ法により厚さ２０００〜３０００人程度の
ＴｉＷ層１７を形成する。
常のスパッタ法により厚さ２０００〜３０００人程度の
ＴｉＷ層１７を形成する。
第２図（Ｃ）参照
茨いてこの基板上に所定の厚さのポジレジスト層１８を
形成し、コンタクト窓１６内のレジスＩ・層を殆ど感光
せしめない程度の深さに達する露光量で・紫外線（ＵＶ
）露光を行う。なおコンタクト窓１６部以外で露光不足
になりそうな凹部内のレジストに対しては、コンタクト
窓部を覆って再度露光を行って完全に感光させる。１８
ａは未感光レジスト層を示す。
形成し、コンタクト窓１６内のレジスＩ・層を殆ど感光
せしめない程度の深さに達する露光量で・紫外線（ＵＶ
）露光を行う。なおコンタクト窓１６部以外で露光不足
になりそうな凹部内のレジストに対しては、コンタクト
窓部を覆って再度露光を行って完全に感光させる。１８
ａは未感光レジスト層を示す。
第２図（ｄｌ参照
次いで所定の現像を行って配線コンタクト窓１６内を埋
める未感光のレジスト層１８ａを残し他領域の感光され
たレジスｌ−層１８を選択的に溶解除去する。
める未感光のレジスト層１８ａを残し他領域の感光され
たレジスｌ−層１８を選択的に溶解除去する。
第２図（ｅ）参照
次いで、コンタクト窓１６部を埋めるレジスト層１８ａ
をマスクにして表出するＴｉＷＪ１）７を例えばＣＦ、
、ｓＦ＋、 、ＮＦ３等のガスを用いるプラズマエツ
チング処理により除去する。
をマスクにして表出するＴｉＷＪ１）７を例えばＣＦ、
、ｓＦ＋、 、ＮＦ３等のガスを用いるプラズマエツ
チング処理により除去する。
ここで配線コンタクト窓１６の内面のみに、該コンタク
ト窓１６に自己整合するバリアメタル層即ちＴｉＵ層■
７が残留形成される。
ト窓１６に自己整合するバリアメタル層即ちＴｉＵ層■
７が残留形成される。
第２図（「）参照
次いで、コンタクＩ・窓１６部を埋めるレジスト層１８
ａを溶解除去した後、該基板上に配線材料として厚さ５
０００〜６０００人程度のＡｌ−５ｉ層を形成し、通常
のりソグラフィ手段によりパターニングを行い、ト記Ｔ
ｉＷ層１７を内面のみに有する配線コンタクト窓１６上
を覆うＡｌ−３ｉ配ｖＡ１９ａ及びフィールド上に延在
するＡｌ−５ｉ配線１９ｂを形成する。
ａを溶解除去した後、該基板上に配線材料として厚さ５
０００〜６０００人程度のＡｌ−５ｉ層を形成し、通常
のりソグラフィ手段によりパターニングを行い、ト記Ｔ
ｉＷ層１７を内面のみに有する配線コンタクト窓１６上
を覆うＡｌ−３ｉ配ｖＡ１９ａ及びフィールド上に延在
するＡｌ−５ｉ配線１９ｂを形成する。
そして以後図示しないが、眉間絶縁膜の形成、上層配線
の形成、被覆絶縁膜の形成等がなされ本発明を適用した
半導体装置が完成する。
の形成、被覆絶縁膜の形成等がなされ本発明を適用した
半導体装置が完成する。
なお、バリアメタルとしては、上記ＴｉＷ以外にチタン
と窒化チタンの２重層（Ｔｉ／ＴｉＮ）、不純物をドー
プしたポリＳｉ、モリブデンシリサイド（ＭｏＳｉｚ）
、タングステンシリサイド（ＷＳｉ Ｚ）等も用いられ
？）。
と窒化チタンの２重層（Ｔｉ／ＴｉＮ）、不純物をドー
プしたポリＳｉ、モリブデンシリサイド（ＭｏＳｉｚ）
、タングステンシリサイド（ＷＳｉ Ｚ）等も用いられ
？）。
以上説明のように本発明によれば、アルミニウム等の配
線金属と半導体基体面との同相反応を防止するために金
属配線とこれに接する半導体装置との間にバリアメタル
層が配設される構造の半導体装置において、バリアメタ
ルからのシリコンの固溶・析出あるいはバリアメタル層
の厚さに相当する配線金属層の厚さの減少等はなくなっ
てエレクトロマイグレーシヲンによる該金属配線の断線
は防止される。
線金属と半導体基体面との同相反応を防止するために金
属配線とこれに接する半導体装置との間にバリアメタル
層が配設される構造の半導体装置において、バリアメタ
ルからのシリコンの固溶・析出あるいはバリアメタル層
の厚さに相当する配線金属層の厚さの減少等はなくなっ
てエレクトロマイグレーシヲンによる該金属配線の断線
は防止される。
また配線金属層のパターニングに際してバリアメタル層
は表出することがないので、エツチングが容易になって
工程が簡略化され、且つバリアメタル層のアンダーカッ
トによる被覆絶縁膜の品質低下も防止される。
は表出することがないので、エツチングが容易になって
工程が簡略化され、且つバリアメタル層のアンダーカッ
トによる被覆絶縁膜の品質低下も防止される。
以上により本発明はＬＳＩ等の半導体装置の信頼性の向
上、製造原価の低減に有効である。
上、製造原価の低減に有効である。
第１図は本発明の原理図、
第２図（ａ）〜（ｆ）は本発明の一実施例の製造工程断
面図・ 第３図（ａｌ〜（Ｃ）は従来の製造方法の工程断面図で
ある。 図において、 １は金属配線、 ２は半導体基体、 ３はバリアメタル層、 ４は絶縁膜、 ５は配線コンタクト窓、 ６はｐ−型Ｓｉ基板、 ７はフィールド酸化膜、 ８はｐ型チャネルストッパ、 ９は素子形成領域、 １０はゲート酸化膜、 １）とポリＳｉゲート電極、 １２はｎ゛型トドレイン領域 １３はｎ゛型ソース顯域、 １４は不純物ブロック用酸化膜、 １５は下層絶縁膜、 １６は配線コンタク１−窓、 １７はＴ１層、 １８及び１８ａはボジレジス（・層、 １９ａ及び１９ｂはＡｌ−３ｉ ｔ’ｌｔ！線を示す。
面図・ 第３図（ａｌ〜（Ｃ）は従来の製造方法の工程断面図で
ある。 図において、 １は金属配線、 ２は半導体基体、 ３はバリアメタル層、 ４は絶縁膜、 ５は配線コンタクト窓、 ６はｐ−型Ｓｉ基板、 ７はフィールド酸化膜、 ８はｐ型チャネルストッパ、 ９は素子形成領域、 １０はゲート酸化膜、 １）とポリＳｉゲート電極、 １２はｎ゛型トドレイン領域 １３はｎ゛型ソース顯域、 １４は不純物ブロック用酸化膜、 １５は下層絶縁膜、 １６は配線コンタク１−窓、 １７はＴ１層、 １８及び１８ａはボジレジス（・層、 １９ａ及び１９ｂはＡｌ−３ｉ ｔ’ｌｔ！線を示す。
Claims (2)
- （１）導電性基体上の絶縁膜に形成された該導電性基体
面を表出するコンタクト窓の底面及び側面のみにバリア
メタル層を有し、 該コンタクト窓上に該バリアメタル層に接し且つその全
面を覆う配線材料層が配設された配線接続部を有してな
ることを特徴とする半導体装置。 - （２）導電性基体上を覆う絶縁膜に該導電性基体面を表
出するコンタクト窓を形成する工程と、 該コンタクト窓の内面を含む該絶縁膜上にバリアメタル
層を形成する工程と、 該コンタクト窓内にその開口面近傍までを埋めるレジス
ト層を形成する工程と、 該レジスト層をマスクにして表出するバリアメタル層を
エッチング除去する工程と、 該レジスト層を除去した後、該コンタクト窓上に該コン
タクト窓内面のバリアメタル層に接し且つその全面を覆
う導電体層配線を形成する工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33221887A JPH01175245A (ja) | 1987-12-29 | 1987-12-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33221887A JPH01175245A (ja) | 1987-12-29 | 1987-12-29 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01175245A true JPH01175245A (ja) | 1989-07-11 |
Family
ID=18252492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33221887A Pending JPH01175245A (ja) | 1987-12-29 | 1987-12-29 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01175245A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05190549A (ja) * | 1991-07-08 | 1993-07-30 | Samsung Electron Co Ltd | 半導体装置およびその製造方法 |
| JPH06224149A (ja) * | 1992-12-19 | 1994-08-12 | Gold Star Electron Co Ltd | 半導体装置における金属配線用コンタクトホールの形成方法 |
| KR100851492B1 (ko) * | 2002-06-29 | 2008-08-08 | 매그나칩 반도체 유한회사 | 파워 소자 형성 방법 |
| US7561555B2 (en) | 2000-12-06 | 2009-07-14 | Qualcomm Incorporated | Method and apparatus for handoff of a wireless packet data services connection |
-
1987
- 1987-12-29 JP JP33221887A patent/JPH01175245A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05190549A (ja) * | 1991-07-08 | 1993-07-30 | Samsung Electron Co Ltd | 半導体装置およびその製造方法 |
| JPH06224149A (ja) * | 1992-12-19 | 1994-08-12 | Gold Star Electron Co Ltd | 半導体装置における金属配線用コンタクトホールの形成方法 |
| US7561555B2 (en) | 2000-12-06 | 2009-07-14 | Qualcomm Incorporated | Method and apparatus for handoff of a wireless packet data services connection |
| US7860061B2 (en) | 2000-12-06 | 2010-12-28 | Qualcomm Incorporated | Method and apparatus for handoff of a wireless packet data services connection |
| KR100851492B1 (ko) * | 2002-06-29 | 2008-08-08 | 매그나칩 반도체 유한회사 | 파워 소자 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
| US5541434A (en) | Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device | |
| US6025265A (en) | Method of forming a landing pad structure in an integrated circuit | |
| EP0718879B1 (en) | Method of forming a landing pad structure in an integrated circuit | |
| US5793111A (en) | Barrier and landing pad structure in an integrated circuit | |
| US6279585B1 (en) | Etching method and method for manufacturing semiconductor device using the same | |
| JPH0738442B2 (ja) | 半導体装置の製法 | |
| KR100263905B1 (ko) | 식각 장벽막 패턴을 이용한 콘택홀의 제조방법 | |
| JPH01175245A (ja) | 半導体装置及びその製造方法 | |
| US5773344A (en) | Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing same | |
| US5945738A (en) | Dual landing pad structure in an integrated circuit | |
| JPH07106567A (ja) | 半導体装置及びその製造方法 | |
| JPH07161762A (ja) | 半導体デバイス | |
| US5136361A (en) | Stratified interconnect structure for integrated circuits | |
| JP4156044B2 (ja) | 集積回路におけるランディングパッド構成体の製造方法 | |
| JP3517523B2 (ja) | 半導体装置及びその製造方法 | |
| KR100526573B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH056345B2 (ja) | ||
| JPH04113655A (ja) | 半導体装置およびその製造方法 | |
| JP2753849B2 (ja) | 半導体装置 | |
| KR100191770B1 (ko) | 반도체소자 및 그 제조방법 | |
| JP3018410B2 (ja) | 半導体集積回路装置 | |
| JPS59181647A (ja) | 半導体装置の製造方法 | |
| JPH02250321A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01214168A (ja) | 半導体装置及びその製造方法 |