DE19521150B4 - Verdrahtungsstruktur eines Halbleiterbaulementes und Verfahren zu ihrer Herstellung - Google Patents

Verdrahtungsstruktur eines Halbleiterbaulementes und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE19521150B4
DE19521150B4 DE19521150A DE19521150A DE19521150B4 DE 19521150 B4 DE19521150 B4 DE 19521150B4 DE 19521150 A DE19521150 A DE 19521150A DE 19521150 A DE19521150 A DE 19521150A DE 19521150 B4 DE19521150 B4 DE 19521150B4
Authority
DE
Germany
Prior art keywords
diffusion barrier
barrier film
metal layer
opening
further characterized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19521150A
Other languages
English (en)
Other versions
DE19521150A1 (de
Inventor
Sang-In Lee
Sun-Ho Ha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE19521150A1 publication Critical patent/DE19521150A1/de
Application granted granted Critical
Publication of DE19521150B4 publication Critical patent/DE19521150B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verdrahtungsstruktur eines Halbleiterbauelementes, mit
– einem Halbleitersubstrat (31),
– einer auf dem Halbleitersubstrat gebildeten Isolationsschicht (35), die eine darin gebildete Öffnung aufweist,
– einem Diffusionsbarrierenfilm (37) und
– einer Metallschicht (41) oder einem zweiten Diffusionsbarrierenfilm (42) auf dem Diffusionsbarrierenfilm,
dadurch gekennzeichnet, daß
– der Diffusionsbarrierenfilm (37) an den Seitenwänden der Öffnung eine mittels erodierendem Plasmabestrahlungsätzen geglättete Oberfläche aufweist, auf der die Metallschicht (41) oder der zweite Diffusionsbarrierenfilm (42) gebildet ist.

Description

  • Die Erfindung bezieht sich auf eine Verdrahtungsstruktur eines Halbleiterbauelementes nach dem Oberbegriff des Anspruchs 1 sowie auf ein Verfahren zu ihrer Herstellung.
  • Allgemein gesprochen ist die Verdrahtung der kritischste Teil im Herstellungsprozeß eines Halbleiterbauelementes, da die Betriebsgeschwindigkeit, die Ausbeute und die Zuverlässigkeit des Bauelementes sämtlich durch das Verdrahtungsverfahren bestimmt sind. Die Stufenbedeckung eines Metalls ist in einem herkömmlichen Halbleiterbauelement mit geringer Integrationsdichte keine bedeutsame Schwierigkeit. In jüngerer Zeit haben jedoch höhere Integrationsgrade zu extrem kleinen Kontaktlöchern (mit Durchmessern von einem halben Mikrometer oder weniger) und sehr dünnen Störstelleninjektionsbereichen in dem Halbleitersubstrat geführt. Bei Verwendung herkömmlicher Aluminiumverdrahtungsmethoden ist es schwierig, ein Kontaktloch kleiner als 1 μm zu füllen, da sich ein Hohlraum im Kontaktloch bilden kann, der die Zuverlässigkeit der Metallverdrahtungsschicht herabsetzt.
  • Eine Metallverdrahtungsschicht wird unter Verwendung von reinem Aluminium auf einem Siliciumsubstrat in einem frühen Sta dium der Herstellung eines Halbleiterbauelementes gebildet. Wenn die Temperatur in einer nachfolgenden Sinterstufe ansteigt, absorbiert dann die gebildete Aluminiumschicht Siliciumatome aus dem Substrat, was zu einer Sperrschicht-(Al)-Kurzschlußbildung führt. Daher fand Al-1% Si (mit Silicium übersättigtes Aluminium) breite Verwendung als Material für die Metallverdrahtungsschicht. Wenn die Verdrahtung eines Halbleiterbauelementes jedoch unter Verwendung von Al-1% Si hergestellt wird, wird dem Aluminiumfilm während einer Wärmebehandlung bei einer Temperatur über 450°C Silicium entzogen, wodurch sich eine Siliciumablagerung bildet. Außerdem entsteht in einem Kontaktloch ein Si-Knöllchen aufgrund des epitaxialen Festphasenwachstums von Siliciumatomen, wodurch sich der Verdrahtungs- und der Kontaktwiderstand erhöhen.
  • Um die obige Al-Kurzschlußbildung, die Erzeugung der Siliciumablagerung und das Si-Knöllchen aufgrund einer Wechselwirkung zwischen einer Metallverdrahtungsschicht und einem Siliciumsubstrat zu verhindern, wird ein Diffusionsbarrierenfilm zwischen der Verdrahtungsschicht und dem Siliciumsubstrat oder zwischen der Verdrahtungsschicht und einer Isolationsschicht angeordnet. Beispielsweise ist in der Patentschrift US 4.897.709 A von Yokoyama et al. ein Verfahren zur Erzeugung eines Film aus Titannitrid (TiN) als Diffusionsbarrierenfilm auf einer inneren Wand eines Kontaktlochs offenbart. Außerdem ist in der Offenlegungsschrift JP 61-183942 eine Technik offenbart, bei der als Diffusionsbarrierenschicht ein Doppelfilm bestehend aus einem Film aus einem hochschmelzenden Metall (Ti) und einem TiN-Film gebildet und wärmebehandelt wird, wobei eine Schicht aus Titan (Ti) mit einem Halbleitersubstrat wechselwirkt, so daß sich am Boden eines an das Halbleitersubstrat angrenzenden Kontaktlochs eine hochschmelzende Metallsilicidschicht bildet, die aus thermisch stabilen Komponenten besteht, um dadurch einen Barriereneffekt zu verstärken. Im allgemeinen wird ein solcher Diffusionsbarrierenfilm in einer Stickstoffatmosphäre getempert. Wenn der Diffusionsbarrierenfilm nicht getempert wird, tritt beim Sputtern von Aluminium oder einer Aluminiumlegierung bei einer Temperatur oberhalb von 450°C oder bei der Durchführung eines Sintervorgangs eine Sperrschicht-Kurzschlußbildung auf, was unerwünscht ist. Außerdem wird auch ein TiN- oder ein TiW-Film für den Diffusionsbarrierenfilm verwendet. In dem TiN- oder TiW-Film existiert ein mikrostruktureller Defekt, der die Diffusion von Aluminium oder Silicium an einer Korngrenze nicht vollständig unterbinden kann.
  • Das weiteren wurde ein Verfahren zur Blockierung eines Diffusionspfades an einer Korngrenze durch Verwenden einer Sauerstoffpolsterungsmethode vorgeschlagen (siehe J. B. Stimmel und B. N. Mehrotra, „Effects of Oxygen an Reactively Sputtered TiN Films", Tungsten and Other Refractory Metals for VLSI Application III, 1988, Seiten 375–382). Wenn TiN abgeschieden und der umgebenden Atmosphäre ausgesetzt wird, mischt sich das freiliegende TiN mit einer geringen Menge Sauerstoff aus der Atmosphäre, wodurch sich ein Diffusionsbarriereneffekt erhöht. Dies wird als Polsterungseffekt bezeichnet. Genauer geben Stimmel und Mehrotra an, daß Sauerstoff in Oxidform an einer Oberfläche des Barrierenmetalls sowie an einer Korngrenze vorliegt, was den Polsterungseffekt erklärt.
  • Jedoch kann sich der Kontaktwiderstand erhöhen, wenn eine durch Abscheiden von Ti oder TiN gebildete Barrierenschicht der Atmosphäre ausgesetzt wird oder wenn das TiN unter Mischen mit Sauerstoff abgeschieden wird oder wenn das TiN in einer mit Sauerstoff gemischten Stickstoffatmosphäre getempert wird. Dementsprechend ändert sich die Barriereneigenschaft eines TiN-Films in Abhängigkeit von der Dauer der Atmosphärenaussetzung, der Menge an einströmendem Sauerstoff während der Abscheidung, der Menge an Sauerstoff bei der Temperung und von der Temperatur. Das Tempern der Barrierenschicht wird bei einer Temperatur von 450°C bis 550°C für 30 Minuten bis 60 Minuten unter einer N2-Atmosphäre durchgeführt, was als eine optimale Bedingung bekannt ist.
  • Der beim Tempern eines Diffusionsbarrierenfilms eingebrachte Sauerstoffpolsterungseffekt verursacht jedoch eine Oxidation an der Oberfläche des Diffusionsbarrierenfilms und führt daher zu Schwierigkeiten beispielsweise hinsichtlich der Kontakteigenschaften, wenn ein Kontaktloch in einem nachfolgenden Prozess unter Verwendung von Aluminium vergraben, d. h. überdeckend gefüllt wird. Der Sauerstoffpolsterungseffekt verringert folglich die Zuverlässigkeit bei einem solchen Halbleiterbauelement. Um diese Verschlechterung zu unterdrücken, werden ein Verfahren zur Einfügung einer Benetzungsschicht zwecks Verbesserung der Benetzbarkeit der Metallschicht sowie ein Verfahren zum Vergraben eines Kontaktlochs nach Erzeugung einer Silylierungsschicht und Wasserstoffbehandlung vorgeschlagen. Derartige mehrlagige Diffusionsbarrieren mit durch eine Plasmaabscheidung aufgebrachter Silylierungsschicht sind z. B. in der Offenlegungsschrift DE 43 42 047 A1 angegeben.
  • Bei einem weiteren Verfahren findet eine Ioneninjektion von Si oder O2 statt, nachdem eine TiN-Schicht, d. h. eine Barrierenschicht, wärmebehandelt wurde, um die Benetzbarkeit zwischen dem Barrierenmetall und einer Aluminiumverdrahtung zu erhöhen sowie die Verdrahtungsqualität und -ausbeute zu steigern (siehe z. B. die Offenlegungsschrift JP 02-026052 A ).
  • Gemäß noch einer weiteren Veröffentlichung verringert sich in dem Fall, in dem Ti vor einem Aluminiumsputtervorgang abgeschieden und anschließend Aluminium bei einer hohen Temperatur zwecks Füllung eines Kontaktlochs mit einer Abmessung von 0,5 μm und einem Aspektverhältnis von 1,6 aufgebracht wird, ein Auffülleffekt, wenn das Ti dünn ist (siehe VMIC, 1991, Seiten 170–176). Wenn jedoch die Abmessung eines Kontaktlochs kleiner wird, d. h. unter 0,5 μm fällt, wird das Kontaktloch nicht vollständig gefüllt, oder es entsteht ein Hohlraum in dem Kontaktloch, wodurch sich die Zuverlässigkeit verschlechtert.
  • Die 1 bis 3 zeigen in Querschnitten eine herkömmliche Verdrahtungsstruktur mit vergrabener Öffnung (Kontaktloch), wobei verschiedene Schwierigkeiten exemplarisch dargestellt sind, die beim Füllen eines Kontaktlochs auftreten können. Zunächst ist auf einem Halbleitersubstrat (2) ein Störstellendiffusionsgebiet (4) gebildet, aus dem ein Source/Drain-Gebiet wird. Weiter ist auf der resultierenden Struktur eine Isolationsschicht (8) gebildet, die ein Kontaktloch (6) zum teilweisen Freilegen der Oberfläche des Störstellendiffusionsgebietes (4) aufweist (zur einfacheren Erläuterung ist eine zugehörige Gate-Elektrode der MOS-Struktur nicht gezeigt). Eine nicht gezeigte Titanschicht als eine ohmsche Kontaktschicht sowie eine TiN-Schicht (10) als eine Diffusionbarrierenschicht sind dann nacheinander auf der Oberfläche der inneren Seitenwände des Kontaktlochs (6), auf dem durch das Kontaktloch freigelegten Störstellendiffusionsgebiet (4) und auf der Isolationsschicht (8) gebildet. Des weiteren ist auf der TiN-Schicht eine Aluminiumschicht (12) zum Füllen des Kontaktlochs (6) gebildet.
  • Die oben beschriebene Verdrahtungsstruktur mit vergrabenem Kontaktloch kann wie folgt hergestellt werden. Als erstes wird ein nicht gezeigter Feldoxidfilm auf dem Halbleitersubstrat (2) mittels eines üblichen Verfahrens zur lokalen Oxidation von Silicium (LOCOS) gebildet, wonach eine Störstellenspezies auf das Halbleitersubstrat (2) zwischen die Feldoxidfilmbereiche eingebracht wird, so daß das Störstellendiffusionsgebiet (4) zwecks Bildung eines Source/Drain-Gebietes entsteht. Daraufhin wird ein isolierendes Material, beispielsweise Siliciumdioxid (SiO2), auf die resultierenden Struktur mittels eines üblichen chemischen Gasphasenabscheidungsverfahrens (CVD) aufgebracht, um die Isolationsschicht zu erzeugen. Anschließend wird zur Erzeugung des Kontaktlochs (6) ein nicht gezeigtes Photoresistmuster auf der Isolationsschicht (8) gebildet, die dann unter Verwendung des Photoresistmusters als Ätzmaske zwecks Bildung der Öffnung (6) geätzt wird, bis das Störstellendiffusionsgebiet (4) freiliegt. Dann wird zur Bildung der ohmschen Kontaktschicht Titan mittels eines Sputterverfahrens in einer Dicke von 30 nm bis 90 nm auf der Oberfläche der inneren Seitenwände der Öffnung (6), auf dem durch die Öffnung (6) freigelegten Störstellendiffusionsgebiet (4) und auf der Isolationsschicht (8) abgeschieden. Nachfolgend wird auf die Ti-Schicht die Diffusionsbarrierenschicht (10) mittels eines Sputterverfahrens in einer Dicke von 60 nm bis 200 nm aufgebracht. Auf der resultierenden Struktur wird mittels eines Sputterverfahrens Aluminium abgeschieden, um die Aluminiumschicht (12) zum Vergraben der Öffnung (6) zu erzeugen.
  • Bei der oben beschriebenen, herkömmlichen Verdrahtungsstruktur mit vergrabenem Kontaktloch und dem Verfahren zu ihrer Herstellung werden die Ti-Schicht, d. h. die ohmsche Kontaktschicht, die TiN-Schicht (10), d. h. die Diffusionsbarrierenschicht, und die Al-Schicht (12) hauptsächlich durch ein Sputterverfahren gebildet. Die Abscheidung mittels eines herkömmlichen Sputterverfahrens kann jedoch mit größer werdendem Aspektverhältnis des Kontaktlochs zu einem Hohlraum (14) führen, wie in den 1 und 2 gezeigt, was die Zuverlässigkeit eines solchermaßen hergestellten Bauelementes verschlechtert. Außerdem ist bei dieser herkömmlichen Technik die Stufenbedeckung durch die Aluminiumschicht unzureichend, wie in 3 gezeigt, so daß die Gefahr besteht, daß Verdrahtungskurzschlüsse auftreten. Auch dies setzt daher die Zuverlässigkeit des Bauelementes herab.
  • 4 veranschaulicht eine anfängliche Keimbildung eines Aluminiumfilms, wenn Aluminium auf den in den 1 bis 3 gezeigten Diffusionsbarrierenfilm aufgebracht wird, und beinhaltet eine vergrößerte Ansicht eines Seitenwandabschnitts, welche die anfängliche Keimbildung zeigt. Hierbei bezeichnen die Bezugszeichen 10 eine TiN-Schicht, 10a ein TiN-Korn, 12 eine Aluminiumschicht und 12a ein Aluminiumkorn. Im Verbindung mit 4 werden die Charakteristik der an den inneren Seitenwänden einer Öffnung gebildeten TiN-Schicht und die Oberflächenmorphologie einer Aluminiumschicht erläutert. Da während der Durchführung der Deposition die Oberfläche der an der Oberfläche der inneren Seitenwände einer Öffnung gebildeten TiN-Schicht strukturell senkrecht zum Target liegt, wird dort eine vergleichsweise geringe Menge an gesputterten Atomen abgeschieden. Eine derartige Tendenz tritt offensichtlich auf, wenn eine Kollimationstechnik verwendet wird. Zudem werden säulenförmige Körner (10a) gebildet, da das TiN dazu neigt, in der <111>-Richtung zu wachsen.
  • Im allgemeinen ist eine durch ein Sputterverfahren oder CVD-Verfahren erhaltene TiN-Schicht nicht amorph. Die inneren Seitenwände des Kontaktlochs, an denen nur vergleichswiese wenig gesputtete Atome abgeschieden wurden, besitzen daher eine rauhe Oberfläche. Demgemäß ist die anfängliche Depositionscharakteristik für Aluminiumatome, die auf dem rauhen Diffusionsbarrierenfilm gebildet werden, unzureichend. Mit anderen Worten erfolgt eine Keimbildung von Aluminium um die relativ großen TiN-Körner nicht gleichmäßig, und das Aluminium wird uneben und diskontinuierlich abgeschieden, wie in der vergrößerten Ansicht dargestellt. Wenngleich eine Wärmebehandlung bei der Abscheidung von Aluminium in einem Kontaktloch während eines nachfolgenden Prozesses durchgeführt wird, kann daher ein Hohlraum auftreten, und die Erzeugung eines solchen Hohlraums erfolgt leichter in einem Kontaktloch mit einem hohen Aspektverhältnis. Dies verringert die Zuverlässigkeit des entsprechenden Halbleiterbauelementes.
  • Der Erfindung liegt als technisches Problem die Bereitstellung einer Verdrahtungsstruktur eines Halbleiterbauelementes mit einer ebenmäßigen Oberfläche eines Diffusionsbarrierenfilms und folglich mit einem wirksam überdeckend gefüllten Kontaktloch mit hoher Stufe sowie eines Verfahrens zu ihrer Herstellung zugrunde.
  • Dieses Problem wird durch eine Verdrahtungsstruktur mit den Merkmalen des Anspruchs 1 sowie durch ein Verfahren mit den Merkmalen des Anspruchs 6 gelöst. Das Plasma wird dazu verwendet, die Oberfläche des Diffusionsbarrierenfilms zu glätten. Da auf diese Weise eine vorzügliche anfängliche Depositionscharakteristik für Aluminiumatome gegeben ist, wird die Metallschicht, d. h. ein Aluminiumfilm, gleichmäßig und kontinuierlich auf dem ebenmäßigen Diffusionsbarrierenfilm mit einer ausgezeichneten Stufenbedeckung abgeschieden. Dementsprechend kann ein Kontaktloch mit hoher Stufe effektiv vergraben werden, so daß die Zuverlässigkeit eines solchen Bauelements gesteigert wird.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Bevorzugte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
  • 1, 2 und 3 Querschnittsansichten zur Veranschaulichung der verschiedenen Schwierigkeiten einer herkömmlich vergrabenen Verdrahtungsstruktur,
  • 4 eine anfängliche Keimbildung eines Aluminiumfilms beim Abscheiden von Aluminium auf dem in den 1 bis 3 gezeigten Diffusionsbarrierenfilm,
  • 5 eine Ansicht entsprechend 4, jedoch für eine erfindungsgemäße Verdrahtungsschichtstruktur eines Halbleiterbauelements,
  • 6A bis 6D Querschnitte zur Veranschaulichung aufeinanderfolgender Stufen eines ersten erfindungsgemäßen Verfahrensbeispiels zur Herstellung einer Verdrahtungsschicht eines Halbleiterbauelements, wobei die 6B und 6C jeweils eine vergrößerte Ansicht enthalten, welche die Oberfläche des an einer Seitenwand einer Öffnung gebildeten Diffusionsbarrierenfilms zeigt,
  • 7A bis 7C Querschnittsansichten zur Veranschaulichung aufeinanderfolgender Stufen eines zweiten erfindungsgemäßen Verfahrensbeispiels zur Erzeugung einer Verdrahtungsschicht eines Halbleiterbauelementes,
  • 8A bis 8C Querschnittsansichten zur Veranschaulichung aufeinanderfolgender Stufen eines dritten erfindungsgemäßen Verfahrensbeispiels zur Herstellung einer Verdrahtungsschicht eines Halbleiterbauelementes,
  • 9A bis 9C Querschnittsansichten zur Veranschaulichung aufeinanderfolgender Stufen eines fünften erfindungsgemäßen Verfahrensbeispiels zur Herstellung einer Verdrahtungsschicht eines Halbleiterbauelementes, wobei 9A eine vergrößerte Ansicht enthält, welche die Oberfläche des auf einer Seitenwand einer Öffnung gebildeten Diffusionsbarrierenfilms zeigt,
  • 10A bis 10C Querschnittsansichten zur Veranschaulichung aufeinanderfolgenden Stufen eines sechsten erfindungsgemäßen Verfahrensbeispiels zur Herstellung einer Verdrahtungsschicht und
  • 11 und 12 SEM-Aufnahmen einer TiN-Oberfläche, die erfindungsgemäß plasmabestrahlt wurde, bzw. einer herkömmlichen TiN-Oberfläche, die nicht plasmabestrahlt wurde.
  • Unter Bezugnahme auf 5 wird nun die Struktur einer erfindungsgemäßen Metallverdrahtungsschicht eines Halbleiterbauelementes erläutert (zur Vereinfachung der Erläuterung der Erfindung ist ein zugehöriges Gate-Gebiet nicht dargestellt und beschrieben). Aus 5 ist ein auf einem Halbleitersubstrat (31) gebildetes Störstellendiffusionsgebiet (33) zu erkennen, aus dem ein Source/Drain-Gebiet gebildet wird. Die Störstellen können entweder n+- oder p+-leitend sein, und ein nicht gezeigter Feldoxidfilm kann rechts und links von dem Störstellendiffusionsgebiet ausgebildet sein. Das in dem Halbleitersubstrat (31) erzeugte Störstellendiffusionsgebiet (31) ist lediglich eine mögliche Realisierung einer Siliciumschicht, die zum Erreichen des Ziels der vorliegenden Erfindung geeignet ist, das darin besteht, eine Struktur mit vergrabenem Kontaktloch zwecks Vergraben einer oberen leitfähigen Schicht in einer Siliciumschicht in einem unteren Bereich einer Öffnung, z. B. eines Kontaktlochs oder eines Durchkontaktlochs, bereitzustellen. Beispielsweise kann das in dem Halbleitersubstrat gebildete Störstellendiffusionsgebiet (33) durch eine nicht gezeigte, untere leitfähige Schicht ersetzt sein, z. B. durch eine Polysiliciumschicht, die auf einer beliebigen darunterliegenden Struktur an der Oberseite des Halbleitersubstrats gebildet ist. Die Realisierung einer unten beschriebenen Struktur mit vergrabenem Kontaktloch kann analog auf die auf einer unteren leitfähigen Schicht erzeugte Struktur mit vergrabenem Durchkontaktloch angewendet werden.
  • Auf der resultierenden Struktur ist eine Isolationsschicht (35) mit einer Öffnung, hier einem Kontaktloch, zur Freilegung des Störstellendiffusionsgebietes aufgebracht. Die Isolationsschicht (35) besteht aus einem isolierenden Material, z. B. Siliciumdioxid. Die Öffnung kann außer einem Kontaktloch zur Freilegung des Störstellendiffusionsgebietes (33) auch ein Durchkontaktloch zur Freilegung einer darunterliegenden leitfähigen Schicht, z. B. aus Polysilicium, sein.
  • Anschließend ist ein Diffusionsbarrierenfilm (37) gebildet. Der Diffusionsbarrierenfilm (37) kann eine auf einer nicht gezeigten Ti-Schicht gebildete TiN-Schicht sein. Die TiN-Schicht ist auf der Oberfläche der Innenseite der Öffnung, auf dem durch die Öffnung freigelegten Störstellendiffusionsgebiet (33) und auf der Isolationsschicht (35) gebildet. Der Diffusionsbarrierenfilm (37) kann auch aus einer Ti-Schicht bestehen. Anschließend ist auf die resultierende Struktur Aluminium mittels eines Sputterverfahrens aufgebracht, um eine Metallschicht (41) zum Vergraben der Öffnung zu bilden.
  • In 5 ist eine anfängliche Keimbildung der Metallschicht in einer vergrößerten Ansicht des Diffusionsbarrierenfilms und der Metallschicht, die auf einer Seitenwand der Öffnung gebildet sind, dargestellt. Ersichtlich ist ein ebenmäßiger Diffusionsbarrierenfilm (37) ohne Korngrenzen an der Seitenwand der Öffnung gebildet. Die anfängliche Depositionscharakteristik der Aluminiumatome auf der Seitenwand des Diffusionsbarrierenfilm (37) ist ausgezeichnet. Mit anderen Worten erfolgt eine gleichmäßige Keimbildung eines Aluminiumfilms aufgrund des einheitlichen TiN-Korns bzw. der glatten Oberfläche des TiN-Films. Dementsprechend ist der Aluminiumfilm im Unterschied zur herkömmlichen Technik gleichförmig und kontinuierlich aufgebracht.
  • Ausführungsbeispiel 1
  • Anhand der 6A bis 6D wird ein erstes erfindungsgemäßes Verfahrensbeispiel zur Herstellung einer Verdrahtungsstruktur eines Halbleiterbauelementes erläutert. 6A zeigt den Schritt zur Bildung der mit einer Öffnung versehenen Isolationsschicht (35) auf dem Halbleitersubstrat (31). Hierbei wird zunächst ein nicht gezeigter Feldoxidfilm auf dem Halbleitersubstrat (31) mittels eines üblichen LOCOS-Verfahrens erzeugt, wonach eine n+- oder p+-leitende Störstellenspezies in das Halbleitersubstrat (31) zwischen die Feldoxidfilmbereiche implantiert wird, um das Störstellendiffusionsgebiet (33) zur Bereitstellung eines Source/Drain-Gebietes zu bilden. Der Prozeß zur Erzeugung des Feldoxidfilms ist hierbei beliebig, und das Störstellendiffusionsgebiet kann erfindungsgemäß durch eine beliebige Siliciumschicht, z. B. aus Polysilicium, ersetzt sein. Auf die resultierende Struktur wird mittels eines üblichen CVD-Verfahrens ein isolierendes Material, beispielsweise Siliciumdioxid (SiO2), aufgebracht, um eine Isolationsmaterialschicht zu erzeugen. Die Isolationsmaterialschicht wird in einer Dicke von 0,8 μm bis 1,6 μm unter Verwendung eines Borphosphorsilikatglases (BPSG) gebildet. Anschließend wird ein nicht gezeigtes Photoresistmuster zur Erzeugung einer Öffnung auf der Isolationsmaterialschicht erzeugt. Dann wird die Isolationsmaterialschicht unter Verwendung des Photoresistmusters als Ätzmaske geätzt, bis das Störstellendiffusionsgebiet (33) freiliegt, wodurch die mit einer Öffnung versehene Isolationsschicht (35) bereitgestellt ist.
  • 6B veranschaulicht den Schritt zur Bildung des Diffusionsbarrierenfilms (37) ganzflächig auf dem mit der Öffnung versehenen Substrat. Der Diffusionsbarrierenfilm (37) wird überall auf die Isolationsschicht (35), die Innenseite der Öffnung und die freiliegende Oberfläche des Halbleitersubstrats (31) aufgebracht. Genauer gesagt wird Ti in einer Dicke von 20 nm bis 30 nm mittels eines Sputterverfahrens in einer Argonatmosphäre bei 2 mTorr abgeschieden, so daß eine Ti-Schicht entsteht, wonach Titannitrid in einer Dicke von 30 nm bis 50 nm mittels eines Sputterverfahrens unter den Bedingungen einer Argongasmenge von 30 sccm bis 50 sccm und einer Stickstoffmenge von 50 sccm bis 85 sccm abgeschieden wird, um den Diffusionsbarrierenfilm (37) zu bilden. Die Depositionsgeschwindigkeit beträgt ungefähr 50 nm/Minute während der Abscheidung der Ti-Schicht. Zudem beträgt die Substrattemperatur während der Ti- oder der TiN-Abscheidung 200°C. Zur Abscheidung der Ti- oder der TiN-Schicht kann speziell eine Kollimationstechnik verwendet werden. Die Abmessung des Kollimators beträgt 5/8'' und das Aspektverhältnis ist 1,5:1. Die an den Seitenwänden der Öffnung gebildete TiN-Schicht weist eine rauhe Oberfläche an den Seitenwänden des Kontaktlochs auf, wo nur ein relativ kleiner Anteil der gesputterten Atome abgeschieden werden, wie in der vergrößerten Ansicht von 6B zu erkennen.
  • 6C veranschaulicht den Schritt einer Plasmabestrahlung der Oberfläche der TiN-Schicht (37). Die Oberfläche der TiN-Schicht (37) wird unter Verwendung eines Argonplasmas erodiert, und die Plasmabestrahlung wird unter Verwendung einer ECR(Elektronzyklotronresonanz)-Plasma-, einer HF-Plasma- oder einer magnetronverstärkten Plasmaapparatur durchgeführt. Genauer gesagt wird während der das Argonplasma verwendenden Plasmabestrahlung die Oberfläche der TiN-Schicht über die Kollision von Argonionen (Ar+) mit der auf den Seitenwänden gebildeten TiN-Schicht oder über die Absorption des Impulses der Argonionen in der TiN-Schicht erodiert. Als Ergebnis hiervon entsteht an den Seitenwänden der Öffnung eine TiN-Schicht (39b) mit einer glatten Oberfläche ohne Korngrenzen anstelle der sonstigen TiN-Schicht (39a) mit rauher Oberfläche.
  • Als erstes wird die Plasmabestrahlung durch Verwenden eines ECR-Plasmas näher erläutert. Die Oberfläche der TiN-Schicht (37) wird in einem Zustand plasmabestrahlt, bei dem unter Verwendung eines ECR-Plasmas eine HF-Vorspannung von ungefähr 50 V angewendet wird. Genauer gesagt führt die ECR-Plasmaapparatur den Prozeß unter Bedingungen einer Mikrowellenleistung von 1 kW bei einer Magnetonfrequenz von 2,45 GHz, eines Argondrucks von 0,67 Pa und einer auf Umgebungstemperatur befindlichen Substrattemperatur durch. Die TiN-Schicht wird um ungefähr 3 nm geätzt, wenn ein Standardoxidfilm (SiO2) um 10 nm geätzt wird. Speziell kann, wenn die ECR-Plasmaapparatur verwendet wird, eine vorteilhaft kleine Vorspannung an das Substrat angelegt werden, und durch Zugabe von Wasserstoff kann ein Oberflächenbehandlungseffekt verstärkt werden.
  • Als nächstes wird die Plasmabestrahlung bei Verwendung einer HF- oder magnetronverstärkten Plasmaapparatur näher erläutert. Die Sputterapparatur führt eine Plasmabestrahlung unter den Bedingungen einer Frequenz von 13,56 MHz, einer Vorpannung von 960 V, einer Argonatmosphäre von 0,93 Pa und einer Substrattemperatur von 200°C durch. Das Sputterätzen durch Plasmabestrahlung wird hierbei unter Verwendung eines Oxidfilms (SiO2) von 10 nm als ein Standard durchgeführt. Der Effekt ist derselbe, wenn ein Ätzvorgang für einen Standardoxidfilm von mehr als 10 nm durchgeführt wird. Die rauhe Oberfläche der TiN-Körner an den Seitenwänden der Öffnung wird erodiert, so daß eine TiN-Schicht mit einer glatten Oberfläche entsteht, wie in der vergrößerten Ansicht von 6C zu erkennen.
  • 6D veranschaulicht den Schritt zur Bildung der Metallschicht (41) für das Vergraben der Öffnung. Genauer gesagt wird auf den inneren Seitenwänden der Öffnung und auf dem durch die Öffnung freigelegten Störstellendiffusionsgebiet (33) Aluminium mittels eines Sputterverfahrens abgeschieden, wodurch die Metallschicht (41) zum überdeckenden Füllen der Öffnung gebildet wird. Die Deposition der Metallschicht (41) wird hierbei unter Bedingungen einer Depositionstemperatur von 200°C, eines Argondrucks von 0,53 Pa und einer Depositionsgeschwindigkeit von 5 nm/Sekunde bis 15 nm/Sekunde durchgeführt. Es ist spezieller wünschenswert, die Depositionsgeschwindigkeit auf 12,5 nm/Sekunde einzustellen. Wie oben beschrieben, werden die Depositionscharakteristik und die Stufenbedeckung dadurch verbessert, daß die Keimbildung einer auf einer glatten TiN-Schicht gebildeten Aluminiumschicht gleichmäßig erfolgt. Um eine bessere Stufenbedeckung zu erhalten, wird zunächst Aluminium unter Bedingungen abgeschieden, bei denen die Temperatur unter 100°C liegt und die Depositionsgeschwindigkeit 5 nm/Sekunde bis 15 nm/Sekunde beträgt. Danach wird Aluminium bei einer Temperatur höher als 200°C und mit einer höheren Depositionsgeschwindigkeit von 10 nm/Sekunde bis 15 nm/Sekunde abgeschieden. Hierdurch können gleichzeitig eine ausgezeichnete Stufenbedeckung bei einer niedrigen Temperatur und eine Verbesserung der Atombeweglichkeit bei einer hohen Temperatur erzielt werden.
  • Ausführungsbeipiel 2
  • Anhand der 7A bis 7C wird nachfolgend ein zweites erfindungsgemäßes Verfahrensbeispiel zur Herstellung einer Verdrahtungsschicht eines Halbleiterbauelementes erläutert. Das Beispiel 2 entspricht dem Beispiel 1 ausgenommen des Schrittes zur Bildung einer Metallschicht bei einer niedrigen Tem peratur und der Durchführung einer Wärmebehandlung im Vakuum. Dabei sind gleiche Elemente wie diejenigen des Beispiels 1 durch gleiche Bezugszeichen markiert. Des weiteren sind die ersten, beim Beispiel 2 durchgeführten Schritte dieselben wie diejenigen gemäß den 6A bis 6C in Beispiel 1.
  • 7a veranschaulicht den Schritt zur Bildung einer ersten Metallschicht (43a). Genauer gesagt wird auf die inneren Seitenwände einer Öffnung, auf einen durch die Öffnung freigelegten Substratbereich und auf einen Diffusionbarrierenfilm eine erste Metallschicht (43a) aufgebracht, die aus Aluminium oder einer Aluminiumlegierung, z. B. Al-Si-Cu, besteht. Die erste Metallschicht (43a) wird dadurch erzeugt, daß eine Gleichstrom-Magnetronapparatur bei Bedingungen einer Temperatur von unterhalb 200°C, vorzugsweise einer niedrigen Temperatur von 25°C, eines Vakuumdrucks von weniger als 6,7·10–5 Pa, bevorzugter unterhalb 6,7·10–6 Pa, und einer Depositionsgeschwindigkeit von 10 nm/Sekunde. Wenn die erste Metallschicht (43a) aufgebracht ist, kann ein Sputtervorgang oder ein Kollimationsvorgang bei niedrigem Druck unter der Bedingung eines Arbeitsdrucks von weniger als 2 mTorr angewendet werden, um einen Überhangeffekt an der Oberseite der Öffnung abzuschwächen.
  • 7B veranschaulicht den Schritt zur Durchführung einer Wärmebehandlung der ersten Metallschicht (43a). Die auf der Öffnung gebildete erste Metallschicht (43a) wird hierbei im Vakuum mittels Steigern der Temperatur der Gleichstrom-Magnetronapparatur oder durch Transferieren der Substrats in eine Kammer, die eine hohe Temperatur besitzt, wärmebehandelt. Genauer gesagt wird die Wärmebehandlung im Vakuum in einer solchen Weise durchgeführt, daß die erste Metallschicht (43a) für zwei Minuten ohne Vakuumunterbrechung bei einer Temperatur zwischen 50% und 90% des Schmelzpunktes der Aluminiumlegierung, z. B. oberhalb von 450°C, in einer Argon- oder einer reduzierenden Atmosphäre unterhalb von 10 mTorr wärmebehandelt wird, um dadurch die Atome der bei einer niedrigen Temperatur aufgesputterten Aluminiumlegierung in Bewegung zu setzen. Als Ergebnis hiervon wird die Öffnung vergraben, d. h. vollständig gefüllt und überdeckt, wie in 7B dargestellt, so daß die vergrabene erste Metallschicht (43b) entsteht. Die Temperatur der Wärmebehandlung kann hierbei mit zunehmenden Grad an Vakuum verringert werden, wenn die Deposition oder die Wärmebehandlung im Vakuum durchgeführt werden.
  • 7C veranschaulicht den Schritt zur Bildung einer zweiten Metallschicht (47) auf der vergrabenen ersten Metallschicht (43b). Genauer gesagt wird die zweite Metallschicht (47) auf der vergrabenen ersten Metallschicht (43b) unter Verwendung des gleichen Materials wie dasjenige der ersten Metallschicht (43a) gebildet. Der Schritt zur Bildung der zweiten Metallschicht (47) kann allerdings in dem Fall unnötig sein, in dem der Überhangeffekt weniger auftritt, da dann die erste Metallschicht (43a) in einer gewünschten Dicke aufgebracht und wärmebehandelt werden kann, um die Öffnung zu überdecken.
  • Ausführungsbeispiel 3
  • Anhand der 8A bis 8C wird ein drittes erfindungsgemäßes Verfahrensbeispiel zur Herstellung einer Verdrahtungsschicht eines Halbleiterbauelementes erläutert. Das Beispiel 3 entspricht dem Beispiel 2 mit der Ausnahme, daß erste Metallschichten (43c, 43b) dadurch gebildet werden, daß zunächst ein Metallmaterial bei einer Temperatur unterhalb von 200°C und anschließend ein solches bei einer Temperatur oberhalb von 400°C abgeschieden wird. Gleiche Elemente wie diejenigen des Beispiels 2 sind dabei mit den gleichen Bezugszeichen markiert. Ebenso entsprechen die ersten, in Beispiel 3 durchgeführten Schritte denjenigen gemäß den 6A bis 6C in Beispiel 1.
  • 8A zeigt den Schritt zur Bildung erster Metallschichten (43c) und (43d). Hierzu werden die ersten Metallschichten (43c, 43d) bestehend aus Al-Si-Cu auf den Seitenwänden einer Öffnung, auf einem durch die Öffnung freigelegten Substratbereich und auf einem Diffusionsbarrierenfilm gebildet. Genauer gesagt werden die ersten Metallschichten (43c, 43d) durch den folgenden Prozeß aufgebracht. Zuerst wird Aluminium oder eine Aluminiumlegierung, z. B. Al-Si-Cu, bei einer Temperatur von 200°C oder weniger in einer Dicke abgeschieden, die weniger als die Hälfte der gewünschten Gesamtdicke beträgt, wonach als zweites eine Aluminiumlegierung aus Al-Si-Cu bei einer wünschenswerten Temperatur von 450°C abgeschieden wird. Hierbei sollte die Depositionsgeschwindigkeit bei einer niedrigen Temperatur, d. h. 200°C oder weniger, geringer als 10 nm/Sekunde und bei einer hohen Temperatur, d. h. 400°C oder darüber, geringer als 15 nm/Sekunde sein.
  • 8B veranschaulicht den Schritt zur Durchführung einer Wärmebehandlung der ersten Metallschichten (43c). Genauer gesagt werden die auf die Öffnung aufgebrachten ersten Metallschichten (43c, 43d) im Vakuum mittels Steigern der Temperatur einer Gleichstrom-Magnetronapparatur oder durch Transferieren des Substrats in eine Kammer, die eine hohe Temperatur besitzt, wärmebehandelt. Aufgrund einer solchen Wärmebehandlung im Vakuum bewegen sich die Oberflächenatome des Aluminiums, so daß die Öffnung vergraben wird, wie in 8B dargestellt, um auf diese Weise die vergrabene erste Metallschicht (43e) zu erzeugen. Die Temperatur der Wärmebehandlung kann hierbei mit steigendem Grad an Vakuum verringert werden, wenn die Deposition oder die Wärmebehandlung im Vakuum durchgeführt wird.
  • 8C veranschaulicht den Schritt zur Bildung einer zweiten Metallschicht (49) auf der vergrabenen ersten Metallschicht (43e). Genauer gesagt wird die zweite Metallschicht (49) unter Verwendung des gleichen Materials wie dasjenige der ersten Metallschichten (43c, 43d) auf der vergrabenen ersten Metallschicht (43e) gebildet. Der Schritt zur Bildung der zweiten Metallschicht (49) kann gegebenenfalls unnötig sein, da die erste Metallschicht (43b) bereits in einer gewünschten Dicke aufgebracht und wärmebehandelt werden kann, um die Öffnung zu vergraben.
  • Ausführungsbeispiel 4
  • Beispiel 4 entspricht dem Beispiel 3 mit der Ausnahme, daß nach der Bildung der zweiten Metallschicht in Beispiel 3 eine zweite Wärmebehandlung im Vakuum durchgeführt wird. Genauer gesagt werden zunächst die Prozeßschritte von Beispiel 3 nacheinander durchgeführt, woraufhin die zweite Wärmebehandlung im Vakuum erfolgt. Die zweite Wärmebehandlung im Vakuum wird bei der Temperatur der ersten Wärmebehandlung im Vakuum, beispielsweise bei 450°C, durchgeführt. Alternativ kann die zweite Wärmebehandlung im Vakuum auch bei einer niedrigen Temperatur der ersten Wärmebehandlung im Vakuum erfolgen.
  • Ausführungsbeispiel 5
  • Anhand der 9A bis 9C wird nachfolgend ein fünftes erfindungsgemäßes Verfahrensbeispiel zur Herstellung einer Verdrahtungsschicht eines Halbleiterbauelementes erläutert. Das Beispiel 5 entspricht demjenigen der Beispiele 3 und 4 mit der Ausnahme, daß vor der Bildung der ersten Metallschicht ein zweiter Diffusionsbarrierenfilm aufgebracht wird. Hierbei sind gleiche Elemente wie diejenigen in Beispiel 4 mit denselben Bezugszeichen markiert. Außerdem sind die ersten, in Beispiel 5 durchgeführten Schritte dieselben wie diejenigen entsprechend der 6A bis 6C in Beispiel 1.
  • 9A veranschaulicht den Schritt zur Bildung eines zweiten Diffusionsbarrierenfilm (42) und einer ersten Metallschicht (43f). Nach Durchführung des Schrittes entsprechend 6C wird hierzu der erste Diffusionsbarrierenfilm in einer Stickstoffatmosphäre bei 450°C wärmebehandelt, um dadurch die thermische Beständigkeit des Diffusionsbarrierenfilms zu erhöhen. Eine derartige Erhöhung der thermischen Beständigkeit resultiert aus einem Sauerstoffpolsterungseffekt und einer Silicidbildung in der unter der TiN-Schicht gebildeten Ti-Schicht. Mit anderen Worten bildet sich Al3Ti, wenn Ti unter der TiN-Schicht mit später gebildetem Aluminium reagiert. Aufgrund der hohen Löslichkeit von Silicium und Al3Ti tritt daher eine Sperrschicht-Kurzschlußbildung bei einer Temperatur von 450°C auf. Demgemäß führt eine Reaktion zwischen Ti und Si zu einer TiSi2/TiN-Struktur, um auf diese Weise die thermische Beständigkeit des Diffusionsbarrierenfilms zu erhöhen. Außerdem behält der erste Diffusionsbarrierenfilm, d. h. das TiN, nach Durchführung der Wärmebehandlung eine glatte Oberfläche an den Seitenwänden der Öffnung bei.
  • Anschließend wird der zweite Diffusionsbarrierenfilm (42) durch Abscheiden von Ti oder TiN in einer Dicke von 10 nm bis 20 nm auf den Seitenwänden der Öffnung, auf dem durch die Öffnung freigelegten Substratbereich und auf dem ersten Diffusionsbarrierenfilm gebildet, um die Benetzbarkeit mit einem Aluminiumfilm zu verbessern. Speziell wird das TiN-Korn, d. h. der zweite Diffusionsbarrierenfilm (42), in äußerst kleiner und regelmäßiger Ausdehnung auf der glatten Oberfläche der Seitenwände der Öffnung erzeugt. Daraufhin wird die erste Metallschicht (43f) bestehend aus Aluminium oder einer Aluminiumlegierung, d. h. Al-Si-Cu, aufgebracht. Da das Ti-Korn in äußerst kleiner und regelmäßiger Ausdehnung auf der glatten Oberfläche der Seitenwände der Öffnung gebildet ist, tritt eine gleichmäßige anfängliche Keimbildung der ersten Metallschicht auf, und es kann eine ausgezeichnete Stufenbedeckung erhalten werden. Die erste Metallschicht (43f) kann wie in den Beispielen 3 und 4 in zwei Schritten gebildet werden.
  • 9B veranschaulicht den Schritt der Durchführung einer Wärmebehandlung der ersten Metallschicht (43f). Genauer gesagt wird zunächst die auf der Öffnung gebildete erste Metallschicht (43f) im Vakuum wärmebehandelt. Oberflächenatome des Aluminiumfilms bewegen sich zu der Öffnung und werden aufgrund der Wärmebehandlung im Vakuum vergraben, wie in 9B gezeigt, wodurch eine vergrabene erste Metallschicht (43g) entsteht. Da die vergrabene erste Metallschicht (43g) in einem frühen Stadium der Aluminiumabscheidung eine gleichmäßige Keimbildung zeigt und eine ausgezeichnete Stufenbedeckung aufweist, verbessert sich die Auffüll- und Überdeckungscharakteristik, wenn die Wärmebehandlung durchgeführt wird. Als Ergebnis hiervon kann die Zuverlässigkeit des zugehörigen Halbleiterbauelementes erhöht werden. Anstelle des oben geschriebenen Füllungs- und Überdeckungsverfahrens unter Verwendung einer Wärmebehandlung nach dem Aufbringen der ersten Metallschicht kann die vergrabene erste Metallschicht durch einen Sputtervorgang bei einer hohen Temperatur oberhalb von 400°C gebildet werden.
  • 9C veranschaulicht den Schritt der Bildung einer zweiten Metallschicht (51) auf der vergrabenen ersten Metallschicht (43g). Genauer gesagt wird die zweite Metallschicht (51) unter Verwendung desselben Materials wie dasjenige der ersten Metallschicht (43g) auf der vergrabenen ersten Metallschicht (43g) gebildet. In dem Fall, in dem der Überhangeffekt weniger auftritt, kann jedoch der Schritt zur Bildung der zweiten Metallschicht (51) überflüssig sein, da die erste Metallschicht (43g) dann in einer gewünschten Dicke aufgebracht und wärmebehandelt werden kann, um die Öffnung füllend zu überdecken.
  • Ausführungsbeispiel 6
  • Anhand der 10A bis 10C wird anschließend ein sechstes erfindungsgemäßes Verfahrensbeispiel zur Herstellung einer Verdrahtungsschicht eines Halbleiterbauelementes erläutert. Beispiel 6 entspricht den Beispielen 2 bis 5, mit der Ausnahme, daß nach dem Aufbringen einer ersten Metallschicht durch ein CVD-Verfahren die erste Metallschicht im Vakuum wärmebehandelt wird oder eine Aluminiumlegierung auf die erste Metallschicht aufgesputtert und im Vakuum wärmebehandelt wird, um die Öffnung zu vergraben. Gleiche Elemente wie diejenigen in Beispiel 2 sind hierbei mit denselben Bezugszeichen markiert. Außerdem sind die ersten, in Beispiel 6 durchgeführten Schritte dieselben wie die zu den 6A bis 6C in Beispiel 1 gehörigen.
  • 10A veranschaulicht den Schritt zur Bildung einer ersten Metallschicht (43h). Die erste, aus Aluminium bestehende Metallschicht (43h) wird durch ein CVD-Verfahren auf den Seitenwänden einer Öffnung, auf einem durch die Öffnung freigelegten Substratbereich und auf einem Diffusionsbarrierenfilm gebildet. Genauer gesagt kann die Abscheidung von Aluminium oder einer Aluminiumlegierung durch ein gebräuchliches CVD-Verfahren erfolgen. Beispielsweise kann die Abscheidung unter Verwendung einer organischen Metallverbindung, beispielsweise Triisobutylaluminium (TIBA) oder Dimethylaluminiumhydrid ((CH3)2AlH: DMAH), als Quelle durchgeführt werden. Wenn die Abscheidung unter Verwendung von TIBA erfolgt, wird eine Apparatur vom Typ mit kalter Wand eingesetzt, um die Dampftemperatur unterhalb von 90°C und bevorzugt bei 84°C bis 86°C zu halten, wenn das TIBA eingebracht wird. Zusätzlich wird ein Inertgas, z. B. Argon, zum Sprudeln gebracht und als Trägergas verwendet. Dabei beträgt die wünschenswerte Strömungsgeschwindigkeit des Argongases ungefähr 71/Minute. Die Abscheidungstemperatur bei einer thermischen Zersetzung des TIBA beträgt ungefähr 250°C, was nicht erwünscht ist, da die Depositionsgeschwindigkeit hoch ist. Da sich die Depositionsgeschwindigkeit mit fallender Temperatur erniedrigt, kann die Abscheidung bei einer niedrigeren Temperatur durchgeführt werden, um die Depositionsgeschwindigkeit zu reduzieren. Unter solchen Bedingungen beträgt die Depositionsgeschwindigkeit ungefähr 100 nm/Minute, und das Aluminium wird unter Verwendung von TIBA für eine Kontaktlochabmessung von 0,2 μm während ungefähr einer Minute abgeschieden.
  • Als eine alternative Vorgehensweise kann die erste Metallschicht (43h) unter Verwendung eines Aluminiumwasserstoffs, beispielsweise DMAH etc., aufgebracht werden. Hierbei bleibt der Aluminiumwasserstoff bei einer niedrigen Temperatur erhalten, und die Abscheidung wird bei einer Temperatur oberhalb von 50°C durchgeführt, um eine thermische Zersetzung des Aluminiumwasserstoffs zu verhindern. Die Temperatur der Quelle kann durch Verwenden eines Inertgases, z. B. Argon, gesteuert werden. Außerdem wird zur Reduzierung der Depositionsgeschwindigkeit die Temperatur des Substrats verringert oder die Quellenmenge vermindert. Bei dem Abscheidungsverfahren, das einen Aluminiumwasserstoff verwendet, kann die Depositionstemperatur durch Verwenden einer geeigneten Quelle verringert- werden. Die Abscheidung wird in einer reaktiven Kammer durchgeführt, in welcher der Druck 1,33 Pa bis 1,33 kPa und die Temperatur 50°C bis 150°C betragen. Da die erste Metallschicht (43h) durch ein CVD-Verfahren auf der glatten Oberfläche des an den Seitenwänden der Öffnung gebildeten TiN aufgebracht wird, wird eine ausgezeichnete Stufenbedeckung erreicht, wie in 10A gezeigt.
  • 10B veranschaulicht den Schritt des füllenden Überdekkens der Öffnung mittels Durchführung einer Wärmebehandlung der ersten Metallschicht (43h). Genauer gesagt wird die auf der Öffnung gebildete erste Metallschicht (43h) im Vakuum ohne Vakuumunterbrechung wärmebehandelt, oder es wird eine Aluminiumlegierung, z. B. Al-Si-Cu, auf die erste Metallschicht (43h) aufgesputtert und im Vakuum wärmebehandelt. Die Oberflächenatome des Aluminiumfilms werden aufgrund der Wärmebehandlung im Vakuum beweglich, so daß die Öffnung vergraben wird, wie in 10B dargestellt, wodurch eine vergrabene erste Metallschicht (43i) entsteht. Hierbei kann die Temperatur der Wärmebehandlung mit steigendem Grad an Vakuum verringert werden, wenn eine Abscheidung oder eine Wärmebehandlung im Vakuum durchgeführt wird. Wenn die zweite Metallschicht beim Aufbringen derselben mittels des CVD-Verfahrens in einer Dicke aufgebracht wird, die der Hälfte der Öffnungsabmessung entspricht, kann die Öffnung nahtlos und ohne einen Hohlraum vergraben werden. Die Öffnung kann folglich in diesem Fall ohne Durchführung der Wärmebehandlung im Vakuum füllend über deckt werden. Wenn eine Naht oder ein Hohlraum erzeugt wird, kann dies durch nachfolgende Wärmebehandlung im Vakuum beseitigt werden. Demgemäß ist die Wärmebehandlung im Vakuum optional.
  • 10C veranschaulicht den Schritt zur Bildung einer zweiten Metallschicht (53) auf der vergrabenen ersten Metallschicht (43i). Genauer gesagt wird die zweite Metallschicht (53) unter Verwendung desselben Materials wie dasjenige der ersten Metallschicht mittels eines Sputterverfahrens auf die vergrabene erste Metallschicht (43i) aufgebracht. Alternativ kann dasselbe Material wie dasjenige der ersten Metallschicht (43i) auf die vergrabene erste Metallschicht (43i) aufgesputtert werden, um eine zweite Metallschicht (53) zu bilden, die dann im Vakuum wärmebehandelt wird. Der Schritt zur Bildung der zweiten Metallschicht (53) kann überflüssig sein, wenn die erste Metallschicht (43h) in einer gewünschten Dicke aufgebracht und wärmebehandelt wird, um die Öffnung zu vergraben.
  • Vergleichsbeispiel
  • Die 11 und 12 zeigen Rasterelektronenmikroskopaufnahmen einer TiN-Oberfläche, die erfindungsgemäß plasmabestrahlt wurde, bzw. einer herkömmlichen, nicht plasmabestrahlten TiN-Oberfläche. Die Oberfläche des TiN in 11 ist glatt und weist keine Korngrenzen auf. Die Oberfläche des mit einer herkömmlichen Technik aufgebrachten TiN in 12 ist rauh.
  • Da eine ausgezeichnete anfängliche Depositionscharakteristik von Aluminiumatomen vorliegt, wird durch die Erfindung ein Aluminiumfilm der Metallschicht gleichmäßig und kontinuierlich gebildet. Ein solchermaßen auf den Seitenwänden des ebenmäßigen Diffusionsbarrierenfilms gebildeter Aluminiumfilm der Metallschicht weist eine gute Stufenbedeckung auf. Deshalb kann ein Kontaktloch mit hohem Aspektverhältnis wirksam vergraben werden, ohne einen Hohlraum darin zu erzeugen, so daß die Zuverlässigkeit eines entsprechend hergestellten Bauelementes erhöht wird. Es versteht sich, daß der Fachmann verschiedenartige Änderungen und Modifikationen der vorstehend beschriebenen Ausführungsbeispiele vorzunehmen vermag, ohne vom Umfang der durch die Ansprüche charakterisierten Erfindung abzuweichen.

Claims (20)

  1. Verdrahtungsstruktur eines Halbleiterbauelementes, mit – einem Halbleitersubstrat (31), – einer auf dem Halbleitersubstrat gebildeten Isolationsschicht (35), die eine darin gebildete Öffnung aufweist, – einem Diffusionsbarrierenfilm (37) und – einer Metallschicht (41) oder einem zweiten Diffusionsbarrierenfilm (42) auf dem Diffusionsbarrierenfilm, dadurch gekennzeichnet, daß – der Diffusionsbarrierenfilm (37) an den Seitenwänden der Öffnung eine mittels erodierendem Plasmabestrahlungsätzen geglättete Oberfläche aufweist, auf der die Metallschicht (41) oder der zweite Diffusionsbarrierenfilm (42) gebildet ist.
  2. Verdrahtungsstruktur nach Anspruch 1, weiter dadurch gekennzeichnet, daß der Diffusionsbarrierenfilm aus einem hochschmelzenden Metall oder einer hochschmelzenden Metallverbindung besteht.
  3. Verdrahtungsstruktur nach Anspruch 2, weiter dadurch gekennzeichnet, daß das hochschmelzende Metall Ti und die hochschmelzende Metallkomponente TiN ist.
  4. Verdrahtungsstruktur nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, daß die Öffnung ein Kontaktloch zur Freilegung eines Störstellendiffusionsgebietes (33) des Halbleitersubstrates oder ein Kontaktloch zur Freilegung einer darunterliegenden, leitfähigen Schicht ist.
  5. Verdrahtungsstruktur nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, daß die Metallschicht die Öffnung, in welcher der Diffusionsbarrierenfilm gebildet ist, füllend überdeckt.
  6. Verfahren zur Herstellung einer Verdrahtungsstruktur eines Halbleiterbauelementes, gekennzeichnet durch folgende Schritte zur Erzeugung einer Verdrahtungsstruktur nach einem der Ansprüche 1 bis 5: a) Aufbringen einer Isolationsschicht (35) auf ein Halbleitersubstrat (31), b) Erzeugen einer Öffnung in der Isolationsschicht, c) Aufbringen eines Diffusionsbarrierenfilms (37) auf die Isolationsschicht, auf den durch die Öffnung freigelegten Substratbereich und auf die inneren Seitenwände der Öffnung, d) erodierendes Plasmabestrahlungsätzen der Oberfläche des auf den inneren Seitenwänden der Öffnung gebildeten Diffusionsbarrierenfilms zur Glättung der Oberfläche und e) Aufbringen einer Metallschicht (41) oder eines zweiten Diffusionsbarrierenfilms (42) auf die geglättete Oberfläche des plasmabestrahlten Diffusionsbarrierenfilms.
  7. Verfahren nach Anspruch 6, weiter dadurch gekennzeichnet, daß das Plasma unter Verwendung einer ein Inertgas verwendenden ECR-Plasmaapparatur, einer HF-Plasmaapparatur oder einer magnetronverstärkten Plasmaapparatur erzeugt wird.
  8. Verfahren nach Anspruch 7, weiter dadurch gekennzeichnet, daß der Plasmaeffekt durch Zugabe von Wasserstoff zum Inertgas gesteigert wird.
  9. Verfahren nach einem der Ansprüche 6 bis 8, weiter dadurch gekennzeichnet, daß die Metallschicht mittels eines CVD-Verfahrens aufgebracht wird.
  10. Verfahren nach einem der Ansprüche 6 bis 9, weiter gekennzeichnet durch einen Schritt zur Durchführung einer Wärmebehandlung nach dem Schritt c.
  11. Verfahren nach einem der Ansprüche 6 bis 10, weiter gekennzeichnet durch einen Schritt zur Durchführung einer Wärmebehandlung zwecks füllendem Überdecken der Öffnung nach Aufbringen der Metallschicht im Schritt e.
  12. Verfahren nach Anspruch 11, weiter gekennzeichnet durch einen Schritt zum Aufbringen einer zweiten Metallschicht nach dem Schritt zum füllenden Überdecken der Öffnung.
  13. Verfahren nach einem der Ansprüche 6 bis 12, weiter dadurch gekennzeichnet, daß die Metallschicht durch einen zweischrittigen Prozeß zuerst bei einer ersten Temperatur und dann bei einer zweiten Temperatur aufgebracht wird.
  14. Verfahren nach Anspruch 13, weiter dadurch gekennzeichnet, daß die erste Temperatur kleiner als die zweite Temperatur ist.
  15. Verfahren nach einem der Ansprüche 6 bis 8 und 10, weiter gekennzeichnet durch folgende Schritte nach dem Aufbringen des zweiten Diffusionsbarrierenfilms (42): f) Aufbringen einer Metallschicht (43f) ganzflächig auf das mit dem zweiten Diffusionsbarrierenfilm versehene Substrat und g) füllendes Überdecken der Öffnung mittels Durchführung einer Wärmebehandlung der Metallschicht.
  16. Verfahren nach Anspruch 15, weiter dadurch gekennzeichnet, daß die Metallschicht nach dem Schritt e ohne Vakuumunterbrechung aufgebracht wird.
  17. Verfahren nach Anspruch 15 oder 16, weiter gekennzeichnet durch einen Schritt zum Aufbringen einer zweiten Metallschicht (51) nach dem Schritt f.
  18. Verfahren nach einem der Ansprüche 15 bis 17, weiter gekennzeichnet durch einen Schritt zur Durchführung einer Wärmebehandlung nach dem Aufbringen des zweiten Diffusionsbarrierenfilms im Schritt e.
  19. Verfahren nach einem der Ansprüche 6 bis 18, weiter gekennzeichnet durch einen Schritt zur Durchführung einer Wärmebehandlung nach dem Schritt d.
  20. Verfahren nach einem der Ansprüche 6 bis 19, weiter dadurch gekennzeichnet, dass nach dem Aufbringen des zweiten Diffusionsbarrierenfilms im Schritt e ein Sputtervorgang bei hoher Temperatur ganzflächig über dem mit dem zweiten Diffusionsbarrierenfilm versehenen Substrat zum füllenden Überdecken der Öffnung durchgeführt wird.
DE19521150A 1994-06-10 1995-06-09 Verdrahtungsstruktur eines Halbleiterbaulementes und Verfahren zu ihrer Herstellung Expired - Fee Related DE19521150B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR13121-94 1994-06-10
KR1019940013121A KR0144956B1 (ko) 1994-06-10 1994-06-10 반도체 장치의 배선 구조 및 그 형성방법

Publications (2)

Publication Number Publication Date
DE19521150A1 DE19521150A1 (de) 1995-12-14
DE19521150B4 true DE19521150B4 (de) 2009-07-02

Family

ID=19385080

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19521150A Expired - Fee Related DE19521150B4 (de) 1994-06-10 1995-06-09 Verdrahtungsstruktur eines Halbleiterbaulementes und Verfahren zu ihrer Herstellung

Country Status (6)

Country Link
US (1) US5998870A (de)
JP (1) JP3963494B2 (de)
KR (1) KR0144956B1 (de)
CN (1) CN1061782C (de)
DE (1) DE19521150B4 (de)
GB (1) GB2290166B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066096A (zh) * 2013-01-28 2013-04-24 豪威科技(上海)有限公司 背照式cmos影像传感器的制造方法

Families Citing this family (342)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891269B1 (en) 1995-07-05 2005-05-10 Fujitsu Limited Embedded electroconductive layer structure
US5736192A (en) * 1995-07-05 1998-04-07 Fujitsu Limited Embedded electroconductive layer and method for formation thereof
KR100218728B1 (ko) * 1995-11-01 1999-09-01 김영환 반도체 소자의 금속 배선 제조방법
KR100193897B1 (ko) * 1996-06-28 1999-06-15 김영환 반도체 소자의 플러그 형성 방법
GB2322963B (en) * 1996-09-07 1999-02-24 United Microelectronics Corp Method of fabricating a conductive plug
NL1005653C2 (nl) * 1997-03-26 1998-09-29 United Microelectronics Corp Werkwijze voor het fabriceren van een geleidende contactpen.
KR100226751B1 (ko) * 1997-04-10 1999-10-15 구본준 반도체 소자의 금속 배선 형성방법
US5989623A (en) * 1997-08-19 1999-11-23 Applied Materials, Inc. Dual damascene metallization
KR100274603B1 (ko) * 1997-10-01 2001-01-15 윤종용 반도체장치의제조방법및그의제조장치
US6482734B1 (en) 1998-01-20 2002-11-19 Lg Semicon Co., Ltd. Diffusion barrier layer for semiconductor device and fabrication method thereof
US6547934B2 (en) 1998-05-18 2003-04-15 Applied Materials, Inc. Reduction of metal oxide in a dual frequency etch chamber
US6297147B1 (en) 1998-06-05 2001-10-02 Applied Materials, Inc. Plasma treatment for ex-situ contact fill
JP2000133712A (ja) * 1998-08-18 2000-05-12 Seiko Epson Corp 半導体装置の製造方法
TW394994B (en) * 1998-10-15 2000-06-21 United Microelectronics Corp Method of manufacturing barrier layer of integrated circuit
US20010049181A1 (en) 1998-11-17 2001-12-06 Sudha Rathi Plasma treatment for cooper oxide reduction
US6355571B1 (en) 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
US7053002B2 (en) 1998-12-04 2006-05-30 Applied Materials, Inc Plasma preclean with argon, helium, and hydrogen gases
US6114198A (en) * 1999-05-07 2000-09-05 Vanguard International Semiconductor Corporation Method for forming a high surface area capacitor electrode for DRAM applications
US6380628B2 (en) * 1999-08-18 2002-04-30 International Business Machines Corporation Microstructure liner having improved adhesion
JP2001308094A (ja) 2000-04-19 2001-11-02 Oki Electric Ind Co Ltd 配線薄膜の堆積方法
US6984591B1 (en) * 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
US6794311B2 (en) 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
US6348732B1 (en) 2000-11-18 2002-02-19 Advanced Micro Devices, Inc. Amorphized barrier layer for integrated circuit interconnects
KR100753119B1 (ko) * 2001-06-30 2007-08-29 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP3757143B2 (ja) * 2001-10-11 2006-03-22 富士通株式会社 半導体装置の製造方法及び半導体装置
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
KR20040019170A (ko) * 2002-08-26 2004-03-05 삼성전자주식회사 알루미늄 콘택의 형성 방법
US6673718B1 (en) * 2002-11-27 2004-01-06 Samsung Electronics Co., Ltd. Methods for forming aluminum metal wirings
KR100485160B1 (ko) * 2003-01-30 2005-04-22 동부아남반도체 주식회사 반도체 소자의 접속홀 형성 방법
JP2004363402A (ja) * 2003-06-05 2004-12-24 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP4501533B2 (ja) * 2004-05-31 2010-07-14 株式会社デンソー 半導体装置の製造方法
WO2006016473A1 (ja) * 2004-08-10 2006-02-16 Nippon Mining & Metals Co., Ltd. フレキシブル銅基板用バリア膜及びバリア膜形成用スパッタリングターゲット
CN101320754A (zh) 2004-09-17 2008-12-10 日本电气株式会社 半导体器件
US7220671B2 (en) * 2005-03-31 2007-05-22 Intel Corporation Organometallic precursors for the chemical phase deposition of metal films in interconnect applications
KR100715761B1 (ko) * 2005-04-01 2007-05-08 영남대학교 산학협력단 보론이 도핑된 실리콘웨이퍼 상의 알루미늄 패드도금불량의 개선방법
CN100444351C (zh) * 2005-10-20 2008-12-17 Bcd半导体制造有限公司 一种集成电路双极电路中接触孔的制造工艺
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
JP2010272711A (ja) * 2009-05-22 2010-12-02 Mitsubishi Electric Corp 半導体デバイスとその製造方法
TWI435386B (zh) * 2009-07-21 2014-04-21 Ulvac Inc 被膜表面處理方法
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
WO2011162255A1 (ja) * 2010-06-22 2011-12-29 株式会社アルバック バリア膜の形成方法及び金属配線膜の形成方法
JP2012069891A (ja) * 2010-09-27 2012-04-05 Denso Corp 半導体装置の製造方法
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US9991124B2 (en) * 2015-01-20 2018-06-05 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate and manufacturing method thereof
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102354490B1 (ko) * 2016-07-27 2022-01-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
KR102613349B1 (ko) 2016-08-25 2023-12-14 에이에스엠 아이피 홀딩 비.브이. 배기 장치 및 이를 이용한 기판 가공 장치와 박막 제조 방법
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
TWI779134B (zh) 2017-11-27 2022-10-01 荷蘭商Ａｓｍ智慧財產控股私人有限公司 用於儲存晶圓匣的儲存裝置及批爐總成
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
KR102657269B1 (ko) 2018-02-14 2024-04-16 에이에스엠 아이피 홀딩 비.브이. 주기적 증착 공정에 의해 기판 상에 루테늄-함유 막을 증착하는 방법
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
KR20190129718A (ko) 2018-05-11 2019-11-20 에이에스엠 아이피 홀딩 비.브이. 기판 상에 피도핑 금속 탄화물 막을 형성하는 방법 및 관련 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
TWI819010B (zh) 2018-06-27 2023-10-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
TWI751420B (zh) 2018-06-29 2022-01-01 荷蘭商Ａｓｍ知識產權私人控股有限公司 薄膜沉積方法
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
JP7509548B2 (ja) 2019-02-20 2024-07-02 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
TW202140831A (zh) 2020-04-24 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220006455A (ko) 2020-07-08 2022-01-17 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226052A (ja) * 1988-07-14 1990-01-29 Seiko Epson Corp 半導体装置およびその製造方法
US4897709A (en) * 1988-04-15 1990-01-30 Hitachi, Ltd. Titanium nitride film in contact hole with large aspect ratio
DE4342047A1 (de) * 1992-12-10 1994-06-16 Samsung Electronics Co Ltd Halbleiterbauelement und Verfahren zu seiner Herstellung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183942A (ja) * 1985-02-08 1986-08-16 Fujitsu Ltd 半導体装置の製造方法
JPS63303062A (ja) * 1987-06-02 1988-12-09 Nec Corp 半導体集積回路の製造装置
US4994410A (en) * 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
ATE139866T1 (de) * 1990-02-19 1996-07-15 Canon Kk Verfahren zum herstellen von abgeschiedener metallschicht, die aluminium als hauptkomponente enthält, mit anwendung von alkylaluminiumhydrid
KR100228259B1 (ko) * 1990-10-24 1999-11-01 고지마 마따오 박막의 형성방법 및 반도체장치
US5232871A (en) * 1990-12-27 1993-08-03 Intel Corporation Method for forming a titanium nitride barrier layer
JP3252397B2 (ja) * 1991-02-21 2002-02-04 ソニー株式会社 配線形成方法
JPH04280425A (ja) * 1991-03-07 1992-10-06 Sony Corp 配線形成方法
US5171412A (en) * 1991-08-23 1992-12-15 Applied Materials, Inc. Material deposition method for integrated circuit manufacturing
DE69216747T2 (de) * 1991-10-07 1997-07-31 Sumitomo Metal Ind Verfahren zur Bildung eines dünnen Films
EP0545602A1 (de) * 1991-11-26 1993-06-09 STMicroelectronics, Inc. Herstellungsverfahren von metallischen Barriere-Schichten
JPH05311393A (ja) * 1992-05-12 1993-11-22 Citizen Watch Co Ltd 応力緩和被膜の構造
JPH0730095A (ja) * 1993-06-25 1995-01-31 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5685960A (en) * 1995-11-27 1997-11-11 Applied Materials, Inc. Method for forming aluminum contacts

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897709A (en) * 1988-04-15 1990-01-30 Hitachi, Ltd. Titanium nitride film in contact hole with large aspect ratio
JPH0226052A (ja) * 1988-07-14 1990-01-29 Seiko Epson Corp 半導体装置およびその製造方法
DE4342047A1 (de) * 1992-12-10 1994-06-16 Samsung Electronics Co Ltd Halbleiterbauelement und Verfahren zu seiner Herstellung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Nishimura, H. (u.a.): Reliable Submicron Vias Using Aluminium Alloy High Temperature Sputter filling. In: VMIC Conference, 1991, S. 170-176 *
Stimmel, J.B., Mehrota, B.N.: Effects of Oxygen on Reactively Sputtered TiN Films. In: Tungsten and Other Refactory Metals for VLSI Applications III, 1998, S. 375-382 *
Stimmel, J.B., Mehrota, B.N.: Effects of Oxygen on Reactively Sputtered TiN Films. In: Tungsten and Other Refactory Metals for VLSI Applications III, 1998, S. 375-382 Nishimura, H. (u.a.): Reliable Submicron Vias Using Aluminium Alloy High Temperature Sputter filling. In: VMIC Conference, 1991, S. 170-176

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066096A (zh) * 2013-01-28 2013-04-24 豪威科技(上海)有限公司 背照式cmos影像传感器的制造方法
CN103066096B (zh) * 2013-01-28 2016-01-20 豪威科技(上海)有限公司 背照式cmos影像传感器的制造方法

Also Published As

Publication number Publication date
CN1061782C (zh) 2001-02-07
JP3963494B2 (ja) 2007-08-22
DE19521150A1 (de) 1995-12-14
GB9511567D0 (en) 1995-08-02
KR960002480A (ko) 1996-01-26
GB2290166B (en) 1998-09-09
JPH07335759A (ja) 1995-12-22
CN1117205A (zh) 1996-02-21
KR0144956B1 (ko) 1998-08-17
US5998870A (en) 1999-12-07
GB2290166A (en) 1995-12-13

Similar Documents

Publication Publication Date Title
DE19521150B4 (de) Verdrahtungsstruktur eines Halbleiterbaulementes und Verfahren zu ihrer Herstellung
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE69030229T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3916622C2 (de)
DE3311635C2 (de)
DE102008007001B4 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE4325706C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69026783T2 (de) Herstellen von einer selektiv niedergeschlagenen Schicht mit Anwendung von Alkylaluminiumhydrid
DE3783405T2 (de) Halbleiteranordnung mit einer duennschicht-verdrahtung und verfahren zum herstellen derselben.
DE3873903T2 (de) Verfahren, um eine elektrische verbindung auf einer silizium-halbleitervorrichtung herzustellen.
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4222142A1 (de) Halbleiterbauelement mit einer verdrahtungsschicht und verfahren zu dessen herstellung
DE69026566T2 (de) Verfahren zur Herstellung von einer abgeschiedenen Metallschicht, die Aluminium als Hauptkomponent enthält, mit Anwendung von Alkalimetallaluminiumhydride
DE4200809A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE19505947A1 (de) Halbleitervorrichtung
DE69109366T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur.
DE19642740A1 (de) Halbleiterbauelement mit einer Aluminium-Zwischenschaltung und Verfahren zu dessen Herstellung
DE3314879A1 (de) Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
US5703403A (en) Electrode for semiconductor device and method for producing the same
DE102005057075A1 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht
DE68917494T2 (de) Niederschlagverfahren von Wolfram auf Silizium bei einem sich selbst begrenzenden CVD-Verfahren und somit hergestelltes Halbleiterbauelement.
DE19952273A1 (de) Verfahren zur Bildung eines Verbindungsfilmes
DE3587364T2 (de) Feldeffekttransistor mit selbstjustierter Torelektrode und Verfahren zu seiner Herstellung.
DE10214065B4 (de) Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101