JPH0226052A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0226052A JPH0226052A JP17603588A JP17603588A JPH0226052A JP H0226052 A JPH0226052 A JP H0226052A JP 17603588 A JP17603588 A JP 17603588A JP 17603588 A JP17603588 A JP 17603588A JP H0226052 A JPH0226052 A JP H0226052A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- barrier metal
- oxygen
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 13
- 239000001301 oxygen Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 claims description 10
- 239000010936 titanium Substances 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000004544 sputter deposition Methods 0.000 description 8
- 229910001020 Au alloy Inorganic materials 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 239000003353 gold alloy Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- LQJIDIOGYJAQMF-UHFFFAOYSA-N lambda2-silanylidenetin Chemical compound [Si].[Sn] LQJIDIOGYJAQMF-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- QHGNHLZPVBIIPX-UHFFFAOYSA-N tin(ii) oxide Chemical compound [Sn]=O QHGNHLZPVBIIPX-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の配線構造に関する。
本発明は半導体装置の配線構造において、バリアメタル
表面に酸素またはシリコンが含まれていることにより、
信頼性が高く、安定して生産可能な半導体装置を堤供す
るものである。
表面に酸素またはシリコンが含まれていることにより、
信頼性が高く、安定して生産可能な半導体装置を堤供す
るものである。
従来の半導体装置の配線装置は、特開昭６１−１４２７
３９の様に、絶縁膜上およびコンタクト開口部表面上に
高融点金属層を形成後熱処理して、金属表面を窒化金属
にすると共に金属と半導体界面をシリサイド化し、次に
窒化金属上に配線金属を形成するというものである。
３９の様に、絶縁膜上およびコンタクト開口部表面上に
高融点金属層を形成後熱処理して、金属表面を窒化金属
にすると共に金属と半導体界面をシリサイド化し、次に
窒化金属上に配線金属を形成するというものである。
近年、半導体装置が微細化されると伴い、半導体基板上
のコンタクト開口部も微細化されて来ている。それに伴
い種々の課題を顕在化している。
のコンタクト開口部も微細化されて来ている。それに伴
い種々の課題を顕在化している。
その１つはコンタクト抵抗増大の問題であり、もう１つ
はコンタクト部でのＡｊ配線の断線である。
はコンタクト部でのＡｊ配線の断線である。
前者は、Ａｊ配線中のシリコンがコンタクト部に析出す
るために起こり、後者は、径が小さく深さが深いコンタ
クトにＡｌがはいって行かないために起こる。これらの
解決策として、前者に対してはＡ」配線中にシリコンを
入れないことが考えられるが、そのままだとＡｌが基板
へ拡散して接合リークを起こすため、Ａｊ配線と基板拡
散層との間にバリアメタルをはさむ方法がある。また後
者に対しては、Ａｊをスパッタ法で形成する際、基板に
バイアス電圧を印加するバイアススパッタ法がある。
るために起こり、後者は、径が小さく深さが深いコンタ
クトにＡｌがはいって行かないために起こる。これらの
解決策として、前者に対してはＡ」配線中にシリコンを
入れないことが考えられるが、そのままだとＡｌが基板
へ拡散して接合リークを起こすため、Ａｊ配線と基板拡
散層との間にバリアメタルをはさむ方法がある。また後
者に対しては、Ａｊをスパッタ法で形成する際、基板に
バイアス電圧を印加するバイアススパッタ法がある。
前述の従来技術では、これを多層配線を有する半導体装
置に用いた場合、上層の配線金属の形成などの後工程の
熱でＡｊが基板へ拡散してしまいそのバリア性が十分で
ないという課題を有する。
置に用いた場合、上層の配線金属の形成などの後工程の
熱でＡｊが基板へ拡散してしまいそのバリア性が十分で
ないという課題を有する。
また、配線金属の形成を前述のバイアススパッタ法で行
った場合、従来技術では、バリアメタルとＡｊ配線との
ぬれ性が十分でなく、コンタクトの中にはいって行（Ａ
ｌ２Ｏ２がうすくなってしまうという課題を有する。（
第２図） そこで本発明はこのような課題を解決するもので、その
目的とするところは、Ａｊの拡散を防止し、Ａｊとのぬ
れ性が良く、その結果、高品質で高歩留まりな半導体装
置の配線構造を提供するところにある。
った場合、従来技術では、バリアメタルとＡｊ配線との
ぬれ性が十分でなく、コンタクトの中にはいって行（Ａ
ｌ２Ｏ２がうすくなってしまうという課題を有する。（
第２図） そこで本発明はこのような課題を解決するもので、その
目的とするところは、Ａｊの拡散を防止し、Ａｊとのぬ
れ性が良く、その結果、高品質で高歩留まりな半導体装
置の配線構造を提供するところにある。
本発明の半導体装置は、半導体基板表面の拡散領域に絶
縁膜の開口部を有し、該絶縁膜及び該開口部上にバリア
メタル及びＡｊ金合金形成した半導体装置において、バ
リアメタル内部に酸素またはシリコンが含まれているこ
とを特徴とする。
縁膜の開口部を有し、該絶縁膜及び該開口部上にバリア
メタル及びＡｊ金合金形成した半導体装置において、バ
リアメタル内部に酸素またはシリコンが含まれているこ
とを特徴とする。
第１図は本発明の一実施例における半導体装置の製造工
程図である。以下、図面に沿って本発明を説明する。ま
ず第１図（ａ）の如く、Ｐ形半導体基板１０３上の絶縁
膜１０２に開口部を設け、高融点金属（本実施例ではＴ
ｉ）をスパッタする。
程図である。以下、図面に沿って本発明を説明する。ま
ず第１図（ａ）の如く、Ｐ形半導体基板１０３上の絶縁
膜１０２に開口部を設け、高融点金属（本実施例ではＴ
ｉ）をスパッタする。
１０８はＮ膨拡散層１０８である０次に、第１図（ｂ）
の如く上記高融点金属を窒素中で熱処理すると開口部の
拡散層１０８との界面にはチタンシリサイド層１０６、
絶縁膜上のＴｉおよび拡散層上のＴｉ表面には窒化チタ
ン１０５（以下ＴｉＮと称する）が形成される。熱処理
は本実施例では、ハロゲンランプを用いたアニール炉で
７００〜９００℃の温度で行なった。その後、シリコン
または酸素１０４をイオン打ち込みする。酸素は酸素プ
ラズマを用いたり、拡散炉で４００〜５００°Ｃの温度
で酸素を含む雰囲気中でアニールすることによっても導
入可能である。その後、第１図（ｃ）の如く、バイアス
スパッタ法により、Ａｊ合金配線１０７を形成した。こ
の際、バイアス印加と共に加熱も同時に行なうとコンタ
クト開０部のＡｊ合金層のカバレッジはさらに改善され
る。
の如く上記高融点金属を窒素中で熱処理すると開口部の
拡散層１０８との界面にはチタンシリサイド層１０６、
絶縁膜上のＴｉおよび拡散層上のＴｉ表面には窒化チタ
ン１０５（以下ＴｉＮと称する）が形成される。熱処理
は本実施例では、ハロゲンランプを用いたアニール炉で
７００〜９００℃の温度で行なった。その後、シリコン
または酸素１０４をイオン打ち込みする。酸素は酸素プ
ラズマを用いたり、拡散炉で４００〜５００°Ｃの温度
で酸素を含む雰囲気中でアニールすることによっても導
入可能である。その後、第１図（ｃ）の如く、バイアス
スパッタ法により、Ａｊ合金配線１０７を形成した。こ
の際、バイアス印加と共に加熱も同時に行なうとコンタ
クト開０部のＡｊ合金層のカバレッジはさらに改善され
る。
上記ＴｉＮは′ｒｉを熱処理して形成した直後は柱状晶
をしており、たてに粒界が存在し、そこをＡｊが拡散し
やすい０本発明の如く、シリコンや酸素を導入したＴｉ
ＮＭ１０９は、この粒界にシリコンや酸素が存在し、Ａ
ｌに対する拡散バリアとなる。
をしており、たてに粒界が存在し、そこをＡｊが拡散し
やすい０本発明の如く、シリコンや酸素を導入したＴｉ
ＮＭ１０９は、この粒界にシリコンや酸素が存在し、Ａ
ｌに対する拡散バリアとなる。
シリコンをＴｉＮに表面濃度Ｉ Ｘ １０ ”ｃｓ−’
以上含ませた時のリーク電流分布を第３図に示す。
以上含ませた時のリーク電流分布を第３図に示す。
試料はコンタクトを１００００ケ持つＮ膨拡散層でＮ”
ＩＰ−の接合リーク電流を５ｖ印加して測定した。上層
のＡｊ金合金純Ａｊをバイアススパッタして形成した。
ＩＰ−の接合リーク電流を５ｖ印加して測定した。上層
のＡｊ金合金純Ａｊをバイアススパッタして形成した。
ＴｉＮシリコンを導入した試料（第３図、（ｂ））は大
巾にリーク電流が少なくなって・いる。
巾にリーク電流が少なくなって・いる。
また、ＴｉＮ表面にシリコンまたは酸素が含まれるとバ
イアススパッタされたＡｌ合金はＴｉＮ表面を動きやす
くなり、その結果コンタクトの中へＡｊ金合金はいって
行きやすくなる。これはバイアス印加しないスパッタ法
でも同様だが、バイアススパッタしたＡｊ金合金カバレ
ッジで言えば、本発明により、第２図の従来技術に比べ
て、第１図（ｃ）の如くに改善される。その結果、この
配線に電流を流した場合、コンタクト部での電流密度が
、本発明の第１図のものは従来に比べて小さくなり、い
わゆるエレクトロマイグレーションという信頼性不良が
大巾に低減される。
イアススパッタされたＡｌ合金はＴｉＮ表面を動きやす
くなり、その結果コンタクトの中へＡｊ金合金はいって
行きやすくなる。これはバイアス印加しないスパッタ法
でも同様だが、バイアススパッタしたＡｊ金合金カバレ
ッジで言えば、本発明により、第２図の従来技術に比べ
て、第１図（ｃ）の如くに改善される。その結果、この
配線に電流を流した場合、コンタクト部での電流密度が
、本発明の第１図のものは従来に比べて小さくなり、い
わゆるエレクトロマイグレーションという信頼性不良が
大巾に低減される。
上記実施例ではバリアメタルとしてＴｉを熱処理してＴ
ｉＮを形成するものについて説明したが、Ｔｉを窒素を
含む雰囲気中でスパッタして形成したＴｉＮや、ＴｉＷ
のターゲットをスパッタして得たバリアメタル等につい
ても同様の効果を有するものである。
ｉＮを形成するものについて説明したが、Ｔｉを窒素を
含む雰囲気中でスパッタして形成したＴｉＮや、ＴｉＷ
のターゲットをスパッタして得たバリアメタル等につい
ても同様の効果を有するものである。
以上述べたように本発明によれば、バリアメタル表面に
酸素またはシリコンが含まれていることにより、接合リ
ークが起こりにくく、コンタクトの部分のＡｊ金合金カ
バレッジが良くこの部分での配線やエレクトロマイグレ
ーションが起こりにくい、高品質で高歩留まりの半導体
装置を提供することが可能になる。
酸素またはシリコンが含まれていることにより、接合リ
ークが起こりにくく、コンタクトの部分のＡｊ金合金カ
バレッジが良くこの部分での配線やエレクトロマイグレ
ーションが起こりにくい、高品質で高歩留まりの半導体
装置を提供することが可能になる。
第１図（ａ）〜（ｃ）は本発明の一実施例を示す製造工
程図。 第２図は従来技術によるコンタクト部のＡｌのカバレッ
ジを示す断面図。 第３図（ａ）（ｂ）は本発明による効果を表わす、接合
リーク電流分布のグラフ。 ・チタンシリサイド ・バイアススパッタされたＡｊ金合 金Ｎ膨拡散層 ・シリコンまたは酸素を含んだＴｉ Ｎ 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（ｆｌ！１１名）ｉ 絶縁膜 Ｐ形半導体基板 シリコンまたは酸素 ＴｉＮ ↓ ↓ ↓ ↓ ｉ１０牛
程図。 第２図は従来技術によるコンタクト部のＡｌのカバレッ
ジを示す断面図。 第３図（ａ）（ｂ）は本発明による効果を表わす、接合
リーク電流分布のグラフ。 ・チタンシリサイド ・バイアススパッタされたＡｊ金合 金Ｎ膨拡散層 ・シリコンまたは酸素を含んだＴｉ Ｎ 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（ｆｌ！１１名）ｉ 絶縁膜 Ｐ形半導体基板 シリコンまたは酸素 ＴｉＮ ↓ ↓ ↓ ↓ ｉ１０牛
Claims (1)
- 半導体基板表面の拡散層領域に絶縁膜の開口部を有し、
該絶縁膜及び該開口部上にバリアメタル及びＡｌ合金を
形成した半導体装置において、バリアメタル内部に酸素
またはシリコンが含まれていることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176035A JP2751223B2 (ja) | 1988-07-14 | 1988-07-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176035A JP2751223B2 (ja) | 1988-07-14 | 1988-07-14 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0226052A true JPH0226052A (ja) | 1990-01-29 |
| JP2751223B2 JP2751223B2 (ja) | 1998-05-18 |
Family
ID=16006585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63176035A Expired - Lifetime JP2751223B2 (ja) | 1988-07-14 | 1988-07-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751223B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2664096A1 (fr) * | 1990-06-29 | 1992-01-03 | Samsung Electronics Co Ltd | Procede de metallisation pour dispositif a semi-conducteur utilisant du nitrure de titane amorphe. |
| US5493132A (en) * | 1991-12-20 | 1996-02-20 | Vlsi Technology, Inc. | Integrated circuit contact barrier formation with ion implant |
| US5534463A (en) * | 1992-01-23 | 1996-07-09 | Samsung Electronics Co., Ltd. | Method for forming a wiring layer |
| US5851917A (en) * | 1992-12-30 | 1998-12-22 | Samsung Electronics Co., Ltd. | Method for manufacturing a multi-layer wiring structure of a semiconductor device |
| DE4342047B4 (de) * | 1992-12-10 | 2004-12-09 | Samsung Electronics Co., Ltd., Suwon | Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung |
| US7329599B1 (en) * | 2005-03-16 | 2008-02-12 | Advanced Micro Devices, Inc. | Method for fabricating a semiconductor device |
| DE19521150B4 (de) * | 1994-06-10 | 2009-07-02 | Samsung Electronics Co., Ltd., Suwon | Verdrahtungsstruktur eines Halbleiterbaulementes und Verfahren zu ihrer Herstellung |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290740A (ja) * | 1985-06-19 | 1986-12-20 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS639925A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 半導体装置の製造方法 |
-
1988
- 1988-07-14 JP JP63176035A patent/JP2751223B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290740A (ja) * | 1985-06-19 | 1986-12-20 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS639925A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 半導体装置の製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2664096A1 (fr) * | 1990-06-29 | 1992-01-03 | Samsung Electronics Co Ltd | Procede de metallisation pour dispositif a semi-conducteur utilisant du nitrure de titane amorphe. |
| US5869902A (en) * | 1990-09-19 | 1999-02-09 | Samsung Electronics Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US5493132A (en) * | 1991-12-20 | 1996-02-20 | Vlsi Technology, Inc. | Integrated circuit contact barrier formation with ion implant |
| US5534463A (en) * | 1992-01-23 | 1996-07-09 | Samsung Electronics Co., Ltd. | Method for forming a wiring layer |
| US5589713A (en) * | 1992-01-23 | 1996-12-31 | Samsung Electronics Co., Ltd. | Semiconductor device having an improved wiring layer |
| DE4342047B4 (de) * | 1992-12-10 | 2004-12-09 | Samsung Electronics Co., Ltd., Suwon | Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung |
| US5851917A (en) * | 1992-12-30 | 1998-12-22 | Samsung Electronics Co., Ltd. | Method for manufacturing a multi-layer wiring structure of a semiconductor device |
| DE19521150B4 (de) * | 1994-06-10 | 2009-07-02 | Samsung Electronics Co., Ltd., Suwon | Verdrahtungsstruktur eines Halbleiterbaulementes und Verfahren zu ihrer Herstellung |
| US7329599B1 (en) * | 2005-03-16 | 2008-02-12 | Advanced Micro Devices, Inc. | Method for fabricating a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2751223B2 (ja) | 1998-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180374745A1 (en) | Semiconductor Constructions; and Methods for Providing Electrically Conductive Material Within Openings | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPH0324723A (ja) | 半導体デバイスにおける電気的コンタクトの製造方法 | |
| JPH04259242A (ja) | 半導体装置の製造方法 | |
| US4669176A (en) | Method for diffusing a semiconductor substrate through a metal silicide layer by rapid heating | |
| JPH0226052A (ja) | 半導体装置およびその製造方法 | |
| KR0179827B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JPH09186103A (ja) | 金属配線の構造及びその形成方法 | |
| JPH0464226A (ja) | 金属フッ化膜を備えた電子装置 | |
| KR950009283B1 (ko) | 반도체장치의 제조방법 | |
| JPH0226051A (ja) | 半導体装置の製造方法 | |
| JPS63204743A (ja) | 半導体装置の製造方法 | |
| JPS587864A (ja) | 半導体装置及びその製造方法 | |
| JPS62104174A (ja) | 半導体装置及びその製造方法 | |
| JPH02119129A (ja) | 半導体装置の製造方法 | |
| JPH0254926A (ja) | 半導体装置の製造方法 | |
| JP2857170B2 (ja) | 半導体装置の製造方法 | |
| US5908321A (en) | Semiconductor structure with stable pre-reacted particle and method for making | |
| JPS5898968A (ja) | 半導体装置 | |
| JPS61225838A (ja) | 電極配線の形成方法 | |
| JPH0391245A (ja) | 薄膜半導体装置とその製造方法 | |
| JPH03139829A (ja) | 半導体装置の製造方法 | |
| JPS6074675A (ja) | 半導体装置 | |
| JPS62118525A (ja) | 半導体装置の製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |