CN100444351C - 一种集成电路双极电路中接触孔的制造工艺 - Google Patents

一种集成电路双极电路中接触孔的制造工艺 Download PDF

Info

Publication number
CN100444351C
CN100444351C CNB2005101141031A CN200510114103A CN100444351C CN 100444351 C CN100444351 C CN 100444351C CN B2005101141031 A CNB2005101141031 A CN B2005101141031A CN 200510114103 A CN200510114103 A CN 200510114103A CN 100444351 C CN100444351 C CN 100444351C
Authority
CN
China
Prior art keywords
contact hole
integrated circuit
plasma
circuit
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101141031A
Other languages
English (en)
Other versions
CN1953156A (zh
Inventor
童亮
邱斌
刘先锋
黄平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BCD Semiconductor Manufacturing Ltd
Original Assignee
BCD Semiconductor Manufacturing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BCD Semiconductor Manufacturing Ltd filed Critical BCD Semiconductor Manufacturing Ltd
Priority to CNB2005101141031A priority Critical patent/CN100444351C/zh
Publication of CN1953156A publication Critical patent/CN1953156A/zh
Application granted granted Critical
Publication of CN100444351C publication Critical patent/CN100444351C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种集成电路双极电路中接触孔的制造方法，包括以下步骤：(1)在设有极区的基材上形成二氧化硅层；(2)光刻形成图案；(3)干法蚀刻和湿法腐蚀形成接触孔；(4)在形成的接触孔内淀积金属形成互连线，在步骤(1)和步骤(2)之间，即在光刻前，使用等离子体以轰击二氧化硅表面。本发明不需要增加国际上通用的先进的干法刻蚀设备，仅仅通过使用等离子体处理氧化层表面即可达到提高接触孔形貌的目的。可以降低集成电路的制造成本，节约资源。

Description

一种集成电路双极电路中接触孔的制造方法
所属技术领域
本发明涉及集成电路工艺技术领域，特别是关于一种双极电路中接触孔的制造方法。
背景技术
在双极电路的工艺中，当接触孔尺寸大于3微米时，通常采用湿法腐蚀形成接触孔，而当接触孔尺寸小于1微米，则需要使用先进的干法刻蚀设备解决接触孔形貌的技术瓶颈。当接触孔尺寸在1.5微米和2微米之间时，干法刻蚀和湿法腐蚀需要结合使用，可以先干法刻蚀，再湿法腐蚀；也可以先湿法腐蚀，再干法刻蚀。
现有的工艺流程步骤一般是：对基底材料进行氧化，氧化后在基底表面涂胶，对接触孔进行曝光、显影；在光刻过程之后，对基材进行干法刻蚀，再清洗去除浮渣；接下来进行第二道刻蚀工艺，即湿法腐蚀；刻蚀后去除光刻胶，淀积一层金属。
按照上述工艺形成的接触孔的形容貌如图1所示，在硅基材1上有一层氧化硅层4，在基材层1和氧化硅层4之间界面一侧的基材层1上分别设置有高硼区2和发射区3，在氧化硅层4对应这两个区域开设有通孔，通孔中填充有金属6。
然而一般的干法刻蚀设备如LAM490，对于致密的二氧化硅层4蚀刻效率较低难以形成较为满意的形貌效果。因此，现有的工艺方法在对于接触孔尺寸较小的芯片电路加工难以胜任，而能达到理想效果的先进的干法刻蚀设备是非常昂贵的。这就需要有一种采用原有的设备对接触孔尺寸较小的芯片电路加工能够取得满意的形貌的技术来降低设备成本。
发明内容
本发明的目的在于提供一种集成电路双极电路中接触孔的制造方法，克服了现有技术的不足，通过降低氧化硅层的致密度，解决了线宽较小的芯片的接触孔的制造方法中对干法刻蚀技术要求较高，难以取得较好的接触孔形貌的技术问题。
本发明是通过以下技术方法实现的：一种集成电路双极电路中接触孔的制造方法，包括以下步骤：(1)在设有极区的基材上形成二氧化硅层；(2)光刻形成图案；(3)干法蚀刻和湿法腐蚀形成接触孔；(4)在形成的接触孔内淀积金属形成互连线，在步骤(1)和步骤(2)之间，即在光刻前，使用等离子体以轰击二氧化硅表面。
其中，所述的等离子体由干法刻蚀设备产生，该干法刻蚀设备是LAM490。所述的等离子体的轰击功率可调，功率调节范围是100W-500W，典型的功率是200W。
本发明通过采用等离子体轰击二氧化硅的表面，使得二氧化硅在经过等离子体的轰击后变得疏松，在接下来的腐蚀过程中，将加快速率，因此可以在接触孔顶部形成很好的斜坡，而接触孔的尺寸仍然保持不变。本发明不需要增加国际上通用的先进的干法刻蚀设备，仅仅通过使用等离子体处理氧化层表面即可达到提高接触孔形貌的目的。这是一种很简单的技术，并且可以降低集成电路的制造成本，节约资源。
附图说明
图1是双极电路中接触孔形貌示意图。
图2至图6分别为本发明各步骤工艺示意图。
具体实施方式
本发明提供一种集成电路双极电路中接触孔的制造方法，在无需昂贵的先进干蚀刻设备的条件下，可提高接触孔的形貌。本发明在接触孔光刻涂胶前，使用干法刻蚀设备产生等离子体以轰击二氧化硅表面化。由于干法刻蚀设备产生等离子体轰击二氧化硅的表面，使得二氧化硅在经过等离子体的轰击后变得疏松，那么在接下来的腐蚀过程中，将加快速率，因此可以在接触孔顶部形成很好的斜坡，而接触孔的尺寸仍然保持不变；另外，通过调节等离子体的功率还可满足不同器件的实际需要，使接触孔的形貌具备可调节。下面结合附图以使本发明的细节得到更详细的揭露。
首先请参阅图2，图2是本发明的氧化过程示意图。在图2中，对一个内部分别设置有高硼区2和发射区3的硅基材1进行氧化，在硅基材1的上部形成一个二氧化硅层4，该二氧化硅层4的厚度为接触到高硼区2和发射区3的上部边缘。形成二氧化硅层4的方法包括但不仅限于：热生长或淀积的方法。
请参阅图3，图3是本发明较现有技术增加的步骤，即对氧化硅如图3所示，箭头表示等离子体，衬底二氧化硅层4的表面被干法刻蚀设备产生的等离子体轰击，然后变得疏松。
在表面等离子体刻蚀过程中，被轰击的二氧化硅膜的表面会受到离子、原子团、电子以及中性粒子的轰击，会使其表面受到一定程度的损伤。因此，在湿法腐蚀的过程中，受损伤表层的腐蚀速率会大于没有受到损伤的表层以下的部分，表层腐蚀快，而下面腐蚀慢，在相同腐蚀时间的条件下，可以形成一个斜坡。
由于这种轰击通常会影响几个至几十个原子厚度的表面，这主要取决于设定的功率范围，功率大，则影响的厚度深，腐蚀后坡度较大；反之，则坡度小，适合的功率范围在100W到500W之间，200W是最佳功率点，此时的坡度可以与平面形成45度角，达到很好的接触孔形貌。
在接触孔光刻涂胶前，使用干法刻蚀设备LAM490，产生等离子体轰击二氧化硅的表面，使表层的二氧化硅在经过等离子体的轰击后变的比较疏松，通过接下来的腐蚀时，速率变快。因此，可以在接触孔顶部形成很好的斜坡，而接触孔底部的尺寸仍可以保持不变。并且，可以通过调节等离子体的功率满足器件的实际需要，使接触孔的形貌具备可调节性。
请参阅图4，在图4中二氧化硅的表面被涂上一定厚度的光刻胶5。使用光学曝光的方法将接触孔图形转移到光刻胶5上。将需要接触孔刻蚀区域的光刻胶5去除，而其余部分保留光刻胶5。
接下来请参阅图5，采用普通的干法刻蚀设备对二氧化硅层4进行刻蚀，即采用可与二氧化硅反应的气体在等离子状态下刻蚀没有光刻胶5保护的二氧化硅。这次刻蚀可去除接触孔位置的二氧化硅层4的大部分，由于干法刻蚀设备产生等离子体已轰击过二氧化硅的表面，使得二氧化硅在经过等离子体的轰击后变得疏松，那么在接下来的湿法腐蚀过程中，将加快速率，因此可以在接触孔顶部形成很好的斜坡，而接触孔的尺寸仍然保持不变，因此这道干法刻蚀的技术要求被降低了，而不需要采用先进的蚀刻工具来形成较佳的斜坡。刻蚀完之后去除残胶，浮渣。
在图6中进行湿法腐蚀，使用如氢氟酸等化学药剂湿法腐蚀没有光刻胶5保护的二氧化硅，最终形成二氧化硅层4对应两个区域的接触孔。由于干法刻蚀设备产生等离子体已轰击过二氧化硅的表面，使得二氧化硅在经过等离子体的轰击后变得疏松，则在该湿法腐蚀过程中，可以在接触孔顶部形成很好的斜坡。
最后，在图1中湿法去除涂布在二氧化硅表面的全部光刻胶5。并在形成的接触孔和斜坡进行金属淀积，最终形成金属互连线6。
本发明不需要增加国际上通用的先进的干法刻蚀设备，仅仅通过使用等离子体处理氧化层表面达到提高接触孔形貌的目的。这是一种很简单的技术，并且可以降低集成电路的制造成本，节约资源。
以上介绍的仅仅是基于本发明的几个较佳实施例，并不能以此来限定本发明的范围。任何对本发明的装置作本技术领域内熟知的部件的替换、组合、分立，以及对本发明实施步骤作本技术领域内熟知的等同改变或替换均不超出本发明的揭露以及保护范围。

Claims (6)

1.一种集成电路双极电路中接触孔的制造方法，包括以下步骤：
(1)在设有极区的基材上形成二氧化硅层；
(2)光刻形成图案；
(3)干法蚀刻和湿法腐蚀形成接触孔；
(4)在形成的接触孔内淀积金属形成互连线，
其特征在于：在步骤(1)和步骤(2)之间，即在光刻前，使用等离子体以轰击二氧化硅表面。
2、如权利要求1所述的一种集成电路双极电路中接触孔的制造方法，其特征在于所述的等离子体由干法刻蚀设备产生。
3、如权利要求2所述的一种集成电路双极电路中接触孔的制造方法，其特征在于所述的干法刻蚀设备是LAM490。
4、如权利要求1所述的一种集成电路双极电路中接触孔的制造方法，其特征在于所述的等离子体的轰击功率可调。
5、如权利要求4所述的一种集成电路双极电路中接触孔的制造方法，其特征在于所述的功率调节范围是100W-500W。
6、如权利要求4所述的一种集成电路双极电路中接触孔的制造方法，其特征在于所述的功率是200W。
CNB2005101141031A 2005-10-20 2005-10-20 一种集成电路双极电路中接触孔的制造工艺 Expired - Fee Related CN100444351C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101141031A CN100444351C (zh) 2005-10-20 2005-10-20 一种集成电路双极电路中接触孔的制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101141031A CN100444351C (zh) 2005-10-20 2005-10-20 一种集成电路双极电路中接触孔的制造工艺

Publications (2)

Publication Number Publication Date
CN1953156A CN1953156A (zh) 2007-04-25
CN100444351C true CN100444351C (zh) 2008-12-17

Family

ID=38059400

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101141031A Expired - Fee Related CN100444351C (zh) 2005-10-20 2005-10-20 一种集成电路双极电路中接触孔的制造工艺

Country Status (1)

Country Link
CN (1) CN100444351C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021840B (zh) * 2011-09-23 2015-11-04 中国科学院微电子研究所 防止钝化层过刻蚀的方法
TWI604528B (zh) 2012-10-02 2017-11-01 應用材料股份有限公司 使用電漿預處理與高溫蝕刻劑沉積的方向性二氧化矽蝕刻

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1061782C (zh) * 1994-06-10 2001-02-07 三星电子株式会社 半导体器件的布线结构及其制造方法
US6399516B1 (en) * 1998-10-30 2002-06-04 Massachusetts Institute Of Technology Plasma etch techniques for fabricating silicon structures from a substrate
US20030124813A1 (en) * 2001-12-31 2003-07-03 Shyh-Dar Lee Method of fabricating shallow trench isolation
CN1595634A (zh) * 2003-09-12 2005-03-16 国际商业机器公司 具有改进的SiCOH介质的界面强度的结构及其制备方法
CN1649125A (zh) * 2004-01-26 2005-08-03 株式会社东芝 半导体器件的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1061782C (zh) * 1994-06-10 2001-02-07 三星电子株式会社 半导体器件的布线结构及其制造方法
US6399516B1 (en) * 1998-10-30 2002-06-04 Massachusetts Institute Of Technology Plasma etch techniques for fabricating silicon structures from a substrate
US20030124813A1 (en) * 2001-12-31 2003-07-03 Shyh-Dar Lee Method of fabricating shallow trench isolation
CN1595634A (zh) * 2003-09-12 2005-03-16 国际商业机器公司 具有改进的SiCOH介质的界面强度的结构及其制备方法
CN1649125A (zh) * 2004-01-26 2005-08-03 株式会社东芝 半导体器件的制造方法

Also Published As

Publication number Publication date
CN1953156A (zh) 2007-04-25

Similar Documents

Publication Publication Date Title
CN101863452B (zh) 一种改善绝缘衬底上纳米阵列结构器件制作的方法
TWI389322B (zh) 具有差異性摻雜之太陽能電池的製造方法
JP2011023690A (ja) 選択エミッタ構造の電極パターンのアラインメント方法
CN102737961B (zh) 减少光刻胶掩膜倒塌或移位的方法
JP2005519473A5 (zh)
CN100444351C (zh) 一种集成电路双极电路中接触孔的制造工艺
CN115274999A (zh) 一种约瑟夫森结及其制备方法和应用
JP4100044B2 (ja) 半導体装置及びその製造方法
JPH0389518A (ja) レーザ加工方法
JP2006156646A (ja) 太陽電池の製造方法
CN103107080B (zh) 一种解决深沟槽刻蚀工艺中圆片表面糊胶的刻蚀方法
CN104851788B (zh) 一种砷化镓基晶体管的t型栅的制作方法
CN108172505B (zh) 掩模板及制备方法、膜层制备方法和封装结构
JP2007042940A (ja) 太陽電池の製造方法
CN105576498A (zh) 一种窄条脊形GaAs 基激光器的制备方法及GaAs 基激光器
CN102820260B (zh) 提高通孔图形性能表现的方法
TW201119069A (en) Nanostructured thin film inorganic solar cells
JP4440405B2 (ja) 太陽電池およびその製造方法
KR100727439B1 (ko) 금속 배선 형성 방법
CN207624734U (zh) 掩模板和封装结构
CN104299899A (zh) 间隔层双曝光刻蚀方法
CN220674226U (zh) 一种热沉片结构
CN104058362B (zh) 微电子机械系统的加工方法
JP2723384B2 (ja) 半導体装置の製造方法
CN108666390A (zh) 一种InAlSb芯片的制备方法及InAlSb芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081217

Termination date: 20201020

CF01 Termination of patent right due to non-payment of annual fee