JP4501533B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4501533B2 JP4501533B2 JP2004161809A JP2004161809A JP4501533B2 JP 4501533 B2 JP4501533 B2 JP 4501533B2 JP 2004161809 A JP2004161809 A JP 2004161809A JP 2004161809 A JP2004161809 A JP 2004161809A JP 4501533 B2 JP4501533 B2 JP 4501533B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- layer
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 240
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000011229 interlayer Substances 0.000 claims abstract description 138
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 238000010438 heat treatment Methods 0.000 claims abstract description 73
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 69
- 238000004544 sputter deposition Methods 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 204
- 239000002184 metal Substances 0.000 claims description 161
- 229910052751 metal Inorganic materials 0.000 claims description 161
- 239000004020 conductor Substances 0.000 claims description 91
- 238000000034 method Methods 0.000 claims description 44
- 238000005304 joining Methods 0.000 claims description 37
- 238000007789 sealing Methods 0.000 claims description 23
- 230000008602 contraction Effects 0.000 claims description 11
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 82
- 230000006378 damage Effects 0.000 abstract description 6
- 230000008646 thermal stress Effects 0.000 abstract description 5
- 229910000679 solder Inorganic materials 0.000 description 42
- 238000007747 plating Methods 0.000 description 28
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 239000011888 foil Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- 239000004033 plastic Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910018100 Ni-Sn Inorganic materials 0.000 description 1
- 229910018532 Ni—Sn Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000005243 fluidization Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Description
半導体素子が形成された半導体基板(15)を用意する工程と、半導体基板(15)の表面上に層間絶縁膜(17)を形成する工程と、層間絶縁膜(17)にコンタクトホール(18)を形成する工程と、
密な状態である部分を有するAl金属層(19)であって、密な状態である部分の層間絶縁膜(17)の最上部(17a)を通って半導体基板(15)の表面に平行な線を引いた場合における平行な線からの半導体基板(15)の表面に垂直な方向での厚さ(31、32、33)が、温度変化によって接合部材(6b)および導体部材(5)が膨張収縮したときに、Al金属層(19)が塑性変形することで、接合部材(6b)および導体部材(5)の膨張収縮に追従できる厚さとして1.8μm以上となっているAl金属層(19)を層間絶縁膜(17)上に形成する工程と、Al金属層(19)上にNi層(20)を形成する工程と、半導体基板(15)上に層間絶縁膜(17)と、Al金属層(19)およびNi層(20)からなる電極部(21)とを有する半導体チップを形成する工程と、半導体チップ(2)、接合部材(6b)および導体部材(5)を用意する工程と、導体部材(5)を半導体チップ(2)の電極部(21)上に配置して、接合部材(6b)により、導体部材(5)とNi層(20)とを接合する工程とを有している。
そして、請求項1に記載の発明では、Al金属層(19)を形成する工程は、コンタクトホール(18)内から層間絶縁膜(17)上にわたって、400℃よりも低い温度で、膜厚が層間絶縁膜(17)の半導体基板(15)表面からの高さよりも大きく、かつ、層間絶縁膜(17)上の膜厚の増加量に対するスリットの増加量が大きくなり始める高さよりも小さい、Alを主成分とする第1のAl金属膜(41)をスパッタ法を用いて成膜する第1の成膜工程と、
第1のAl金属膜(41)を400℃以上の温度で加熱する第1の加熱工程と、
第1のAl金属膜(41)の上に、少なくとも、第1のAl金属膜(41)と同じ成分で構成される第2のAl金属膜(42)を400℃以上の温度でスパッタ法を用いて成膜することで、電極部(21)としてのAl金属層(19)を形成する第2の成膜工程とを順に行う工程であることを特徴としている。
また、請求項2に記載の発明では、Al金属層(19)を形成する工程は、コンタクトホール(18)内から層間絶縁膜(17)上にわたって、400℃よりも低い温度で、膜厚が層間絶縁膜(17)の半導体基板(15)表面からの高さよりも大きく、かつ、層間絶縁膜(17)上の膜厚の増加量に対するスリットの増加量が大きくなり始める高さよりも小さい、Alを主成分とする第1のAl金属膜(41)をスパッタ法を用いて成膜する第1の成膜工程と、
第1のAl金属膜(41)を400℃以上の温度で加熱する第1の加熱工程と、
第1のAl金属膜(41)の上に、少なくとも、第1のAl金属膜(41)と同じ成分で構成される第2のAl金属膜(42)を400℃よりも低い温度でスパッタ法を用いて成膜する第2の成膜工程と、
第2のAl金属膜(42)を400℃以上の温度で加熱する第2の加熱工程とを順に行って電極部(21)としてのAl金属層(19)を形成する工程であることを特徴としている。
また、請求項3に記載の発明では、Al金属層(19)を形成する工程は、コンタクトホール(18)内から層間絶縁膜(17)上にわたって、400℃よりも低い温度で、膜厚が層間絶縁膜(17)の半導体基板(15)表面からの高さよりも大きく、かつ、層間絶縁膜(17)上の膜厚の増加量に対するスリットの増加量が大きくなり始める高さよりも小さい、Alを主成分とする第1のAl金属膜(41)をスパッタ法を用いて成膜する第1の成膜工程と、
第1のAl金属膜(41)の上に、少なくとも、第1のAl金属膜(41)と同じ成分で構成される第2のAl金属膜(42)を400℃以上の温度でスパッタ法を用いて成膜することで、電極部(21)としてのAl金属層(19)を形成する第2の成膜工程とを順に行う工程であることを特徴としている。
電気伝導性を有する第1の接合部材(6b)を介して、Ni層(20)に接合された第1の導体部材(5)と、
電気伝導性を有する第2の接合部材(6a)を介して、半導体基板(15)の素子形成面(15a)とは反対側の面に接合された第2の導体部材(3)と、
第1の導体部材(5)の電極部(21)が接合された面とは反対側の面に電気伝導性を有する第3の接合部材(6c)を介して接合された第3の導体部材(4)と、
半導体チップ(2)、第1の導体部材(5)、第2の導体部材(3)における半導体チップ(2)と接合している面および第3の導体部材(4)における第1の導体部材(5)と接合している面を封止する封止部材(7)とを備える半導体装置の製造方法であって、
半導体素子が形成された半導体基板(15)を用意する工程と、半導体基板(15)の表面上に層間絶縁膜(17)を形成する工程と、層間絶縁膜(17)にコンタクトホール(18)を形成する工程と、
密な状態である部分を有するAl金属層(19)であって、密な状態である部分の層間絶縁膜(17)の最上部(17a)を通って半導体基板(15)の表面に平行な線を引いた場合における平行な線からの半導体基板(15)の表面に垂直な方向での厚さ(31、32、33)が、温度変化によって接合部材(6b)および導体部材(5)が膨張収縮したときに、Al金属層(19)が塑性変形することで、接合部材(6b)および導体部材(5)の膨張収縮に追従できる厚さとして1.8μm以上となっているAl金属層(19)を層間絶縁膜(17)上に形成する工程と、Al金属層(19)上にNi層(20)を形成する工程と、半導体基板(15)上に層間絶縁膜(17)と、Al金属層(19)およびNi層(20)からなる電極部(21)とを有する半導体チップ(2)を形成する工程と、半導体チップ(2)、第1、第2、第3の接合部材(6b、6a、6c)、第1、第2、第3の導体部材(5、3、4)を用意する工程と、半導体チップ(2)の半導体基板(15)の素子形成面(15a)とは反対側の面に、第2の導体部材(3)を第2の接合部材(6a)により接合し、半導体チップ(2)のNi層(20)に第1の導体部材(5)を第1の接合部材(6b)により接合し、第1の導体部材(5)のNi層(20)と接合された面とは反対側の面に第3の導体部材(4)を第3の接合部材(6c)により接合する工程と、半導体チップ(2)、第1の導体部材(5)、第2の導体部材(3)における半導体チップ(2)と接合している面および第3の導体部材(4)における第1の導体部材(5)と接合している面を封止部材(7)により封止する工程とを有している。
そして、請求項4に記載の発明では、Al金属層(19)を形成する工程は、コンタクトホール(18)内から層間絶縁膜(17)上にわたって、400℃よりも低い温度で、膜厚が層間絶縁膜(17)の半導体基板(15)表面からの高さよりも大きく、かつ、層間絶縁膜(17)上の膜厚の増加量に対するスリットの増加量が大きくなり始める高さよりも小さい、Alを主成分とする第1のAl金属膜(41)をスパッタ法を用いて成膜する第1の成膜工程と、
第1のAl金属膜(41)を400℃以上の温度で加熱する第1の加熱工程と、
第1のAl金属膜(41)の上に、少なくとも、第1のAl金属膜(41)と同じ成分で構成される第2のAl金属膜(42)を400℃以上の温度でスパッタ法を用いて成膜することで、電極部(21)としてのAl金属層(19)を形成する第2の成膜工程とを順に行う工程であることを特徴としている。
また、請求項5に記載の発明では、Al金属層(19)を形成する工程は、コンタクトホール(18)内から層間絶縁膜(17)上にわたって、400℃よりも低い温度で、膜厚が層間絶縁膜(17)の半導体基板(15)表面からの高さよりも大きく、かつ、層間絶縁膜(17)上の膜厚の増加量に対するスリットの増加量が大きくなり始める高さよりも小さい、Alを主成分とする第1のAl金属膜(41)をスパッタ法を用いて成膜する第1の成膜工程と、
第1のAl金属膜(41)を400℃以上の温度で加熱する第1の加熱工程と、
第1のAl金属膜(41)の上に、少なくとも、第1のAl金属膜(41)と同じ成分で構成される第2のAl金属膜(42)を400℃よりも低い温度でスパッタ法を用いて成膜する第2の成膜工程と、
第2のAl金属膜(42)を400℃以上の温度で加熱する第2の加熱工程とを順に行って電極部(21)としてのAl金属層(19)を形成する工程であることを特徴としている。
また、請求項6に記載の発明では、Al金属層(19)を形成する工程は、コンタクトホール(18)内から層間絶縁膜(17)上にわたって、400℃よりも低い温度で、膜厚が層間絶縁膜(17)の半導体基板(15)表面からの高さよりも大きく、かつ、層間絶縁膜(17)上の膜厚の増加量に対するスリットの増加量が大きくなり始める高さよりも小さい、Alを主成分とする第1のAl金属膜(41)をスパッタ法を用いて成膜する第1の成膜工程と、
第1のAl金属膜(41)の上に、少なくとも、第1のAl金属膜(41)と同じ成分で構成される第2のAl金属膜(42)を400℃以上の温度でスパッタ法を用いて成膜することで、電極部(21)としてのAl金属層(19)を形成する第2の成膜工程とを順に行う工程であることを特徴としている。
図1に本発明の一実施形態における半導体装置の部分断面図を示す。図1は、図9中の領域Aの拡大図であり、半導体基板15の上に形成されているAl電極19、Niメッキ層20を拡大した図である。
図5(a)、(b)に、本実施形態の半導体装置の製造工程を示す。なお、図5では、図2と同様の構成部に図2と同じ符号を付している。本実施形態は、第1実施形態の製造工程のうち、Al電極19の形成(Al合金膜42の成膜)方法を変更したものである。
図6(a)、(b)、(c)、(d)に、本実施形態の半導体装置の製造工程を示す。本実施形態は、第1実施形態の製造工程のうち、Al電極19の形成(Al合金膜42の成膜)方法を変更したものである。
(1)図7、8に他の実施形態における半導体装置の部分断面図を示す。これらの図は、図1に対応する図であり、図1と同様の構成部には図1と同じ符号を付している。
4…上側ヒートシンク、5…ヒートシンクブロック、6…半田、
7…封止用樹脂、9…リードフレーム、10…ボンディングワイヤ、
11…P+型基板、12…N−型層、13…P型層、14…N+型層、
15…半導体基板、16…ゲート電極、17…層間絶縁膜、
18…コンタクトホール、19…Al電極、
19a…凹部、19b…空孔、19c…スリット、
20…Niメッキ層、21…電極部、22…保護膜、23…コレクタ電極、
31…Al電極19における層間絶縁膜17の最上部17aからAl電極19の表面に存在する凹部19aの底面までの長さ、
32…Al電極19における層間絶縁膜17の最上部17aから空孔19bまでの長さ、
33…Al電極19における層間絶縁膜17の最上部17aからスリット19cの最下部までの長さ、
41…1回目の成膜により形成されたAl合金膜、
42…2回目の成膜により形成されたAl合金膜。
Claims (7)
- 半導体基板(15)の素子形成面(15a)上に、層間絶縁膜(17)を介して、電極部(21)としてのAlを主成分とするAl金属層(19)およびNi層(20)が順に形成され、前記Al金属層(19)の表面に形成された凹部に前記Ni層(20)が入り込んだ状態で、前記Al金属層(19)と前記Ni層(20)が接合している半導体チップ(2)と、電気伝導性を有する接合部材(6b)を介して、前記Ni層(20)と接合された導体部材(5)とを備える半導体装置の製造方法であって、
半導体素子が形成された前記半導体基板(15)を用意する工程と、
前記半導体基板(15)の表面上に前記層間絶縁膜(17)を形成する工程と、
前記層間絶縁膜(17)にコンタクトホール(18)を形成する工程と、
密な状態である部分を有する前記Al金属層(19)であって、前記密な状態である部分の前記層間絶縁膜(17)の最上部(17a)を通って前記半導体基板(15)の表面に平行な線を引いた場合における前記平行な線からの前記半導体基板(15)の表面に垂直な方向での厚さ(31、32、33)が、温度変化によって前記接合部材(6b)および前記導体部材(5)が膨張収縮したときに、前記Al金属層(19)が塑性変形することで、前記接合部材(6b)および前記導体部材(5)の膨張収縮に追従できる厚さとして1.8μm以上となっている前記Al金属層(19)を、前記層間絶縁膜(17)上に形成する工程と、
前記Al金属層(19)上に前記Ni層(20)を形成する工程と、
前記半導体基板(15)上に前記層間絶縁膜(17)と、前記Al金属層(19)および前記Ni層(20)からなる前記電極部(21)とを有する前記半導体チップ(2)を形成する工程と、
前記半導体チップ(2)、前記接合部材(6b)および前記導体部材(5)を用意する工程と、
前記導体部材(5)を前記半導体チップ(2)の前記電極部(21)上に配置して、前記接合部材(6b)により、前記導体部材(5)と前記Ni層(20)とを接合する工程とを有し、
前記Al金属層(19)を形成する工程は、前記コンタクトホール(18)内から前記層間絶縁膜(17)上にわたって、400℃よりも低い温度で、膜厚が前記層間絶縁膜(17)の前記半導体基板(15)表面からの高さよりも大きく、かつ、前記層間絶縁膜(17)上の膜厚の増加量に対するスリットの増加量が大きくなり始める高さよりも小さい、Alを主成分とする第1のAl金属膜(41)をスパッタ法を用いて成膜する第1の成膜工程と、
前記第1のAl金属膜(41)を400℃以上の温度で加熱する第1の加熱工程と、
前記第1のAl金属膜(41)の上に、少なくとも、前記第1のAl金属膜(41)と同じ成分で構成される第2のAl金属膜(42)を400℃以上の温度でスパッタ法を用いて成膜することで、前記電極部(21)としての前記Al金属層(19)を形成する第2の成膜工程とを順に行う工程であることを特徴とする半導体装置の製造方法。 - 半導体基板(15)の素子形成面(15a)上に、層間絶縁膜(17)を介して、電極部(21)としてのAlを主成分とするAl金属層(19)およびNi層(20)が順に形成され、前記Al金属層(19)の表面に形成された凹部に前記Ni層(20)が入り込んだ状態で、前記Al金属層(19)と前記Ni層(20)が接合している半導体チップ(2)と、電気伝導性を有する接合部材(6b)を介して、前記Ni層(20)と接合された導体部材(5)とを備える半導体装置の製造方法であって、
半導体素子が形成された前記半導体基板(15)を用意する工程と、
前記半導体基板(15)の表面上に前記層間絶縁膜(17)を形成する工程と、
前記層間絶縁膜(17)にコンタクトホール(18)を形成する工程と、
密な状態である部分を有する前記Al金属層(19)であって、前記密な状態である部分の前記層間絶縁膜(17)の最上部(17a)を通って前記半導体基板(15)の表面に平行な線を引いた場合における前記平行な線からの前記半導体基板(15)の表面に垂直な方向での厚さ(31、32、33)が、温度変化によって前記接合部材(6b)および前記導体部材(5)が膨張収縮したときに、前記Al金属層(19)が塑性変形することで、前記接合部材(6b)および前記導体部材(5)の膨張収縮に追従できる厚さとして1.8μm以上となっている前記Al金属層(19)を、前記層間絶縁膜(17)上に形成する工程と 前記Al金属層(19)上に前記Ni層(20)を形成する工程と、
前記半導体基板(15)上に前記層間絶縁膜(17)と、前記Al金属層(19)および前記Ni層(20)からなる前記電極部(21)とを有する前記半導体チップ(2)を形成する工程と、
前記半導体チップ(2)、前記接合部材(6b)および前記導体部材(5)を用意する工程と、
前記導体部材(5)を前記半導体チップ(2)の前記電極部(21)上に配置して、前記接合部材(6b)により、前記導体部材(5)と前記Ni層(20)とを接合する工程とを有し、
前記Al金属層(19)を形成する工程は、前記コンタクトホール(18)内から前記層間絶縁膜(17)上にわたって、400℃よりも低い温度で、膜厚が前記層間絶縁膜(17)の前記半導体基板(15)表面からの高さよりも大きく、かつ、前記層間絶縁膜(17)上の膜厚の増加量に対するスリットの増加量が大きくなり始める高さよりも小さい、Alを主成分とする第1のAl金属膜(41)をスパッタ法を用いて成膜する第1の成膜工程と、
前記第1のAl金属膜(41)を400℃以上の温度で加熱する第1の加熱工程と、
前記第1のAl金属膜(41)の上に、少なくとも、前記第1のAl金属膜(41)と同じ成分で構成される第2のAl金属膜(42)を400℃よりも低い温度でスパッタ法を用いて成膜する第2の成膜工程と、
前記第2のAl金属膜(42)を400℃以上の温度で加熱する第2の加熱工程とを順に行って前記電極部(21)としての前記Al金属層(19)を形成する工程であることを特徴とする半導体装置の製造方法。 - 半導体基板(15)の素子形成面(15a)上に、層間絶縁膜(17)を介して、電極部(21)としてのAlを主成分とするAl金属層(19)およびNi層(20)が順に形成され、前記Al金属層(19)の表面に形成された凹部に前記Ni層(20)が入り込んだ状態で、前記Al金属層(19)と前記Ni層(20)が接合している半導体チップ(2)と、電気伝導性を有する接合部材(6b)を介して、前記Ni層(20)と接合された導体部材(5)とを備える半導体装置の製造方法であって、
半導体素子が形成された前記半導体基板(15)を用意する工程と、
前記半導体基板(15)の表面上に前記層間絶縁膜(17)を形成する工程と、
前記層間絶縁膜(17)にコンタクトホール(18)を形成する工程と、
密な状態である部分を有する前記Al金属層(19)であって、前記密な状態である部分の前記層間絶縁膜(17)の最上部(17a)を通って前記半導体基板(15)の表面に平行な線を引いた場合における前記平行な線からの前記半導体基板(15)の表面に垂直な方向での厚さ(31、32、33)が、温度変化によって前記接合部材(6b)および前記導体部材(5)が膨張収縮したときに、前記Al金属層(19)が塑性変形することで、前記接合部材(6b)および前記導体部材(5)の膨張収縮に追従できる厚さとして1.8μm以上となっている前記Al金属層(19)を、前記層間絶縁膜(17)上に形成する工程と 前記Al金属層(19)上に前記Ni層(20)を形成する工程と、
前記半導体基板(15)上に前記層間絶縁膜(17)と、前記Al金属層(19)および前記Ni層(20)からなる前記電極部(21)とを有する前記半導体チップ(2)を形成する工程と、
前記半導体チップ(2)、前記接合部材(6b)および前記導体部材(5)を用意する工程と、
前記導体部材(5)を前記半導体チップ(2)の前記電極部(21)上に配置して、前記接合部材(6b)により、前記導体部材(5)と前記Ni層(20)とを接合する工程とを有し、
前記Al金属層(19)を形成する工程は、前記コンタクトホール(18)内から前記層間絶縁膜(17)上にわたって、400℃よりも低い温度で、膜厚が前記層間絶縁膜(17)の前記半導体基板(15)表面からの高さよりも大きく、かつ、前記層間絶縁膜(17)上の膜厚の増加量に対するスリットの増加量が大きくなり始める高さよりも小さい、Alを主成分とする第1のAl金属膜(41)をスパッタ法を用いて成膜する第1の成膜工程と、
前記第1のAl金属膜(41)の上に、少なくとも、前記第1のAl金属膜(41)と同じ成分で構成される第2のAl金属膜(42)を400℃以上の温度でスパッタ法を用いて成膜することで、前記電極部(21)としての前記Al金属層(19)を形成する第2の成膜工程とを順に行う工程であることを特徴とする半導体装置の製造方法。 - 半導体基板(15)の素子形成面(15a)上に、層間絶縁膜(17)を介して、電極部(21)としてのAlを主成分とするAl金属層(19)およびNi層(20)が順に形成され、前記Al金属層(19)の表面に形成された凹部に前記Ni層(20)が入り込んだ状態で、前記Al金属層(19)と前記Ni層(20)が接合している半導体チップ(2)と、
電気伝導性を有する第1の接合部材(6b)を介して、前記Ni層(20)に接合された第1の導体部材(5)と、
電気伝導性を有する第2の接合部材(6a)を介して、前記半導体基板(15)の前記素子形成面(15a)とは反対側の面に接合された第2の導体部材(3)と、
前記第1の導体部材(5)の前記電極部(21)が接合された面とは反対側の面に電気伝導性を有する第3の接合部材(6c)を介して接合された第3の導体部材(4)と、
前記半導体チップ(2)、前記第1の導体部材(5)、前記第2の導体部材(3)における前記半導体チップ(2)と接合している面および前記第3の導体部材(4)における前記第1の導体部材(5)と接合している面を封止する封止部材(7)とを備える半導体装置の製造方法であって、
半導体素子が形成された前記半導体基板(15)を用意する工程と、
前記半導体基板(15)の表面上に前記層間絶縁膜(17)を形成する工程と、
前記層間絶縁膜(17)にコンタクトホール(18)を形成する工程と、
密な状態である部分を有する前記Al金属層(19)であって、前記密な状態である部分の前記層間絶縁膜(17)の最上部(17a)を通って前記半導体基板(15)の表面に平行な線を引いた場合における前記平行な線からの前記半導体基板(15)の表面に垂直な方向での厚さ(31、32、33)が、温度変化によって前記接合部材(6b)および前記導体部材(5)が膨張収縮したときに、前記Al金属層(19)が塑性変形することで、前記接合部材(6b)および前記導体部材(5)の膨張収縮に追従できる厚さとして1.8μm以上となっている前記Al金属層(19)を、前記層間絶縁膜(17)上に形成する工程と、
前記Al金属層(19)上に前記Ni層(20)を形成する工程と、
前記半導体基板(15)上に前記層間絶縁膜(17)と、前記Al金属層(19)および前記Ni層(20)からなる前記電極部(21)とを有する前記半導体チップ(2)を形成する工程と、
前記半導体チップ(2)、前記第1、第2、第3の接合部材(6b、6a、6c)、前記第1、第2、第3の導体部材(5、3、4)を用意する工程と、
前記半導体チップ(2)の前記半導体基板(15)の前記素子形成面(15a)とは反対側の面に、前記第2の導体部材(3)を前記第2の接合部材(6a)により接合し、前記半導体チップ(2)の前記Ni層(20)に前記第1の導体部材(5)を前記第1の接合部材(6b)により接合し、前記第1の導体部材(5)の前記Ni層(20)と接合された面とは反対側の面に第3の導体部材(4)を第3の接合部材(6c)により接合する工程と、
前記半導体チップ(2)、前記第1の導体部材(5)、前記第2の導体部材(3)における前記半導体チップ(2)と接合している面および前記第3の導体部材(4)における前記第1の導体部材(5)と接合している面を前記封止部材(7)により封止する工程とを有し、
前記Al金属層(19)を形成する工程は、前記コンタクトホール(18)内から前記層間絶縁膜(17)上にわたって、400℃よりも低い温度で、膜厚が前記層間絶縁膜(17)の前記半導体基板(15)表面からの高さよりも大きく、かつ、前記層間絶縁膜(17)上の膜厚の増加量に対するスリットの増加量が大きくなり始める高さよりも小さい、Alを主成分とする第1のAl金属膜(41)をスパッタ法を用いて成膜する第1の成膜工程と、
前記第1のAl金属膜(41)を400℃以上の温度で加熱する第1の加熱工程と、
前記第1のAl金属膜(41)の上に、少なくとも、前記第1のAl金属膜(41)と同じ成分で構成される第2のAl金属膜(42)を400℃以上の温度でスパッタ法を用いて成膜することで、前記電極部(21)としての前記Al金属層(19)を形成する第2の成膜工程とを順に行う工程であることを特徴とする半導体装置の製造方法。 - 半導体基板(15)の素子形成面(15a)上に、層間絶縁膜(17)を介して、電極部(21)としてのAlを主成分とするAl金属層(19)およびNi層(20)が順に形成され、前記Al金属層(19)の表面に形成された凹部に前記Ni層(20)が入り込んだ状態で、前記Al金属層(19)と前記Ni層(20)が接合している半導体チップ(2)と、
電気伝導性を有する第1の接合部材(6b)を介して、前記Ni層(20)に接合された第1の導体部材(5)と、
電気伝導性を有する第2の接合部材(6a)を介して、前記半導体基板(15)の前記素子形成面(15a)とは反対側の面に接合された第2の導体部材(3)と、
前記第1の導体部材(5)の前記電極部(21)が接合された面とは反対側の面に電気伝導性を有する第3の接合部材(6c)を介して接合された第3の導体部材(4)と、
前記半導体チップ(2)、前記第1の導体部材(5)、前記第2の導体部材(3)における前記半導体チップ(2)と接合している面および前記第3の導体部材(4)における前記第1の導体部材(5)と接合している面を封止する封止部材(7)とを備える半導体装置の製造方法であって、
半導体素子が形成された前記半導体基板(15)を用意する工程と、
前記半導体基板(15)の表面上に前記層間絶縁膜(17)を形成する工程と、
前記層間絶縁膜(17)にコンタクトホール(18)を形成する工程と、
密な状態である部分を有する前記Al金属層(19)であって、前記密な状態である部分の前記層間絶縁膜(17)の最上部(17a)を通って前記半導体基板(15)の表面に平行な線を引いた場合における前記平行な線からの前記半導体基板(15)の表面に垂直な方向での厚さ(31、32、33)が、温度変化によって前記接合部材(6b)および前記導体部材(5)が膨張収縮したときに、前記Al金属層(19)が塑性変形することで、前記接合部材(6b)および前記導体部材(5)の膨張収縮に追従できる厚さとして1.8μm以上となっている前記Al金属層(19)を、前記層間絶縁膜(17)上に形成する工程と、
前記Al金属層(19)上に前記Ni層(20)を形成する工程と、
前記半導体基板(15)上に前記層間絶縁膜(17)と、前記Al金属層(19)および前記Ni層(20)からなる前記電極部(21)とを有する前記半導体チップ(2)を形成する工程と、
前記半導体チップ(2)、前記第1、第2、第3の接合部材(6b、6a、6c)、前記第1、第2、第3の導体部材(5、3、4)を用意する工程と、
前記半導体チップ(2)の前記半導体基板(15)の前記素子形成面(15a)とは反対側の面に、前記第2の導体部材(3)を前記第2の接合部材(6a)により接合し、前記半導体チップ(2)の前記Ni層(20)に前記第1の導体部材(5)を前記第1の接合部材(6b)により接合し、前記第1の導体部材(5)の前記Ni層(20)と接合された面とは反対側の面に第3の導体部材(4)を第3の接合部材(6c)により接合する工程と、
前記半導体チップ(2)、前記第1の導体部材(5)、前記第2の導体部材(3)における前記半導体チップ(2)と接合している面および前記第3の導体部材(4)における前記第1の導体部材(5)と接合している面を前記封止部材(7)により封止する工程とを有し、
前記Al金属層(19)を形成する工程は、前記コンタクトホール(18)内から前記層間絶縁膜(17)上にわたって、400℃よりも低い温度で、膜厚が前記層間絶縁膜(17)の前記半導体基板(15)表面からの高さよりも大きく、かつ、前記層間絶縁膜(17)上の膜厚の増加量に対するスリットの増加量が大きくなり始める高さよりも小さい、Alを主成分とする第1のAl金属膜(41)をスパッタ法を用いて成膜する第1の成膜工程と、
前記第1のAl金属膜(41)を400℃以上の温度で加熱する第1の加熱工程と、
前記第1のAl金属膜(41)の上に、少なくとも、前記第1のAl金属膜(41)と同じ成分で構成される第2のAl金属膜(42)を400℃よりも低い温度でスパッタ法を用いて成膜する第2の成膜工程と、
前記第2のAl金属膜(42)を400℃以上の温度で加熱する第2の加熱工程とを順に行って前記電極部(21)としての前記Al金属層(19)を形成する工程であることを特徴とする半導体装置の製造方法。 - 半導体基板(15)の素子形成面(15a)上に、層間絶縁膜(17)を介して、電極部(21)としてのAlを主成分とするAl金属層(19)およびNi層(20)が順に形成され、前記Al金属層(19)の表面に形成された凹部に前記Ni層(20)が入り込んだ状態で、前記Al金属層(19)と前記Ni層(20)が接合している半導体チップ(2)と、
電気伝導性を有する第1の接合部材(6b)を介して、前記Ni層(20)に接合された第1の導体部材(5)と、
電気伝導性を有する第2の接合部材(6a)を介して、前記半導体基板(15)の前記素子形成面(15a)とは反対側の面に接合された第2の導体部材(3)と、
前記第1の導体部材(5)の前記電極部(21)が接合された面とは反対側の面に電気伝導性を有する第3の接合部材(6c)を介して接合された第3の導体部材(4)と、
前記半導体チップ(2)、前記第1の導体部材(5)、前記第2の導体部材(3)における前記半導体チップ(2)と接合している面および前記第3の導体部材(4)における前記第1の導体部材(5)と接合している面を封止する封止部材(7)とを備える半導体装置の製造方法であって、
半導体素子が形成された前記半導体基板(15)を用意する工程と、
前記半導体基板(15)の表面上に前記層間絶縁膜(17)を形成する工程と、
前記層間絶縁膜(17)にコンタクトホール(18)を形成する工程と、
密な状態である部分を有する前記Al金属層(19)であって、前記密な状態である部分の前記層間絶縁膜(17)の最上部(17a)を通って前記半導体基板(15)の表面に平行な線を引いた場合における前記平行な線からの前記半導体基板(15)の表面に垂直な方向での厚さ(31、32、33)が、温度変化によって前記接合部材(6b)および前記導体部材(5)が膨張収縮したときに、前記Al金属層(19)が塑性変形することで、前記接合部材(6b)および前記導体部材(5)の膨張収縮に追従できる厚さとして1.8μm以上となっている前記Al金属層(19)を、前記層間絶縁膜(17)上に形成する工程と、
前記Al金属層(19)上に前記Ni層(20)を形成する工程と、
前記半導体基板(15)上に前記層間絶縁膜(17)と、前記Al金属層(19)および前記Ni層(20)からなる前記電極部(21)とを有する前記半導体チップ(2)を形成する工程と、
前記半導体チップ(2)、前記第1、第2、第3の接合部材(6b、6a、6c)、前記第1、第2、第3の導体部材(5、3、4)を用意する工程と、
前記半導体チップ(2)の前記半導体基板(15)の前記素子形成面(15a)とは反対側の面に、前記第2の導体部材(3)を前記第2の接合部材(6a)により接合し、前記半導体チップ(2)の前記Ni層(20)に前記第1の導体部材(5)を前記第1の接合部材(6b)により接合し、前記第1の導体部材(5)の前記Ni層(20)と接合された面とは反対側の面に第3の導体部材(4)を第3の接合部材(6c)により接合する工程と、
前記半導体チップ(2)、前記第1の導体部材(5)、前記第2の導体部材(3)における前記半導体チップ(2)と接合している面および前記第3の導体部材(4)における前記第1の導体部材(5)と接合している面を前記封止部材(7)により封止する工程とを有し、
前記Al金属層(19)を形成する工程は、前記コンタクトホール(18)内から前記層間絶縁膜(17)上にわたって、400℃よりも低い温度で、膜厚が前記層間絶縁膜(17)の前記半導体基板(15)表面からの高さよりも大きく、かつ、前記層間絶縁膜(17)上の膜厚の増加量に対するスリットの増加量が大きくなり始める高さよりも小さい、Alを主成分とする第1のAl金属膜(41)をスパッタ法を用いて成膜する第1の成膜工程と、
前記第1のAl金属膜(41)の上に、少なくとも、前記第1のAl金属膜(41)と同じ成分で構成される第2のAl金属膜(42)を400℃以上の温度でスパッタ法を用いて成膜することで、前記電極部(21)としての前記Al金属層(19)を形成する第2の成膜工程とを順に行う工程であることを特徴とする半導体装置の製造方法。 - 前記400℃以上の温度は、400℃以上445℃以下の温度であることを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004161809A JP4501533B2 (ja) | 2004-05-31 | 2004-05-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004161809A JP4501533B2 (ja) | 2004-05-31 | 2004-05-31 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005347313A JP2005347313A (ja) | 2005-12-15 |
JP4501533B2 true JP4501533B2 (ja) | 2010-07-14 |
Family
ID=35499444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004161809A Expired - Lifetime JP4501533B2 (ja) | 2004-05-31 | 2004-05-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4501533B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141230A (ja) * | 2007-12-10 | 2009-06-25 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体装置製造用スパッタ装置 |
JP2009164510A (ja) * | 2008-01-10 | 2009-07-23 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP5549118B2 (ja) * | 2009-05-27 | 2014-07-16 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP5560595B2 (ja) * | 2009-06-18 | 2014-07-30 | 富士電機株式会社 | 半導体装置の製造方法 |
JP2015076470A (ja) * | 2013-10-08 | 2015-04-20 | トヨタ自動車株式会社 | 半導体装置 |
JP5998169B2 (ja) | 2014-03-26 | 2016-09-28 | 株式会社豊田中央研究所 | 半導体装置 |
JP2016143804A (ja) * | 2015-02-03 | 2016-08-08 | トヨタ自動車株式会社 | 半導体装置 |
JP2016012740A (ja) * | 2015-10-13 | 2016-01-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6264586B2 (ja) * | 2016-12-26 | 2018-01-24 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
JP6610577B2 (ja) * | 2017-02-10 | 2019-11-27 | トヨタ自動車株式会社 | 半導体装置 |
JP6190083B2 (ja) * | 2017-03-06 | 2017-08-30 | 富士電機株式会社 | 縦型トレンチigbtおよびその製造方法 |
US10998436B2 (en) * | 2017-03-16 | 2021-05-04 | Mitsubishi Electric Corporation | Semiconductor device |
JP7052293B2 (ja) * | 2017-10-31 | 2022-04-12 | 株式会社デンソー | 半導体装置 |
JP6496925B2 (ja) * | 2017-12-28 | 2019-04-10 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN111819697B (zh) * | 2018-03-15 | 2024-05-03 | 三菱电机株式会社 | 半导体装置、电力变换装置 |
JP7030626B2 (ja) | 2018-06-21 | 2022-03-07 | 三菱電機株式会社 | アルミニウム膜の形成方法 |
JP6993946B2 (ja) * | 2018-08-21 | 2022-01-14 | 株式会社東芝 | 半導体素子 |
JP2019091912A (ja) * | 2019-01-28 | 2019-06-13 | 富士電機株式会社 | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60167349U (ja) * | 1984-04-16 | 1985-11-06 | 富士電機株式会社 | 半導体素子 |
JPH07335759A (ja) * | 1994-06-10 | 1995-12-22 | Samsung Electron Co Ltd | 半導体装置およびその形成方法 |
JPH0936112A (ja) * | 1995-07-24 | 1997-02-07 | Oki Electric Ind Co Ltd | Al配線の形成方法 |
JPH11307478A (ja) * | 1998-04-21 | 1999-11-05 | Internatl Business Mach Corp <Ibm> | 半導体装置の製造方法 |
JP2002110981A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体装置の電極構造および半導体パッケージ |
JP2003110064A (ja) * | 2001-07-26 | 2003-04-11 | Denso Corp | 半導体装置 |
-
2004
- 2004-05-31 JP JP2004161809A patent/JP4501533B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60167349U (ja) * | 1984-04-16 | 1985-11-06 | 富士電機株式会社 | 半導体素子 |
JPH07335759A (ja) * | 1994-06-10 | 1995-12-22 | Samsung Electron Co Ltd | 半導体装置およびその形成方法 |
JPH0936112A (ja) * | 1995-07-24 | 1997-02-07 | Oki Electric Ind Co Ltd | Al配線の形成方法 |
JPH11307478A (ja) * | 1998-04-21 | 1999-11-05 | Internatl Business Mach Corp <Ibm> | 半導体装置の製造方法 |
JP2002110981A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体装置の電極構造および半導体パッケージ |
JP2003110064A (ja) * | 2001-07-26 | 2003-04-11 | Denso Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2005347313A (ja) | 2005-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4501533B2 (ja) | 半導体装置の製造方法 | |
CN104051376A (zh) | 功率覆盖结构及其制作方法 | |
JP2003258189A (ja) | 半導体装置及びその製造方法 | |
TW201405735A (zh) | 柵格扇出晶圓級封裝和製造柵格扇出晶圓級封裝的方法 | |
JP4973046B2 (ja) | 半導体装置の製造方法 | |
US10269753B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5300470B2 (ja) | 半導体パッケージ及び同パッケージを形成する方法 | |
CN108417550B (zh) | 半导体装置及其制造方法 | |
JP5720647B2 (ja) | 半導体装置及びその製造方法 | |
US20050006778A1 (en) | Semiconductor device having aluminum and metal electrodes and method for manufacturing the same | |
WO2019241610A1 (en) | Stress buffer layer in embedded package | |
US9859195B1 (en) | Semiconductor device | |
JP3791459B2 (ja) | 半導体装置およびその製造方法 | |
JP3812549B2 (ja) | 半導体装置 | |
JP2006179570A (ja) | 半導体装置の製造方法 | |
JP2005311284A (ja) | パワー半導体素子およびこれを用いた半導体装置 | |
JP4333483B2 (ja) | 半導体装置 | |
US7023027B2 (en) | Diode package having an anode and a cathode formed on one surface of a diode chip | |
JP3858857B2 (ja) | 半導体装置 | |
JP2006140401A (ja) | 半導体集積回路装置 | |
JP5187341B2 (ja) | 半導体装置の製造方法 | |
TW200536131A (en) | Semiconductor chip package | |
JP2017069366A (ja) | 半導体装置およびその製造方法 | |
CN116487344B (zh) | 三维封装结构及封装方法 | |
US20240178100A1 (en) | Semiconductor device and method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100412 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4501533 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |