JP7030626B2 - アルミニウム膜の形成方法 - Google Patents
アルミニウム膜の形成方法 Download PDFInfo
- Publication number
- JP7030626B2 JP7030626B2 JP2018117580A JP2018117580A JP7030626B2 JP 7030626 B2 JP7030626 B2 JP 7030626B2 JP 2018117580 A JP2018117580 A JP 2018117580A JP 2018117580 A JP2018117580 A JP 2018117580A JP 7030626 B2 JP7030626 B2 JP 7030626B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- sputtering
- alsi
- reflow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052782 aluminium Inorganic materials 0.000 title claims description 59
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims description 55
- 238000004544 sputter deposition Methods 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 29
- 238000010438 heat treatment Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 16
- -1 aluminum compound Chemical class 0.000 claims description 4
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 41
- 239000010410 layer Substances 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 21
- 230000000052 comparative effect Effects 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 230000006911 nucleation Effects 0.000 description 7
- 238000010899 nucleation Methods 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- 238000007747 plating Methods 0.000 description 6
- 238000005476 soldering Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
- C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
- C23C14/3421—Cathode assembly for sputtering apparatus, e.g. Target using heated targets
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5806—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53219—Aluminium alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thermal Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
この発明はアルミニウム膜の形成方法に関する。
半導体装置の製造において、アルミニウム（Ａｌ）あるいはその化合物（例えばＡｌＳｉ、ＡｌＣｕ、ＡｌＳｉＣｕ）を、スパッタリングを用いて形成する技術が公知である。以下、アルミニウム、あるいはアルミニウム化合物を材料として形成された膜を単にアルミニウム膜ともいう。
スパッタリングの手法として、ホットスパッタやリフロースパッタが公知である。ホットスパッタでは、スパッタリングによって膜の形成（以下「成膜」ともいう）を行いつつ、成膜の対象物（例えばトランジスタセルを形成する基板）を加熱する。リフロースパッタでは、スパッタリングによる成膜の後に対象物を加熱して、形成された膜のリフローが行われる。
リフロースパッタは例えば特許文献１，３に記載された技術で、ホットスパッタは例えば特許文献１に記載された技術で、それぞれ採用されている。特許文献２に記載された技術では、気相化学成長（ＣＶＤ）を用いてアルミニウム膜が形成されている。
例えば縦型のパワートランジスタでは、トランジスタセルの上面に、電極の一つとしてアルミニウム膜が形成される。当該アルミニウム膜を外部と接続するために、はんだ接合を採用する場合がある。この場合はアルミニウム膜上にＮｉ層が形成される。当該Ｎｉ層を形成する観点で、アルミニウム膜表面の高い平坦性と、アルミニウム膜の内部に空洞の発生がないこととが望まれる。
アルミニウム膜表面の平坦性を高めたり、空洞の発生を抑制したりする観点で、ホットスパッタやリフロースパッタが採用できる。
スパッタリングのターゲット（例えばアルミニウム）と対象物との距離（以下「基板－ターゲット間距離」という）が３０～８０ｍｍ程度の装置で行われるスパッタリングをノーマルスパッタと称することがある。また基板－ターゲット間距離が１７０～３００ｍｍ程度の装置で行われるスパッタリングをロングスロースパッタ（ＬＴＳ）ということがある。
ノーマルスパッタは指向性が低い。よって段差が大きい凹部に対してノーマルスパッタによる成膜を行う場合、凹部の底には膜が堆積し難く、凹部の開口側に膜が堆積し易い。このような堆積の特徴から、ノーマルスパッタによる成膜では、開口側の凹部の周囲で膜が互いに結合（オーバーハング）し易い。この結合は、当該凹部において堆積された膜の中に空洞を発生させ易くしたり、当該膜の表面に凹みを発生させ易くしたりする。この観点で、ノーマルスパッタは、表面に凹凸を有する半導体基板においてアルミニウム膜を形成することには、不利である。
なるほどアルミニウムの融点（６６０℃）に近い温度で加熱を行うことにより、空洞を低減することは可能である。しかしこのような温度での加熱を採用すると、凝集や、半導体装置のデバイスとしての性能の悪化を招来する。
ロングスロースパッタは、成膜の速度が著しく悪い。この観点で、ロングスロースパッタは、アルミニウム膜をミクロンオーダーで厚く設ける場合には不利である。
ＣＶＤによるアルミニウム膜の形成は、ランニングコスト、タクト、処理工程が増加する観点で望ましくない。よっていずれの手法も成膜の効率の低下によるコスト上昇や工程数の増加を招来する。
この発明は平坦性が高く、空洞が低減されるアルミニウム膜をスパッタリングで形成する技術を提供することを、目的とする。
この発明にかかるアルミニウム膜の形成方法は、スパッタリングによって基板に対してアルミニウムまたはアルミニウム化合物を材料とする膜であるアルミニウム膜を形成する。この形成方法は、前記材料がスパッタリングされる側において凹部の長さに対する凸部の高さの比が０．５以下である凹凸のパターンを有する前記基板に対して前記材料をスパッタリングして０．１μｍ以上１μｍ未満の厚さを有する第１膜を形成するステップと、前記第１膜を加熱して前記第１膜をリフローするステップと、リフロー後の前記第１膜に対して前記材料をスパッタリングして第２膜を形成するステップと、前記第２膜を加熱して前記第２膜をリフローするステップと、リフロー後の前記第２膜に対して前記材料をスパッタリングして第３膜を形成するステップと、前記第３膜を加熱して前記第３膜をリフローするステップとを備える。前記凹凸のパターンはほぼ９０度の傾斜を呈する。
平坦性が高く、空洞が低減されるアルミニウム膜が形成される。
図１はこの発明の実施の形態にかかる、アルミニウム膜の形成方法を例示するフローチャートである。アルミニウム膜の材料はアルミニウムあるいはアルミニウム化合物である。ここではアルミニウム膜としてＡｌＳｉ膜を形成する場合が例示される。スパッタリングのターゲットとしては上記の材料が採用され、例えばＡｌＳｉが採用される。本実施の形態ではスパッタリングとしてノーマルスパッタが採用され、基板－ターゲット間距離として、例えば４５ｍｍが採用される。本実施の形態では、ロングスロースパッタを採用しなくても、アルミニウム膜が平坦性よく形成されることを説明する。
ステップＳ１１では第1膜の成膜が実行される。より具体的には後述する基板に対してターゲットをスパッタリングして第１膜が形成される。ステップＳ１２では第１膜を加熱して第１膜のリフローが行われる。よってステップＳ１１，Ｓ１２を併せて第一回目のリフロースパッタとして考えることができる。
ステップＳ１３では第２膜の成膜が実行される。より具体的には、リフロー後の第１膜に対してターゲットをスパッタリングして第２膜を形成する。ステップＳ１４では第２膜を加熱して少なくとも第２膜のリフローが行われる。よってステップＳ１３，Ｓ１４を併せて第二回目のリフロースパッタとして考えることができる。ステップＳ１４における加熱によって第１膜のリフローが行われてもよい。
ステップＳ１５では第３膜の成膜が実行される。より具体的には、リフロー後の第２膜に対してターゲットをスパッタリングして第３膜を形成する。ステップＳ１６では第３膜を加熱して少なくとも第３膜のリフローが行われる。よってステップＳ１５，Ｓ１６を併せて第三回目のリフロースパッタとして考えることができる。ステップＳ１６における加熱によって第２膜のリフローが、あるいは更に第１膜のリフローが、それぞれ行われてもよい。
第１膜、第２膜、第３膜のいずれもが、ＡｌＳｉで形成されている。第１膜、第２膜、第３膜の厚さはそれぞれ０．２μｍ、１．０μｍ、３．６μｍ、である場合が例示される。ステップＳ１２，Ｓ１４，Ｓ１６で行われる加熱に採用される温度として、アルミニウムの融点よりも低い４００～５５０℃を、例えば４８０℃を採用することができる。
図２、図３、図４は図１に示されたフローチャートのステップＳ１２，Ｓ１４，Ｓ１６に対応して得られる構成を、それぞれ模式的に示す断面図である。半導体層１６には、例えばシリコン（Ｓｉ）を採用できる。
半導体層１６の主面１６ａは領域１４，１５に区分される。ＡｌＳｉが形成される直前に、領域１５において主面１６ａに対して設けられる構成は、領域１４において主面１６ａに対して設けられる構成よりも厚い。
換言すれば、ＡｌＳｉが形成される前において半導体層１６において設けられる構成は、領域１４において凹となり、領域１５において凸となる、凹凸を有するパターン４０を有している。パターン４０と半導体層１６を併せて基板１０として説明を行う。基板１０は、アルミニウム膜の材料がスパッタリングされる側においてパターン４０を有している。
具体的に例示すると、領域１５の一部において半導体層１６の主面１６ａには、導電性のシリコン膜１８と、これを覆うシリコン酸化膜１７とが設けられる。シリコン酸化膜１７は、シリコン膜１８の上面（主面１６ａとは反対側に位置する面）および側面を覆う。
シリコン膜１８は、例えば主面１６ａ側において半導体層１６に作製される縦型トランジスタ（不図示）の第１の電極として機能する。シリコン酸化膜１７は、例えば層間絶縁膜として機能する。
シリコン膜１８は例えばポリシリコンで形成される。シリコン酸化膜１７は例えばＴＥＯＳ（テトラエトキシシラン）を材料として形成される。領域１４ではシリコン膜１８とシリコン酸化膜１７とは設けられない。
主面１６ａとシリコン酸化膜１７とを覆う核形成層１９が設けられる。核形成層１９は領域１４と、領域１５のうちシリコン酸化膜１７が設けられていない領域において主面１６ａを覆う。核形成層１９は、ＡｌＳｉ膜の形成時においてＡｌＳｉ膜の核を容易に形成させる機能を有し、例えばチタン（Ｔｉ）、あるいは窒化チタン（ＴｉＮ）で形成される。
以上の構成から、基板１０は、半導体層１６、シリコン膜１８、シリコン酸化膜１７、核形成層１９を有するといえる。パターン４０の凹凸は、主としてシリコン膜１８、シリコン酸化膜１７によって形成される。
ステップＳ１１では、基板１０に対して、より具体的には核形成層１９に対して、アルミニウム膜の材料をターゲットとしてスパッタリングして、第１膜を形成する。ＡｌＳｉ膜１１１（図２）はリフローされた後の第１膜を示し、ＡｌＳｉ膜１１２（図３）はリフローされた後の第１膜と第２膜とを併せて示し、ＡｌＳｉ膜１１３（図４）はリフローされた後の第１膜と第２膜と第３膜とを併せて示す。ＡｌＳｉ膜１１３は、例えば、上述の縦型トランジスタの第２の電極として機能する。
ＡｌＳｉ膜１１３の上方で（基板１０とは反対側で）露出する面１１３ａは、基板１０が有するパターン４０の凹凸を反映して、領域１４の上方において深さ１２で凹む。
図５は、図４で模式的に示された構成の、顕微鏡による断面像である。但し、図５では、図４における面１１３ａが、ＡｌＳｉ膜１１３の断面６１と共に現れている。また、図５では、図４における領域１４が領域１５によって奥行き方向においても挟まれている構成が例示されている。面１１３ａは、凹みの側面６５と、凹みよりも奥行き側にある表面６４として現れている。Ｓｉを主成分とする析出物６３も、断面６１に現れている。
図５において右上に現れるスケールは、一目盛の長さが０．４μｍに対応する。ＡｌＳｉ膜１１３の厚さ（断面６１の厚さ）はステップＳ１１，Ｓ１３，Ｓ１５での成膜を反映して、ほぼ４．８μｍであり、深さ１２はほぼ０．９μｍである。
図６は、図４に示された構成に対して更に成膜が行われた後の構成を模式的に示す断面図である。具体的には、ＡｌＳｉ膜１１３上にＮｉ（ニッケル）メッキ膜１３と、Ａｕ（金）メッキ膜１１とがこの順に積層されている。これらのメッキ膜１１，１３は、例えば上記の第２の電極からの引き出し線の接続に利用できる。Ａｕメッキ膜１１を設けることは、Ｎｉメッキ膜１３の酸化を防止する観点で有利である。
図７は、本実施の形態に対する第１の比較例にかかる形成方法で、ＡｌＳｉ膜２０を形成した構成を例示する顕微鏡による断面像である。図５におけるＡｌＳｉ膜１１３の断面６１、表面６４、側面６５に対応して、図７ではそれぞれＡｌＳｉ膜２０の断面２１、表面２４、側面２５が現れる。図７において右上に現れるスケールは、一目盛の長さが０．４μｍに対応する。
第１の比較例が本実施の形態と相違するのは、ＡｌＳｉ膜２０を一回のスパッタリングと、一回の加熱とで形成した点のみである。その他の条件はほぼ同一であり、結果的に得られたＡｌＳｉ膜２０の厚さも、ＡｌＳｉ膜１１３の厚さとほぼ等しく４．８μｍである。第１の比較例においても、Ｓｉを主成分とする析出物２３が、断面２１に現れている。
図５における凹みの深さ１２に対応して、図７では凹みの深さ２２を示した。深さ２２はほぼ３．３μｍである。よって本実施の形態ではロングスロースパッタを用いることなく、第１比較例よりも、平坦性が高いアルミニウム膜が得られる。
図８は、本実施の形態に対する第２の比較例にかかる形成方法を例示するフローチャートである。ステップＳ２１ではステップＳ１１と同様にして第１膜が形成される。但し，第１膜の厚さは２．４μｍである。ステップＳ２２では加熱によって第１膜のリフローが行われる。ステップＳ２３ではステップＳ１３と同様にして第２膜が形成される。但し，第２膜の厚さは２．４μｍである。ステップＳ２４では加熱によって少なくとも第２膜のリフローが行われる。ステップＳ２４における加熱によって第１膜のリフローが行われてもよい。第１膜、第２膜のいずれもＡｌＳｉで形成されている。
図９は、第２の比較例にかかる形成方法で、ＡｌＳｉ膜３０を形成した構成を例示する顕微鏡による断面像である。図５におけるＡｌＳｉ膜１１３の断面６１、表面６４、側面６５に対応して、図９ではそれぞれＡｌＳｉ膜３０の断面３１、表面３４、側面３５が現れる。図９において左下に現れるスケールは、一目盛の長さが０．４μｍに対応する。
第２の比較例が本実施の形態と相違するのは、ＡｌＳｉ膜を二回のスパッタリングと、二回の加熱とで形成した点のみである。その他の条件はほぼ同一であり、結果的に得られたＡｌＳｉ膜３０の厚さも、ＡｌＳｉ膜１１３の厚さとほぼ等しく４．８μｍである。第２の比較例においても、Ｓｉを主成分とする析出物３３が、断面３１に現れている。
図５における凹みの深さ１２に対応して、図９では凹みの深さ３２を示した。深さ３２はほぼ２．３μｍである。よって第２の比較例では、第１比較例よりも、平坦性が高いアルミニウム膜が得られる。本実施の形態では、第２比較例よりも更に、平坦性が高いアルミニウム膜が得られる。
このように同じ膜厚であっても、平坦性が高いアルミニウム膜が得られる観点からは、複数回のリフロースパッタを用いた成膜が、しかもリフロースパッタの回数が多い方が有利であることが分かる。平坦性が高いアルミニウム膜は、その上に設けられるＮｉメッキ膜における空洞の発生を抑制する観点で有利である。
最初のリフロースパッタで得られる第１膜の厚さは、加熱時の温度を低くできる観点で、薄い方が有利である。加熱時の温度が低くても第１膜の流動性が向上し、リフロー（図１のステップＳ１２参照）が滞らないからである。これは基板１０のパターン４０（図２参照）の凹凸に、第１膜が被覆性よく形成される観点で有利である。このような被覆性の向上により、第２膜、第３膜を形成してもオーバーハングする可能性が低下し、上述の空洞の発生を抑制するからである。
第１膜の厚さは、その下地、上述の例では核形成層１９との密着性が高い観点でも、薄い方が有利である。この密着性の向上は、上述の空洞の発生を抑制するからである。
以上の観点から、具体的には第１膜の厚さは１μｍ未満であることが望ましい。他方、スパッタリングによる成膜で第１膜を均一に形成する観点からは、第１膜の厚さは０．１μｍ以上であることが望ましい。よって第１膜は０．１μｍ以上１μｍ未満の厚さを有することが好適である。例えば図１のステップＳ１１では０．２μｍの厚さでＡｌＳｉ膜が形成される。
本実施の形態にかかる、アルミニウム膜の形成方法は、結果的に得られるアルミニウム膜（上記の例ではＡｌＳｉ膜）の膜厚が３．０μｍ以上であるときに、効果が顕著である。そのようなときに、第１の比較例の方法や第２の比較例を用いて得られるアルミニウム膜において、凹みが顕著となるからである。よって当該形成方法は、ミクロンオーダーでアルミニウム膜を形成するときに好適である。
図５、図７、図９で例示された構成では、基板１０の凹凸、具体的にはシリコン酸化膜１７の形状を反映した核形成層１９の凹凸が形成する段差は、領域１４，１５の境界においても断面視において半導体層１６に対して４５度程度の傾斜に留まっている。このような角度の傾斜では本実施の形態のみならず、第１の比較例、第２の比較例においてもアルミニウム膜において空洞が現れていない。
図１０は第１の比較例にかかる形成方法を用いて、図１１は本実施の形態にかかる形成方法を用いて、それぞれ基板１００上にアルミニウム膜を形成した状態を示す顕微鏡による断面像である。いずれの図においても、右下に現れるスケールは、一目盛の長さが０．４２９μｍに対応する。
基板１００は半導体層１６と、その主面１６ａに設けられた突起７２とを有する。突起７２は半導体層１６と共に凹部８２を形成する。よって基板１００も基板１０と類似して、凹凸のパターンを有するといえる。突起７２は、図２～７、図９の領域１５に対応する位置に設けられる。凹部８２の底は領域１４に対応する位置にある。突起７２は断面視において矩形状であり、当該凹凸は断面視においてほぼ９０度の傾斜を示す。
図１０に現れるＡｌＳｉ膜７１は一回のスパッタリングによる成膜と一回の加熱によるリフローで得られ、図１１に現れるＡｌＳｉ膜８１は図１に示されたフローチャートに従って得られる。それ以外の成膜条件はＡｌＳｉ膜７１，８１で共通しており、いずれも厚さはほぼ４．８μｍである。
ＡｌＳｉ膜７１に凹部８２の上方で（半導体層１６とは反対側で）空洞７３が現れる。またＡｌＳｉ膜７１の表面の凹みも顕著である。これに対して、ＡｌＳｉ膜８１には空洞が現れず、その表面の凹みも小さい。よって本実施の形態にかかる形成方法では、アルミニウムの融点に近い温度で加熱して空洞を低減する処理の必要性が低減される。
凹部８２の深さが小さい方が、基板１００上に設けられるアルミニウム膜の平坦性も、空洞の抑制も向上する。このような向上の観点では、凹部８２の断面視上のアスペクト比、具体的には凹部８２の深さの凹部８２の底の断面視での長さに対する比が、０．５以下であることが有利である。換言すれば基板１００が有する凹凸のパターンにおいては、突起７２の高さは、隣接する突起７２同士の間隔の半分以下であることが、アルミニウム膜の平坦性、空洞の抑制の向上の観点で有利である。
このように、基板１００が有する凹凸のパターンがほぼ９０度の傾斜を呈していても、アルミニウム膜の平坦性を得たり、空洞が抑制されたりすることは、シリコン酸化膜１７の形状および製造工程に関連して有利である。
具体的に例示すると、シリコン酸化膜１７を図５（あるいは図７、図９）に現れるように、その傾斜をなだらかに成形する必要性が小さくなる。このようななだらかな傾斜は、シリコン膜１８とＡｌＳｉ膜１１３（あるいはＡｌＳｉ膜２０，３０）との間でのシリコン酸化膜１７を薄くしてしまう。また、なだらかな傾斜を得るためにシリコン酸化膜１７を削る工程も必要となる。よってシリコン膜１８とＡｌＳｉ膜１１３とを絶縁する観点からはシリコン酸化膜１７の傾斜を急峻にする方が有利である。
半導体層１６として例えばＳｉＣ（炭化シリコン）を採用してもよい。例えば半導体層１６において半導体装置としてＭＯＳ型電界効果トランジスタを形成してもよい。ＳｉＣウェハはＳｉウェハよりもサイズが小さいことが多い。例えば現状で供給されるＳｉウェハは直径が８インチ程度であるのに対し、ＳｉＣウェハは直径が６インチ程度である。
よってＳｉＣウェハを用いて半導体装置を製造する場合、扱うことができるウェハの直径が小さい装置を採用することになる。しかし、そのような装置は旧世代の製造装置であって、製造装置メーカーも直径が小さなウェハを扱える最新設備を有していないことが多い。よって半導体層１６の主面１６ａ、ひいては基板１０が有するパターン４０の凹凸の形状にバラツキ（揺らぎ）が発生することが考えられる。
本実施の形態にかかる形成方法を用いることにより、このような揺らぎが生じても、空洞が抑制され、平坦性のよいアルミニウム膜をスパッタリングによって形成することができる。従ってＳｉウェハを取り扱える最新設備ではなく、旧世代の製造装置を、ＳｉＣウェハを用いた半導体装置の製造へ流用できる。これはＳｉＣウェハを用いた半導体装置を製造する際に装置を新設する必要がない観点で有利である。
上記の実施の形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
例えばステップＳ１５，Ｓ１６を実行した後、更に四回目以降のリフロースパッタを行ってもよい。あるいは三回目までのリフロースパッタによってアルミニウム膜の平坦性が得られた後、リフローを省略したスパッタリングによってアルミニウム膜の厚さを増加させてもよい。
１０ 基板、４０ パターン、１１１，１１２，１１３ ＡｌＳｉ膜。
Claims (2)
- 基板に対してアルミニウムまたはアルミニウム化合物を材料とする膜であるアルミニウム膜を形成する方法であって、
前記基板に対して前記材料をスパッタリングして０．１μｍ以上１μｍ未満の厚さを有する第１膜を形成するステップと、
前記第１膜を加熱して前記第１膜をリフローするステップと、
リフロー後の前記第１膜に対して前記材料をスパッタリングして第２膜を形成するステップと、
前記第２膜を加熱して前記第２膜をリフローするステップと、
リフロー後の前記第２膜に対して前記材料をスパッタリングして第３膜を形成するステップと、
前記第３膜を加熱して前記第３膜をリフローするステップと
を備え、
前記基板は前記材料がスパッタリングされる側において凹部の長さに対する凸部の高さの比が０．５以下である凹凸のパターンを有し、
前記凹凸のパターンはほぼ９０度の傾斜を呈する、アルミニウム膜の形成方法。 - 前記アルミニウム膜は、３．０μｍ以上の厚さに形成される、請求項１記載のアルミニウム膜の形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018117580A JP7030626B2 (ja) | 2018-06-21 | 2018-06-21 | アルミニウム膜の形成方法 |
| US16/376,937 US11313031B2 (en) | 2018-06-21 | 2019-04-05 | Method for forming aluminum film |
| DE102019207802.8A DE102019207802A1 (de) | 2018-06-21 | 2019-05-28 | Verfahren zum Ausbilden eines Aluminiumfilms |
| US17/543,451 US20220090255A1 (en) | 2018-06-21 | 2021-12-06 | Method for forming aluminum film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018117580A JP7030626B2 (ja) | 2018-06-21 | 2018-06-21 | アルミニウム膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019220598A JP2019220598A (ja) | 2019-12-26 |
| JP7030626B2 true JP7030626B2 (ja) | 2022-03-07 |
Family
ID=68806028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018117580A Active JP7030626B2 (ja) | 2018-06-21 | 2018-06-21 | アルミニウム膜の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11313031B2 (ja) |
| JP (1) | JP7030626B2 (ja) |
| DE (1) | DE102019207802A1 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318395A (ja) | 2002-04-19 | 2003-11-07 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2005347313A (ja) | 2004-05-31 | 2005-12-15 | Denso Corp | 半導体装置の製造方法 |
| JP2014204014A (ja) | 2013-04-08 | 2014-10-27 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275369A (ja) * | 1992-03-26 | 1993-10-22 | Toshiba Corp | 半導体装置の製造方法 |
| JP3382031B2 (ja) | 1993-11-16 | 2003-03-04 | 株式会社東芝 | 半導体装置の製造方法 |
| US6475903B1 (en) * | 1993-12-28 | 2002-11-05 | Intel Corporation | Copper reflow process |
| JPH07249633A (ja) * | 1994-03-14 | 1995-09-26 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US6743723B2 (en) * | 1995-09-14 | 2004-06-01 | Canon Kabushiki Kaisha | Method for fabricating semiconductor device |
| JPH1041388A (ja) * | 1996-07-26 | 1998-02-13 | Hitachi Ltd | 半導体集積回路装置配線の層間接続法 |
| KR19980053692A (ko) * | 1996-12-27 | 1998-09-25 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
| JPH1167908A (ja) * | 1997-08-26 | 1999-03-09 | Rohm Co Ltd | 半導体装置およびその製法 |
| JP3033564B2 (ja) * | 1997-10-02 | 2000-04-17 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP3201321B2 (ja) * | 1997-11-10 | 2001-08-20 | 日本電気株式会社 | 配線用アルミニウム膜の形成方法 |
| US6307267B1 (en) * | 1997-12-26 | 2001-10-23 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| TW436366B (en) * | 1998-08-21 | 2001-05-28 | United Microelectronics Corp | Method of fabricating a plug |
| US6355558B1 (en) * | 1999-06-10 | 2002-03-12 | Texas Instruments Incorporated | Metallization structure, and associated method, to improve crystallographic texture and cavity fill for CVD aluminum/PVD aluminum alloy films |
| US6794282B2 (en) * | 2002-11-27 | 2004-09-21 | Infineon Technologies Ag | Three layer aluminum deposition process for high aspect ratio CL contacts |
| JP2008172018A (ja) * | 2007-01-11 | 2008-07-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2010165989A (ja) * | 2009-01-19 | 2010-07-29 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2016119393A (ja) * | 2014-12-22 | 2016-06-30 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
2018
- 2018-06-21 JP JP2018117580A patent/JP7030626B2/ja active Active
-
2019
- 2019-04-05 US US16/376,937 patent/US11313031B2/en active Active
- 2019-05-28 DE DE102019207802.8A patent/DE102019207802A1/de active Granted
-
2021
- 2021-12-06 US US17/543,451 patent/US20220090255A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318395A (ja) | 2002-04-19 | 2003-11-07 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2005347313A (ja) | 2004-05-31 | 2005-12-15 | Denso Corp | 半導体装置の製造方法 |
| JP2014204014A (ja) | 2013-04-08 | 2014-10-27 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11313031B2 (en) | 2022-04-26 |
| US20220090255A1 (en) | 2022-03-24 |
| DE102019207802A1 (de) | 2019-12-24 |
| US20190390319A1 (en) | 2019-12-26 |
| JP2019220598A (ja) | 2019-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4987823B2 (ja) | 半導体装置 | |
| WO2011114989A1 (ja) | 薄膜の形成方法 | |
| JP6575398B2 (ja) | 半導体装置 | |
| US10490638B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20220102165A1 (en) | Conductive via structure | |
| JP7030626B2 (ja) | アルミニウム膜の形成方法 | |
| KR102267462B1 (ko) | 소자 서브마운트 및 이의 제조 방법 | |
| US20230036495A1 (en) | Hybrid wafer bonding method | |
| JP2018121050A (ja) | 半導体装置とその製造方法 | |
| JP2015525040A5 (ja) | ||
| JP6455109B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100641475B1 (ko) | 알루미늄 금속 배선 형성 방법 | |
| JP2009059904A (ja) | サブマウントおよびそれを備えた半導体装置 | |
| TW200805502A (en) | Semiconductor device and method of manufacturing the same | |
| KR950005259B1 (ko) | 반도체 장치의 제조방법 | |
| US6121132A (en) | Method for reducing stress on collimator titanium nitride layer | |
| WO2018225195A1 (ja) | 半導体装置の製造方法 | |
| US11211288B2 (en) | Semiconductor device | |
| JP7215800B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US11929296B2 (en) | Relating to passivation layers | |
| US11894432B2 (en) | Back side contact structure for a semiconductor device and corresponding manufacturing process | |
| CN114496764B (zh) | 一种半导体器件及其制备方法 | |
| WO2024087373A1 (zh) | 接合结构及其制造方法 | |
| US20230299026A1 (en) | Wafer level chip scale package of power semiconductor and manufacutring method thereof | |
| WO2020208995A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210415 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210416 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220222 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7030626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |