JP2005347313A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005347313A
JP2005347313A JP2004161809A JP2004161809A JP2005347313A JP 2005347313 A JP2005347313 A JP 2005347313A JP 2004161809 A JP2004161809 A JP 2004161809A JP 2004161809 A JP2004161809 A JP 2004161809A JP 2005347313 A JP2005347313 A JP 2005347313A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
forming
layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004161809A
Other languages
English (en)
Other versions
JP4501533B2 (ja
Inventor
Kimiji Kayukawa
君治 粥川
Akihiro Niimi
彰浩 新美
Chikage Noritake
千景 則武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004161809A priority Critical patent/JP4501533B2/ja
Publication of JP2005347313A publication Critical patent/JP2005347313A/ja
Application granted granted Critical
Publication of JP4501533B2 publication Critical patent/JP4501533B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】 熱応力によって、電極部が破壊されるのを抑制することができる半導体装置の製造方法を提供する。
【解決手段】 半導体基板１５の表面上の層間絶縁膜１７にコンタクトホール１８を形成した後、Ａｌ電極１９となるＡｌ合金膜４２をスパッタ法で２段階に分けて成膜する。１回目の成膜では、４００℃よりも低い温度（例えば１５０℃）で、Ａｌ合金膜４１の層間絶縁膜１７上での膜厚が１〜２μｍとなるように、Ａｌ合金膜４１を成膜する。その後、４００℃以上の温度（例えば４１５℃）で第１の加熱処理を行う。続いて、４００℃以上の高い温度（例えば４１５℃）で、Ａｌ合金膜４２の層間絶縁膜上での膜厚が５．５μｍ程度となるように、２回目の成膜を行う。このようにして、膜厚が厚く、スリットや空孔が存在しない密な状態であるＡｌ電極１９を形成する。
【選択図】 図２

Description

本発明は、半導体チップの電極部が形成された面に接合部材を介して導体部材が接合された構成の半導体装置の製造方法に関するものである。
従来、半導体チップの電極部が形成された面に接合部材を介して導体部材が接合された構成の半導体装置として以下のものがある。図９に、このような構成の半導体装置を示す。
図９に示す半導体装置１は、例えば、半導体チップ２と、下側ヒートシンク３と、上側ヒートシンク４と、ヒートシンクブロック５とを備えている。
半導体チップ２の下面と下側ヒートシンク３の上面との間は、半田６ａによって接合されている。また、半導体チップ２の上面とヒートシンクブロック５の下面との間も、半田６ｂによって接合されている。さらに、ヒートシンクブロック５の上面と上側ヒートシンク４の下面との間も、半田６ｃによって接合されている。
そして、半導体チップ２の厚さ寸法をｔ１とし、ヒートシンク３、４の厚さ寸法をｔ２としたときに、ｔ２／ｔ１≧５が成立するように半導体装置１が構成されている（特許文献１参照）。
このように構成された半導体装置１は、冷熱サイクルにさらされたとき、半導体チップ２を保持するための圧縮応力を大きくすると共に、半導体チップ２の表面のせん断応力を低減できるようになっている。
特開２００３−１１００６４号
しかし、本発明者らが上記した半導体装置１を評価したところ、半導体装置１は、冷熱サイクルにさらされた場合に発生する熱応力による半導体チップ２中の半導体基板での破壊を抑制することができるが、以下に説明するように、半導体チップ中の電極部で破壊が発生する恐れがあることがわかった。
ここで、図１０に本発明者らが評価した半導体装置の断面図を示す。図１０は主に半導体チップ２と半田６ｂの部分を拡大したものである。半導体チップ２は、パワー半導体素子を有して構成されている。パワー半導体素子は、例えば、いわゆるトレンチゲート型のＩＧＢＴである。
具体的には、この半導体チップは、Ｐ＋型基板１１と、ドリフト層としてのＮ−型層１２と、ベース層としてのＰ型層１３と、エミッタ層としてのＮ＋型層１４とを備える半導体基板１５を有している。
そして、半導体基板１５の主表面（素子形成面）側には、半導体基板１５の表面からＰ型層１３を貫通し、Ｎ−型層１２に到達する深さのトレンチの内壁にゲート絶縁膜（図示せず）を介して、ゲート電極１６が形成されている。
ゲート電極１６上を含む半導体基板１５の表面上には、層間絶縁膜１７を介してエミッタ電極としてのＡｌ電極１９が形成されており、層間絶縁膜１７に形成されたコンタクトホール１８を介してＮ＋型層１４とＡｌ電極１９とが電気的に接続されている。Ａｌ電極１９の表面上には、Ｎｉメッキ層２０が形成されている。このＡｌ電極１９およびＮｉメッキ層２０が形成されている部分が電極部２１である。
また、Ａｌ電極１９の表面上のうち、Ｎｉメッキ層２０を除く領域にはポリイミド系樹脂等の保護膜２２が形成されている。一方、半導体基板１５の裏面側にはコレクタ電極２３が形成されている。半導体チップ２の上面では、Ｎｉメッキ層２０が半田６ｂと接合されており、このＮｉメッキ２０および半田６ｂを介して、Ａｌ電極１９がヒートシンクブロック５と接続されている。ヒートシンクブロック５はＣｕにより構成されている。なお、Ａｌ電極１９およびＮｉメッキ２０は、半導体基板１５や半田６ｂよりも非常に薄いものである。
このように構成されている半導体装置では、冷熱サイクルにさらされたとき、ヒートシンクブロック５や半田６ｂは半導体基板１５よりも膨張収縮が大きく、また、電極部２１が半導体基板１５や半田６ｂよりも非常に薄いため、ヒートシンクブロック５や半田６ｂから電極部２１に応力が負荷される。そして、半導体基板１５とＡｌ電極１９との間より、Ａｌ電極１９とＮｉメッキ層２０との間の方が、接合力が小さいことから、Ａｌ電極１９とＮｉメッキ層２０との接合界面に沿ってクラックが進展するという問題が発生する。
そこで、本発明者らがこの問題の対応策を検討したところ、特願２００３−１８４７５６号に示すように、Ａｌ電極１９の表面に凹部を設けて、Ａｌ電極１９とＮｉメッキ層２０とを入り組んだ状態で接合させることで、Ａｌ電極１９とＮｉメッキ層２０との接合界面に沿ってクラックが進展するのを抑制できることがわかった。
しかし、このような手段により、Ａｌ電極１９とＮｉメッキ層２０との接合界面でのクラックの進展を抑制できても、温度変化によるヒートシンクブロック５や半田６ｂの膨張収縮が大きい場合、Ａｌ電極１９の内部で破壊が生じることがわかった。
本発明は上記点に鑑みて、熱応力によって、電極部が破壊されるのを抑制することができる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、半導体素子が形成された半導体基板（１５）を用意する工程と、半導体基板（１５）の表面上に層間絶縁膜（１７）を形成する工程と、Ａｌ金属層（１９）を層間絶縁膜（１７）上に形成する工程と、Ａｌ金属層（１９）上にＮｉ層（２０）を形成する工程と、半導体基板（１５）上に層間絶縁膜（１７）と、Ａｌ金属層（１９）およびＮｉ層（２０）からなる電極部（２１）とを有する半導体チップを形成する工程と、 半導体チップ（２）、接合部材（６ｂ）および導体部材（５）を用意する工程と、導体部材（５）を半導体チップ（２）の電極部（２１）上に配置して、接合部材（６ｂ）により、導体部材（５）とＮｉ層（２０）とを接合する工程とを有している。
また、請求項２に記載の発明では、半導体素子が形成された半導体基板（１５）を用意する工程と、半導体基板（１５）の表面上に層間絶縁膜（１７）を形成する工程と、Ａｌ金属層（１９）を層間絶縁膜（１７）上に形成する工程と、Ａｌ金属層（１９）上にＮｉ層（２０）を形成する工程と、半導体基板（１５）上に層間絶縁膜（１７）と、Ａｌ金属層（１９）およびＮｉ層（２０）からなる電極部（２１）とを有する半導体チップ（２）を形成する工程と、半導体チップ（２）、第１、第２、第３の接合部材（６ｂ、６ａ、６ｃ）、第１、第２、第３の導体部材（５、３、４）を用意する工程と、半導体チップ（２）の半導体基板（１５）の素子形成面（１５ａ）とは反対側の面に、第２の導体部材（３）を第２の接合部材（６ａ）により接合し、半導体チップ（２）のＮｉ層（２０）に第１の導体部材（５）を第１の接合部材（６ｂ）により接合し、第１の導体部材（５）のＮｉ層（２０）と接合された面とは反対側の面に第３の導体部材（４）を第３の接合部材（６ｃ）により接合する工程と、半導体チップ（２）、第１の導体部材（５）、第２の導体部材（３）における半導体チップ（２）と接合している面および第３の導体部材（４）における第１の導体部材（５）と接合している面を封止部材（７）により封止する工程とを有している。
そして、請求項１、２に記載の発明では、いずれも、Ａｌ金属層（１９）を層間絶縁膜（１７）上に形成する工程で、密な状態である部分を有する前記Ａｌ金属層（１９）であって、前記密な状態である部分の前記層間絶縁膜（１７）の最上部（１７ａ）を通って前記半導体基板（１５）の表面に平行な線を引いた場合における前記平行な線からの前記半導体基板（１５）の表面に垂直な方向での厚さ（３１、３２、３３）が、温度変化によって前記接合部材（６ｂ）および前記導体部材（５）が膨張収縮したときに、前記Ａｌ金属層（１９）が塑性変形することで、前記接合部材（６ｂ）および前記導体部材（５）の膨張収縮に追従できる厚さとなっている前記Ａｌ金属層（１９）を、前記層間絶縁膜（１７）上に形成することを特徴としている。
これにより、半導体装置が冷熱サイクルにさらされ、接合部材および導体部材が膨張収縮した場合であっても、Ａｌ金属層が塑性変形することで、接合部材および導体部材から電極部に加えられる応力を緩和することができる。この結果、熱応力による電極部の破壊を抑制することができる。なお、密な状態とは、空孔やスリットがない状態である。
また、上記したＡｌ金属層の密な状態である部分の厚さとしては、例えば、請求項３に示すように、１．８μｍ以上とすることが好ましい。
なお、Ａｌ金属層上にＮｉ層を形成した後としているのは、通常、Ａｌ金属層上にＮｉ層を形成するときでは、Ｎｉ層を形成する直前にＡｌ金属層の表面をエッチングしているからである。
また、Ａｌ金属層の形成に関しては、例えば、以下のようにして行うことができる。
すなわち、請求項４に示すように、コンタクトホール（１８）内から層間絶縁膜（１７）上にわたって、Ａｌ金属層（１９）を形成するために、４００℃よりも低い温度で、膜厚が層間絶縁膜（１７）の半導体基板（１５）表面からの高さよりも大きく、かつ、シャドゥイングの変化点よりも小さいＡｌを主成分とする第１のＡｌ金属膜（４１）を成膜する第１の成膜工程を行う。続いて、第１のＡｌ金属膜（４１）を４００℃以上の温度で加熱する第１の加熱工程を行う。そして、第１のＡｌ金属膜（４１）の上に、第１のＡｌ金属膜（４１）と同じ成分で構成される第２のＡｌ金属膜（４２）を成膜する第２の成膜工程を行う。
このように、Ａｌ金属層（１９）の形成するときでは、成膜を複数回に分け、最初の成膜ではシャドゥイングの変化点よりも小さな膜厚とすることで、第１のＡｌ金属膜（４１）の平坦化が可能となる。これにより、密な状態である部分が厚いＡｌ金属層（１９）を形成することができる。
さらに、第２の成膜工程では、例えば、請求項５に示すように、第１の成膜工程と同じ成膜条件で第２のＡｌ金属膜（４２）を成膜し、その後、第２の加熱工程により、第２のＡｌ金属膜（４２）を４００℃以上の温度で加熱することもできる。
また、第２の成膜工程では、その他に、請求項６に示すように、第１の加熱工程を行った後、４００℃以上の温度に加熱しながら、第２のＡｌ金属膜（４２）を成膜することもできる。
また、請求項７に示すように、第１の加熱工程と第２の成膜工程とを同時に行うこともできる。すなわち、第１の成膜工程を行った後、４００℃以上の温度に加熱しながら、第２のＡｌ金属膜（４２）を成膜することもできる。
加熱温度としては、請求項８に示すように、４４５℃以下とすることが好ましい。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
（第１実施形態）
図１に本発明の一実施形態における半導体装置の部分断面図を示す。図１は、図９中の領域Ａの拡大図であり、半導体基板１５の上に形成されているＡｌ電極１９、Ｎｉメッキ層２０を拡大した図である。
本実施形態の半導体装置は、上記従来技術および発明が解決する課題の欄で説明した半導体装置１に対して、電極部２１の形状が異なっているものであり、その他の構造は上記した半導体装置１と同様の構造となっている。
なお、本実施形態の半導体装置と本発明の半導体装置との対応関係は以下の通りである。図９中の下側ヒートシンク３が第２の導体部材であり、上側ヒートシンク４が第３の導体部材であり、ヒートシンクブロック５が第１の導体部材に相当する。そして、半導体チップ２の下面と下側ヒートシンク３の上面との間の半田６ａが第２の接合部材であり、半導体チップ２の上面とヒートシンクブロック５の下面との間の半田６ｂが第１の接合部材であり、ヒートシンクブロック５の上面と上側ヒートシンク４の下面との間の半田６ｃが第３の接合部材に相当する。また、封止用樹脂７が封止部材に相当する。
半導体チップ２は、上記発明が解決しようとする課題の欄で説明したように、パワー半導体素子、例えば、トレンチゲート型のＩＧＢＴにより構成されている。なお、半導体基板１５の内部構造は図１０に示す構造と同一であるため、ここでは半導体基板１５の内部構造の説明を省略する。
半導体チップ２では、図１に示すように、半導体基板１５の上（素子形成面１５ａ上）には層間絶縁膜１７を介してＡｌ電極１９が形成されている。Ａｌ電極１９は、層間絶縁膜１７に形成されたコンタクトホール１８を介してＰ型層１３およびＮ＋型層１４と電気的に接続されている。Ａｌ電極１９の上にはＮｉメッキ層２０が形成されており、Ｎｉメッキ層２０と半田６ｂとが接合されている。
ここで、Ａｌ電極１９はＡｌ−Ｓｉ合金により構成されている。Ａｌ−Ｓｉ合金はＡｌを主成分としている。このＡｌ−Ｓｉ合金が本発明のＡｌを主成分とする金属に相当する。Ａｌ電極１９は、図１に示すように、空孔やスリットがなく、密な状態となっている。Ａｌ電極１９は、Ｎｉメッキ層２０側の表面のうち、コンタクトホール１８の上方の部位に凹部（窪み）１９ａを有する形状となっている。この凹部１９ａにＮｉメッキ層２０が入り込んだ状態で、Ａｌ電極１９とＮｉメッキ層２０とが接合している。
Ａｌ電極１９は、膜厚が大きく設定されている。特に、層間絶縁膜１７の最上部１７ａからＡｌ電極１９の凹部１９ａの底面までの長さ３１が大きく設定されている。この長さ３１は、層間絶縁膜１７の最上部１７ａを通る基板１５の表面に平行な線を引いた場合、Ａｌ電極１９のうち、その線よりも図中上側（基板１５の表面から離れた側）の部分における基板表面１５に対して垂直な方向での厚さ３１である。
具体的には、Ａｌ電極１９の層間絶縁膜１７上での厚さ３１は１．８μｍ以上であり、Ａｌ電極１９の膜厚（Ａｌ電極１９の層間絶縁膜１７の最上部１７ａから最も高いところまでの厚さ）は４．５μｍ程度である。
このとき、半導体基板１５の厚さは２５０μｍ以下であり、層間絶縁膜１７の厚さ１７ａは約１．０μｍ、コンタクトホール１８の幅１８ａは１．８μｍ程度である。また、Ｎｉメッキ層２０の厚さは５μｍ程度であり、半田６ｂの厚さは１００μｍ程度である。
Ｎｉメッキ層２０は、Ａｌ電極１９と半田６ｂとを強固に接合させるための層である。Ｎｉは、半田と接合しやすく、かつ、Ａｌとも接合しやすい。したがって、Ｎｉメッキ層２０を介して、Ａｌ電極１９と半田６ｂとを接続させることで、Ａｌ電極１９と半田６ｂとを強固に接合することができる。
半田６ｂは、Ｐｂフリー半田である。なお、図１では、Ｎｉメッキ層２０と半田６ｂとが接合しているが、Ｓｎが含有されている半田６ｂを用いた場合では、Ｎｉメッキ層２０と半田６ｂとの間に、Ｎｉ−Ｓｎ合金層が形成されている場合もある。
また、このように構成された半導体チップ２の表面上には、図示しないゲートパッド等の制御電極が形成されており、この制御電極とリードフレームとがボンディングワイヤを介して電気的に接続されている。
そして、図９に示すように、半導体チップ２、下側ヒートシンク３の半導体チップ２と接合している面３ａ、上側ヒートシンク４の半導体チップ２と接合している面４ａ、ヒートシンクブロック５、ボンディングワイヤ１０およびリードフレーム９の一部が一括して、封止用樹脂７により封止されている。このように、本実施形態における半導体装置１が構成されている。
次に、この半導体装置１の製造方法を説明する。図２（ａ）、（ｂ）、（ｃ）、図３（ａ）、（ｂ）、（ｃ）に本実施形態の半導体装置の製造工程を示す。
まず、半導体チップ２を形成する工程を行う。
図１０を参照して説明すると、Ｐ＋型基板１１と、Ｎ−型層１２と、Ｐ型層１３と、Ｎ＋型層１４とを備える半導体基板１５を用意する。そして、半導体基板１５の表面からＰ型層１３を貫通し、Ｎ−型層１２に到達する深さのトレンチを形成し、トレンチ内にゲート絶縁膜を介して、ゲート電極１６を形成する。
その後、半導体基板１５の表面上に層間絶縁膜１７を形成する。層間絶縁膜１７を形成した後、層間絶縁膜１７にコンタクトホール１８を形成する。なお、層間絶縁膜１７の厚さを約１．０μｍ、コンタクトホール１８の幅１８ａを１．８μｍ程度とする。
続いて、図２（ａ）〜（ｃ）に示すように、スパッタ法で、半導体基板１５の表面上に、Ａｌ電極１９となるＡｌ−Ｓｉ合金膜（以下、Ａｌ合金膜と呼ぶ）４２を成膜する。なお、Ａｌ−Ｓｉ合金膜の代わりにＡｌ膜（Ａｌ単体により構成された膜）を形成することもできる。Ａｌ膜もＮｉ層と比較して塑性変形しやすいからである。
本実施形態では、このＡｌ合金膜４２の成膜を２回に分けて行う。具体的には、図２（ａ）に示すように、１回目の成膜を行い、コンタクトホール１８の内部から層間絶縁膜１７上にかけて、Ａｌ合金膜４１を形成する。この１回目の成膜、Ａｌ合金膜４１が、それぞれ本発明の第１の成膜工程、第１のＡｌ金属膜に相当する。
１回目の成膜では、成膜温度を例えば１５０℃とし、Ａｌ合金膜４１の層間絶縁膜１７上での膜厚を１〜２μｍとする。これにより、コンタクトホール１８の上方に位置する部位に凹部（スリット）４１ａを有する形状の第１のＡｌ合金膜４１が形成される。
続いて、図２（ｂ）に示すように、１回目の成膜により形成されたＡｌ合金膜４１に対して、第１の加熱処理を行う。この第１の加熱処理が本発明の第１の加熱工程に相当する。このとき、加熱温度を例えば４１５℃とし、加熱時間を例えば１８０秒とする。
この加熱処理により、Ａｌ合金膜４１のうち、層間絶縁膜１７の上の部分４１ｂが凹部４１ａに流動することで、凹部４１ａが埋められる。このようにして、Ａｌ合金膜４１の表面を平坦化させる。なお、本実施形態では、Ａｌ合金膜４１は、完全な平坦ではなく、小さな凹部４１ｃが残った状態となっている。
続いて、図２（ｃ）に示すように、平坦化されたＡｌ合金膜４１に対して、２回目の成膜を行うことで、Ａｌ合金膜４２を形成する。この２回目の成膜、Ａｌ合金膜４２が、それぞれ本発明の第２の成膜工程、第２のＡｌ金属膜に相当する。
２回目の成膜では、成膜温度を例えば４１５℃に変更し、Ａｌ合金膜４２の層間絶縁膜上での膜厚を５．５μｍ程度とする。つまり、２回目の成膜では、高温で加熱しながら成膜する（高温スパッタ法による成膜を行う）。
これにより、空孔やスリットがない、すなわち、密の状態のＡｌ合金膜４２が形成される。このとき、Ａｌ合金膜４２の表面には小さな凹部４２ｃが残っているが、層間絶縁膜１７の最上部１７ａから凹部１９ａの底面までの長さは１．８μｍ以上となっている。また、２回目の成膜により形成されたＡｌ合金膜４２は、１回目の成膜で形成されたＡｌ金属膜４１と一体となっており、Ａｌ合金膜４２に含まれるＡｌ金属膜４１を識別できない状態となっている。
なお、第１の加熱処理および２回目の成膜において、加熱温度を４１５℃とする場合を例として説明したが、４００℃以上４４５℃以下であれば、加熱温度を他の温度とすることもできる。このように加熱温度を４００℃以上とするのは、本発明者らが加熱条件を検討したところ、加熱温度を４００℃以上とした場合にＡｌ合金膜の流動性が高く凹部が埋まりやすいことがわかったからである。
また、加熱温度を４４５℃以下とするのは、同様に、加熱温度を４４５℃よりも高い温度とした場合に、加熱処理後のＡｌ合金膜の表面が荒れる等の異常が発生することがわかったからである。なお、Ａｌ合金膜の表面が荒れてしまうと、電気特性不良などが生じる。
ここで、Ａｌ合金膜４２の成膜を２回に分けて行う理由を説明する。コンタクトホール１８の内部および層間絶縁膜１７上に、膜厚が５μｍ程度のＡｌ合金膜を１回で成膜した場合、すなわち、成膜条件を変えることなく低温（例えば１５０℃）で成膜した場合では、コンタクトホール１８の上方に形成される凹部（スリット）が大きく（深く）なりすぎる。このため、その後に、上記した第１の加熱処理と同様の条件で加熱処理を行っても、Ａｌ合金膜の流動により凹部（スリット）を埋め込み、Ａｌ合金膜を平坦化することができない。
なお、このように凹部（スリット）が大きくても、上記した第１の加熱処理での加熱時間よりも時間をかけて加熱処理を施せば平坦化は可能である。しかし、加熱処理の時間としては、６０〜３００秒が適切であり、これよりも加熱時間を延ばすことは、製造コストの観点より、不適切である。したがって、６０〜３００秒の加熱処理で、平坦化できることが要求される。
また、Ａｌ合金膜４２の他の成膜方法として、成膜の最初の段階から成膜温度を高温（例えば４１５℃）とする方法も考えられるが、Ａｌ合金膜を均一な膜厚とするという観点から、成膜の最初の段階では、低温（４００℃よりも低い温度、例えば１５０℃）で成膜することが好ましい。
そこで、本発明者らは、温度が４００℃以上で、加熱時間が６０〜３００秒での加熱処理により、Ａｌ合金膜の平坦化が可能な膜厚を調査した。その結果、Ａｌ合金膜の膜厚を、２μｍ程度よりも小さくすることで、その後の加熱処理により、Ａｌ合金膜を平坦化できることがわかった。
したがって、本実施形態では、Ａｌ合金膜４２の成膜を２回に分けて行い、１回目の成膜では、Ａｌ合金膜４１の膜厚の上限を２μｍ程度としている。また、１回目の成膜では、Ａｌ合金膜４１が流動することで凹部を埋め込むことができる程度の膜厚となるように成膜する必要がある。本発明者らは、１回目の成膜では、Ａｌ合金膜の膜厚を層間絶縁膜１７の膜厚以上とすることで、凹部４１ａを埋め込むことができることを確認している。これにより、１回目の成膜では、Ａｌ合金膜４１の膜厚の下限を１μｍ程度としている。
なお、この加熱処理でＡｌ合金膜を平坦化できる膜厚は、後述するシャドゥイングの変化点となるときの膜厚と同程度であることも、本発明者らの調査によりわかった。
図４に、１回の成膜で形成したときのＡｌ合金膜の膜厚と、Ａｌ合金膜のスリット深さとの関係を示す。この図は、層間絶縁膜１７の厚さを約１．０μｍ、コンタクトホール１８の幅１８ａを１．８μｍ程度とした場合に、コンタクトホール１８から層間絶縁膜１７の表面上にわたって、スパッタ法により１５０℃でＡｌ合金膜を成膜したときのものである。
コンタクトホール１８が形成された間絶縁膜１７上に、Ａｌ合金膜を成膜するとき、上記したように、コンタクトホール１８の上方に凹部（スリット）が形成される。成膜の最初の段階では、その凹部にもＡｌ合金が堆積するため、図４に示すように、Ａｌ合金膜の膜厚が２．２μｍよりも小さいときでは、膜厚の増加量に対するスリットの増加量（傾き）は小さい。
一方、Ａｌ合金膜の膜厚が所定の大きさとなったとき、層間絶縁膜上のＡｌ合金膜の影となるため（層間絶縁膜上のＡｌ合金膜により凹部が隠された状態となるため）、凹部にはＡｌ合金が堆積せず、コンタクトホール１８の上方ではＡｌ合金膜の成長が止まる。したがって、その後にＡｌ合金を堆積すると、Ａｌ合金膜の層間絶縁膜上の部分のみ膜厚が大きくなるため、図４に示すように、膜厚が２．２μｍよりも大きいときでは、膜厚の増加量に対するスリットの増加量（傾き）が大きくなる。
この傾きが変わる点がシャドウイングの変化点である。なお、シャドゥイングの変化点となるときの膜厚とは、このように下地形状差により堆積する膜において、成膜速度差が生じたとき、成膜速度が遅い方が極めて０に近づいたときの膜厚を意味する。また、このシャドウイングの変化点は、層間絶縁膜１７の膜厚、コンタクトホール１８の幅１８ａの大きさによって異なる。
本発明者らの調査結果より、Ａｌ合金膜のスリットの深さがシャドゥイングの変化点となるときのスリットの深さよりも小さければ、加熱処理によりＡｌ合金膜を流動させ、スリットを埋め込み、Ａｌ合金膜を平坦化することができると考えられる。
本実施形態では、Ａｌ合金膜４１の膜厚の上限を２μｍ程度としているが、シャドゥイングの変化点となるときの膜厚であれば、他の大きさとすることもできる。これは、層間絶縁膜１７の膜厚、コンタクトホール１８の幅１８ａの大きさによって、Ａｌ合金膜を流動化によって平坦化できるＡｌ合金膜４１の膜厚の上限が異なるためである。
続いて、Ａｌ合金膜４２（Ａｌ電極１９）を形成した後、Ａｌ電極１９上にポリイミド系樹脂等により保護膜２２を形成する（図１０参照）。そして、保護膜２２のうち、電極部２１の形成予定領域を除去し、Ａｌ電極１９上にＮｉメッキ層２０を形成する。
このとき、Ｎｉメッキ層２０を形成する前に、エッチングにより、Ａｌ電極１９の表面を削る。これにより、Ａｌ電極１９の表面をきれいな状態とする。例えば、Ａｌ電極１９の表面からのエッチング深さを１μｍとする。これにより、Ｎｉメッキ層２０を形成した後のＡｌ電極１９の膜厚は４．５μｍ程度となる（図１参照）。
その後、ダイシング工程等を経ることで、半導体チップ２が完成する。なお、本実施形態では、Ｎｉ層２０をメッキ法により形成したが、スパッタ法、蒸着法等の他の方法によりＮｉ層２０を形成することもできる。
続いて、特許文献１に記載されている製造方法と同様に、半導体チップ２をヒートシンク３、４およびヒートシンクブロック５と接合し、封止用樹脂７により封止する工程を行う。
すなわち、図３（ａ）に示すように、下側ヒートシンク３の上面に、半導体チップ２とヒートシンクブロック５とを半田付けする工程を行う。この場合、下側ヒートシンク３の上面に半田箔８を介してチップ２を積層すると共に、このチップ２の上に半田箔８を介してヒートシンクブロック５を積層する。この後、加熱装置（リフロー装置）によって半田箔８を溶融させてから、硬化させる。なお、半田としては、例えばＳｎ系Ｐｂフリー半田を用いることができる。
続いて、図３（ｂ）に示すように、チップ２の制御電極とリードフレーム９とをワイヤーボンディングする工程を行う。これにより、例えばＡｌやＡｕ等製のワイヤー１０によってチップ２の制御電極とリードフレーム９とが接続される。
次いで、図３（ｃ）に示すように、ヒートシンクブロック５の上に上側ヒートシンク４を半田付けする工程を行う。ヒートシンクブロック５の上に半田箔８を介して上側ヒートシンク４を載せる。そして、加熱装置によって半田箔８を溶融させてから、硬化させる。
これにより、図１に示すように、Ａｌ電極１９上のＮｉメッキ層２０と半田６ｂとが接合した状態となる。
そして、図示しない成形型を使用して、ヒートシンク３、４の隙間および外周部に封止用樹脂７を充填する工程（モールド工程）を行う。これにより、図９に示すように、ヒートシンク３、４の隙間および外周部等に、樹脂７が充填封止される。このようにして、図９に示す半導体装置１が完成する。
次に、本実施形態の主な特徴について説明する。
本実施形態では、上記したように、半導体基板１５の表面上の層間絶縁膜１７にコンタクトホール１８を形成した後、スパッタ法で、Ａｌ電極１９となるＡｌ合金膜４２を形成している。
そして、Ａｌ合金膜４２の形成では、Ａｌ合金膜４２の成膜を２段階に分けて行っている。すなわち、４００℃よりも低い温度（例えば１５０℃）で、Ａｌ合金膜４１の層間絶縁膜１７上での膜厚が１〜２μｍとなるように、１回目の成膜を行っている。これにより、コンタクトホール１８の内部から層間絶縁膜１７上にかけて、Ａｌ合金膜４１を形成する。
その後、１回目の成膜により形成されたＡｌ合金膜４１に対して、４００℃以上の温度（例えば４１５℃）で第１の加熱処理を行っている。
続いて、１回目の成膜により形成されたＡｌ合金膜４１に対して、４００℃以上の高い温度（例えば４１５℃）で、Ａｌ合金膜４２の層間絶縁膜上での膜厚が５．５μｍ程度となるように、２回目の成膜を行っている。
このようにして、膜厚が厚く、スリットや空孔が存在しない密な状態であるＡｌ電極１９を形成することができる。このとき、Ａｌ電極１９は、層間絶縁膜１７の最上部１７ａからＡｌ電極１９の表面に存在する凹部１９ａの底面までの長さ３１が１．８μｍ以上となっている。
これにより、半導体装置が冷熱サイクルにさらされ、ヒートシンクブロック５や半田６ｂが膨張収縮して変形した場合であっても、Ａｌ電極１９が塑性変形することで、Ａｌ電極１９が破壊することなく、ヒートシンクブロック５や半田６ｂの変形に追従することができる。
すなわち、本実施形態では、温度変化によってヒートシンクブロック５や半田６ｂが膨張収縮したときに、Ａｌ電極１９が塑性変形することで、Ａｌ電極１９がヒートシンクブロック５や半田６ｂの膨張収縮に追従できるように、密な状態であって、そのような膜厚となるように、Ａｌ電極を形成している。
この結果、半導体装置が冷熱サイクルにさらされ、ヒートシンクブロック５や半田６ｂが膨張収縮して変形した場合に、ヒートシンクブロック５や半田６ｂから電極部に加えられる応力を緩和することができ、熱応力による電極部の破壊を抑制することができる。
なお、Ａｌ電極１９において、層間絶縁膜１７の最上部１７ａからＡｌ電極１９の表面に存在する凹部１９ａの底面までの長さ３１を１．８μｍ以上に設定したのは、本発明者らの調査結果によるものである。
すなわち、本発明者らがＡｌ電極１９の膜厚が任意の大きさである半導体装置を冷熱サイクルにさらした実験を行った後、この半導体装置の断面を調査し、Ａｌ電極１９に破壊が生じていない半導体装置において、Ａｌ電極１９の上記した長さ３１の膜厚が一番薄いところを測定したところ１．８μｍであったことによる。
したがって、Ａｌ電極１９の層間絶縁膜１７の最上部１７ａから凹部１９ａの底面までの長さ３１を１．８μｍ以上とすることで、半導体装置が冷熱サイクルにさらされた場合であっても、Ａｌ電極１９に破壊が生じるのを抑制することができると考えられる。
一方、Ａｌ電極１９の上記した長さ３１の上限は特になく、Ａｌ電極１９の上記した長さ３１は、Ａｌ電極１９が電極として利用でき、また、Ａｌ電極１９を製造できる範囲であればよい。
（第２実施形態）
図５（ａ）、（ｂ）に、本実施形態の半導体装置の製造工程を示す。なお、図５では、図２と同様の構成部に図２と同じ符号を付している。本実施形態は、第１実施形態の製造工程のうち、Ａｌ電極１９の形成（Ａｌ合金膜４２の成膜）方法を変更したものである。
第１実施形態では、１回目の成膜（低温）、第１の加熱処理、２回目の成膜（高温）を順に行う場合を例として説明したが、第１の加熱処理を省略することもできる。
すなわち、図５（ａ）に示すように、第１実施形態と同じ条件により、１回目の成膜を行う。その後、図５（ｂ）に示すように、凹部４１ａを有するＡｌ合金膜４１の表面上に対して、第１実施形態と同じ条件により、２回目の成膜（高温）を行うこともできる。
本実施形態によっても、第１実施形態と同様に、Ａｌ電極１９を形成することができる。なお、本実施形態の１回目の成膜、２回目の成膜が、それぞれ、本発明の第１の成膜工程、第２に成膜工程に相当する。
（第３実施形態）
図６（ａ）、（ｂ）、（ｃ）、（ｄ）に、本実施形態の半導体装置の製造工程を示す。本実施形態は、第１実施形態の製造工程のうち、Ａｌ電極１９の形成（Ａｌ合金膜４２の成膜）方法を変更したものである。
また、Ａｌ電極１９の他の形成方法として、１回目の成膜（低温）、第１の加熱処理、２回目の成膜（低温）、第２の加熱処理を順に行うこともできる。これらの１回目の成膜（低温）、第１の加熱処理、２回目の成膜（低温）、第２の加熱処理が、それぞれ、本発明の第１の成膜工程、第１の加熱工程、第２に成膜工程、第２の加熱工程に相当する。
すなわち、図６（ａ）、（ｂ）に示すように、第１実施形態と同じ条件により、１回目の成膜（低温）、第１の加熱処理を行う。そして、図６（ｃ）に示すように、平坦化されたＡｌ合金膜４１に対して、２回目の成膜を行うことで、Ａｌ合金膜４２を形成する。２回目の成膜においても、成膜温度を１回目と同様に、例えば１５０℃とし、Ａｌ合金膜４２の層間絶縁膜上での膜厚を５．５μｍ程度とする。
これにより、膜厚が厚いＡｌ合金膜４２が形成される。このとき、１回目の成膜により形成されたＡｌ合金膜４１の表面に小さな凹部４１ｃが残っていたため、この厚いＡｌ合金膜４２も、コンタクトホール１８の上方の部位に凹部（スリット）４２ａを有する形状となる。
そこで、図６（ｄ）に示すように、再度、厚いＡｌ合金膜４２に対して、第２の加熱処理を行う。この第２の加熱処理の条件は、第１の加熱処理と同様である。この加熱処理により、Ａｌ合金膜４２のうち、層間絶縁膜１７の上の部分４２ｂが凹部４２ａに流動することで、凹部４２ａが埋められる。これにより、平坦化されたＡｌ電極１９が形成される。
なお、本実施形態のＡｌ電極１９の形成方法では、２回目の成膜で、１回目の成膜により形成したＡｌ合金膜４１の上に成膜したＡｌ合金膜の膜厚が２μｍを超える場合、第１実施形態で説明したように、その後の加熱処理では平坦化が不十分となる場合がある。
しかし、この場合であっても、Ａｌ電極１９における層間絶縁膜１７の層間絶縁膜１７の最上部１７ａからＡｌ電極１９の凹部１９ａの底面までの長さ３１を１．８μｍ以上とすることができる。
また、本実施形態では、成膜と加熱処理を１組とすると、これを２回繰り返す場合を例として説明したが、必要に応じて、３回以上繰り返すこともできる。
（他の実施形態）
（１）図７、８に他の実施形態における半導体装置の部分断面図を示す。これらの図は、図１に対応する図であり、図１と同様の構成部には図１と同じ符号を付している。
上記した各実施形態では、空孔やスリットがない密な状態であるＡｌ電極１９を形成する場合を例として説明したが、図７、８に示すように、Ａｌ電極１９の表面側に空孔１９ｂや、スリット１９ｃが存在するＡｌ電極１９を形成することもできる。
ただし、空孔１９ｂが存在する場合では、Ａｌ電極１９の膜厚に関して、層間絶縁膜１７の最上部１７ａから空孔１９ｂまでの長さ３２を、１．８μｍ以上とする。なお、この長さ３２は、層間絶縁膜１７の最上部１７ａを通って基板１５の表面に平行な線を引いた場合、その線から空孔１９ｂまでの基板表面１５に対して垂直な方向での長さである。
また、層間絶縁膜１７の最上部１７ａからスリット１９ｃの最下部までの長さ３３を、１．８μｍ以上とする。この長さ３３は、層間絶縁膜１７の最上部１７ａを通って基板１５の表面に平行な線を引いた場合、その線からスリット１９ｃの最下部までの基板表面１５に対して垂直な方向での長さである。
このように、Ａｌ電極１９に空孔１９ｂやスリット１９ｃが存在する場合では、Ａｌ電極１９のうち、少なくとも空孔１９ｂやスリット１９ｃよりも下側の部分（層間絶縁膜１７に近い側の部分）を密な状態として、その密な状態の部分の長さ３２、３３を上記した所望の長さとすることで、上記した各実施形態と同様の効果を得ることができる。
（２）上記した各実施形態では、Ａｌ電極１９が表面に凹部１９ａを有する場合を例として説明したが、Ａｌ電極１９の表面を平らな形状とすることもできる。この場合、２回目の成膜もしくは第２の加熱処理において、Ａｌ電極１９の表面を平らにできるように、温度や時間を設定すればよい。
（３）上記した各実施形態では、スパッタ法により、Ａｌ電極１９を形成する場合を例として説明したが、スパッタ法の代わりに蒸着法によりＡｌ電極１９を形成することもできる。
（４）上記した各実施形態では、ヒートシンク３、４と半導体チップ２とヒートシンクブロック５とを接合する接合部材として半田箔８を用いたが、これに代えて、半田ペースト等を用いることもできる。
（５）また、上記した各実施形態では、ヒートシンク３、４間に半導体チップ２を１個挟むように構成したが、これに限られるものではなく、２個以上のチップ（または２種類以上のチップ）を挟んだ構成とすることもできる。
本発明の第１実施形態における半導体装置の部分断面図である。 図１に示す半導体装置の製造工程を示す図である。 図２に続く半導体装置の製造工程を示す図である。 コンタクトホールを有する層間絶縁膜上にＡｌ金属膜を成膜したときのＡｌ金属膜の膜厚と、Ａｌ金属膜に生じるスリットの深さとの関係を示す図である。 本発明の第２実施形態における半導体装置の製造工程を示す図である。 本発明の第３実施形態における半導体装置の製造工程を示す図である。 本発明の他の実施形態における半導体装置の部分断面図である。 本発明の他の実施形態における半導体装置の部分断面図である。 従来および本発明の各実施形態における半導体装置の断面図である。 本発明者らが検討した半導体装置のうち、半導体チップの部分を拡大した図である。
符号の説明
１…半導体装置、２…半導体チップ、３…下側ヒートシンク、
４…上側ヒートシンク、５…ヒートシンクブロック、６…半田、
７…封止用樹脂、９…リードフレーム、１０…ボンディングワイヤ、
１１…Ｐ＋型基板、１２…Ｎ−型層、１３…Ｐ型層、１４…Ｎ＋型層、
１５…半導体基板、１６…ゲート電極、１７…層間絶縁膜、
１８…コンタクトホール、１９…Ａｌ電極、
１９ａ…凹部、１９ｂ…空孔、１９ｃ…スリット、
２０…Ｎｉメッキ層、２１…電極部、２２…保護膜、２３…コレクタ電極、
３１…Ａｌ電極１９における層間絶縁膜１７の最上部１７ａからＡｌ電極１９の表面に存在する凹部１９ａの底面までの長さ、
３２…Ａｌ電極１９における層間絶縁膜１７の最上部１７ａから空孔１９ｂまでの長さ、
３３…Ａｌ電極１９における層間絶縁膜１７の最上部１７ａからスリット１９ｃの最下部までの長さ、
４１…１回目の成膜により形成されたＡｌ合金膜、
４２…２回目の成膜により形成されたＡｌ合金膜。

Claims (8)

  1. 半導体基板（１５）の素子形成面（１５ａ）上に、層間絶縁膜（１７）を介して、電極部（２１）としてのＡｌを主成分とするＡｌ金属層（１９）およびＮｉ層（２０）が順に形成された半導体チップ（２）と、電気伝導性を有する接合部材（６ｂ）を介して、前記Ｎｉ層（２０）と接合された導体部材（５）とを備える半導体装置の製造方法であって、
    半導体素子が形成された前記半導体基板（１５）を用意する工程と、
    前記半導体基板（１５）の表面上に前記層間絶縁膜（１７）を形成する工程と、
    密な状態である部分を有する前記Ａｌ金属層（１９）であって、前記密な状態である部分の前記層間絶縁膜（１７）の最上部（１７ａ）を通って前記半導体基板（１５）の表面に平行な線を引いた場合における前記平行な線からの前記半導体基板（１５）の表面に垂直な方向での厚さ（３１、３２、３３）が、温度変化によって前記接合部材（６ｂ）および前記導体部材（５）が膨張収縮したときに、前記Ａｌ金属層（１９）が塑性変形することで、前記接合部材（６ｂ）および前記導体部材（５）の膨張収縮に追従できる厚さとなっている前記Ａｌ金属層（１９）を、前記層間絶縁膜（１７）上に形成する工程と、
    前記Ａｌ金属層（１９）上に前記Ｎｉ層（２０）を形成する工程と、
    前記半導体基板（１５）上に前記層間絶縁膜（１７）と、前記Ａｌ金属層（１９）および前記Ｎｉ層（２０）からなる前記電極部（２１）とを有する前記半導体チップを形成する工程と、
    前記半導体チップ（２）、前記接合部材（６ｂ）および前記導体部材（５）を用意する工程と、
    前記導体部材（５）を前記半導体チップ（２）の前記電極部（２１）上に配置して、前記接合部材（６ｂ）により、前記導体部材（５）と前記Ｎｉ層（２０）とを接合する工程とを有することを特徴とする半導体装置の製造方法。
  2. 半導体基板（１５）の素子形成面（１５ａ）上に、層間絶縁膜（１７）を介して、電極部（２１）としてのＡｌを主成分とするＡｌ金属層（１９）およびＮｉ層（２０）が順に形成された半導体チップ（２）と、
    電気伝導性を有する第１の接合部材（６ｂ）を介して、前記Ｎｉ層（２０）に接合された第１の導体部材（５）と、
    電気伝導性を有する第２の接合部材（６ａ）を介して、前記半導体基板（１５）の前記素子形成面（１５ａ）とは反対側の面に接合された第２の導体部材（３）と、
    前記第１の導体部材（５）の前記電極部（２１）が接合された面とは反対側の面に電気伝導性を有する第３の接合部材（６ｃ）を介して接合された第３の導体部材（４）と、
    前記半導体チップ（２）、前記第１の導体部材（５）、前記第２の導体部材（３）における前記半導体チップ（２）と接合している面および前記第３の導体部材（４）における前記第１の導体部材（５）と接合している面を封止する封止部材（７）とを備える半導体装置の製造方法であって、
    半導体素子が形成された前記半導体基板（１５）を用意する工程と、
    前記半導体基板（１５）の表面上に前記層間絶縁膜（１７）を形成する工程と、
    密な状態である部分を有する前記Ａｌ金属層（１９）であって、前記密な状態である部分の前記層間絶縁膜（１７）の最上部（１７ａ）を通って前記半導体基板（１５）の表面に平行な線を引いた場合における前記平行な線からの前記半導体基板（１５）の表面に垂直な方向での厚さ（３１、３２、３３）が、温度変化によって前記接合部材（６ｂ）および前記導体部材（５）が膨張収縮したときに、前記Ａｌ金属層（１９）が塑性変形することで、前記接合部材（６ｂ）および前記導体部材（５）の膨張収縮に追従できる厚さとなっている前記Ａｌ金属層（１９）を、前記層間絶縁膜（１７）上に形成する工程と、
    前記Ａｌ金属層（１９）上に前記Ｎｉ層（２０）を形成する工程と、
    前記半導体基板（１５）上に前記層間絶縁膜（１７）と、前記Ａｌ金属層（１９）および前記Ｎｉ層（２０）からなる前記電極部（２１）とを有する前記半導体チップ（２）を形成する工程と、
    前記半導体チップ（２）、前記第１、第２、第３の接合部材（６ｂ、６ａ、６ｃ）、前記第１、第２、第３の導体部材（５、３、４）を用意する工程と、
    前記半導体チップ（２）の前記半導体基板（１５）の前記素子形成面（１５ａ）とは反対側の面に、前記第２の導体部材（３）を前記第２の接合部材（６ａ）により接合し、前記半導体チップ（２）の前記Ｎｉ層（２０）に前記第１の導体部材（５）を前記第１の接合部材（６ｂ）により接合し、前記第１の導体部材（５）の前記Ｎｉ層（２０）と接合された面とは反対側の面に第３の導体部材（４）を第３の接合部材（６ｃ）により接合する工程と、
    前記半導体チップ（２）、前記第１の導体部材（５）、前記第２の導体部材（３）における前記半導体チップ（２）と接合している面および前記第３の導体部材（４）における前記第１の導体部材（５）と接合している面を前記封止部材（７）により封止する工程とを有することを特徴とする半導体装置の製造方法。
  3. 前記Ａｌ金属層（１９）を形成する工程では、前記Ａｌ金属層（１９）上に前記Ｎｉ層（２０）を形成した後において、前記Ａｌ金属層（１９）の密な状態である部分の前記厚さ（３１、３２、３３）が、１．８μｍ以上となるように、前記Ａｌ金属層（１９）を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記層間絶縁膜（１７）を形成する工程と前記Ａｌ金属層（１９）を形成する工程との間に、前記層間絶縁膜（１７）にコンタクトホール（１８）を形成する工程を有し、
    前記Ａｌ金属層（１９）を形成する工程は、前記コンタクトホール（１８）内から前記層間絶縁膜（１７）上にわたって、前記Ａｌ金属層（１９）を形成するために、４００℃よりも低い温度で、膜厚が前記層間絶縁膜（１７）の前記半導体基板（１５）表面からの高さよりも大きく、かつ、シャドゥイングの変化点よりも小さいＡｌを主成分とする第１のＡｌ金属膜（４１）を成膜する第１の成膜工程と、
    前記第１のＡｌ金属膜（４１）を４００℃以上の温度で加熱する第１の加熱工程と、
    前記第１のＡｌ金属膜（４１）の上に、少なくとも、前記第１のＡｌ金属膜（４１）と同じ成分で構成される第２のＡｌ金属膜（４２）を成膜することで、前記電極部（２１）としてのＡｌ金属層（１９）を形成する第２の成膜工程とを有することを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
  5. 前記第２の成膜工程では、前記第１の成膜工程と同じ成膜条件で第２のＡｌ金属膜（４２）を成膜し、
    前記Ａｌ金属層（１９）を形成する工程は、前記第２の成膜工程の後に、前記第２のＡｌ金属膜（４２）を４００℃以上の温度で加熱する第２の加熱工程を有することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第２の成膜工程では、前記第１の加熱工程を行った後、４００℃以上の温度に加熱しながら、前記第２のＡｌ金属膜（４２）を成膜することで、前記Ａｌ金属層（１９）を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
  7. 前記第１の加熱工程と前記第２の成膜工程とを同時に行うことを特徴とする請求項４に記載の半導体装置の製造方法。
  8. 前記温度を４４５℃以下とすることを特徴とする請求項４ないし７のいずれか１つに記載の半導体装置の製造方法。
JP2004161809A 2004-05-31 2004-05-31 半導体装置の製造方法 Active JP4501533B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004161809A JP4501533B2 (ja) 2004-05-31 2004-05-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004161809A JP4501533B2 (ja) 2004-05-31 2004-05-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005347313A true JP2005347313A (ja) 2005-12-15
JP4501533B2 JP4501533B2 (ja) 2010-07-14

Family

ID=35499444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004161809A Active JP4501533B2 (ja) 2004-05-31 2004-05-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4501533B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141230A (ja) * 2007-12-10 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法および半導体装置製造用スパッタ装置
JP2009164510A (ja) * 2008-01-10 2009-07-23 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2010278164A (ja) * 2009-05-27 2010-12-09 Toyota Motor Corp 半導体装置とその製造方法
JP2011003726A (ja) * 2009-06-18 2011-01-06 Fuji Electric Systems Co Ltd 半導体装置の製造方法
JP2015076470A (ja) * 2013-10-08 2015-04-20 トヨタ自動車株式会社 半導体装置
JP2015185793A (ja) * 2014-03-26 2015-10-22 株式会社豊田中央研究所 半導体装置
JP2016012740A (ja) * 2015-10-13 2016-01-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2016143804A (ja) * 2015-02-03 2016-08-08 トヨタ自動車株式会社 半導体装置
JP2017063230A (ja) * 2016-12-26 2017-03-30 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017126767A (ja) * 2017-03-06 2017-07-20 富士電機株式会社 縦型トレンチｉｇｂｔおよびその製造方法
JP6239203B1 (ja) * 2017-03-16 2017-11-29 三菱電機株式会社 半導体装置
JP2018085530A (ja) * 2017-12-28 2018-05-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018129485A (ja) * 2017-02-10 2018-08-16 トヨタ自動車株式会社 半導体装置
JP2019083296A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
JP2019091912A (ja) * 2019-01-28 2019-06-13 富士電機株式会社 半導体装置
WO2019176466A1 (ja) * 2018-03-15 2019-09-19 三菱電機株式会社 半導体装置、電力変換装置
DE102019207802A1 (de) 2018-06-21 2019-12-24 Mitsubishi Electric Corporation Verfahren zum Ausbilden eines Aluminiumfilms
JP2020031095A (ja) * 2018-08-21 2020-02-27 株式会社東芝 半導体素子

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167349U (ja) * 1984-04-16 1985-11-06 富士電機株式会社 半導体素子
JPH07335759A (ja) * 1994-06-10 1995-12-22 Samsung Electron Co Ltd 半導体装置およびその形成方法
JPH0936112A (ja) * 1995-07-24 1997-02-07 Oki Electric Ind Co Ltd Ａｌ配線の形成方法
JPH11307478A (ja) * 1998-04-21 1999-11-05 Internatl Business Mach Corp <Ibm> 半導体装置の製造方法
JP2002110981A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置の電極構造および半導体パッケージ
JP2003110064A (ja) * 2001-07-26 2003-04-11 Denso Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167349U (ja) * 1984-04-16 1985-11-06 富士電機株式会社 半導体素子
JPH07335759A (ja) * 1994-06-10 1995-12-22 Samsung Electron Co Ltd 半導体装置およびその形成方法
JPH0936112A (ja) * 1995-07-24 1997-02-07 Oki Electric Ind Co Ltd Ａｌ配線の形成方法
JPH11307478A (ja) * 1998-04-21 1999-11-05 Internatl Business Mach Corp <Ibm> 半導体装置の製造方法
JP2002110981A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置の電極構造および半導体パッケージ
JP2003110064A (ja) * 2001-07-26 2003-04-11 Denso Corp 半導体装置

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141230A (ja) * 2007-12-10 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法および半導体装置製造用スパッタ装置
JP2009164510A (ja) * 2008-01-10 2009-07-23 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2010278164A (ja) * 2009-05-27 2010-12-09 Toyota Motor Corp 半導体装置とその製造方法
JP2011003726A (ja) * 2009-06-18 2011-01-06 Fuji Electric Systems Co Ltd 半導体装置の製造方法
JP2015076470A (ja) * 2013-10-08 2015-04-20 トヨタ自動車株式会社 半導体装置
US9437700B2 (en) 2014-03-26 2016-09-06 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device
JP2015185793A (ja) * 2014-03-26 2015-10-22 株式会社豊田中央研究所 半導体装置
JP2016143804A (ja) * 2015-02-03 2016-08-08 トヨタ自動車株式会社 半導体装置
JP2016012740A (ja) * 2015-10-13 2016-01-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017063230A (ja) * 2016-12-26 2017-03-30 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018129485A (ja) * 2017-02-10 2018-08-16 トヨタ自動車株式会社 半導体装置
JP2017126767A (ja) * 2017-03-06 2017-07-20 富士電機株式会社 縦型トレンチｉｇｂｔおよびその製造方法
JP6239203B1 (ja) * 2017-03-16 2017-11-29 三菱電機株式会社 半導体装置
JP2019083296A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
JP7052293B2 (ja) 2017-10-31 2022-04-12 株式会社デンソー 半導体装置
JP2018085530A (ja) * 2017-12-28 2018-05-31 富士電機株式会社 半導体装置および半導体装置の製造方法
CN111819697A (zh) * 2018-03-15 2020-10-23 三菱电机株式会社 半导体装置、电力变换装置
CN111819697B (zh) * 2018-03-15 2024-05-03 三菱电机株式会社 半导体装置、电力变换装置
WO2019176466A1 (ja) * 2018-03-15 2019-09-19 三菱電機株式会社 半導体装置、電力変換装置
US11437505B2 (en) 2018-03-15 2022-09-06 Mitsubishi Electric Corporation Semiconductor device and power conversion device
JPWO2019176466A1 (ja) * 2018-03-15 2020-10-22 三菱電機株式会社 半導体装置、電力変換装置
DE102019207802A1 (de) 2018-06-21 2019-12-24 Mitsubishi Electric Corporation Verfahren zum Ausbilden eines Aluminiumfilms
JP7030626B2 (ja) 2018-06-21 2022-03-07 三菱電機株式会社 アルミニウム膜の形成方法
US20220090255A1 (en) * 2018-06-21 2022-03-24 Mitsubishi Electric Corporation Method for forming aluminum film
US11313031B2 (en) 2018-06-21 2022-04-26 Mitsubishi Electric Corporation Method for forming aluminum film
JP2019220598A (ja) * 2018-06-21 2019-12-26 三菱電機株式会社 アルミニウム膜の形成方法
JP6993946B2 (ja) 2018-08-21 2022-01-14 株式会社東芝 半導体素子
JP2020031095A (ja) * 2018-08-21 2020-02-27 株式会社東芝 半導体素子
JP2019091912A (ja) * 2019-01-28 2019-06-13 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP4501533B2 (ja) 2010-07-14

Similar Documents

Publication Publication Date Title
JP4501533B2 (ja) 半導体装置の製造方法
JP6595158B2 (ja) パワーオーバーレイ構造およびその製造方法
CN104051376A (zh) 功率覆盖结构及其制作方法
JP2003258189A (ja) 半導体装置及びその製造方法
TW201405735A (zh) 柵格扇出晶圓級封裝和製造柵格扇出晶圓級封裝的方法
US10269753B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5300470B2 (ja) 半導体パッケージ及び同パッケージを形成する方法
KR20150095586A (ko) 반도체 장치 및 그 제조 방법
JP5720647B2 (ja) 半導体装置及びその製造方法
JP2008028079A (ja) 半導体装置およびその製造方法
CN112074934A (zh) 嵌入式封装中的应力缓冲层
JP3791459B2 (ja) 半導体装置およびその製造方法
JP3812549B2 (ja) 半導体装置
JP2006179570A (ja) 半導体装置の製造方法
JP4333483B2 (ja) 半導体装置
JP2001118953A (ja) 半導体電子部品の製造方法
US7023027B2 (en) Diode package having an anode and a cathode formed on one surface of a diode chip
JP3858857B2 (ja) 半導体装置
JP2006140401A (ja) 半導体集積回路装置
JP5187341B2 (ja) 半導体装置の製造方法
TW200536131A (en) Semiconductor chip package
JP2010501115A (ja) 基板と基板上の突起電極との間の応力低減
JP2017069366A (ja) 半導体装置およびその製造方法
CN116487344B (zh) 三维封装结构及封装方法
JP4653608B2 (ja) 面実装タイプ樹脂製中空パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100412

R151 Written notification of patent or utility model registration

Ref document number: 4501533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250