JP2018129485A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018129485A
JP2018129485A JP2017023458A JP2017023458A JP2018129485A JP 2018129485 A JP2018129485 A JP 2018129485A JP 2017023458 A JP2017023458 A JP 2017023458A JP 2017023458 A JP2017023458 A JP 2017023458A JP 2018129485 A JP2018129485 A JP 2018129485A
Authority
JP
Japan
Prior art keywords
layer
insulating resin
resin layer
nickel
alsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017023458A
Other languages
English (en)
Other versions
JP6610577B2 (ja
Inventor
広明 岩田
Hiroaki Iwata
広明 岩田
雄也 長村
Takeya Nagamura
雄也 長村
哲也 秋野
Tetsuya Akino
哲也 秋野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017023458A priority Critical patent/JP6610577B2/ja
Publication of JP2018129485A publication Critical patent/JP2018129485A/ja
Application granted granted Critical
Publication of JP6610577B2 publication Critical patent/JP6610577B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 AlSi層のクラックを抑制する技術を提供する。【解決手段】 半導体装置は、半導体基板と、前記半導体基板の表面を覆うAlSi層と、前記AlSi層の表面を覆う第1ニッケル層と、前記第1ニッケル層の表面の一部を覆う絶縁樹脂層と、前記絶縁樹脂層の表面の少なくとも一部を覆い、前記絶縁樹脂層上から前記絶縁樹脂層に覆われていない範囲の前記第1ニッケル層まで伸びている第2ニッケル層、を有する。【選択図】図2

Description

本明細書に開示の技術は、半導体装置に関する。
特許文献1に開示の半導体装置は、半導体基板と、AlSi層と、絶縁樹脂層と、ニッケル層を有している。AlSi層は、半導体基板の表面を覆っている。絶縁樹脂層は、AlSi層の表面の一部を覆っている。ニッケル層は、絶縁樹脂層に覆われていない範囲のAlSi層の表面を覆っている。ニッケル層は、はんだ接合用の層である。ニッケル層にはんだが接合されることで、ニッケル層を介してはんだとAlSi層が接続される。製造誤差等によってニッケル層と絶縁樹脂層との間に隙間が生じると、その隙間にAlSi層が露出し、AlSi層の信頼性が低下する。したがって、ニッケル層と絶縁樹脂層との間に隙間が生じないように、ニッケル層の一部が絶縁樹脂層上に乗り上げている。したがって、絶縁樹脂層の端部が、ニッケル層によって覆われている。
特開2015−233035号公報
半導体装置の温度が上昇することで、半導体装置を構成する各部材が熱膨張する。特許文献1の半導体装置では、絶縁樹脂層の端部が、絶縁樹脂層とAlSi層とニッケル層が互いに接する三重接触部となっている。絶縁樹脂とAlSiとニッケルの線膨張係数が互いに異なるので、半導体装置の温度上昇時に三重接触部(すなわち、絶縁樹脂層の端部)に応力が集中する。このとき、絶縁樹脂層の端部の周辺のAlSi層には、ニッケル層とAlSi層が互いに離れる方向に生じる高い引張応力と、半導体基板とAlSi層が互いに離れる方向に生じる高い引張応力が集中する。この引張応力が繰り返し加わると、絶縁樹脂層の端部の周辺のAlSi層にクラックが生じる場合がある。本明細書では、AlSi層のクラックを抑制する技術を提供する。
本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の表面を覆うAlSi層と、前記AlSi層の表面を覆う第1ニッケル層と、前記第1ニッケル層の表面の一部を覆う絶縁樹脂層と、前記絶縁樹脂層の表面の少なくとも一部を覆い、前記絶縁樹脂層上から前記絶縁樹脂層に覆われていない範囲の前記第1ニッケル層まで伸びている第2ニッケル層を有する。
なお、AlSiは、アルミニウム(Al)とシリコン(Si)を含有する合金を意味する。
この半導体装置では、第1ニッケル層の表面に絶縁樹脂層が設けられており、第2ニッケル層が絶縁樹脂層上から絶縁樹脂層に覆われていない範囲の第1ニッケル層まで伸びている。このため、絶縁樹脂層の端部が、第1ニッケル層と第2ニッケル層により囲まれている。したがって、絶縁樹脂層の端部において、第1ニッケル層及び第2ニッケル層を構成するニッケルと、絶縁樹脂層を構成する絶縁樹脂とが互いに接している。すなわち、絶縁樹脂層の端部において、2種類の材料(ニッケルと絶縁樹脂)が接している。絶縁樹脂層の端部が三重接触部になっていないので、絶縁樹脂層の端部に生じる応力が抑制される。このため、絶縁樹脂層の端部の周辺のAlSi層に生じる応力が抑制される。また、この半導体装置では、絶縁樹脂層に覆われている範囲と覆われていない範囲の双方で、AlSi層の表面に第1ニッケル層が接している。このため、絶縁樹脂層の端部の周辺のAlSi層に引張応力がさらに集中し難い。このため、この半導体装置では、絶縁樹脂層の端部の周辺でAlSi層にクラックが生じ難い。
実施形態の半導体装置の縦断面図。 図1の範囲IIの拡大断面図。 従来の半導体装置の図2に対応する部分の断面図。 実施形態の半導体装置の製造工程の説明図。 実施形態の半導体装置の製造工程の説明図。 実施形態の半導体装置の製造工程の説明図。 実施形態の半導体装置の製造工程の説明図。
図1に示す実施形態の半導体装置10は、上部電極板12、銅ブロック16、半導体基板20、下部電極板24及び樹脂層26を有している。半導体基板20は、主にシリコンによって構成されている。図1には示していないが、半導体基板20の上面には、電極層、絶縁保護膜等が設けられている。また、図1には示していないが、半導体基板20の下面には、電極層が設けられている。半導体基板20の下面に設けられた電極層は、はんだ層22を介して下部電極板24の上面に接続されている。半導体基板20の上面に設けられた電極層は、はんだ層18を介して銅ブロック16の下面に接続されている。銅ブロック16の上面は、はんだ層14を介して上部電極板12に接続されている。上部電極板12及び下部電極板24は、半導体基板20に通電するための電極板として機能するとともに、半導体基板20から放熱するための放熱板としても機能する。上部電極板12、銅ブロック16、半導体基板20及び下部電極板24からなる積層体の側面は、樹脂層26によって覆われている。
図2は、図1の範囲IIの拡大断面図である。なお、図2においては、左側が半導体基板20の中心に近い側であり、右側が半導体基板20の外周端に近い側である。以下では、半導体基板20の中心に近い側(すなわち、図2の左側)を内周側といい、半導体基板20の外周端に近い側(すなわち、図2の右側)を外周側という。
半導体基板20の上面は、AlSi層30によって覆われている。AlSi層30は、AlSi(アルミニウムとシリコンを含有する合金)によって構成されている。AlSi層30は、半導体基板20と電気的に接続されている。
AlSi層30の上面は、第1ニッケル層32によって覆われている。第1ニッケル層32は、Ni(ニッケル)により構成されている。
第1ニッケル層32の上面の外周側の部分は、絶縁樹脂層36によって覆われている。第1ニッケル層32の上面の内周側の部分は、絶縁樹脂層36に覆われていない。第1ニッケル層32上に、絶縁樹脂層36の内周側の端部36aが存在している。絶縁樹脂層36は、例えば、絶縁体の樹脂であるポリイミドによって構成されている。
絶縁樹脂層36の上面には、第2ニッケル層34が配置されている。第2ニッケル層34は、Niにより構成されている。第2ニッケル層34は、絶縁樹脂層36の上面の内周側の部分を覆っている。絶縁樹脂層36の上面の外周側の部分は、第2ニッケル層34に覆われていない。第2ニッケル層34は、絶縁樹脂層36上から絶縁樹脂層36に覆われていない範囲の第1ニッケル層32まで伸びている。第2ニッケル層34は、絶縁樹脂層36に覆われていない範囲の第1ニッケル層32に接続されている。第2ニッケル層34によって、絶縁樹脂層36の内周側の端部36aが覆われている。
第2ニッケル層34の上面と絶縁樹脂層36に覆われていない範囲の第1ニッケル層32の上面に跨る範囲は、はんだ層18に接合されている。はんだ層18は、第1ニッケル層32とAlSi層30を介して半導体基板20に接続されている。
第2ニッケル層34に覆われていない範囲の絶縁樹脂層36の上面(すなわち、絶縁樹脂層36の上面の外周側の部分)は、樹脂層26によって覆われている。また、はんだ層18及び第2ニッケル層34の側面は、樹脂層26によって覆われている。
図3は、従来の半導体装置の断面を示している。なお、図3では、実施形態の半導体装置10の各部に対応する部分に、図2と同じ参照番号が付されている。図3に示す従来の半導体装置は、AlSi層30の上面の外周側の部分に第1ニッケル層32を有していない。このため、AlSi層30の上面の外周側の部分は、絶縁樹脂層36によって覆われている。したがって、絶縁樹脂層36の内周側の端部36aにおいて、絶縁樹脂層36、AlSi層30及び第1ニッケル層32が互いに接している。
半導体装置の温度は、半導体装置に通電することで上昇する。また、外部の温度上昇によって、半導体装置の温度が上昇する場合もある。以下に、半導体装置の温度上昇時の応力について説明する。まず、図3に示す従来の半導体装置について説明する。図3に示す従来の半導体装置では、絶縁樹脂層36の端部36aにおいて、絶縁樹脂層36、AlSi層30及び第1ニッケル層32が互いに接している。つまり、端部36aにおいて、ポリイミド、AlSi及びニッケルの三種類の材料が互いに接している。ポリイミド、AlSi及びニッケルの線膨張係数は互いに異なる。したがって、これらが互いに接している端部36aでは、半導体装置の温度が上昇したときに高い熱応力が生じる。このとき、絶縁樹脂層36の端部36aの周辺のAlSi層30には、第1ニッケル層32とAlSi層30が互いに離れる方向に生じる高い引張応力と、半導体基板20とAlSi層30が互いに離れる方向に生じる高い引張応力が集中する。端部36aにこれらの高い引張応力が繰り返し加わると、端部36aの周辺でAlSi層30にクラックが生じる。
これに対し、図2に示す実施形態の半導体装置10では、絶縁樹脂層36の端部36aが第1ニッケル層32および第2ニッケル層34によって囲われており、端部36aにAlSi層30が接していない。第1ニッケル層32と第2ニッケル層34が共にニッケルによって構成されているので、端部36aにおいて、ポリイミドとニッケルの二種類の材料が互いに接している。端部36aにおいて接触している材料の数が図3に示す従来の半導体装置よりも少ないので、実施形態の半導体装置10では、温度上昇時に端部36aに生じる応力が小さい。また、実施形態の半導体装置10では、絶縁樹脂層36に覆われている範囲と覆われていない範囲の双方で、AlSi層30の表面に第1ニッケル層32が接している。このため、第1ニッケル層32によってAlSi層30に加わる引張応力が分散され、絶縁樹脂層36の端部36aの周辺のAlSi層30に引張応力がさらに集中し難い。したがって、実施形態の半導体装置10では、端部36aの周辺でAlSi層30にクラックが生じ難い。
以上に説明したように、実施形態の半導体装置10では、絶縁樹脂層36の端部36aの周辺におけるAlSi層30のクラックを抑制することができる。
次に、実施形態の半導体装置10の製造方法について説明する。まず、図4に示すように、スパッタリングによって、半導体基板20上にAlSi層30を形成する。次に、図5に示すように、スパッタリングによって、AlSi層30上に第1ニッケル層32を形成する。次に、図6に示すように、第1ニッケル層32の外周側の部分上に、絶縁樹脂層36を形成する。第1ニッケル層32の内周側の部分は、絶縁樹脂層36で覆わずに露出させる。次に、図7に示すように、スパッタリングによって、絶縁樹脂層36の内周側の部分上から絶縁樹脂層36に覆われていない範囲の第1ニッケル層32に跨る範囲に、第2ニッケル層34を形成する。絶縁樹脂層36の端部36aの内周側では、第1ニッケル層32と第2ニッケル層34が一体化する。絶縁樹脂層36の外周側の部分は、第2ニッケル層34で覆わずに露出させる。次に、図1に示すように、はんだ層14、18、22を介して上部電極板12、銅ブロック16、半導体基板20及び下部電極板24を積層し、その積層体をリフロー炉で加熱する。すると、はんだ層14、18、22が一旦溶融し、その後に凝固する。その結果、上部電極板12、銅ブロック16、半導体基板20及び下部電極板24が互いに接合される。はんだ層18は、図2に示すように、第2ニッケル層34と絶縁樹脂層36に覆われていない範囲の第1ニッケル層32に接合される。その後、積層体の周囲を樹脂層26で覆うことで、図1に示す半導体装置10が完成する。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:上部電極板
14:はんだ層
16:銅ブロック
18:はんだ層
20:半導体基板
22:はんだ層
24:下部電極板
26:樹脂層
30:AlSi層
32:第1ニッケル層
34:第2ニッケル層
36:絶縁樹脂層
36a:端部

Claims (1)

  1. 半導体基板と、
    前記半導体基板の表面を覆うAlSi層と、
    前記AlSi層の表面を覆う第1ニッケル層と、
    前記第1ニッケル層の表面の一部を覆う絶縁樹脂層と、
    前記絶縁樹脂層の表面の少なくとも一部を覆い、前記絶縁樹脂層上から前記絶縁樹脂層に覆われていない範囲の前記第1ニッケル層まで伸びている第2ニッケル層、
    を有する半導体装置。
JP2017023458A 2017-02-10 2017-02-10 半導体装置 Active JP6610577B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017023458A JP6610577B2 (ja) 2017-02-10 2017-02-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017023458A JP6610577B2 (ja) 2017-02-10 2017-02-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2018129485A true JP2018129485A (ja) 2018-08-16
JP6610577B2 JP6610577B2 (ja) 2019-11-27

Family

ID=63173145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017023458A Active JP6610577B2 (ja) 2017-02-10 2017-02-10 半導体装置

Country Status (1)

Country Link
JP (1) JP6610577B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019830A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体装置の製造方法
JP2005033131A (ja) * 2003-07-11 2005-02-03 Denso Corp 半導体装置
JP2005347313A (ja) * 2004-05-31 2005-12-15 Denso Corp 半導体装置の製造方法
JP2010278164A (ja) * 2009-05-27 2010-12-09 Toyota Motor Corp 半導体装置とその製造方法
WO2015107796A1 (ja) * 2014-01-20 2015-07-23 三菱電機株式会社 半導体素子およびその製造方法、ならびに半導体装置
JP2015233035A (ja) * 2014-06-09 2015-12-24 トヨタ自動車株式会社 半導体装置
JP2016111290A (ja) * 2014-12-10 2016-06-20 三菱電機株式会社 半導体素子、半導体装置および半導体素子の製造方法
JP2016143804A (ja) * 2015-02-03 2016-08-08 トヨタ自動車株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019830A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体装置の製造方法
JP2005033131A (ja) * 2003-07-11 2005-02-03 Denso Corp 半導体装置
JP2005347313A (ja) * 2004-05-31 2005-12-15 Denso Corp 半導体装置の製造方法
JP2010278164A (ja) * 2009-05-27 2010-12-09 Toyota Motor Corp 半導体装置とその製造方法
WO2015107796A1 (ja) * 2014-01-20 2015-07-23 三菱電機株式会社 半導体素子およびその製造方法、ならびに半導体装置
JP2015233035A (ja) * 2014-06-09 2015-12-24 トヨタ自動車株式会社 半導体装置
JP2016111290A (ja) * 2014-12-10 2016-06-20 三菱電機株式会社 半導体素子、半導体装置および半導体素子の製造方法
JP2016143804A (ja) * 2015-02-03 2016-08-08 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP6610577B2 (ja) 2019-11-27

Similar Documents

Publication Publication Date Title
JP2008294280A (ja) 半導体装置
JP2008294284A (ja) 半導体装置
JP2019016738A (ja) 半導体装置
JP6580259B2 (ja) 電力用半導体装置
JP6094533B2 (ja) 半導体装置
US10937731B2 (en) Semiconductor module and method for manufacturing semiconductor module
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP2017135183A (ja) 半導体装置
JP4722514B2 (ja) 半導体装置および該半導体装置用絶縁基板
JP6610577B2 (ja) 半導体装置
JP2018046151A (ja) 半導体装置
US11302655B2 (en) Semiconductor device including a semiconductor element and a lead frame with a plurality of holes
JP5840102B2 (ja) 電力用半導体装置
JP2018085421A (ja) 半導体装置
JP4498966B2 (ja) 金属−セラミックス接合基板
JP2011018807A (ja) パワーモジュール
JP6316219B2 (ja) パワー半導体モジュール
JP2005228929A (ja) 半導体装置およびその製造方法
JP2017112280A (ja) 半導体モジュール
JP2018137290A (ja) 半導体装置
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP6805743B2 (ja) 絶縁基板
JP5304335B2 (ja) 半導体装置
JP4992302B2 (ja) パワー半導体モジュール
JP2009016380A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190222

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190919

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191014

R151 Written notification of patent or utility model registration

Ref document number: 6610577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250