JP3858857B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3858857B2 JP3858857B2 JP2003184755A JP2003184755A JP3858857B2 JP 3858857 B2 JP3858857 B2 JP 3858857B2 JP 2003184755 A JP2003184755 A JP 2003184755A JP 2003184755 A JP2003184755 A JP 2003184755A JP 3858857 B2 JP3858857 B2 JP 3858857B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- semiconductor
- semiconductor chip
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップの電極部が半田と接合された構成を有する半導体装置に関するものである。
【０００２】
【従来の技術】
図４に半導体チップの電極部が半田と接合された構成を有する半導体装置の一例を示す。図４に示す半導体装置１は、半導体チップの表裏両面から放熱して表裏両面に電流を流す構成の半導体装置であり、例えば、半導体チップ２と、下側ヒートシンク３と、上側ヒートシンク４と、ヒートシンクブロック５とを備えている。
【０００３】
半導体チップ２の下面と下側ヒートシンク３の上面との間は、半田６ａによって接合されている。また、半導体チップ２の上面とヒートシンクブロック５の下面との間も、半田６ｂによって接合されている。更に、ヒートシンクブロック５の上面と上側ヒートシンク４の下面との間も、半田６ｃによって接合されている。
【０００４】
そして、下側ヒートシンク３と上側ヒートシンク４の各外面が露出するように、全体が封止用樹脂７により封止されている（例えば、特許文献１、２参照）。
このような構成の半導体装置では、一般的に、半導体チップ２、ヒートシンク３、４、ヒートシンクブロック５、封止用樹脂７の熱膨張係数差が大きい。このため、半導体装置が冷熱サイクルに曝されたとき、半導体チップ２に熱応力が作用し、この熱応力により半導体チップ２が破壊されてしまうという問題がある。
【０００５】
そこで、従来では、熱応力による半導体チップの破壊２を抑制するために、熱膨張係数差が小さくなるように材料の選定を行っている。
【０００６】
また、熱応力による半導体チップの破壊を抑制するための他の手段として、例えば、半導体チップ２の厚さ寸法をｔ１とし、ヒートシンク３、４の厚さ寸法をｔ２としたときに、ｔ２／ｔ１≧５が成立するように半導体装置を構成しているものもある（特許文献１参照）。これは、このような構成とすることで、半導体チップ２を保持するための圧縮応力を大きくすると共に、半導体チップ２の表面のせん断応力を低減できるものである。
【０００７】
【特許文献１】
特開２００３−１１００６４号
【０００８】
【特許文献２】
特開２００２−１１０８９３号
【０００９】
【発明が解決しようとする課題】
しかし、前者のように、熱膨張係数差を小さくするように材料の選定を行っても、半導体チップ２への熱応力を十分に緩和できないため、半導体チップ２が破壊されてしまう場合がある。
【００１０】
また、本発明者らが後者の半導体装置１を評価したところ、半導体チップ中の半導体基板での破壊を抑制することができるが、以下にて説明するように、半導体チップ中の電極部で破壊が発生する恐れがあることがわかった。
【００１１】
ここで、図５に本発明者らが評価した半導体装置の断面図を示す。図５は主に半導体チップ２と半田６の部分を拡大したものである。半導体チップは、パワー半導体素子を有して構成されており、パワー半導体素子としては、例えば、いわゆるトレンチゲート型のＩＧＢＴを用いている。
【００１２】
具体的には、この半導体チップは、Ｐ+型基板１１と、ドリフト層としてのＮ-型層１２と、ベース層としてのＰ型層１３と、エミッタ層としてのＮ+型層１４とを備える半導体基板１５を有している。
【００１３】
そして、半導体基板１５の主表面（素子形成面）側には、半導体基板１５の表面からＰ型層１３を貫通し、Ｎ-型層１２に到達する深さのトレンチの内壁にゲート絶縁膜（図示せず）を介して、ゲート電極１６が形成されている。
【００１４】
ゲート電極１６の表面上を含む半導体基板１５の表面上には、層間絶縁膜１７を介してエミッタ電極としてのＡｌ電極１９が形成されており、層間絶縁膜１７に形成されたコンタクトホール１８を介してＮ+型層１４とＡｌ電極１９とが電気的に接続されている。Ａｌ電極１９の表面上には、Ｎｉメッキ層２０が形成されている。なお、このＡｌ電極１９及びＮｉメッキ層２０が形成されている部分が電極部２１である。
【００１５】
また、Ａｌ電極１９の表面上のうち、Ｎｉメッキ層２０を除く領域にはポリイミド系樹脂等の保護膜２２が形成されている。一方、半導体基板１５の裏面側にはコレクタ電極２３が形成されている。半導体チップ２の上面では、Ｎｉメッキ層２０が半田６と接合されており、このＮｉメッキ２０及び半田６ｂを介して、Ａｌ電極１９がヒートシンクブロック５と接続されている。なお、Ａｌ電極１９及びＮｉメッキ２０は、半導体基板１５や半田６よりも非常に薄いものである。
【００１６】
このように構成されている半導体装置では、冷熱サイクルに曝されたとき、半田６は半導体基板１５よりも膨張収縮が大きく、また、電極部２１が半導体基板１５や半田６よりも非常に薄いため、半田６ｂから電極部２１に応力が負荷される。このため、電極部２１内にクラックが発生したり、半田６ｂが収縮する際、電極部が半田６ｂに引っ張られ、半導体基板１５に対して電極部２１の位置がずれたりする等の恐れがある。
【００１７】
本発明は上記点に鑑みて、熱応力による半導体チップの破壊を抑制することができる新規な構造の半導体装置を提供することを第１の目的とする。
【００１８】
また、半導体チップの表裏両面から放熱して表裏両面に電流を流す構成で、かつ、半導体チップの厚さ寸法をｔ１とし、一対の導体部材のうちの少なくとも一方の導体部材の厚さ寸法をｔ２としたときに、ｔ２／ｔ１≧５が成立するように構成された半導体装置において、熱応力による電極部の破壊を抑制することができる半導体装置を提供することを第２の目的とする。
【００１９】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、半導体基板（１５）上に形成された電極部（２１）と導体部材（５）とが接合部材（６ｂ）により接合されてなる半導体装置において、電極部（２１）中に空孔（２５）を設けたことを特徴としている。
【００２０】
このように電極部に空孔が存在しているため、外部から応力を加えられたとき、電極部のたわみ量を従来よりも大きくすることができる。このため、半導体装置が冷熱サイクルに曝されることで接合部材が膨張収縮し、電極部に応力が負荷されても、電極部がたわむことで、電極部が接合部材及び半導体基板と接合した状態のままで、電極部に負荷される応力を緩和することができる。この結果、熱応力による半導体チップの破壊を抑制することができる。
【００２１】
請求項２に記載の発明では、半導体チップ（２）の厚さ寸法をｔ１とし、第２の導体部材（３）と第３の導体部材（４）のうち、少なくとも一方の厚さ寸法をｔ２としたときに、ｔ２／ｔ１≧５が成立するように構成した半導体装置において、電極部（２１）中に空孔を設けたことを特徴としている。
【００２２】
このように電極部に空孔が存在しているため、外部から応力を加えられたとき、電極部のたわみ量を従来よりも大きくすることができる。このため、半導体装置が冷熱サイクルに曝されることで第１の接合部材が膨張収縮し、電極部に応力が負荷されても、電極部がたわむことで、電極部が第１の接合部材及び半導体基板と接合した状態のまま、電極部に負荷される応力を緩和することができる。
【００２３】
これにより、電極部に加えられる熱応力を従来よりも低減できるので、電極部内にクラックが発生したり、第１の接合部材が収縮する際、電極部に負荷された応力により、半導体基板に対して電極部の位置がずれたりする等の電極部の破壊を抑制することができる。
【００２４】
なお、請求項３に示すように、空孔（２５）を電極部（２１）のうち、コンタクトホール（１８）の上方の部位に設けることができる。また、請求項４に示すように、Ａｌ電極（１９）内に空孔（２５）を設けることもできる。
【００２５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２６】
【発明の実施の形態】
（第１実施形態）
本実施形態では、上記した従来技術の欄での説明と同様に、半導体チップの表裏両面から放熱して表裏両面に電流を流す構成の半導体装置を例として説明する。本実施形態の半導体装置１、以下にて説明するように、半導体基板上に形成されているＡｌ電極１９の形状が図４、図５に示す半導体装置１異なり、その他の構造は図４、図５に示す半導体装置１同様である。
【００２７】
また、本実施形態においても、半導体チップ２の厚さ寸法をｔ１とし、ヒートシンク３、４の厚さ寸法をｔ２としたときに、ｔ２／ｔ１≧５が成立するように半導体装置を構成している。
【００２８】
なお、本発明の半導体装置と本実施形態の半導体装置１の対応関係は以下の通りである。図４中の下側ヒートシンク３が第２の導体部材であり、上側ヒートシンク４が第３の導体部材であり、ヒートシンクブロック５が第１の導体部材に相当する。そして、半導体チップ２の下面と下側ヒートシンク３の上面との間の半田６ａが第２の接合部材であり、半導体チップ２の上面とヒートシンクブロック５の下面との間の半田６ｂが第１の接合部材であり、ヒートシンクブロック５の上面と上側ヒートシンク４の下面との間の半田６ｃが第３の接合部材に相当する。また、封止用樹脂７が封止部材に相当する。
【００２９】
半導体チップ２は、上記発明が解決しようとする課題の欄にて説明したように、パワー半導体素子、例えば、トレンチゲート型のＩＧＢＴにより構成されている。なお、半導体基板１５の内部構造は図５に示す構造と同一であるため、本実施形態では半導体基板１５の内部構造の説明を省略する。
【００３０】
図１に本実施形態における半導体装置の部分断面図を示す。図１は、図４中の領域Ａの拡大図であり、半導体基板１５の上に形成されているＡｌ電極１９、Ｎｉメッキ層２０を拡大した図である。
【００３１】
図１に示すように、半導体基板１５の上（素子形成面上）には層間絶縁膜１７を介してＡｌ電極１９が形成されており、Ａｌ電極１９は層間絶縁膜１７に形成されたコンタクトホール１８を介してＰ型層１３及びＮ+型層１４と電気的に接続されている。Ａｌ電極１９の上にはＮｉメッキ層２０が形成されており、Ｎｉメッキ層２０と半田６ｂとが接合されている。
【００３２】
そして、Ａｌ電極１９のうち、コンタクトホール１８の上側に位置する部位に、空孔２５が設けられている。本実施形態では、この空孔２５の数はコンタクトホール１８の数と同じである。
【００３３】
本実施形態では、半導体基板１５の厚さは例えば２５０μｍ以下であり、Ａｌ電極１９の厚さは５μｍ程度、Ｎｉメッキ層２０の厚さは５μｍ程度であり、Ｎｉメッキ層２０と接合している半田６ｂの厚さは１００μｍ程度である。
【００３４】
また、このように構成された半導体チップ２の表面上には、図示しないゲートパッド等の制御電極が形成されており、この制御電極とリードフレーム９とがボンディングワイヤ１０を介して電気的に接続されている。
【００３５】
そして、図４に示すように、半導体チップ２、下側ヒートシンク３の半導体チップ２と接合している面３ａ、上側ヒートシンク４の半導体チップと接合している面４ａ、ヒートシンクブロック５，ボンディングワイヤ１０、及びリードフレーム９の一部が一括して、封止用樹脂７により封止されている。
【００３６】
次に、この半導体装置の製造方法を説明する。図２（ａ）、（ｂ）、図３（ａ）、（ｂ）、（ｃ）に本実施形態における半導体装置の製造工程を示す。
【００３７】
まず、図２（ａ）、（ｂ）に示すように半導体チップ２を形成する工程を行う。すなわち、図２（ａ）に示すように、Ｐ+型基板１１と、Ｎ-型層１２と、Ｐ型層１３と、Ｎ+型層１４とを備える半導体基板１５を形成する。そして、半導体基板１５の表面からＰ型層１３を貫通し、Ｎ-型層１２に到達する深さのトレンチを形成し、トレンチ内にゲート絶縁膜を介して、ゲート電極１６を形成する。その後、半導体基板１５の表面上に層間絶縁膜１７を形成する。層間絶縁膜１７を形成した後、層間絶縁膜１７にコンタクトホール１８を形成する。
【００３８】
続いて、例えば、スパッタ法若しくは蒸着法にて、コンタクトホール１８の内部から層間絶縁膜１７上にかけてＡｌ−Ｓｉ合金膜を成膜することで、Ａｌ電極１９を形成する。このとき、成膜温度を例えば１５０℃とし、Ａｌ−Ｓｉ合金膜の膜厚を内部に空孔が生じるような膜厚とする。なお、Ａｌ−Ｓｉ合金膜に限らず、Ａｌ膜のみ、若しくは他のＡｌ合金膜を成膜することもできる。
【００３９】
Ａｌ−Ｓｉ合金膜を成膜するときでは、コンタクトホール１８の形状に沿ってＡｌ−Ｓｉ合金膜が成膜されるので、成膜初期のＡｌ−Ｓｉ合金膜が薄いときでは、Ａｌ−Ｓｉ合金膜はコンタクトホール１８の上方にて窪みを有する形状となる。そして、Ａｌ−Ｓｉ合金膜が厚くなるにつれ、窪みを構成する側壁の下部１９ａでは膜厚が変わらず、窪みを構成する側壁の上部１９ｂでの膜厚のみが大きくなり、窪みを構成する側壁の上部１９ｂにて、向かい合う側壁同士が接触する。これにより、Ａｌ−Ｓｉ合金膜中に空孔２５が形成される。なお、Ａｌ電極１９における空孔２５の上方の側壁１９ｂ同士は化学的に結合していても、化学的に結合していなくても良い。
【００４０】
具体的に本発明者らの実験では、層間絶縁膜１７の厚さ１７ａを１μｍ程度、コンタクトホール１８の開口幅１８ａを１．２μｍ程度とし、Ａｌ電極１９の厚さが５μｍ以上となるように、Ａｌ−Ｓｉ合金膜を形成したとき、Ａｌ電極１９中に空孔２５が存在することを確認している。したがって、Ａｌ電極１９の厚さが５μｍ以上となるように、Ａｌ−Ｓｉ合金膜を成膜することが望ましい。なお、成膜温度は１５０℃に限らず室温から３５０℃以内であれば他の温度とすることもできる。
【００４１】
このようにコンタクトホール１８の形状を利用し、内部に空孔２５が存在するような膜厚にてＡｌ−Ｓｉ合金膜を成膜する。なお、コンタクトホール１８の開口幅や深さ等を変更することで、空孔２５の形状、大きさ等を変更することができる。
【００４２】
その後、Ａｌ電極１９上にポリイミド系樹脂等により保護膜２２を形成する。そして、図２（ｂ）に示すように、保護膜２２のうち、電極部２１の形成予定領域を除去し、Ａｌ電極１９上にＮｉメッキ層２０を形成する。このとき、Ａｌ電極１９中の空孔２５の上方にて側壁１９ｂ同士が接触しているため、Ｎｉメッキ層２０がＡｌ電極１９中の空孔２５に入り込むことがない。
【００４３】
これにより、Ａｌ電極１９に空孔２５が存在した状態のまま、Ｎｉメッキ層２０が形成される。なお、Ｎｉメッキ層２０を形成したとき、Ａｌ電極１９の表層の一部がＮｉメッキ層２０と置換されため、図２（ｂ）中の破線で示す形状よりも、Ａｌ電極１９は薄くなる。このため、先のＡｌ電極１９の形成の際では、Ａｌ電極１９の膜厚を完成後における所望の厚さよりも厚く設定しておく必要がある。
【００４４】
そして、Ｎｉメッキ層２０の表面が酸化することで半田の濡れ性が低下しないように、Ｎｉメッキ層２０の上に酸化防止用のＡｕメッキ層２６を形成することで、半導体チップ２が完成する。なお、このＡｕメッキ層２３は、半田６ｂとの接合の際、半田６ｂに取り込まれる。
【００４５】
なお、本実施形態では、Ｎｉ層２０とＡｕ層２６とをメッキ法により形成したが、スパッタ法、蒸着法等の他の方法によりＮｉ層２０とＡｕ層２６とを形成することもできる。
【００４６】
次に、特許文献１に記載されている製造方法と同様に、半導体チップ２をヒートシンク３、４及びヒートシンクブロック５と接合し、封止用樹脂７により封止する工程を行う。
【００４７】
具体的には、まず、図３（ａ）に示すように、下側ヒートシンク３の上面に、半導体チップ２とヒートシンクブロック５とを半田付けする工程を行う。この場合、下側ヒートシンク３の上面に半田箔８を介してチップ２を積層すると共に、このチップ２の上に半田箔８を介してヒートシンクブロック５を積層する。この後、加熱装置（リフロー装置）によって半田箔８を溶融させてから、硬化させる。なお、半田としては、例えばＳｎ系Ｐｂフリー半田を用いることができる。
【００４８】
続いて、図３（ｂ）に示すように、チップ２の制御電極とリードフレーム９とをワイヤーボンディングする工程を行う。これにより、例えばＡｌやＡｕ等製のワイヤー１０によってチップ２の制御電極とリードフレーム９とが接続される。
【００４９】
次いで、図３（ｃ）に示すように、ヒートシンクブロック５の上に上側ヒートシンク４を半田付けする工程を行う。ヒートシンクブロック５の上に半田箔８を介して上側ヒートシンク４を載せる。そして、加熱装置によって半田箔８を溶融させてから、硬化させる。
【００５０】
そして、図示しない成形型を使用して、ヒートシンク３、４の隙間及び外周部に封止用樹脂７を充填する工程（モールド工程）を行う。これにより、図４に示すように、ヒートシンク３、４の隙間及び外周部等に、封止用樹脂７が充填封止される。このようにして、半導体装置１が完成する。
【００５１】
本実施形態の半導体装置は、上記したように、Ａｌ電極１９に空孔２５が存在していることから、電極部２１に対して外力が作用したとき、Ａｌ電極１９はたわむことができる。このため、この半導体装置が冷熱サイクルに曝され、Ｎｉメッキ層２０と接合している半田６ｂが膨張収縮しても、Ａｌ電極１９がたわむことで、Ａｌ電極１９が半導体基板１５と接合した状態で、かつ、Ｎｉメッキ層２０が半田６ｂと接合した状態のまま、半田６ｂから電極部２１に負荷される応力を緩和することができる。
【００５２】
このようにして、電極部２１に加えられる熱応力を従来よりも低減できるので、電極部２１内にクラックが発生したり、半田６ｂが収縮する際、電極部２１に負荷された応力により、半導体基板１５の上での電極部２１の位置がずれたりする等の電極部２１の破壊を抑制することができる。
【００５３】
なお、本実施形態では、ヒートシンク３、４と半導体チップ２とヒートシンクブロック５とを接合する接合部材として半田箔８を用いたが、これに代えて、半田ペースト等を用いるように構成しても良い。
【００５４】
また、本実施形態では、ヒートシンク３、４間に半導体チップ２を１個挟むように構成したが、これに限られるものではなく、２個以上のチップ（または２種類以上のチップ）を挟むように構成しても良い。
【００５５】
また、本実施形態では、電極部２１として、Ａｌ電極１９を用いる場合を説明したが、電極部２１をＣｕ等にて構成することもできる。なお、この場合、Ｎｉメッキ層２０は不要である。
【００５６】
（他の実施形態）
第１実施形態では、半導体チップの表裏両面から放熱して表裏両面に電流を流す構成の半導体装置を例として説明したが、半導体チップの電極部に半田が接合された構成である他の実装構造の半導体装置においても本発明を適用することができる。
【００５７】
例えば、フリップチップ方式等のワイヤレスボンディングにより、半導体チップの電極とリードとが半田により接合された半導体装置においても本発明を適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置の部分断面図である。
【図２】図１に示す半導体装置の製造工程を示す図である。
【図３】図２に続く半導体装置の製造工程を示す図である。
【図４】従来及び第１実施形態における半導体装置の断面図である。
【図５】従来における図４に示す半導体装置のうち、半導体チップの部分を拡大した図である。
【符号の説明】
１…半導体装置、２…半導体チップ、３…下側ヒートシンク、
４…上側ヒートシンク、５…ヒートシンクブロック、６…半田、
７…封止用樹脂、９…リードフレーム、１０…ボンディングワイヤ、
１１…Ｐ+型基板、１２…Ｎ-型層、１３…Ｐ型層、１４…Ｎ+型層、
１５…半導体基板、１６…ゲート電極、１７…層間絶縁膜、
１８…コンタクトホール、１９…Ａｌ電極、２０…Ｎｉメッキ層、
２１…電極部、２２…保護膜、２３…コレクタ電極、２５…空孔、
２６…Ａｕメッキ層。
【発明の属する技術分野】
本発明は、半導体チップの電極部が半田と接合された構成を有する半導体装置に関するものである。
【０００２】
【従来の技術】
図４に半導体チップの電極部が半田と接合された構成を有する半導体装置の一例を示す。図４に示す半導体装置１は、半導体チップの表裏両面から放熱して表裏両面に電流を流す構成の半導体装置であり、例えば、半導体チップ２と、下側ヒートシンク３と、上側ヒートシンク４と、ヒートシンクブロック５とを備えている。
【０００３】
半導体チップ２の下面と下側ヒートシンク３の上面との間は、半田６ａによって接合されている。また、半導体チップ２の上面とヒートシンクブロック５の下面との間も、半田６ｂによって接合されている。更に、ヒートシンクブロック５の上面と上側ヒートシンク４の下面との間も、半田６ｃによって接合されている。
【０００４】
そして、下側ヒートシンク３と上側ヒートシンク４の各外面が露出するように、全体が封止用樹脂７により封止されている（例えば、特許文献１、２参照）。
このような構成の半導体装置では、一般的に、半導体チップ２、ヒートシンク３、４、ヒートシンクブロック５、封止用樹脂７の熱膨張係数差が大きい。このため、半導体装置が冷熱サイクルに曝されたとき、半導体チップ２に熱応力が作用し、この熱応力により半導体チップ２が破壊されてしまうという問題がある。
【０００５】
そこで、従来では、熱応力による半導体チップの破壊２を抑制するために、熱膨張係数差が小さくなるように材料の選定を行っている。
【０００６】
また、熱応力による半導体チップの破壊を抑制するための他の手段として、例えば、半導体チップ２の厚さ寸法をｔ１とし、ヒートシンク３、４の厚さ寸法をｔ２としたときに、ｔ２／ｔ１≧５が成立するように半導体装置を構成しているものもある（特許文献１参照）。これは、このような構成とすることで、半導体チップ２を保持するための圧縮応力を大きくすると共に、半導体チップ２の表面のせん断応力を低減できるものである。
【０００７】
【特許文献１】
特開２００３−１１００６４号
【０００８】
【特許文献２】
特開２００２−１１０８９３号
【０００９】
【発明が解決しようとする課題】
しかし、前者のように、熱膨張係数差を小さくするように材料の選定を行っても、半導体チップ２への熱応力を十分に緩和できないため、半導体チップ２が破壊されてしまう場合がある。
【００１０】
また、本発明者らが後者の半導体装置１を評価したところ、半導体チップ中の半導体基板での破壊を抑制することができるが、以下にて説明するように、半導体チップ中の電極部で破壊が発生する恐れがあることがわかった。
【００１１】
ここで、図５に本発明者らが評価した半導体装置の断面図を示す。図５は主に半導体チップ２と半田６の部分を拡大したものである。半導体チップは、パワー半導体素子を有して構成されており、パワー半導体素子としては、例えば、いわゆるトレンチゲート型のＩＧＢＴを用いている。
【００１２】
具体的には、この半導体チップは、Ｐ+型基板１１と、ドリフト層としてのＮ-型層１２と、ベース層としてのＰ型層１３と、エミッタ層としてのＮ+型層１４とを備える半導体基板１５を有している。
【００１３】
そして、半導体基板１５の主表面（素子形成面）側には、半導体基板１５の表面からＰ型層１３を貫通し、Ｎ-型層１２に到達する深さのトレンチの内壁にゲート絶縁膜（図示せず）を介して、ゲート電極１６が形成されている。
【００１４】
ゲート電極１６の表面上を含む半導体基板１５の表面上には、層間絶縁膜１７を介してエミッタ電極としてのＡｌ電極１９が形成されており、層間絶縁膜１７に形成されたコンタクトホール１８を介してＮ+型層１４とＡｌ電極１９とが電気的に接続されている。Ａｌ電極１９の表面上には、Ｎｉメッキ層２０が形成されている。なお、このＡｌ電極１９及びＮｉメッキ層２０が形成されている部分が電極部２１である。
【００１５】
また、Ａｌ電極１９の表面上のうち、Ｎｉメッキ層２０を除く領域にはポリイミド系樹脂等の保護膜２２が形成されている。一方、半導体基板１５の裏面側にはコレクタ電極２３が形成されている。半導体チップ２の上面では、Ｎｉメッキ層２０が半田６と接合されており、このＮｉメッキ２０及び半田６ｂを介して、Ａｌ電極１９がヒートシンクブロック５と接続されている。なお、Ａｌ電極１９及びＮｉメッキ２０は、半導体基板１５や半田６よりも非常に薄いものである。
【００１６】
このように構成されている半導体装置では、冷熱サイクルに曝されたとき、半田６は半導体基板１５よりも膨張収縮が大きく、また、電極部２１が半導体基板１５や半田６よりも非常に薄いため、半田６ｂから電極部２１に応力が負荷される。このため、電極部２１内にクラックが発生したり、半田６ｂが収縮する際、電極部が半田６ｂに引っ張られ、半導体基板１５に対して電極部２１の位置がずれたりする等の恐れがある。
【００１７】
本発明は上記点に鑑みて、熱応力による半導体チップの破壊を抑制することができる新規な構造の半導体装置を提供することを第１の目的とする。
【００１８】
また、半導体チップの表裏両面から放熱して表裏両面に電流を流す構成で、かつ、半導体チップの厚さ寸法をｔ１とし、一対の導体部材のうちの少なくとも一方の導体部材の厚さ寸法をｔ２としたときに、ｔ２／ｔ１≧５が成立するように構成された半導体装置において、熱応力による電極部の破壊を抑制することができる半導体装置を提供することを第２の目的とする。
【００１９】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、半導体基板（１５）上に形成された電極部（２１）と導体部材（５）とが接合部材（６ｂ）により接合されてなる半導体装置において、電極部（２１）中に空孔（２５）を設けたことを特徴としている。
【００２０】
このように電極部に空孔が存在しているため、外部から応力を加えられたとき、電極部のたわみ量を従来よりも大きくすることができる。このため、半導体装置が冷熱サイクルに曝されることで接合部材が膨張収縮し、電極部に応力が負荷されても、電極部がたわむことで、電極部が接合部材及び半導体基板と接合した状態のままで、電極部に負荷される応力を緩和することができる。この結果、熱応力による半導体チップの破壊を抑制することができる。
【００２１】
請求項２に記載の発明では、半導体チップ（２）の厚さ寸法をｔ１とし、第２の導体部材（３）と第３の導体部材（４）のうち、少なくとも一方の厚さ寸法をｔ２としたときに、ｔ２／ｔ１≧５が成立するように構成した半導体装置において、電極部（２１）中に空孔を設けたことを特徴としている。
【００２２】
このように電極部に空孔が存在しているため、外部から応力を加えられたとき、電極部のたわみ量を従来よりも大きくすることができる。このため、半導体装置が冷熱サイクルに曝されることで第１の接合部材が膨張収縮し、電極部に応力が負荷されても、電極部がたわむことで、電極部が第１の接合部材及び半導体基板と接合した状態のまま、電極部に負荷される応力を緩和することができる。
【００２３】
これにより、電極部に加えられる熱応力を従来よりも低減できるので、電極部内にクラックが発生したり、第１の接合部材が収縮する際、電極部に負荷された応力により、半導体基板に対して電極部の位置がずれたりする等の電極部の破壊を抑制することができる。
【００２４】
なお、請求項３に示すように、空孔（２５）を電極部（２１）のうち、コンタクトホール（１８）の上方の部位に設けることができる。また、請求項４に示すように、Ａｌ電極（１９）内に空孔（２５）を設けることもできる。
【００２５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２６】
【発明の実施の形態】
（第１実施形態）
本実施形態では、上記した従来技術の欄での説明と同様に、半導体チップの表裏両面から放熱して表裏両面に電流を流す構成の半導体装置を例として説明する。本実施形態の半導体装置１、以下にて説明するように、半導体基板上に形成されているＡｌ電極１９の形状が図４、図５に示す半導体装置１異なり、その他の構造は図４、図５に示す半導体装置１同様である。
【００２７】
また、本実施形態においても、半導体チップ２の厚さ寸法をｔ１とし、ヒートシンク３、４の厚さ寸法をｔ２としたときに、ｔ２／ｔ１≧５が成立するように半導体装置を構成している。
【００２８】
なお、本発明の半導体装置と本実施形態の半導体装置１の対応関係は以下の通りである。図４中の下側ヒートシンク３が第２の導体部材であり、上側ヒートシンク４が第３の導体部材であり、ヒートシンクブロック５が第１の導体部材に相当する。そして、半導体チップ２の下面と下側ヒートシンク３の上面との間の半田６ａが第２の接合部材であり、半導体チップ２の上面とヒートシンクブロック５の下面との間の半田６ｂが第１の接合部材であり、ヒートシンクブロック５の上面と上側ヒートシンク４の下面との間の半田６ｃが第３の接合部材に相当する。また、封止用樹脂７が封止部材に相当する。
【００２９】
半導体チップ２は、上記発明が解決しようとする課題の欄にて説明したように、パワー半導体素子、例えば、トレンチゲート型のＩＧＢＴにより構成されている。なお、半導体基板１５の内部構造は図５に示す構造と同一であるため、本実施形態では半導体基板１５の内部構造の説明を省略する。
【００３０】
図１に本実施形態における半導体装置の部分断面図を示す。図１は、図４中の領域Ａの拡大図であり、半導体基板１５の上に形成されているＡｌ電極１９、Ｎｉメッキ層２０を拡大した図である。
【００３１】
図１に示すように、半導体基板１５の上（素子形成面上）には層間絶縁膜１７を介してＡｌ電極１９が形成されており、Ａｌ電極１９は層間絶縁膜１７に形成されたコンタクトホール１８を介してＰ型層１３及びＮ+型層１４と電気的に接続されている。Ａｌ電極１９の上にはＮｉメッキ層２０が形成されており、Ｎｉメッキ層２０と半田６ｂとが接合されている。
【００３２】
そして、Ａｌ電極１９のうち、コンタクトホール１８の上側に位置する部位に、空孔２５が設けられている。本実施形態では、この空孔２５の数はコンタクトホール１８の数と同じである。
【００３３】
本実施形態では、半導体基板１５の厚さは例えば２５０μｍ以下であり、Ａｌ電極１９の厚さは５μｍ程度、Ｎｉメッキ層２０の厚さは５μｍ程度であり、Ｎｉメッキ層２０と接合している半田６ｂの厚さは１００μｍ程度である。
【００３４】
また、このように構成された半導体チップ２の表面上には、図示しないゲートパッド等の制御電極が形成されており、この制御電極とリードフレーム９とがボンディングワイヤ１０を介して電気的に接続されている。
【００３５】
そして、図４に示すように、半導体チップ２、下側ヒートシンク３の半導体チップ２と接合している面３ａ、上側ヒートシンク４の半導体チップと接合している面４ａ、ヒートシンクブロック５，ボンディングワイヤ１０、及びリードフレーム９の一部が一括して、封止用樹脂７により封止されている。
【００３６】
次に、この半導体装置の製造方法を説明する。図２（ａ）、（ｂ）、図３（ａ）、（ｂ）、（ｃ）に本実施形態における半導体装置の製造工程を示す。
【００３７】
まず、図２（ａ）、（ｂ）に示すように半導体チップ２を形成する工程を行う。すなわち、図２（ａ）に示すように、Ｐ+型基板１１と、Ｎ-型層１２と、Ｐ型層１３と、Ｎ+型層１４とを備える半導体基板１５を形成する。そして、半導体基板１５の表面からＰ型層１３を貫通し、Ｎ-型層１２に到達する深さのトレンチを形成し、トレンチ内にゲート絶縁膜を介して、ゲート電極１６を形成する。その後、半導体基板１５の表面上に層間絶縁膜１７を形成する。層間絶縁膜１７を形成した後、層間絶縁膜１７にコンタクトホール１８を形成する。
【００３８】
続いて、例えば、スパッタ法若しくは蒸着法にて、コンタクトホール１８の内部から層間絶縁膜１７上にかけてＡｌ−Ｓｉ合金膜を成膜することで、Ａｌ電極１９を形成する。このとき、成膜温度を例えば１５０℃とし、Ａｌ−Ｓｉ合金膜の膜厚を内部に空孔が生じるような膜厚とする。なお、Ａｌ−Ｓｉ合金膜に限らず、Ａｌ膜のみ、若しくは他のＡｌ合金膜を成膜することもできる。
【００３９】
Ａｌ−Ｓｉ合金膜を成膜するときでは、コンタクトホール１８の形状に沿ってＡｌ−Ｓｉ合金膜が成膜されるので、成膜初期のＡｌ−Ｓｉ合金膜が薄いときでは、Ａｌ−Ｓｉ合金膜はコンタクトホール１８の上方にて窪みを有する形状となる。そして、Ａｌ−Ｓｉ合金膜が厚くなるにつれ、窪みを構成する側壁の下部１９ａでは膜厚が変わらず、窪みを構成する側壁の上部１９ｂでの膜厚のみが大きくなり、窪みを構成する側壁の上部１９ｂにて、向かい合う側壁同士が接触する。これにより、Ａｌ−Ｓｉ合金膜中に空孔２５が形成される。なお、Ａｌ電極１９における空孔２５の上方の側壁１９ｂ同士は化学的に結合していても、化学的に結合していなくても良い。
【００４０】
具体的に本発明者らの実験では、層間絶縁膜１７の厚さ１７ａを１μｍ程度、コンタクトホール１８の開口幅１８ａを１．２μｍ程度とし、Ａｌ電極１９の厚さが５μｍ以上となるように、Ａｌ−Ｓｉ合金膜を形成したとき、Ａｌ電極１９中に空孔２５が存在することを確認している。したがって、Ａｌ電極１９の厚さが５μｍ以上となるように、Ａｌ−Ｓｉ合金膜を成膜することが望ましい。なお、成膜温度は１５０℃に限らず室温から３５０℃以内であれば他の温度とすることもできる。
【００４１】
このようにコンタクトホール１８の形状を利用し、内部に空孔２５が存在するような膜厚にてＡｌ−Ｓｉ合金膜を成膜する。なお、コンタクトホール１８の開口幅や深さ等を変更することで、空孔２５の形状、大きさ等を変更することができる。
【００４２】
その後、Ａｌ電極１９上にポリイミド系樹脂等により保護膜２２を形成する。そして、図２（ｂ）に示すように、保護膜２２のうち、電極部２１の形成予定領域を除去し、Ａｌ電極１９上にＮｉメッキ層２０を形成する。このとき、Ａｌ電極１９中の空孔２５の上方にて側壁１９ｂ同士が接触しているため、Ｎｉメッキ層２０がＡｌ電極１９中の空孔２５に入り込むことがない。
【００４３】
これにより、Ａｌ電極１９に空孔２５が存在した状態のまま、Ｎｉメッキ層２０が形成される。なお、Ｎｉメッキ層２０を形成したとき、Ａｌ電極１９の表層の一部がＮｉメッキ層２０と置換されため、図２（ｂ）中の破線で示す形状よりも、Ａｌ電極１９は薄くなる。このため、先のＡｌ電極１９の形成の際では、Ａｌ電極１９の膜厚を完成後における所望の厚さよりも厚く設定しておく必要がある。
【００４４】
そして、Ｎｉメッキ層２０の表面が酸化することで半田の濡れ性が低下しないように、Ｎｉメッキ層２０の上に酸化防止用のＡｕメッキ層２６を形成することで、半導体チップ２が完成する。なお、このＡｕメッキ層２３は、半田６ｂとの接合の際、半田６ｂに取り込まれる。
【００４５】
なお、本実施形態では、Ｎｉ層２０とＡｕ層２６とをメッキ法により形成したが、スパッタ法、蒸着法等の他の方法によりＮｉ層２０とＡｕ層２６とを形成することもできる。
【００４６】
次に、特許文献１に記載されている製造方法と同様に、半導体チップ２をヒートシンク３、４及びヒートシンクブロック５と接合し、封止用樹脂７により封止する工程を行う。
【００４７】
具体的には、まず、図３（ａ）に示すように、下側ヒートシンク３の上面に、半導体チップ２とヒートシンクブロック５とを半田付けする工程を行う。この場合、下側ヒートシンク３の上面に半田箔８を介してチップ２を積層すると共に、このチップ２の上に半田箔８を介してヒートシンクブロック５を積層する。この後、加熱装置（リフロー装置）によって半田箔８を溶融させてから、硬化させる。なお、半田としては、例えばＳｎ系Ｐｂフリー半田を用いることができる。
【００４８】
続いて、図３（ｂ）に示すように、チップ２の制御電極とリードフレーム９とをワイヤーボンディングする工程を行う。これにより、例えばＡｌやＡｕ等製のワイヤー１０によってチップ２の制御電極とリードフレーム９とが接続される。
【００４９】
次いで、図３（ｃ）に示すように、ヒートシンクブロック５の上に上側ヒートシンク４を半田付けする工程を行う。ヒートシンクブロック５の上に半田箔８を介して上側ヒートシンク４を載せる。そして、加熱装置によって半田箔８を溶融させてから、硬化させる。
【００５０】
そして、図示しない成形型を使用して、ヒートシンク３、４の隙間及び外周部に封止用樹脂７を充填する工程（モールド工程）を行う。これにより、図４に示すように、ヒートシンク３、４の隙間及び外周部等に、封止用樹脂７が充填封止される。このようにして、半導体装置１が完成する。
【００５１】
本実施形態の半導体装置は、上記したように、Ａｌ電極１９に空孔２５が存在していることから、電極部２１に対して外力が作用したとき、Ａｌ電極１９はたわむことができる。このため、この半導体装置が冷熱サイクルに曝され、Ｎｉメッキ層２０と接合している半田６ｂが膨張収縮しても、Ａｌ電極１９がたわむことで、Ａｌ電極１９が半導体基板１５と接合した状態で、かつ、Ｎｉメッキ層２０が半田６ｂと接合した状態のまま、半田６ｂから電極部２１に負荷される応力を緩和することができる。
【００５２】
このようにして、電極部２１に加えられる熱応力を従来よりも低減できるので、電極部２１内にクラックが発生したり、半田６ｂが収縮する際、電極部２１に負荷された応力により、半導体基板１５の上での電極部２１の位置がずれたりする等の電極部２１の破壊を抑制することができる。
【００５３】
なお、本実施形態では、ヒートシンク３、４と半導体チップ２とヒートシンクブロック５とを接合する接合部材として半田箔８を用いたが、これに代えて、半田ペースト等を用いるように構成しても良い。
【００５４】
また、本実施形態では、ヒートシンク３、４間に半導体チップ２を１個挟むように構成したが、これに限られるものではなく、２個以上のチップ（または２種類以上のチップ）を挟むように構成しても良い。
【００５５】
また、本実施形態では、電極部２１として、Ａｌ電極１９を用いる場合を説明したが、電極部２１をＣｕ等にて構成することもできる。なお、この場合、Ｎｉメッキ層２０は不要である。
【００５６】
（他の実施形態）
第１実施形態では、半導体チップの表裏両面から放熱して表裏両面に電流を流す構成の半導体装置を例として説明したが、半導体チップの電極部に半田が接合された構成である他の実装構造の半導体装置においても本発明を適用することができる。
【００５７】
例えば、フリップチップ方式等のワイヤレスボンディングにより、半導体チップの電極とリードとが半田により接合された半導体装置においても本発明を適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置の部分断面図である。
【図２】図１に示す半導体装置の製造工程を示す図である。
【図３】図２に続く半導体装置の製造工程を示す図である。
【図４】従来及び第１実施形態における半導体装置の断面図である。
【図５】従来における図４に示す半導体装置のうち、半導体チップの部分を拡大した図である。
【符号の説明】
１…半導体装置、２…半導体チップ、３…下側ヒートシンク、
４…上側ヒートシンク、５…ヒートシンクブロック、６…半田、
７…封止用樹脂、９…リードフレーム、１０…ボンディングワイヤ、
１１…Ｐ+型基板、１２…Ｎ-型層、１３…Ｐ型層、１４…Ｎ+型層、
１５…半導体基板、１６…ゲート電極、１７…層間絶縁膜、
１８…コンタクトホール、１９…Ａｌ電極、２０…Ｎｉメッキ層、
２１…電極部、２２…保護膜、２３…コレクタ電極、２５…空孔、
２６…Ａｕメッキ層。
Claims (4)
- 半導体基板（１５）上に形成された電極部（２１） と導体部材（５）とが電気伝導性を有する接合部材（６ｂ）により接合されてなる半導体装置において、
前記電極部（２１）中に空孔（２５）を設けたことを特徴とする半導体装置。 - 半導体基板（１５）の素子形成面上に形成された電極部（２１）を有する半導体チップ（２）と、
電気伝導性を有する第１の接合部材（６ｂ）を介して、前記電極部（２１）に接合された第１の導体部材（５）と、
電気伝導性を有する第２の導体部材（６ａ）を介して、前記半導体基板（１５）の前記素子形成面とは反対側の面に接合された第２の導体部材（３）と、
前記第１の導体部材（５）における前記電極部（２１）が接合された面とは反対側の面に電気伝導性を有する第３の接合部材（６ｃ）を介して接合された第３の導体部材（４）と、
前記半導体チップ（２）、前記第１の導体部材（５）、前記第２の導体部材（３）における前記半導体チップ（２）と接合している面（３ａ）、及び前記第３の導体部材（４）における前記第１の導体部材（５）と接合している面（４ａ）を封止する封止部材（７）とを有し、
前記半導体チップ（２）の厚さ寸法をｔ１とし、前記第２の導体部材（３）と前記第３の導体部材（４）のうち、少なくとも一方の厚さ寸法をｔ２としたときに、ｔ２／ｔ１≧５が成立するように構成した半導体装置において、
前記電極部（２１）中に空孔（２５）を設けたことを特徴とする半導体装置。 - 前記半導体基板（１５）と前記電極部（２１）との間に位置する層間絶縁膜（１７）に形成されたコンタクトホール（１８）を介して、前記半導体基板（１５）と前記電極部（２１）とが電気的に接続されており、前記空孔（２５）は、前記コンタクトホール（１８）の上方に位置することを特徴とする請求項１又は２に記載の半導体装置。
- 前記電極部（２１）は、前記半導体基板（１５）上に形成され、Ａｌ若しくはＡｌ合金により構成されたＡｌ電極（１９）と、前記Ａｌ電極（１９）上に形成されたＮｉ層（２０）とにより構成されており、前記Ａｌ電極（１９）内に前記空孔（２５）が存在していることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003184755A JP3858857B2 (ja) | 2003-06-27 | 2003-06-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003184755A JP3858857B2 (ja) | 2003-06-27 | 2003-06-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005019828A JP2005019828A (ja) | 2005-01-20 |
| JP3858857B2 true JP3858857B2 (ja) | 2006-12-20 |
Family
ID=34184419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003184755A Expired - Fee Related JP3858857B2 (ja) | 2003-06-27 | 2003-06-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3858857B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5168870B2 (ja) * | 2006-10-02 | 2013-03-27 | 株式会社デンソー | 半導体装置 |
| KR20120008511A (ko) | 2009-04-28 | 2012-01-30 | 미쓰비시덴키 가부시키가이샤 | 전력용 반도체장치 |
-
2003
- 2003-06-27 JP JP2003184755A patent/JP3858857B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005019828A (ja) | 2005-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5572678B2 (ja) | クラッド型ベースプレートを含む半導体装置 | |
| JP4635564B2 (ja) | 半導体装置 | |
| JP4438489B2 (ja) | 半導体装置 | |
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| JP4254527B2 (ja) | 半導体装置 | |
| JP4501533B2 (ja) | 半導体装置の製造方法 | |
| JP5126201B2 (ja) | 半導体モジュールおよびその製造方法 | |
| JP3336982B2 (ja) | 半導体装置およびその製造方法 | |
| JP3812549B2 (ja) | 半導体装置 | |
| JP2005311284A (ja) | パワー半導体素子およびこれを用いた半導体装置 | |
| JP6129090B2 (ja) | パワーモジュール及びパワーモジュールの製造方法 | |
| JP5919692B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3858857B2 (ja) | 半導体装置 | |
| JP2006190728A (ja) | 電力用半導体装置 | |
| JP4333483B2 (ja) | 半導体装置 | |
| TWI575679B (zh) | 功率模組及其製造方法 | |
| JP2005116963A (ja) | 半導体装置 | |
| JP2014143342A (ja) | 半導体モジュール及びその製造方法 | |
| JP6064845B2 (ja) | 半導体装置 | |
| JP4861200B2 (ja) | パワーモジュール | |
| JP4047572B2 (ja) | 電力用半導体装置 | |
| JP2019110280A (ja) | 半導体装置の製造方法 | |
| WO2021240944A1 (ja) | 半導体装置 | |
| JP5987665B2 (ja) | 半導体装置 | |
| JP3769139B2 (ja) | パワー半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060911 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3858857 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |