JP5919692B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5919692B2
JP5919692B2 JP2011196593A JP2011196593A JP5919692B2 JP 5919692 B2 JP5919692 B2 JP 5919692B2 JP 2011196593 A JP2011196593 A JP 2011196593A JP 2011196593 A JP2011196593 A JP 2011196593A JP 5919692 B2 JP5919692 B2 JP 5919692B2
Authority
JP
Japan
Prior art keywords
insulating substrate
conductive plate
wiring pattern
main surface
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011196593A
Other languages
English (en)
Other versions
JP2013058645A (ja
Inventor
飯塚 祐二
祐二 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2011196593A priority Critical patent/JP5919692B2/ja
Publication of JP2013058645A publication Critical patent/JP2013058645A/ja
Application granted granted Critical
Publication of JP5919692B2 publication Critical patent/JP5919692B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
従来、パワーデバイスは、電力変換用途のスイッチングデバイスとして用いられる。図6は、従来の半導体装置の構造について示す断面図である。図6に示すように、半導体装置100は、半導体チップ101と、配線基板102と、アルミワイヤ103と、ヒートシンク104と、ケース105と、を備えている。
配線基板102は、絶縁基板のおもて面に回路パターン102a,102bを形成した基板である。半導体チップ101の裏面は、図示省略した接合材を介して配線基板102の回路パターン102aと接合している。半導体チップ101のおもて面に設けられた図示省略した電極(以下、おもて面電極とする)と回路パターン102bとはアルミワイヤ103によって電気的に接続されている。配線基板102の裏面には金属接合層102cが設けられており、この金属接合層102cが図示を省略した接合材を介してヒートシンク104と接合している。
ヒートシンク104は、良熱伝導体で作られており、ベース部104aおよび放熱フィン部104bを有する。ベース部104aは、半導体チップ101で発生し、配線基板102を介して伝わる熱を放熱フィン部104bへ伝導する。放熱フィン部104bは、複数の放熱フィンを有し、ベース部104aから伝導された熱を放散する。ヒートシンク104の周縁にはケース105が接着されている。このように各部材を配置して接合することで、図6に示す半導体装置100のような単体のモジュールが形成される。
このような単体のモジュールとして、半導体素子が面接合により実装された第1バスバーと第2バスバーを樹脂枠により一体化し、半導体素子配設領域にゲル部材を充填して硬化させることにより半導体素子を封止した半導体モジュールと、半導体モジュールが放熱シートを挟んで固定される冷却器とを備える半導体装置において、半導体素子配設領域から半導体モジュールの放熱シートに対向する部分へと貫通する孔を、樹脂枠の連結部に形成した装置が提案されている(例えば、下記特許文献1参照。)。
特開2003−7928号公報
しかしながら、太陽光発電や風力発電など、再生可能エネルギー源による省電力を志向した発電設備の普及にともない、電力変換装置の需要が増え、電力変換装置を構成するパワーモジュールの大容量化が特に課題となっている。上述した従来の半導体装置100の大容量化を図る場合、半導体チップ101のおもて面電極と配線基板102とを電気的に接続するアルミワイヤ103の本数を定格電流に応じて増やして通電能力を確保する必要がある。
近年、デバイスの特性改善により個々の半導体チップ101の通電許容電流密度が増大しており、アルミワイヤ103の配線密度が高まる傾向にある。このため、配線基板102のアルミワイヤ103が接合される部分、すなわち回路パターン102bの表面積をアルミワイヤ103の本数に応じて一定の大きさで確保する必要がある。したがって、デバイスの特性改善により個々の半導体チップ101が縮小化されるのに対し、半導体チップ101の通電許容電流密度の増大により配線基板102の回路パターン102bの表面積は増大する。
特に、半導体チップ101が複数実装されるマルチチップパッケージ型半導体装置の場合、回路パターン102bは配線基板102上の複数個所に配置される。さらに、各半導体チップ101の通電能力をそれぞれ最大限に引き出して大容量化を行うため、配線基板102のおもて面の表面積に占める回路パターン102bの表面積の割合が大きくなり、半導体装置100の小型化が困難であるという問題が生じる。
さらに、上述した従来の半導体装置100は、ヒートサイクルによる負荷によって、使用開始後の早い時期に半導体チップ101と配線基板102との接合部分に破壊が生じる虞がある。このため、半導体装置100の信頼性を確保することが困難であるという問題が生じる。
この発明は、上述した従来技術による問題点を解消するため、小型化を実現することができる半導体装置および半導体装置の製造方法を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、信頼性の高い半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、半導体チップの主面に設けられた電極と、絶縁基板の主面に設けられた配線パターンとを電気的に接続する導電板を備え、前記導電板の一方の面は、前記半導体チップの電極が設けられた主面に接合され、前記導電板の他方の面は、前記絶縁基板の配線パターンに接合されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記導電板の他方の面には、前記絶縁基板の主面に水平な方向における前記絶縁基板との接合位置を固定する突起部が設けられ、前記絶縁基板の配線パターンには、前記導電板の前記突起部に対応する位置に前記突起部が挿入される凹部が設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記絶縁基板の主面に水平な方向における前記絶縁基板と前記導電板との接合位置を固定する導電体をさらに備え、前記導電板の他方の面には、前記導電体の一方の端部が挿入される凹部が設けられ、前記絶縁基板の配線パターンには、前記導電板の前記凹部に対応する位置に前記導電体の他方の端部が挿入される凹部が設けられている。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体チップの線膨張係数α1、前記導電板の線膨張係数α2、および前記絶縁基板の配線パターンの線膨張係数α3は、α1<α2<α3を満たすことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記導電板は、モリブデン、タングステン、銅とモリブデンとからなる合金、鉄とニッケルとからなる合金、または、鉄とニッケルとコバルトとからなる合金、もしくはこれらの金属および合金を2種類以上組み合わせて形成される複合材料で構成されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記絶縁基板の配線パターンは、銅、アルミニウム、銀またはニッケルで構成されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記絶縁基板の配線パターンには複数の前記導電板が接合され、複数の前記導電板にはそれぞれ前記半導体チップが接合され、複数の前記半導体チップの主面に設けられた電極どうしは電気的に接続されている。
また、この発明にかかる半導体装置は、上述した発明において、前記導電板は、前記半導体チップの第1の主面に接合され当該第1の主面に設けられた電極に接続する第1の導電板と、前記半導体チップの第2の主面に接合され当該第2の主面に設けられた電極に接続する第2の導電板と、を備え、前記絶縁基板は、第1の導電板の、前記半導体チップに接合された面に対して反対側の面に接合される配線パターンが設けられた第1の絶縁基板と、第2の導電板の、前記半導体チップに接合された面に対して反対側の面に接合される配線パターンが設けられた第2の絶縁基板と、を備えることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、半導体チップの主面に、前記半導体チップの主面に設けられた電極と絶縁基板の主面に設けられた配線パターンとを電気的に接続する導電板の一方の面を接合する第1の接合工程と、前記絶縁基板の配線パターンが設けられた主面に、前記導電板の他方の面を接合する第2の接合工程と、を含み、前記第1の接合工程を前記第2の接合工程とともに行うことを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、半導体チップの主面に、前記半導体チップの主面に設けられた電極と絶縁基板の主面に設けられた配線パターンとを電気的に接続する導電板の一方の面を接合する第1の接合工程と、前記絶縁基板の配線パターンが設けられた主面に、前記導電板の他方の面を接合する第2の接合工程と、を含み、前記第1の接合工程の後に、前記第2の接合工程を行うことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第2の接合工程では、前記絶縁基板の配線パターンに設けられた凹部に、前記導電板の他方の面に設けられた突起部を挿入し、前記絶縁基板の主面に水平な方向における前記絶縁基板と前記導電板との接合位置を固定することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記導電板の他方の面に設けられた凹部に導電体の一方の端部を挿入し、前記絶縁基板の配線パターンの、前記導電板の凹部に対応する位置に設けられた凹部に前記導電体の他方の端部を挿入し、前記絶縁基板の主面に水平な方向における前記絶縁基板と前記導電板との接合位置を固定することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記半導体チップの線膨張係数α1、前記導電板の線膨張係数α2、および前記絶縁基板の配線パターンの線膨張係数α3は、α1<α2<α3を満たすことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記導電板は、モリブデン、タングステン、銅とモリブデンとからなる合金、鉄とニッケルとからなる合金、または、鉄とニッケルとコバルトとからなる合金、もしくはこれらの金属および合金を2種類以上組み合わせて形成される複合材料で構成されていることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記絶縁基板の配線パターンは、銅、アルミニウム、銀またはニッケルで構成されていることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記絶縁基板の配線パターンに、複数の前記導電板を接合し、前記絶縁基板の配線パターンに接合された複数の前記導電板のそれぞれに前記半導体チップを接合することを特徴とする。
上述した発明にかかる半導体装置によれば、半導体チップと絶縁基板とを導電板によって接合し、半導体チップの表面電極と絶縁基板の配線パターンとを電気的に接続する。これにより、従来のように半導体チップのおもて面電極と絶縁基板の配線パターンとを接続するためのアルミワイヤを設ける必要がなくなるので、アルミワイヤを接続するためだけの配線パターンを絶縁基板上に設ける必要がなくなる。また、上述した発明にかかる半導体装置によれば、半導体チップのおもて面に導電板を介して接合される絶縁基板の上側に設けられる外部接続端子の配置間隔を狭くすることができる。
また、上述した発明にかかる半導体装置によれば、半導体チップと絶縁基板との間に導電板を接合することで、半導体チップ、導電板および絶縁基板の配線パターンの線膨張係数の差が最小化され、各部材の接合部分で生じる歪が各部材に均等に分担される。このため、半導体チップに対する熱応力を低減させることができる。また、半導体チップと導電板とを接合する接合材、導電板と絶縁基板の配線パターンとを接合する接合材に対する熱応力を低減させることができる。
また、上述した発明にかかる半導体装置の製造方法によれば、絶縁基板の配線パターンに設けられた凹部に導電板に設けられた突起部を挿入することで、半導体チップの主面に水平な方向のアライメントを正確に決定することができる。また、上述した発明にかかる半導体装置の製造方法によれば、絶縁基板の配線パターンに設けられた凹部と、この凹部に対応する位置に設けられた導電板の凹部とに同一の導電体を挿入することで、半導体装置の半導体チップの主面に水平な方向のアライメントを正確に決定することができる。これにより、半導体チップ、導電板および絶縁基板を正確な位置で接合し一体化することができる。
また、上述した発明にかかる半導体装置の製造方法によれば、半導体チップと絶縁基板とを導電板によって接合することにより、半導体チップ、導電板および絶縁基板の配線パターンの線膨張係数の差を最小化させた半導体装置を提供することができる。これにより、半導体チップに対する熱応力を低減させた半導体装置を提供することができる。
本発明にかかる半導体装置および半導体装置の製造方法によれば、小型化を実現することができるという効果を奏する。また、本発明にかかる半導体装置および半導体装置の製造方法によれば、信頼性の高い半導体装置を提供することができるという効果を奏する。
実施の形態1にかかる半導体装置の構造について示す断面図である。 実施の形態1にかかる半導体装置の各部材の構成について示す断面図である。 実施の形態2にかかる半導体装置の構造について示す断面図である。 実施の形態2にかかる半導体装置の各部材の構成について示す断面図である。 実施の形態3にかかる製造途中の半導体装置について示す断面図である。 従来の半導体装置の構造について示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態1)
図1は、実施の形態1にかかる半導体装置の構造について示す断面図である。また、図2は、実施の形態1にかかる半導体装置の各部材の構成について示す断面図である。図2には、半導体装置10を構成する各部材の接合前の状態を示す。図1に示すように、半導体装置10は、半導体チップ1と、第1の導電板2−1と、第2の導電板2−2と、第1の配線基板3と、第2の配線基板4と、を備える。
半導体チップ1には、図示省略する1つ以上のデバイスが設けられている。半導体チップ1に設けられるデバイスとは、例えば、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)、ダイオード、MOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電界効果トランジスタ)などである。
第1の配線基板3は、絶縁基板のおもて面に回路パターン(配線パターン)3aを形成した基板である。第1の導電板2−1は、半導体チップ1の裏面に設けられた図示省略した1つ以上の電極(以下、裏面電極とする)と第1の配線基板3の回路パターン3aとを電気的に接続する部材である。半導体チップ1の裏面は、図示省略した接合材を介して第1の導電板2−1と接合している。第1の導電板2−1の、半導体チップ1と接合している面に対して反対側の面は、図示省略した接合材を介して第1の配線基板3の回路パターン3aと接合している。
第1の導電板2−1の、第1の配線基板3と接合される側の面には、例えば円柱状の複数の突起部11が設けられている。第1の配線基板3の回路パターン3aには、第1の導電板2−1の各突起部11に対応する位置にそれぞれ凹部3a−1が設けられている。第1の導電板2−1と第1の配線基板3の回路パターン3aとは、図示省略する接合材を介して、第1の配線基板3の回路パターン3aに設けられた凹部3a−1に第1の導電板2−1の突起部11が挿入された状態で接合され一体化される。
このように半導体チップ1、第1の導電板2−1および第1の配線基板3が一体化されることにより、半導体チップ1の裏面電極と第1の配線基板3の回路パターン3aとが第1の導電板2−1を介して電気的に接続される。第1の配線基板3の裏面には金属接合層3bが設けられており、この金属接合層3bが図示を省略した接合材を介して図示省略したヒートシンクと接合している。
第2の導電板2−2は、半導体チップ1のおもて面に設けられた図示省略した1つ以上の電極(以下、おもて面電極とする)と第2の配線基板4の回路パターン4aとを電気的に接続する部材である。半導体チップ1のおもて面は、図示省略した接合材を介して第2の導電板2−2と接合している。第2の導電板2−2の、半導体チップ1と接合している面に対して反対側の面は、図示省略した接合材を介して第2の配線基板4の回路パターン4aと接合している。第2の導電板2−2の、第2の配線基板4の回路パターン4aと接合される側の面には、複数の突起部12が設けられている。
第2の配線基板4は、絶縁基板の裏面およびおもて面にそれぞれ回路パターン4a,4bを形成した基板である。第2の配線基板4は、例えば、回路パターンを形成した絶縁基板が少なくとも2層以上積層されてなる多層基板でできている。第2の配線基板4を構成する絶縁基板間(内層)にも図示を省略する回路パターンが形成されていてもよく、各回路パターンは例えば回路パターン4aによって電気的に接続される。
第2の配線基板4には、第2の配線基板4を貫通する貫通孔(以下、スルーホール部とする)4a−1が複数設けられている。各スルーホール部4a−1は、第2の導電板2−2の各突起部12に対応する位置にそれぞれ設けられている。スルーホール部4a−1内には、当該スルーホール部4a−1の側壁から第2の配線基板4の裏面にまたがって設けられた回路パターン4aによって凹部4a−2が設けられている。回路パターン4aは、スルーホール部4a−1を通じて、第2の配線基板4のおもて面に形成された回路パターン4bに接続されている。
スルーホール部4a−1内に形成された凹部4a−2には、第2の配線基板4と第2の導電板2−2とが接合されたときに第2の導電板2−2の突起部12と接する導電層4a−3が埋め込まれている。そして、スルーホール部4a−1内には、導電層4a−3を底面とし、かつ回路パターン4aを側壁とする凹部4a−4が設けられている。
第2の導電板2−2と第2の配線基板4の回路パターン4aとは、図示省略する接合材を介して、第2の配線基板4の回路パターン4aに設けられた凹部4a−4に第2の導電板2−2の突起部12が挿入された状態で接合され一体化される。これにより、半導体チップ1のおもて面電極と第2の配線基板4の回路パターン4aとが第2の導電板2−2を介して電気的に接続される。
つぎに、図1に示す半導体装置10の製造方法について説明する。まず、図2に示すように、半導体装置10を構成する第1,2の導電板2−1,2−2、および、第1,2の配線基板3,4を形成する。具体的には、第1の導電板2−1に予め突起部11を形成する。第2の導電板2−2に予め突起部12を形成する。第1の配線基板3の回路パターン3aに予め凹部3a−1を形成する。第2の配線基板4の回路パターン4aに予め凹部4a−4を形成する。より具体的には、第1,2の導電板2−1,2−2、および、第1,2の配線基板3,4は、次のように形成される。
第1の導電板2−1の突起部11は、例えば、第1の導電板2−1の外形加工を行う前または後に、第1の導電板2−1の、第1の配線基板3と接合される側の面を塑性加工(プレス加工)によって変形させることで形成される。また、第1の導電板2−1の突起部11は、例えば、第1の導電板2−1の、第1の配線基板3と接合される側の面を、エッチング処理や化学的処理によって部分的に除去することで形成されてもよい。第2の導電板2−2の突起部12は、例えば、第1の導電板2−1の突起部11と同様の方法で、第2の配線基板4と接合される側の面に形成される。
第1の配線基板3には、例えばセラミック系の絶縁基板を用いてもよい。回路パターン3aを構成する材料には、例えば、第1の配線基板3と第1の導電板2−1とを接合する接合材よりも融点の高い材料を用いてもよい。第1の配線基板3がセラミック系の絶縁基板であり、回路パターン3aが接合材よりも融点の高い材料でできている場合、第1の配線基板3の回路パターン3aに設けられた凹部3a−1は、例えば、次のように形成される。
まず、回路パターン3aと第1の配線基板3とを接合する前に、回路パターン3aの、第1の導電板2−1に接合される側の面を例えば塑性加工によって変形させ、例えばドット状の平面形状を有する複数の凹部3a−1を形成する。各凹部3a−1は、第1の配線基板3に接合される第1の導電板2−1の突起部11に対応する位置に形成される。その後、回路パターン3aの凹部3a−1を形成した面に対して反対側の平坦面と、第1の配線基板3の平坦面とを面接合する。または、第1の配線基板3の平坦面に接合した箔状の回路パターン3aを完全に溶融し、溶融した回路パターン3aを成型加工し凹部3a−1を成形してもよい。この場合、回路パターン3aを構成する材料として例えばアルミニウムを用いてもよい。
また、第1の配線基板3は、次のように形成されてもよい。まず、第1の配線基板3の平坦面に、箔状の回路パターン3aを接合する。つぎに、フォトリソグラフィによって、回路パターン3aの表面に、凹部3a−1の形成領域が開口するエッチングマスクを形成する。その後、エッチングマスクをマスクとしてエッチングを行い、エッチングマスクの開口部に露出する回路パターン3aを、第1の配線基板3が露出しない深さで除去する。これにより、第1の配線基板3の回路パターン3aに、複数の凹部3a−1が形成される。
第2の配線基板4の凹部4a−4は、例えば、次のように形成される。第2の配線基板4に、第2の配線基板4を貫通するスルーホール部4a−1を形成する。そして、スルーホール部4a−1内に、第2の配線基板4の裏面側から凹部4a−4が形成されるように、第2の配線基板4の裏面に回路パターン4aおよび導電層4a−3を順に積層する。このとき、スルーホール部4a−1を通して第2の配線基板4のおもて面に形成された回路パターン4bに回路パターン4aを接続し導通させる。
第1,2の配線基板3,4などの絶縁材と回路パターン3a,3b,4a,4bなどの導体パターンは、次のように接合される。例えば、窒化アルミニウム(AlN)および窒化珪素(Si34)からなる絶縁材に、銅(Cu)からなる導体パターンを接合する場合を例に説明する。接合材として、絶縁材および導体パターンよりも融点の低い、例えば銀(Ag)−銅−チタン(Ti)からなる合金(以下、ろう材とする)を用いる。ろう材の融点は、約700℃である。
まず、絶縁材と導体パターンとの間に板状のろう材を挿入し、絶縁材と導体パターンとを重ね合わせる。そして、ろう材の融点よりも20〜80℃高い加熱温度で当該重ね合わせた部材を加熱する。これにより、絶縁材および導体パターンの固相状態を保った状態で、ろう材のみが溶融される。導体パターン側では、ろう材が冷却されるときに生じる銀および銅の共晶との金属結合によって、導体パターンとろう材とが接合される。絶縁材側では、ろう材に添加物として混合されたチタンとの化合物反応が促進し、絶縁材とろう材とが物理的に接合される。
このため、例えば、予め凹部3a−1が形成された状態で回路パターン3aを第1の配線基板3に接合する場合でも、回路パターン3aの固相状態を保った状態で第1の配線基板3に接合される。これにより、回路パターン3aに予め形成された凹部3a−1は、回路パターン3aと第1の配線基板3との接合後においても、変形することなく回路パターン3aに残る。第1の配線基板3に回路パターン3bを接合する方法、第2の配線基板4に回路パターン4a,4bを接合する方法は、第1の配線基板3に回路パターン3aを接合する方法と同様である。
上述したように予め突起部11,12が形成された第1,2の導電板2−1,2−2、および、予め凹部3a−1,4a−4が形成された第1,2の配線基板3,4の回路パターン3a,4aの表面に、各部材どうしを接合する接合材と反応しやすい金属膜(図示省略)を形成する。そして、第1の配線基板3の回路パターン3aに設けられた凹部3a−1に第1の導電板2−1の突起部11を挿入し、第1の配線基板3上に第1の導電板2−1を重ねる。また、この第1の導電板2−1上に、半導体チップ1の裏面を下にして重ね、半導体チップ1上に、突起部12が形成された側の面に対して反対側の面を下にして第2の導電板2−2を重ねる。
さらに、第2の配線基板4の回路パターン4aに設けられた凹部4a−4が第2の導電板2−2の突起部12に挿入されるように、第2の導電板2−2上に第2の配線基板4を重ねる。これらの部材は、各部材間にそれぞれ箔状の接合材(図示省略)を挿入した状態で重ね合わされる。その後、重ね合わされた各部材を一括して加熱することで、各部材間にそれぞれ挿入された接合材を介して、第1の配線基板3、第1の導電板2−1、半導体チップ1、第2の導電板2−2、および第2の配線基板4がそれぞれ接合され一体化される。これにより、図1に示す半導体装置10が完成する。
第1,2の導電板2−1,2−2、第1,2の配線基板3,4をそれぞれ構成する材料は、半導体装置10の支持材となる第1,2の配線基板3,4と、半導体チップ1との線膨張係数の差がそれぞれの接合界面で吸収される構成となるように選択するのが好ましい。具体的には、第1,2の導電板2−1,2−2、第1,2の配線基板3,4をそれぞれ構成する材料の組み合わせは、隣接する部材どうしの線膨張係数の差が最小化される組み合わせとするのが望ましい。
より具体的には、半導体チップ1の線膨張係数α1は、例えば半導体チップ1が通常のシリコン(Si)からなる場合、4ppm/K程度である。一方、例えば第1,2の配線基板3,4の回路パターン3a,4aが銅からなる場合、第1,2の配線基板3,4の回路パターン3a,4aの線膨張係数α3は18ppm/K程度である。このため、第1,2の導電板2−1,2−2の線膨張係数α2が9ppm/K程度となるように、第1,2の導電板2−1,2−2を構成する材料を選択する。
このように、半導体チップ1、第1,2の導電板2−1,2−2、および、第1,2の配線基板3,4の回路パターン3a,4aのそれぞれの線膨張係数α1,α2,α3が下記(1)式を満たすように各部材を構成する材料を選択する。これにより、各部材のそれぞれの接合部分で生じる歪は、各部材に均等に分担されるとともに、下記(1)式を満たさない材料からなる部材どうしが接合された場合よりも各部材の線膨張係数の差が最小化される。
α1<α2<α3 ・・・(1)
例えば、半導体チップ1がシリコンで構成され、第1,2の配線基板3,4の回路パターン3a,4aが銅で構成される場合、第1,2の導電板2−1,2−2を銅−モリブデン(Mo)からなる合金で構成してもよい。第1,2の導電板2−1,2−2を銅−モリブデンからなる合金で構成する場合、この合金の体積割合(固相率)が15〜45%となるように第1,2の導電材2−1,2−2を構成することで、上記(1)式を満たす半導体チップ1、第1,2の導電板2−1,2−2、および第1,2の配線基板3,4の回路パターン3a,4aが得られる。
また、例えば、半導体チップ1がシリコンからなり、第1,2の配線基板3,4の回路パターン3a,4aが銅からなる場合、第1,2の導電板2−1,2−2を鉄(Fe)−ニッケル(Ni)−コバルト(Co)からなる合金で構成してもよい。第1,2の導電板2−1,2−2を鉄−ニッケル−コバルトからなる合金で構成する場合においても、第1,2の導電板2−1,2−2を銅−モリブデンからなる合金で構成した場合と同様の、第1,2の導電板2−1,2−2の線膨張係数α2が得られる。
詳細には、第1,2の導電板2−1,2−2は、モリブデン、タングステン(W)、銅−モリブデンからなる合金、鉄−ニッケルからなる合金、または鉄−ニッケル−コバルトからなる合金で構成されてもよいし、これらの金属および合金を2種類以上組み合わせて形成される複合材料で構成されてもよい。また、第1,2の配線基板3,4の回路パターン3a,4aは、銅、アルミニウム(Al)、銀またはニッケルで構成されてもよい。
半導体チップ1と第1,2の導電板2−1,2−2、および、第1,2の導電板2−1,2−2と第1,2の配線基板3,4の回路パターン3a,4aとを接合する接合材として、例えば、錫(Sn)系のはんだを用いてもよい。具体的には、接合材として、例えば、錫−銀、硫黄(S)−アンチモン(Sb)、錫−銅、錫−ビスマス(Bi)、または錫−亜鉛(Zn)などを含むはんだを用いてもよい。
接合材として錫(Sn)系のはんだを用いる場合、各部材と接合材との化学反応を高めるために各部材の表面に形成される金属膜は、ニッケル、ニッケル−リン(P)からなる合金、銀、銀−パラジウムからなる合金(Pd)からなる合金、金(Au)または錫を成分とする金属膜であってもよいし、これらの金属または合金を2つ以上積層してなる多層膜であってもよい。この金属膜は、例えば、スパッタリング法や蒸着法によって各部材の表面に形成される。
以上、説明したように、実施の形態1にかかる半導体装置10によれば、半導体チップ1と第1,2の配線基板3,4の回路パターン3a,4aとをそれぞれ第1,2の導電板2−1,2−2によって接合する。これにより、従来のように半導体チップのおもて面電極と配線基板の回路パターンとを接続するためのアルミワイヤを設ける必要がなくなるので、アルミワイヤを接続するためだけの回路パターンを第1の配線基板3上に設ける必要がなくなる。これにより、配線基板を小型化することができ、半導体装置10の小型化を実現することができる。また、半導体装置10の小型化により、各部材の小型化が図れるので、従来よりもコストを低減することができる。
また、実施の形態1にかかる半導体装置10によれば、半導体チップ1のおもて面に第2の導電板2−2を介して接合される第2の配線基板4の上側に設けられる外部接続端子(図示省略)の配置間隔を狭くすることができる。また、実施の形態1にかかる半導体装置10によれば、第1の配線基板3上にアルミワイヤを接続するためだけの回路パターンを設ける必要がないので、配線基板上に従来よりも多く半導体チップ1を実装することができる。これにより、従来よりも半導体装置10の大容量化を図ることができる。
また、実施の形態1にかかる半導体装置10によれば、半導体チップ1と第1,2の配線基板3,4との間に第1,2の導電板2−1,2−2を接合することで、半導体チップ1、第1,2の導電板2−1,2−2および第1,2の配線基板3,4の回路パターン3a,4aの線膨張係数の差が最小化され、各部材の接合部分で生じる歪が各部材に均等に分担される。このため、半導体チップ1に対する熱応力を低減させることができる。また、半導体チップ1と第1,2の導電板2−1,2−2とを接合する接合材、第1,2の導電板2−1,2−2と第1,2の配線基板3,4の回路パターン3a,4aとを接合する接合材に対する熱応力を低減させることができる。これにより、半導体装置10の信頼性を高めることができる。
また、実施の形態1にかかる半導体装置10の製造方法によれば、第1,2の配線基板3,4の回路パターン3a,4aに設けられた凹部3a−1,4a−4に第1,2の導電板2−1,2−2に設けられた突起部11,12をそれぞれ挿入することで、半導体チップ1の主面に水平な方向のアライメントを正確に決定することができる。これにより、半導体チップ1、第1,2の導電板2−1,2−2および第1,2の配線基板3,4を正確な位置で接合し一体化することができる。したがって、信頼性の高い半導体装置10を提供することができる。
また、実施の形態1にかかる半導体装置10の製造方法によれば、半導体チップ1と第1,2の配線基板3,4の回路パターン3a,4aとの間に第1,2の導電板2−1,2−2を接合することにより、半導体チップ1、第1,2の導電板2−1,2−2および第1,2の配線基板3,4の回路パターン3a,4aの線膨張係数の差を最小化させた半導体装置10を提供することができる。これにより、信頼性の高い半導体装置10を提供することができる。また、第1の配線基板3上に従来よりも多く半導体チップ1を実装することができるので、従来よりも半導体装置10の大容量化を図ることができる。
(実施の形態2)
図3は、実施の形態2にかかる半導体装置の構造について示す断面図である。また、図4は、実施の形態2にかかる半導体装置の各部材の構成について示す断面図である。図4には、半導体装置20を構成する各部材の接合前の状態を示す。実施の形態2にかかる半導体装置20が実施の形態1にかかる半導体装置と異なるのは、第1,2の導電板の突起部に代えて、第1,2の導電板21,22に凹部21−1,22−1を設け、当該凹部21−1,22−1に円柱状の導電体21−2,22−2を挿入したことである。
図3に示すように、半導体装置20は、半導体チップ1と、第1の導電板21と、第2の導電板22と、第1の配線基板3と、第2の配線基板4と、を備える。第1の導電板21は、半導体チップ1の裏面電極と第1の配線基板3の回路パターン3aとを電気的に接続する部材である。半導体チップ1の裏面は、図示省略した接合材を介して第1の導電板21と接合している。
第1の導電板21の、半導体チップ1と接合している面に対して反対側の面には、例えばドット状の平面形状を有する凹部21−1が複数設けられている。凹部21−1には、円柱状の導電体21−2の一方の端部が挿入される。導電体21−2の他方の端部は、第1の配線基板3の回路パターン3aに設けられた凹部3a−1に挿入される。第1の導電板21と第1の配線基板3の回路パターン3aとは、図示省略する接合材を介して、第1の配線基板3の回路パターン3aに設けられた凹部3a−1と、この凹部3a−1に対応する位置に設けられた第1の導電板21の凹部21−1とに同一の導電体21−2が挿入された状態で接合され一体化される。
第2の導電板22は、半導体チップ1のおもて面電極と第2の配線基板4の回路パターン4aとを電気的に接続する部材である。半導体チップ1のおもて面は、図示省略した接合材を介して第2の導電板22と接合している。第2の導電板22の、第2の配線基板4の回路パターン4aと接合される側の面には、例えばドット状の平面形状を有する凹部22−1が複数設けられている。凹部22−1には、円柱状の導電体22−2の一方の端部が挿入されている。導電体22−2の他方の端部は、第2の配線基板4の回路パターン4aに設けられた凹部4a−2に挿入される。
第2の導電板22と第2の配線基板4の回路パターン4aとは、図示省略する接合材を介して、第2の配線基板4の回路パターン4aに設けられた凹部4a−2と、この凹部4a−2に対応する位置に設けられた第2の導電板22の凹部22−1とに同一の導電体22−2が挿入された状態で接合され一体化される。導電体22−2の軸方向の長さは、例えば、凹部4a−2の深さに合わせて適宜決定される。第2の配線基板4の回路パターン4aに形成された凹部4a−2には、例えば実施の形態1のように導電層を埋め込まなくてもよい。実施の形態2にかかる半導体装置20の第1,2の導電板21,22の外部形状以外の構成は、実施の形態1にかかる半導体装置と同様である。
つぎに、図3に示す半導体装置20の製造方法について説明する。まず、図4に示すように、半導体装置20を構成する第1,2の導電板21,22、および、第1,2の配線基板3,4を形成する。具体的には、第1の導電板21に予め凹部21−1を形成する。第2の導電板22に予め凹部22−1を形成する。第1の配線基板3の回路パターン3aに予め凹部3a−1を形成する。第2の配線基板4の回路パターン4aに予め凹部4a−2を形成する。
より具体的には、第1の導電板21の凹部21−1は、例えば、第1の導電板21の外形加工を行う前または後に、第1の導電板21の、第1の配線基板3と接合される側の面を塑性加工によって変形させることで形成される。第2の導電板22の凹部22−1の形成方法は、第1の導電板21の凹部21−1と同様である。第1,2の配線基板3,4の形成方法は、実施の形態1における第1,2の配線基板と同様である。
上述したように予め凹部21−1,22−1が形成された第1,2の導電板21,22、および、予め凹部3a−1,4a−2が形成された第1,2の配線基板3,4の回路パターン3a,4aの表面に、各部材どうしを接合する接合材と反応しやすい金属膜(図示省略)を形成する。そして、各部材間に箔状の接合材を挿入し、実施の形態1と同様の順番で各部材を重ね合わせる。
各部材を重ね合わせたとき、すなわち、半導体チップ1と第1の導電板21とを接合するときに、第1の配線基板3の回路パターン3aに設けられた凹部3a−1と、この凹部3a−1に対応する第1の導電板21の凹部21−1とに同一の導電体21−2の各端部をそれぞれ挿入する。また、半導体チップ1と第2の導電板22とを接合するときに、第2の配線基板4の回路パターン4aに設けられた凹部4a−2と、この凹部4a−2に対応する第2の導電板22の凹部22−1とに同一の導電体22−2の各端部をそれぞれ挿入する。
第1の配線基板3と第1の導電板21、第2の配線基板4と第2の導電板22との接合方法以外の、半導体装置20の製造方法は、実施の形態1にかかる半導体装置と同様である。実施の形態2にかかる半導体装置20を構成する各部材や接合材の条件は、実施の形態1にかかる半導体装置と同様である。
以上、説明したように、実施の形態2にかかる半導体装置20によれば、実施の形態1にかかる半導体装置と同様の効果を得ることができる。また、実施の形態2にかかる半導体装置20の製造方法によれば、第1,2の配線基板3,4の回路パターン3a,4aに設けられた凹部3a−1,4a−2と、この凹部3a−1,4a−2に対応する位置に設けられた第1,2の導電板21,22の凹部21−1,22−1とに同一の導電体21−2,22−2を挿入することで、半導体装置20の半導体チップ1の主面に水平な方向のアライメントを正確に決定することができる。このため、半導体チップ1、第1,2の導電板21,22および第1,2の配線基板3,4を正確な位置で接合し一体化することができる。
(実施の形態3)
図5は、実施の形態3にかかる製造途中の半導体装置について示す断面図である。実施の形態3にかかる半導体装置の製造方法が実施の形態1にかかる半導体装置と異なるのは、第1,2の導電板2−1,2−2と第1,2の配線基板3,4の回路パターン3a,4aとを接合する前に、予め、半導体チップ1と第1,2の導電板2−1,2−2とを接合したことである。
図5を参照して、実施の形態3にかかる半導体装置の製造方法について説明する。まず、半導体チップ1と、予め突起部11,12が形成された第1,2の導電板2−1,2−2とを接合する。具体的には、第1の導電板2−1の、突起部11が形成された面に対して反対側の面と半導体チップ1の裏面とが接する状態で、第1の導電板2−1上に半導体チップ1を重ねる。
さらに、第2の導電板2−2の、突起部12が形成された面に対して反対側の面を下にして、半導体チップ1上に第2の導電板2−2を重ねる。半導体チップ1と第1,2の導電板2−1,2−2とは、実施の形態1と同様にそれぞれ箔状の接合材(図示省略)が挿入された状態で重ね合わされる。そして、重ね合わされた各部材を一括して加熱することで、第1の導電板2−1、半導体チップ1、および第2の導電板2−2がこの順で一体化されてなる部材(第1の中間組立部材とする)31を形成する。
半導体チップ1と第1,2の導電板2−1,2−2との接合は、例えば、接合材として高融点を有する接合材を用い、加熱しながら加圧し原子の拡散によって各部材どうしを接合する拡散接合(熱圧着)により行うのが好ましい。高融点を有する接合材とは、例えば、拡散接合による熱処理において液状化しない融点を有する接合材である。このような接合材として、例えば、銀、銅、パラジウム、金などの微細粒子で構成される接合材を用いてもよい。
このようにして、複数の第1の中間組立部材31を複数形成し、複数の第1の中間組立部材31を、第1の配線基板32の回路パターン3a上の所定の位置に載置する。実施の形態1と同様に、第1配線基板32の回路パターン3aに設けられた凹部3a−1に第1の導電板2−1の突起部11を挿入した状態で、第1の配線基板32上に第1の中間組立部材31を載置する。そして、第1の配線基板32の回路パターン3aに複数の第1の中間組立部材31を接合して一体化し、第2の中間組立部材33を形成する(図5の点線で囲まれた部分)。第1の配線基板32の回路パターン3aと第1の中間組立部材31との接合も拡散接合により行うのが好ましい。
つぎに、第2の中間組立部材33の各第2の導電板2−2上にそれぞれ第2の配線基板34を重ねる。実施の形態1と同様に、各第2の導電板2−2の突起部12が第2配線基板34の回路パターン4aに設けられた凹部4a−4に挿入されるように、第2の中間組立部材33と第2の配線基板34とを重ね合わせる。そして、第2の配線基板34の回路パターン4aに第2の導電板2−2を接合することで、第2の配線基板34と第2の中間組立部材33とを一体化する。
その後、第1の配線基板32を所定の位置(例えば図5にて二点差線で示す部分)35で切断し、個別の半導体装置に切り分ける。これにより、例えば、実施の形態1に示すような半導体装置が完成する。図5では、切断後の第1の配線基板32には第1の中間組立部材31がそれぞれ2つずつ設けられているが、これに限らず、1つの半導体装置において第1の中間組立部材31は1つ設けられてもよいし、3つ以上設けられてもよい。
実施の形態3にかかる半導体装置の各部材の接合方法は、実施の形態1における接合方法と同様である。また、実施の形態3にかかる半導体装置を構成する各部材や接合材の条件は、実施の形態1にかかる半導体装置と同様である。また、実施の形態3においては、実施の形態1にかかる半導体装置を複数作製しているが、実施の形態2にかかる半導体装置を複数作製してもよい。
以上、説明したように、実施の形態3によれば、実施の形態1にかかる半導体装置と同様の効果を得ることができる。また、実施の形態3によれば、複数の半導体装置を一括して作製(製造)することができる。したがって、半導体装置を構成する各部材を組み立てて複数の半導体装置を作成する際に、工程数を低減することができる。
以上において本発明では、上述した実施の形態に限らず、半導体チップを実装したさまざまな構成の半導体装置に適用することが可能である。例えば、配線基板上に1つの半導体チップが実装されたモジュールに適用してもよいし、配線基板上に複数の半導体チップが実装されたモジュールに適用してもよい。本発明は、実装される半導体チップの個数によらず同様の効果を得ることができる。
また、上述した実施の形態では、導電板に設けた突起部または導電板の凹部に挿入する導電体の形状を円柱状として説明しているが、これに限らず、配線基板の回路パターンに設けられた凹部に挿入されることにより、導電板と配線基板との接合時の位置ずれを防止することができる形状を有していればよい。導電板に設けた突起部または導電板の凹部に挿入する導電体の形状によって、配線基板の回路パターンに設けられた凹部の平面形状も種々変更される。また、半導体チップ1のおもて面(または裏面)に複数の表面電極が設けられ、当該複数の表面電極の電位がそれぞれ異なる場合、各表面電極にそれぞれ第1の導電板(または第2の導電板)を接合してもよい。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、電力変換用途のスイッチングデバイスとして用いられるパワー半導体装置に有用である。
1 半導体チップ
2−1 導電板(第1)
2−2 導電板(第2)
3 配線基板(第1)
3a,3b 配線基板(第1)の回路パターン
4 配線基板(第2)
4a,4b 配線基板(第2)の回路パターン
4a−1 配線基板(第2)のスルーホール部
4a−2,4a−4 配線基板(第2)の回路パターンに設けられた凹部
4a−3 導電層
10 半導体装置
11 導電板(第1)の突起部
12 導電板(第2)の突起部

Claims (16)

  1. 半導体チップの主面に設けられた電極と、絶縁基板の主面に設けられた配線パターンとを電気的に接続する導電板を備え、
    前記導電板の一方の面は、前記半導体チップの電極が設けられた主面に接合され、
    前記導電板の他方の面は、前記絶縁基板の配線パターンに接合され
    前記導電板は、前記半導体チップの第1の主面に接合され当該第1の主面に設けられた電極に接続する第1の導電板と、前記半導体チップの第2の主面に接合され当該第2の主面に設けられた電極に接続する第2の導電板と、を備え、
    前記絶縁基板は、前記第1の導電板の、前記半導体チップに接合された面に対して反対側の面に接合される配線パターンが設けられた第1の絶縁基板と、前記第2の導電板の、前記半導体チップに接合された面に対して反対側の面に接合される配線パターンが設けられた第2の絶縁基板と、を備え、
    前記第1の導電板の他方の面には、前記第1の絶縁基板の主面に水平な方向における前記第1の絶縁基板との接合位置を固定する第1の突起部が設けられ、
    前記第2の導電板の他方の面には、前記第2の絶縁基板の主面に水平な方向における前記第2の絶縁基板との接合位置を固定する第2の突起部が設けられ、
    前記第1の絶縁基板の配線パターンには、前記第1の導電板の前記第1の突起部に対応する位置に前記第1の突起部が挿入される第1の凹部が設けられ、
    前記第2の絶縁基板の配線パターンには、前記第2の導電板の前記第2の突起部に対応する位置に前記第2の突起部が挿入される第2の凹部が設けられ、
    ていることを特徴とする半導体装置。
  2. 半導体チップの主面に設けられた電極と、絶縁基板の主面に設けられた配線パターンとを電気的に接続する導電板を備え、
    前記導電板の一方の面は、前記半導体チップの電極が設けられた主面に接合され、
    前記導電板の他方の面は、前記絶縁基板の配線パターンに接合され
    前記導電板は、前記半導体チップの第1の主面に接合され当該第1の主面に設けられた電極に接続する第1の導電板と、前記半導体チップの第2の主面に接合され当該第2の主面に設けられた電極に接続する第2の導電板と、を備え、
    前記絶縁基板は、前記第1の導電板の、前記半導体チップに接合された面に対して反対側の面に接合される配線パターンが設けられた第1の絶縁基板と、前記第2の導電板の、前記半導体チップに接合された面に対して反対側の面に接合される配線パターンが設けられた第2の絶縁基板と、を備え、
    前記第1の絶縁基板の主面に水平な方向における前記第1の絶縁基板と前記第1の導電板との接合位置を固定する第1の導電体と、
    前記第2の絶縁基板の主面に水平な方向における前記第2の絶縁基板と前記第2の導電板との接合位置を固定する第2の導電体と、をさらに備え、
    前記第1の導電板の他方の面には、前記第1の導電体の一方の端部が挿入される第1の凹部が設けられ、
    前記第2の導電板の他方の面には、前記第2の導電体の一方の端部が挿入される第2の凹部が設けられ、
    前記第1の絶縁基板の配線パターンには、前記第1の導電板の前記第1の凹部に対応する位置に前記第1の導電体の他方の端部が挿入される第3の凹部が設けられ、
    前記第2の絶縁基板の配線パターンには、前記第2の導電板の前記第2の凹部に対応する位置に前記第2の導電体の他方の端部が挿入される第4の凹部が設けられていることを特徴とする半導体装置。
  3. 前記第1の絶縁基板の前記配線パターンが設けられた主面とは反対の面に設けられた金属接合膜と、
    前記金属接合膜と接合されたヒートシンクと、
    を備えたことを特徴とする請求項1または2に記載の半導体装置。
  4. 前記半導体チップの線膨張係数α1、前記導電板の線膨張係数α2、および前記絶縁基板の配線パターンの線膨張係数α3は、次の(1)式を満たすことを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。
    α1<α2<α3 ・・・(1)
  5. 前記導電板は、モリブデン、タングステン、銅とモリブデンとからなる合金、鉄とニッケルとからなる合金、または、鉄とニッケルとコバルトとからなる合金、もしくはこれらの金属および合金を2種類以上組み合わせて形成される複合材料で構成されていることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置。
  6. 前記絶縁基板の配線パターンは、銅、アルミニウム、銀またはニッケルで構成されていることを特徴とする請求項1〜5のいずれか一つに記載の半導体装置。
  7. 前記絶縁基板の配線パターンには複数の前記導電板が接合され、複数の前記導電板にはそれぞれ前記半導体チップが接合され、複数の前記半導体チップの主面に設けられた電極どうしは電気的に接続されていることを特徴とする請求項1〜6のいずれか一つに記載の半導体装置。
  8. 半導体チップの第1の主面に、前記半導体チップの第1の主面に設けられた電極と第1の絶縁基板の主面に設けられた配線パターンとを電気的に接続する第1の導電板の一方の面を接合する第1の接合工程と、
    前記第1の絶縁基板の配線パターンが設けられた主面に、前記第1の導電板の他方の面を接合する第2の接合工程と、
    前記半導体チップの第2の主面に、前記半導体チップの第2の主面に設けられた電極と第2の絶縁基板の主面に設けられた配線パターンとを電気的に接続する第2の導電板の一方の面を接合する第3の接合工程と、
    前記第2の絶縁基板の配線パターンが設けられた主面に、前記第2の導電板の他方の面を接合する第4の接合工程と、
    を含み、
    前記第1の接合工程を前記第2の接合工程とともに行い、前記第3の接合工程を前記第4の接合工程とともに行い、
    前記第2の接合工程では、前記第1の絶縁基板の配線パターンに設けられた第1の凹部に、前記第1の導電板の他方の面に設けられた第1の突起部を挿入し、前記第1の絶縁基板の主面に水平な方向における前記第1の絶縁基板と前記第1の導電板との接合位置を固定し、
    前記第4の接合工程では、前記第2の絶縁基板の配線パターンに設けられた第2の凹部に、前記第2の導電板の他方の面に設けられた第2の突起部を挿入し、前記第2の絶縁基板の主面に水平な方向における前記第2の絶縁基板と前記第2の導電板との接合位置を固定することを特徴とする半導体装置の製造方法。
  9. 半導体チップの第1の主面に、前記半導体チップの第1の主面に設けられた電極と第1の絶縁基板の主面に設けられた配線パターンとを電気的に接続する第1の導電板の一方の面を接合する第1の接合工程と、
    前記第1の絶縁基板の配線パターンが設けられた主面に、前記第1の導電板の他方の面を接合する第2の接合工程と、
    前記半導体チップの第2の主面に、前記半導体チップの第2の主面に設けられた電極と第2の絶縁基板の主面に設けられた配線パターンとを電気的に接続する第2の導電板の一方の面を接合する第3の接合工程と、
    前記第2の絶縁基板の配線パターンが設けられた主面に、前記第2の導電板の他方の面を接合する第4の接合工程と、
    を含み、
    前記第1の接合工程を前記第2の接合工程とともに行い、前記第3の接合工程を前記第4の接合工程とともに行い、
    前記第2の接合工程では、前記第1の導電板の他方の面に設けられた第1の凹部に第1の導電体の一方の端部を挿入し、前記第1の絶縁基板の配線パターンの、前記第1の導電板の前記第1の凹部に対応する位置に設けられた第2の凹部に前記第1の導電体の他方の端部を挿入し、前記第1の絶縁基板の主面に水平な方向における前記第1の絶縁基板と前記第1の導電板との接合位置を固定し、
    前記第4の接合工程では、前記第2の導電板の他方の面に設けられた第3の凹部に第2の導電体の一方の端部を挿入し、前記第2の絶縁基板の配線パターンの、前記第2の導電板の前記第3の凹部に対応する位置に設けられた第4の凹部に前記第2の導電体の他方の端部を挿入し、前記第2の絶縁基板の主面に水平な方向における前記第2の絶縁基板と前記第2の導電板との接合位置を固定することを特徴とする半導体装置の製造方法。
  10. 半導体チップの第1の主面に、前記半導体チップの第1の主面に設けられた電極と第1の絶縁基板の主面に設けられた配線パターンとを電気的に接続する第1の導電板の一方の面を接合する第1の接合工程と、
    前記第1の絶縁基板の配線パターンが設けられた主面に、前記第1の導電板の他方の面を接合する第2の接合工程と、
    前記半導体チップの第2の主面に、前記半導体チップの第2の主面に設けられた電極と第2の絶縁基板の主面に設けられた配線パターンとを電気的に接続する第2の導電板の一方の面を接合する第3の接合工程と、
    前記第2の絶縁基板の配線パターンが設けられた主面に、前記第2の導電板の他方の面を接合する第4の接合工程と、
    を含み、
    前記第1の接合工程の後に、前記第2の接合工程を行い、前記第3の接合工程の後に、前記第4の接合工程を行い、
    前記第2の接合工程では、前記第1の絶縁基板の配線パターンに設けられた第1の凹部に、前記第1の導電板の他方の面に設けられた第1の突起部を挿入し、前記第1の絶縁基板の主面に水平な方向における前記第1の絶縁基板と前記第1の導電板との接合位置を固定し、
    前記第4の接合工程では、前記第2の絶縁基板の配線パターンに設けられた第2の凹部に、前記第2の導電板の他方の面に設けられた第2の突起部を挿入し、前記第2の絶縁基板の主面に水平な方向における前記第2の絶縁基板と前記第2の導電板との接合位置を固定することを特徴とする半導体装置の製造方法。
  11. 半導体チップの第1の主面に、前記半導体チップの第1の主面に設けられた電極と第1の絶縁基板の主面に設けられた配線パターンとを電気的に接続する第1の導電板の一方の面を接合する第1の接合工程と、
    前記第1の絶縁基板の配線パターンが設けられた主面に、前記第1の導電板の他方の面を接合する第2の接合工程と、
    前記半導体チップの第2の主面に、前記半導体チップの第2の主面に設けられた電極と第2の絶縁基板の主面に設けられた配線パターンとを電気的に接続する第2の導電板の一方の面を接合する第3の接合工程と、
    前記第2の絶縁基板の配線パターンが設けられた主面に、前記第2の導電板の他方の面を接合する第4の接合工程と、
    を含み、
    前記第1の接合工程の後に、前記第2の接合工程を行い、前記第3の接合工程の後に、前記第4の接合工程を行い、
    前記第2の接合工程では、前記第1の導電板の他方の面に設けられた第1の凹部に第1の導電体の一方の端部を挿入し、前記第1の絶縁基板の配線パターンの、前記第1の導電板の前記第1の凹部に対応する位置に設けられた第2の凹部に前記第1の導電体の他方の端部を挿入し、前記第1の絶縁基板の主面に水平な方向における前記第1の絶縁基板と前記第1の導電板との接合位置を固定し、
    前記第4の接合工程では、前記第2の導電板の他方の面に設けられた第3の凹部に第2の導電体の一方の端部を挿入し、前記第2の絶縁基板の配線パターンの、前記第2の導電板の前記第3の凹部に対応する位置に設けられた第4の凹部に前記第2の導電体の他方の端部を挿入し、前記第2の絶縁基板の主面に水平な方向における前記第2の絶縁基板と前記第2の導電板との接合位置を固定することを特徴とする半導体装置の製造方法。
  12. 前記第1の絶縁基板の前記配線パターンが設けられた主面とは反対の面に金属接合膜を設ける工程と、
    ヒートシンクを前記金属接合膜に接合する工程と、
    を含むことを特徴とする請求項8〜11のいずれか一つに記載の半導体装置の製造方法。
  13. 前記半導体チップの線膨張係数α1、前記導電板の線膨張係数α2、および前記絶縁基板の配線パターンの線膨張係数α3は、次の(2)式を満たすことを特徴とする請求項〜12のいずれか一つに記載の半導体装置の製造方法。
    α1<α2<α3 ・・・(2)
  14. 前記導電板は、モリブデン、タングステン、銅とモリブデンとからなる合金、鉄とニッケルとからなる合金、または、鉄とニッケルとコバルトとからなる合金、もしくはこれらの金属および合金を2種類以上組み合わせて形成される複合材料で構成されていることを特徴とする請求項〜13のいずれか一つに記載の半導体装置の製造方法。
  15. 前記絶縁基板の配線パターンは、銅、アルミニウム、銀またはニッケルで構成されていることを特徴とする請求項〜14のいずれか一つに記載の半導体装置の製造方法。
  16. 前記絶縁基板の配線パターンに、複数の前記導電板を接合し、
    前記絶縁基板の配線パターンに接合された複数の前記導電板のそれぞれに前記半導体チップを接合することを特徴とする請求項〜15のいずれか一つに記載の半導体装置の製造方法。
JP2011196593A 2011-09-08 2011-09-08 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5919692B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011196593A JP5919692B2 (ja) 2011-09-08 2011-09-08 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011196593A JP5919692B2 (ja) 2011-09-08 2011-09-08 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013058645A JP2013058645A (ja) 2013-03-28
JP5919692B2 true JP5919692B2 (ja) 2016-05-18

Family

ID=48134257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011196593A Expired - Fee Related JP5919692B2 (ja) 2011-09-08 2011-09-08 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5919692B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015049944A1 (ja) 2013-10-03 2015-04-09 富士電機株式会社 半導体モジュール
JP2019067949A (ja) * 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置
FR3085539B1 (fr) * 2018-09-04 2021-09-10 Commissariat Energie Atomique Module electronique de puissance
EP3893055B1 (en) * 2021-01-18 2022-12-14 Longserving Technology Co., Ltd Method of making a picoscopic scale/ nanoscopicscale circuit pattern

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01146548U (ja) * 1988-03-30 1989-10-09
JP2005150596A (ja) * 2003-11-19 2005-06-09 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2009076592A (ja) * 2007-09-19 2009-04-09 Toyota Motor Corp 半導体素子の電極と放熱板との圧着方法

Also Published As

Publication number Publication date
JP2013058645A (ja) 2013-03-28

Similar Documents

Publication Publication Date Title
US10297522B2 (en) Semiconductor package structure and manufacturing method thereof
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
JP4438489B2 (ja) 半導体装置
KR101489325B1 (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
KR100723454B1 (ko) 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
US7936054B2 (en) Multi-chip package
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
TW201240031A (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
JP5578326B2 (ja) リード部品及びその製造方法、並びに半導体パッケージ
JP2006253183A (ja) 半導体パワーモジュール
JP2007059860A (ja) 半導体パッケージ及び半導体モジュール
US20090243079A1 (en) Semiconductor device package
US20050116322A1 (en) Circuit module
JP2007088030A (ja) 半導体装置
JP5919692B2 (ja) 半導体装置および半導体装置の製造方法
JP2008258547A (ja) 半導体装置およびその製造方法
JP2017123360A (ja) 半導体モジュール
JP6881304B2 (ja) 半導体装置及び半導体装置の製造方法
JP6747304B2 (ja) 電力用半導体装置
CN114050144A (zh) 半导体封装装置及其制造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP4797492B2 (ja) 半導体装置
JP2015026667A (ja) 半導体モジュール
KR200483254Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160328

R150 Certificate of patent or registration of utility model

Ref document number: 5919692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees