JP2010501115A - 基板と基板上の突起電極との間の応力低減 - Google Patents
基板と基板上の突起電極との間の応力低減 Download PDFInfo
- Publication number
- JP2010501115A JP2010501115A JP2009524288A JP2009524288A JP2010501115A JP 2010501115 A JP2010501115 A JP 2010501115A JP 2009524288 A JP2009524288 A JP 2009524288A JP 2009524288 A JP2009524288 A JP 2009524288A JP 2010501115 A JP2010501115 A JP 2010501115A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- protruding electrode
- semiconductor component
- substrate surface
- surface portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/116—Manufacturing methods by patterning a pre-deposited material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/13124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
本発明は、基板及び突起電極を有する半導体部品に関するものである。突起電極は、基板に対面する基板面を有し、この基板面は、ギャップによって基板から分離された第1基板面部分を備えている。このギャップは、突起電極の基板に対する応力補償変形を可能にする。突起電極の基板面はさらに、基板に機械的に固定接続及び電気接続された第2基板面部分を備えている。突起電極と基板との機械接続のより小さいフットプリントにより、突起電極は、同量の応力を基板上またはアセンブリ内の外部基板に伝えることなしに、加えられた機械的応力に三次元的に追従することができる。このことは、半導体部品を突起電極によって外部基板に接続したアセンブリの改善された寿命を生じさせる。
Description
本発明は、基板、及び半導体部品を外部基板に電気接続するための基板上の突起電極を有する半導体部品に関するものである。本発明はさらに、半導体部品及び外部基板を備えた部品−外部基板のアセンブリ、半導体部品を製造する方法、及び部品−外部基板のアセンブリを製造する方法に関するものである。
集積回路を備えたチップのような半導体部品を回路基板のような外部基板上に実装するために、半導体部品を、この半導体部品の内部基板上の突起電極によって外部基板に固着することは周知技術である。この突起電極はバンプの形をとることが多い。なお、以下では、半導体部品の内部基板を「基板」略称するのに対し、外部基板は省略せずに「外部基板」と称する。
特許文献1(米国特許第5545589号明細書)は、バンプと、突起電極を配置した半導体部品の基板との間の機械的応力の問題に対処している。亀裂(クラック)を回避するために、基板に面したバンプのフロントエンド(前面)を導電性の接着剤によって基板に固定する前に、このフロントエンドに凹凸面を設けている。このようにして接触表面積を増加させ、このことは接着強度を増加させて電気的及び機械的接続の信頼性を改善する。しかし、バンプと基板との間のより強い機械的接続は、許容可能な機械的強度のしきい値を増加させるに過ぎない。
本発明の第1の態様によれば、基板及びこの基板上の突起電極を有する半導体部品が提供される。突起電極は、半導体部品を外部基板に電気接続するのに適している。突起電極は基板面を有し、この基板面は基板に対面し、ギャップ(空隙)によって基板から分離された第1基板面部分を有する。このギャップは、突起電極の、基板に対する応力補償変形を可能にする。上記突起電極の基板面はさらに、第2基板面部分を有し、この第2基板面部分は、基板に機械的に固定接続及び電気接続されている。
本発明の第1の態様の半導体部品は、突起電極の基板面の全面積に比べて低減された、第2基板面部分における突起電極と基板との間の機械接続の接触面積によって、突起電極から基板に加えられた応力を低減する。機械的応力が加えられた場合に、突起電極の基板に対する三次元的な変形によって、突起電極は応力に追従する能力を有する。突起電極の基板面の第1基板面部分における、突起電極を基板から分離するギャップは、突起電極と基板との間の結合を低減し、突起電極の変形を可能にする。
突起電極と基板との間、あるいは部品−外部基板のアセンブリ内の突起電極と外部基板との間の機械的応力も、例えば、部品と外部基板との熱膨張係数の差によって生じ得る。部品は一般にシリコンに基づき、さらに金属の層及び絶縁体の層を備えているのに対し、外部基板は有機材料製であることが多いので、温度変化中に異なる挙動を示す。こうした熱膨張係数の差による機械的応力は、半導体部品の基板上の絶縁層のクラック、層の剥離、あるいはシリコンのブレークアウト(離脱)さえ生じさせ得る。回路基板側では、加えられた機械的応力による回路基板上に配置したフィルム(膜)の剥離が観測されている。
従って、突起電極と基板との間の機械接続のより小さいフットプリント(設置面積)により、本発明の第1の態様による半導体部品の突起電極は、同量の応力を基板上または外部基板上に伝えることなしに、加えられた機械的応力に三次元的に追従することができる。特許文献1が提案するように、バンプと基板との接続の機械的強度を増加させる代わりに、機械的応力に追従する増加した能力が、本発明の第1の態様の半導体部品により提供される。このことは、半導体部品の基板を突起電極によって外部基板に接続したアセンブリの改善された寿命も生じさせる。
本発明は、広範な用途を有する。本発明は、半導体部品及び外部基板のアセンブリ、Si、GaAs、SiGeまたは他の技術に基づくディスクリート(個別)部品、光学部品、機械的アセンブリ、MEMS(微小電気機械系)、及び剛体突起電極構造を利用した他のあらゆるアセンブリに使用することができる。
本発明の第2の態様によれば、突起電極によって外部基板に接続された本発明の第1の態様の半導体部品を備えた部品−外部基板のアセンブリが提供される。この部品−外部基板のアセンブリは、本発明の第1の態様の半導体部品の利点を共有する。
以下では、本発明の第1の態様の半導体部品の好適例、並びに部品−外部基板のアセンブリの好適例を説明する。なお、半導体部品の好適例は、本発明の第1の態様の半導体部品を備えた部品−外部基板のアセンブリの好適例も形成することは明らかである。さらに、本明細書に記載する好適例は、代案の好適例として明示的に記さない限り、互いに組み合わせることができる。
突起電極と基板との間の機械接続のフットプリントは、動作条件下で基板と突起電極との間に要求される接着力を与えるために必要な量まで最小化することができる。従って、第1の好適例では、第1基板面部分に対し第2基板面部分がとる面積は、基板と突起電極との間に必要な最小接着力に対応する。この好適例では、第1基板面部分の面積割合を最大化し、従って、応力に起因する変形による突起電極に加えられた機械的応力への最良に可能な追従性を可能にする。
基板と突起電極の第1基板面部分との間のギャップは、突起電極の応力に起因する基板に対する変形を可能にするあらゆる媒質で満たすことができる。気体媒質が好適であるが、ギャップを液体媒質または乳剤で満たして、基板と突起電極との間の熱接触を改善することもできる。
突起電極の基板面は平坦であることが好ましい。このことは、製造し易い特に単純な突起電極の幾何学構造を提供する。
代案の好適例では、突起電極の基板面は、第1基板面部分と基板との間のギャップを形成する凹部(リセス)構造を有する。
しかし、第1基板面部分と基板との間のギャップは、基板に関連する凹部構造を有することが好ましい。この好適例は、基板の製造中、及びその後の突起電極の第1基板面部分の範囲内のアンダーエッチング中に、相当単純な処理技術によって作製することのできるギャップを提供し、これについては本発明の好適例に関連してさらに詳細に説明する、
直前に記載した好適例では、上記凹部構造は、突起電極に対面し、突起電極の底面から異なる距離に配置された異なる表面部分を第1基板面部分内に備えていることが好ましい。この凹部構造は、例えば複数の隣接するチャネル状構造を備えることができ、これらのチャネル構造は、アンダーエッチングステップ中に毛管効果によるエッチング液の配給を促進する。
さらに、上記凹部構造は、基板上に配置した積層内に形成することが好ましい。この積層は例えば、メタライゼーション(金属化)層、及びメタライゼーション層上に堆積させたパッシベーション層を含む。こうした層構造では、突起電極をその第2基板面部分においてメタライゼーション層と接続して、基板との電気接続を確立する。パッシベーション層は、二酸化シリコンSiO2または酸窒化シリコンのような電気絶縁材料によって形成することが好ましい。
1つの好適例では、上記凹部構造を、突起電極の基板側並びに基板面上に設ける。
上記第2基板面部分における突起電極と基板との機械的接着力は、導電性の接着層によって増加させることが好ましい。この接着層は例えば、上述した層構造内のメタライゼーション層上に堆積させることができる。しかし、この接着層は、突起電極の変形性を提供するために、第1基板面部分内までは延びない。
突起電極は、従来技術において広く用いられているように、バンプを形成することが好ましい。突起電極を形成するのに適した好適な材料は、金Au及び銅Cuである。他の例はアルミニウムAl、銀Ag、白金PtまたはニッケルNiである。一般に、要求された高さ及び形状に作製することができ、かつ外部基板に接続することのできるあらゆる導電層が適している。
部品−外部基板のアセンブリの1つの好適例では、外部基板は、半導体デバイスの突起電極に接続された金属電極を備えている。一般には、外部基板上ではなく基板上にギャップを設ける方が容易であるが、ギャップに相当する応力追従構造を、突起電極と外部基板との境界面に追加的に設けることも同等に可能である。
本発明の第3の態様によれば、半導体部品を基板上に形成する方法が提供される。この方法は次のステップを備えている:
半導体部品を外部基板に電気接続するための突起電極を基板上に作製するステップ;
この突起電極の基板に対する応力補償変形を可能にするギャップを、突起電極の第1基板面部分において、基板と突起電極の基板面との間に作製するステップ;
上記突起電極の第2基板面部分を、前記基板に電気接続し、かつ機械的に固定するステップ。
半導体部品を外部基板に電気接続するための突起電極を基板上に作製するステップ;
この突起電極の基板に対する応力補償変形を可能にするギャップを、突起電極の第1基板面部分において、基板と突起電極の基板面との間に作製するステップ;
上記突起電極の第2基板面部分を、前記基板に電気接続し、かつ機械的に固定するステップ。
本発明の方法では、ギャップを作製するステップは、突起電極を作製するステップの後に実行するか、あるいは突起電極を作製するステップと同時に実行する。このことは、ギャップを複数の処理ステップで作製し、これらのステップの一部は突起電極を作製するステップと同時に実行し、一部は突起電極を作製するステップの後に実行する可能性を含む。ギャップ及び電極の同時作製は、突起電極の作製が終了しないうちにギャップを作製することを意味する。
さらに、突起電極の第2基板面部分を電気接続して機械的に固定するステップは、ギャップを作製するステップの前に実行するか、あるいはギャップを作製するステップと同時に実行する。このことは、ギャップを複数の処理ステップで作製し、これらのステップの一部は突起電極を内部基板に電気接続して機械的に固定するステップと同時に実行し、一部はこのステップの後に実行する可能性を含む。
本発明の方法は、本発明の半導体デバイスを製造するプロセスを提供する。
本発明の他の態様は、部品−外部基板のアセンブリを形成する方法であり、この方法は次のステップを備えている:
請求項1に記載の半導体部品を用意するステップ;
外部基板を用意するステップ;
半導体部品と外部基板とを、突起電極を介して接続するステップ。
請求項1に記載の半導体部品を用意するステップ;
外部基板を用意するステップ;
半導体部品と外部基板とを、突起電極を介して接続するステップ。
以下に、本発明の2つの方法の好適例を説明する。なお、第3の態様による、半導体部品を形成する方法の好適例は、第4の態様による、部品−外部基板のアセンブリを形成する方法の好適例も形成することは明らかである。さらに、これらの好適例は、代案の好適例として明示的に記さない限り、互いに組み合わせることができる。
1つの好適例では、上記ギャップを作製するステップが、次のことを含む:
突起電極構造を作製するステップの前に、基板に関連する凹部構造を作製すること;
突起電極構造を作製するステップの後に、突起電極の第1基板面部分において、凹部構造と突起電極の基板面との間の層を除去すること。
突起電極構造を作製するステップの前に、基板に関連する凹部構造を作製すること;
突起電極構造を作製するステップの後に、突起電極の第1基板面部分において、凹部構造と突起電極の基板面との間の層を除去すること。
この好適例では、突起電極は、第1及び第2基板面領域外の接着層の除去用のマスクとしての追加的使用法を有する。1つの好適例では、凹部構造と突起電極の基板面との間で部分的に除去された層が、本発明の半導体部品の他の好適例に関連して前述した接着層である。
好適には、上記凹部構造と突起電極の基板面との間から、突起電極の第1基板面部分内の層を除去することは、この層をエッチャントにさらすことを含む。エッチング液が好適である。エッチング液の第2基板面部分内への配給を促進するために、凹部構造を作製することは、凹部構造内にスリットを作製することを含むことが好ましく、これらのスリットは、毛管効果によるエッチング液体の配給を促進する横幅を有する。
本発明の他の態様は、部品−基板アセンブリを形成する方法であり、この方法は次のステップを備えている:
本発明の第1の態様による半導体部品を用意するステップ;
外部基板を用意するステップ;
半導体部品と外部基板とを突起電極を介して接続するステップ。
本発明の第1の態様による半導体部品を用意するステップ;
外部基板を用意するステップ;
半導体部品と外部基板とを突起電極を介して接続するステップ。
本発明の第1の態様による半導体部品を用意するステップは、本発明の第3の態様またはその好適例の1つによる方法を実行することを含むことが好ましい。
本発明の好適例は、従属請求項中にも規定されている。なお、請求項1に記載の半導体部品及び請求項9に記載のアセンブリ、並びに、請求項11及び請求項15に記載の、半導体部品及び部品−外部基板のアセンブリを形成する方法は、類似及び/または同一の好適例を有することは明らかである。
以下、本発明を、図面を参照しながら詳細に説明する。
図1及び図2に、半導体部品の実施例の概略断面図を示す。図1及び図2の2つの断面図は互いに直交する断面を示す。図1に示す断面は、図2中の破線I‐Iで示す。以下では、図1及び図2を並列的に参照する。
半導体部品100は、基板102、及び基板102上のバンプの形態の突起電極104を有する。基板102は集積回路(図示せず)を含み、絶縁層108、メタライゼーション層110及びパッシベーション層112を含む積層106で覆われている。パッシベーション層112は、二酸化シリコン製、酸窒化シリコン製、または窒化シリコン製、あるいはこれららの組合せで作製され、例えば、サンドイッチ層構造のような層構造の形態である。有機材料、例えばポリイミドも可能である。メタライゼーション層は、CuまたはSiを含有するAl製、あるいはCu製である。この実施例では、バンプ104はAu製である。代わりの可能な材料はAl、Cu、あるいはAuとCuの合成である。一般に、導電性であり、かつハンダ付け、接着または他の既知の技術によって回路基板のような外部基板に固定することのできるあらゆる材料をバンプに用いて、機械的及び電気的接続を提供することができる。
メタライゼーション層110及びその上のパッシベーション層112は、凹部構造114を含む。この凹部構造は、メタライゼーション層110内に多数の開口部を備え、例として、開口部116〜126をこの概略図に示す。開口部116〜126は、メタライゼーションライン(金属化線)の規則的間隔の格子(グリッド)を生成する。これらのメタライゼーションラインは、横幅w及び横方向のピッチpを有し、これらの幅及びピッチは、パッシベーション層112の共形的な(山と谷を合わせた隙間のない)堆積中に、開口部120内のスリット128のようなスリットの形成を可能にするように選定する。スリットの横幅は、毛管効果によるエッチング液体の配給を促進するチャネルを形成するのに適している。このようにして、凹部構造114は、製造中に、基板102上の積層106とバンプ104との間のギャップの形成を可能にし、これについては図5の説明に関連してより詳細に説明する。凹部構造は、基板側では、バンプ104とパッシベーション層112との間のギャップの形状(プロファイル)も規定する。パッシベーション層112の異なる表面部分は、突起電極の第1基板面部分132内で突起電極の底面から異なる距離に配置されていることは明らかである。
バンプ104は、基板102に対面する基板面130を有する。基板面130は、凹部構造114上に延在する第1基板面部分132有する。第1基板面部分はほぼ平坦である。第2基板面部分134は凹部構造114の横方向の領域外に延在し、接着層136に接触している。接着層136は導電性である。パッシベーション層112内の開口部138は、接着層136、及び開口部138内に及ぶバンプの突起部分140で満たされる。
従って、バンプ104は、接着層136を介してメタライゼーション層110に機械的及び電気的に接続される。しかし、バンプ104と基板との機械的接触は、第2基板面部分134に限定される。バンプ104は、第1基板面部分132において、凹部構造114と第1基板面部分132との間のギャップによって基板から分離されている。この構造は、電気接触は影響されないままに保つが、基板とバンプとの間の機械的接触のフットプリント(設置面積)は低減される。この機械的接触は、バンプの部品に対する必要最小限の接着力を確保する程度まで低減される。
例えば、半導体部品が加熱または冷却を受ける際の状況では、バンプ104とその下にある基板との機械的接続の低減されたフットプリントが、これら2つの間に加わる機械的応力を低減する。部品とバンプとは一般に異なる材料組成を有するので、温度の変化に対する機械的適応は、それぞれの熱膨張係数に応じて、これら2つの間で異なる。機械的応力が発生すれば、この応力が熱効果によるものでも機械的衝撃によるものでも、バンプ104は、その下にある積層106を含む基板に対して応力を加えることなしに、三次元的に追従する能力を有する。
このようにして、層構造106の層の剥離または基板102からの材料のブレークアウト(離脱)を回避することができる。
図3及び図4に、図1及び図2の半導体部品を備えた部品−外部基板のアセンブリの異なる概略断面図を示す。具体的には、図3及び図4の部品−外部基板のアセンブリ200は、図1及び図2の半導体部品100を備えている。これに加えて、部品外部‐基板アセンブリ200は、金属電極204を有する回路基板202の形態の外部基板を備え、金属電極204は、例えばハンダ付けによってバンプ104に接続されている。
部品−外部基板のアセンブリ200は、例えば熱サイクル中の、あるいは機械的衝撃に応答した機械的応力に対するより良好な追従性の利点を有する。こうした状況では、基板202とバンプ104との間、及び半導体部品100の基板102とその上にある層構造との間に加わる機械的応力の量が低減される。
一般に、回路基板202は有機材料製であり、有機材料は通常、半導体部品100の異なる層より高い熱膨張係数を有する。従来技術のデバイスでは、こうした機械的応力は、回路基板上のフィルム(膜)の剥離を生じさせ得る。バンプ104が機械的応力に三次元的に追従することを可能にする部品−外部基板のアセンブリ200では、この問題が回避される。このことは、アセンブリの改善された寿命を生じさせる。
半導体部品は、シリコン、またはガリウム砒素(GaAs)、シリコンゲルマニウム(SiGe)のような他の基板材料、あるいはその他の基板材料に基づくことができる。図1〜4の部品及びアセンブリ構造は、光学的または電気光学的アセンブリ、機械的アセンブリ、MEMS、あるいは上記の組合せも形成することができる。同様に、剛体−バンプ型の構造を利用した他のあらゆるアセンブリが、半導体部品100または部品−外部基板のアセンブリ200を形成することが出来る。
図5に、半導体部品を基板上に製造する方法のフローチャートを示す。本発明の方法のこの実施例は、図1〜4の半導体部品100及び部品−外部基板のアセンブリ200の製造に関するものである。
第1ステップ300では、半導体部品100を、メタライゼーション層110の堆積(蒸着)まで作製する。
これに続いて、ステップ302では、メタライゼーション層を、フォトリソグラフィーのような適切なパターン化技術によって横方向に構造化して、メタライゼーション層110内に開口部116〜126を形成する。次の処理ステップ304では、共形的な堆積技術を用いてパッシベーション層112を堆積させる。このようにして、スリット128のような小スリットが生成され、この小スリットは、後の処理中のエッチャントの伝搬を促進する毛管チャネルを形成する。
そして、接着層136をパッシベーション層112上に堆積させる(ステップ306)。共形的な堆積技術を用いてこの接着層を形成する。この時点では、接着層は基板面全体を覆っている。
そして、それ自体は既知である技術を用いて、バンプ104をパッシベーション層112及び接着層136上に作製する(ステップ308)。一実施例では、このことは金属のマスク堆積を含む。
次の処理ステップでは、基板中のバンプ104によって覆われていないすべての部分から、接着層136を除去する。さらに、凹部構造114を用いて、第1基板面部分132の下に、パッシベーション層とバンプ104の基板面130との間のギャップを作製する(ステップ310)。一旦、エッチング液体が浸透して接着層136をエッチングすると、ギャップが形成される。このことは、凹部構造内に形成したチャネルを通してエッチング液を配給することによって支援される。従って、凹部構造内に設けたチャネルは、ギャップを生成する働きをする。このようにして、第1基板面部分132の下で接着層136を除去する。
次に、この時点までの処理を要約する:
ステップ300:半導体部品構造をメタライゼーション層まで作製する。
ステップ302:凹部構造を作製する。
ステップ304:パッシベーション層を堆積させる。
ステップ306:接着層を堆積させる。
ステップ308:突起電極を作製する。
ステップ310:突起電極の第1基板面部分の下から接着層を除去する。
ステップ300:半導体部品構造をメタライゼーション層まで作製する。
ステップ302:凹部構造を作製する。
ステップ304:パッシベーション層を堆積させる。
ステップ306:接着層を堆積させる。
ステップ308:突起電極を作製する。
ステップ310:突起電極の第1基板面部分の下から接着層を除去する。
アセンブリ200のようなアセンブリを製造するために、半導体部品100を、金属電極204の所で回路基板202に接触させる。これに続いて、既知の技術を用いて、バンプ104を金属電極204に取り付ける。
本発明は、図面中及び以上の記載において詳細に図示及び説明してきたが、こうした図示及び説明は例示的または好適なものであり限定的なものではないと考えるべきであり、本発明は開示した実施例に限定されない。
本発明の用途は、限定なしに、電子工学、光電子工学、MEMS、生物医学技術、及びセンサの分野の部品及びアセンブリを含む。
当業者は、図面、開示及び請求項の検討により、請求項に記載の本発明を実施するに当たり、開示した実施例に対する他の変形を理解し実行することができる。
請求項中では、「備えている」等は、他の要素またはステップを排除するものではなく、各要素は複数存在し得る。
特許請求の範囲におけるいかなる参照符号も範囲を限定すると解釈してはならない。
Claims (13)
- 基板、及びこの基板上にあり、半導体部品を外部基板に電気接続するための突起電極を有する半導体部品において、
前記突起電極が、前記基板に対面する基板面を有し、この基板面が、前記突起電極の前記基板に対する応力補償変形を可能にするギャップによって前記基板から分離された第1基板面部分を備え、かつ、前記基板に機械的に固定接続及び電気接続された第2基板面部分を備えていることを特徴とする半導体部品。 - 請求項1に記載の半導体部品において、前記ギャップが気体媒質で満たされていることを特徴とする半導体部品。
- 請求項1に記載の半導体部品において、前記突起電極の前記基板面が平坦であることを特徴とする半導体部品。
- 請求項1に記載の半導体部品において、前記ギャップが、前記基板に関連する凹部構造を備えていることを特徴とする半導体部品。
- 請求項4に記載の半導体部品において、前記凹部構造が、前記突起電極の底面から異なる距離に配置された異なる表面部分を前記第1基板面部分内に備えていることを特徴とする半導体部品。
- 請求項4に記載の半導体部品において、前記凹部構造が、前記基板上に配置された積層内に形成されていることを特徴とする半導体部品。
- 請求項6に記載の半導体部品において、前記積層が、前記基板から前記突起電極に向かってメタライゼーション層及びパッシベーション層を備え、前記突起電極が、前記第2基板面部分において前記メタライゼーション層に接続されていることを特徴とする半導体部品。
- 請求項7に記載の半導体部品において、前記突起電極が、前記第2基板面部分において、導電性の接着層によって前記メタライゼーション層に固定されていることを特徴とする半導体部品。
- 請求項1に記載の半導体部品を備え、この半導体部品が前記突起電極を介して外部基板に接続されていることを特徴とする部品−外部基板アセンブリ。
- 半導体部品を基板上に製造する方法において、
前記半導体部品を外部基板に電気接続するための突起電極を、前記基板上に作製するステップと;
前記突起電極の前記基板に対する応力補償変形を可能にするギャップを、前記突起電極の第1基板面部分において、前記基板と前記突起電極の基板面との間に作製するステップとを備え、
前記突起電極の第2基板面部分を、前記基板に電気接続し、かつ機械的に固定するステップとを備え、
前記ギャップを作製するステップを、前記突起電極を作製するステップの後に実行するか、前記突起電極を作製するステップと同時に実行し、
前記突起電極の前記第2基板面部分を電気接続し、かつ機械的に固定するステップを、前記ギャップを作製するステップの前に実行するか、前記ギャップを作製するステップと同時に実行することを特徴とする方法。 - 請求項10に記載の方法において、前記ギャップを作製するステップが、
前記突起電極を作製するステップの前に、前記基板に関連する凹部構造を作製することと、
前記突起電極を作製するステップの後に、前記突起電極の前記第1基板面部分において、前記凹部構造と前記突起電極の基板面との間の層を除去することを含むことを特徴とする方法。 - 請求項11に記載の方法において、前記層を除去することが、前記層をエッチャントにさらすことを含み、前記凹部構造を作製することが、前記凹部構造内にスリットを作製することを含み、前記スリットが、毛管効果によるエッチング液の配給を促進する横幅を有することを特徴とする方法。
- 部品−基板アセンブリを形成する方法において、
請求項1に記載の半導体部品を用意するステップと、
外部基板を用意するステップと、
前記半導体部品と前記外部基板とを前記突起電極を介して接続するステップと
を備えていることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06119078 | 2006-08-17 | ||
PCT/IB2007/053207 WO2008020391A2 (en) | 2006-08-17 | 2007-08-13 | Reducing stress between a substrate and a projecting electrode on the substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010501115A true JP2010501115A (ja) | 2010-01-14 |
Family
ID=39082432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009524288A Pending JP2010501115A (ja) | 2006-08-17 | 2007-08-13 | 基板と基板上の突起電極との間の応力低減 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8080859B2 (ja) |
EP (1) | EP2054931A2 (ja) |
JP (1) | JP2010501115A (ja) |
CN (1) | CN101506970B (ja) |
WO (1) | WO2008020391A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9603257B2 (en) * | 2010-10-22 | 2017-03-21 | Sony Corporation | Pattern substrate, method of producing the same, information input apparatus, and display apparatus |
WO2013180696A1 (en) * | 2012-05-30 | 2013-12-05 | Hewlett-Packard Development Company, L.P. | Device including substrate that absorbs stresses |
WO2014021868A1 (en) | 2012-07-31 | 2014-02-06 | Hewlett-Packard Development Company, L.P. | Device including interposer between semiconductor and substrate |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077477A (ja) * | 1998-09-02 | 2000-03-14 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法並びにこれに用いる金属基板 |
US6221750B1 (en) * | 1998-10-28 | 2001-04-24 | Tessera, Inc. | Fabrication of deformable leads of microelectronic elements |
JP2001332658A (ja) * | 2000-03-14 | 2001-11-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2002170839A (ja) * | 2000-11-30 | 2002-06-14 | Nec Corp | 半導体装置とその製造方法及び半導体装置の実装構造とその実装方法 |
JP2002531915A (ja) * | 1998-12-02 | 2002-09-24 | フォームファクター,インコーポレイテッド | リソグラフィ接触要素 |
US6521970B1 (en) * | 2000-09-01 | 2003-02-18 | National Semiconductor Corporation | Chip scale package with compliant leads |
JP2003298012A (ja) * | 2002-01-30 | 2003-10-17 | Nippon Hoso Kyokai <Nhk> | 半導体装置およびその製造方法 |
US6806570B1 (en) * | 2002-10-24 | 2004-10-19 | Megic Corporation | Thermal compliant semiconductor chip wiring structure for chip scale packaging |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4937653A (en) * | 1988-07-21 | 1990-06-26 | American Telephone And Telegraph Company | Semiconductor integrated circuit chip-to-chip interconnection scheme |
JPH0694036A (ja) * | 1992-09-11 | 1994-04-05 | Daido Metal Co Ltd | 耐フレッチング特性に優れた多層すべり軸受 |
US5545589A (en) * | 1993-01-28 | 1996-08-13 | Matsushita Electric Industrial Co., Ltd. | Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device |
KR100398714B1 (ko) * | 1994-09-20 | 2003-11-14 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체장치및그의실장구조체 |
US5602422A (en) * | 1995-06-16 | 1997-02-11 | Minnesota Mining And Manufacturing Company | Flexible leads for tape ball grid array circuit |
US6204089B1 (en) * | 1999-05-14 | 2001-03-20 | Industrial Technology Research Institute | Method for forming flip chip package utilizing cone shaped bumps |
US20020027294A1 (en) | 2000-07-21 | 2002-03-07 | Neuhaus Herbert J. | Electrical component assembly and method of fabrication |
US6881609B2 (en) * | 2001-09-07 | 2005-04-19 | Peter C. Salmon | Component connections using bumps and wells |
US7265045B2 (en) * | 2002-10-24 | 2007-09-04 | Megica Corporation | Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging |
TWI224377B (en) * | 2003-11-14 | 2004-11-21 | Ind Tech Res Inst | Wafer level chip scale packaging structure and method of fabrication the same |
-
2007
- 2007-08-13 WO PCT/IB2007/053207 patent/WO2008020391A2/en active Application Filing
- 2007-08-13 US US12/377,723 patent/US8080859B2/en active Active
- 2007-08-13 JP JP2009524288A patent/JP2010501115A/ja active Pending
- 2007-08-13 CN CN2007800303835A patent/CN101506970B/zh not_active Expired - Fee Related
- 2007-08-13 EP EP07805389A patent/EP2054931A2/en not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077477A (ja) * | 1998-09-02 | 2000-03-14 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法並びにこれに用いる金属基板 |
US6221750B1 (en) * | 1998-10-28 | 2001-04-24 | Tessera, Inc. | Fabrication of deformable leads of microelectronic elements |
JP2002531915A (ja) * | 1998-12-02 | 2002-09-24 | フォームファクター,インコーポレイテッド | リソグラフィ接触要素 |
JP2001332658A (ja) * | 2000-03-14 | 2001-11-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US6521970B1 (en) * | 2000-09-01 | 2003-02-18 | National Semiconductor Corporation | Chip scale package with compliant leads |
JP2002170839A (ja) * | 2000-11-30 | 2002-06-14 | Nec Corp | 半導体装置とその製造方法及び半導体装置の実装構造とその実装方法 |
JP2003298012A (ja) * | 2002-01-30 | 2003-10-17 | Nippon Hoso Kyokai <Nhk> | 半導体装置およびその製造方法 |
US6806570B1 (en) * | 2002-10-24 | 2004-10-19 | Megic Corporation | Thermal compliant semiconductor chip wiring structure for chip scale packaging |
Also Published As
Publication number | Publication date |
---|---|
CN101506970B (zh) | 2012-02-15 |
WO2008020391A3 (en) | 2008-06-19 |
WO2008020391A2 (en) | 2008-02-21 |
CN101506970A (zh) | 2009-08-12 |
US20100230808A1 (en) | 2010-09-16 |
US8080859B2 (en) | 2011-12-20 |
EP2054931A2 (en) | 2009-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5621155B2 (ja) | 3d電子モジュールをビアにより垂直に相互接続する方法 | |
US7161283B1 (en) | Method for placing metal contacts underneath FBAR resonators | |
JP4564166B2 (ja) | ウエハ・パッシベーション層の形成方法 | |
JP5568357B2 (ja) | 半導体装置及びその製造方法 | |
JP2012156551A (ja) | コンポーネントをパッケージングするプロセス、およびパッケージングされたコンポーネント | |
JP4678720B2 (ja) | 回路基板およびその製造方法、半導体装置およびその製造方法 | |
JP2001044357A (ja) | 半導体装置およびその製造方法 | |
JP2007036060A (ja) | 半導体装置及びその製造方法 | |
TW201535551A (zh) | 晶片封裝體及其製造方法 | |
US8890322B2 (en) | Semiconductor apparatus and method of manufacturing semiconductor apparatus | |
JP2010501115A (ja) | 基板と基板上の突起電極との間の応力低減 | |
US10771891B2 (en) | Method for manufacturing air pulse generating element | |
JP4248355B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4920231B2 (ja) | 配線基板及びその製造方法、並びに、電子部品パッケージ及びその製造方法 | |
JP2009212332A (ja) | 半導体装置及びその製造方法 | |
US11469194B2 (en) | Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer | |
JPH0714028B2 (ja) | 立体型半導体装置の製造方法 | |
US10566283B2 (en) | Semiconductor device and a corresponding method of manufacturing semiconductor devices | |
JP7328443B2 (ja) | センサ素子及びセンサ素子の製造方法 | |
US20170150615A1 (en) | Making interconnections by curving conducting elements under a microelectronic device such as a chip | |
US12021046B2 (en) | Redistribution layer and integrated circuit including redistribution layer | |
CN111936413A (zh) | 在mems元件和asic元件上的键合结构 | |
KR101011931B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP7127349B2 (ja) | 半導体装置およびその製造方法 | |
JPH0992675A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120403 |