JP2002170839A - 半導体装置とその製造方法及び半導体装置の実装構造とその実装方法 - Google Patents

半導体装置とその製造方法及び半導体装置の実装構造とその実装方法

Info

Publication number
JP2002170839A
JP2002170839A JP2000366231A JP2000366231A JP2002170839A JP 2002170839 A JP2002170839 A JP 2002170839A JP 2000366231 A JP2000366231 A JP 2000366231A JP 2000366231 A JP2000366231 A JP 2000366231A JP 2002170839 A JP2002170839 A JP 2002170839A
Authority
JP
Japan
Prior art keywords
semiconductor device
external connection
electrode
connection electrode
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000366231A
Other languages
English (en)
Inventor
Toshinori Shiina
俊典 椎名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000366231A priority Critical patent/JP2002170839A/ja
Priority to US09/994,957 priority patent/US20020063324A1/en
Priority to TW090129473A priority patent/TW510039B/zh
Priority to KR1020010074857A priority patent/KR20020042486A/ko
Publication of JP2002170839A publication Critical patent/JP2002170839A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【課題】 フリップチップ実装方式において、低荷重で
実装を行いダメージの発生を防止し、かつ、高温環境下
での電気的な接続信頼性を高めることができ、さらに、
微細化された外部接続電極を効率良く生産できる半導体
装置とその製造方法及び半導体装置の実装構造とその実
装方法の提供を目的とする。 【解決手段】 半導体装置１は、微細化された外部接続
電極１２が、半導体チップ１１の電極上に積層形成さ
れ、弾性変形を維持した状態で、基板配線２１と当接し
て電気的に接続する。また、弾性層１３，バンプ１４及
び保護層１５を有している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法及び半導体装置の実装構造とその実装方法に関
し、特に、フリップチップ実装方式における外部接続電
極の接続信頼性を向上させ、さらに、外部接続電極を微
細化可能な半導体装置とその製造方法及び半導体装置の
実装構造とその実装方法に関する。
【０００２】
【従来の技術】フリップチップ実装方式は、半導体チッ
プ表面の電極に突起電極（外部接続電極）の形成された
半導体装置を、被実装体（たとえば、回路基板など）に
対してフェイスダウンさせ、突起電極と被実装体の電極
（被接続電極）を電気的に接続させる実装方式である。
【０００３】このフリップチップ実装方式は、半導体装
置を多ピン化，小型化し、さらに、半導体装置の高密度
実装を可能とすることから、半導体装置メーカー等にお
いて盛んに研究開発が行われており、たとえば、突起電
極の形状や電極どうしの接続方法などについて様々な技
術が開示されている。なお、実装密度、特に、外部接続
電極の微細化については、外部接続電極のピッチが約１
００μｍの半導体装置が実用化されている。
【０００４】（従来例）たとえば、特開昭６０−２６２
４３０号において、半導体装置を基板に接着させる樹脂
の収縮力により、半導体装置の外部接続電極と基板電極
を電気的に接続させる技術が開示されている。この技術
について、図面を参照して説明する。図１３は、従来例
における半導体装置とその実装方法を説明するための概
略図を示しており、（ａ）は実装前における断面図を、
（ｂ）は実装後における断面図を示している。
【０００５】同図（ａ）において、半導体装置１１０
は、半導体チップ表面の電極（図示せず）に、外部接続
電極として金属電極１１１が形成してあり、また、基板
１３０は、金属電極１１１と対応する位置に、被接続電
極として基板配線１３１が形成され、さらに、半導体装
置１１０を接着するための接着樹脂１２０が塗布してあ
る。なお、接着樹脂１２０は、紫外線硬化型もしくは熱
硬化型の樹脂である。
【０００６】また、同図（ｂ）において、半導体装置１
１０は、突起状に形成された金属電極１１１が基板配線
１３１と当接するように位置合わせされ、さらに、フェ
イスダウンされることにより、金属電極１１１が、基板
配線１３１に押しつけられ電気的に接続する。なお、半
導体装置１１０がフェイスダウンされるときに、金属電
極１１１と基板配線１３１との間に接着樹脂１２０が存
在していたとしても、金属電極１１１が基板配線１３１
に押しつけられると、接着樹脂１２０が押し出されるた
め、金属電極１１１は、基板配線１３１と電気的に接続
することができる。
【０００７】そして、半導体装置１１０は、金属電極１
１１が基板配線１３１に押しつけられた状態で、接着樹
脂１２０が熱または紫外線により硬化されると、接着樹
脂１２０が収縮し、この収縮力により、金属電極１１１
が基板配線１３１と電気的に接続した状態を維持するこ
とができる。
【０００８】
【発明が解決しようとする課題】しかしながら、金属電
極１１１の高さは、一般的に、たとえば、同図（ａ）に
示すＣ寸法とＤ寸法のようにばらつくので、全ての金属
電極１１１と基板配線１３１との電気的接続を確保する
ため、実装する際に、金属電極１１１を基板配線１３１
に大きな外力（荷重）で押しつけて、金属電極１１１を
塑性変形させて金属電極１１１の高さをそろえている。
このため、半導体装置１１０及び基板配線１３１へダメ
ージを与えるといった問題があった。
【０００９】また，半導体装置１１０は、接着樹脂１２
０により基板１３０に接着されており、たとえば、半導
体装置１１０が通電されて温度が上昇すると、接着樹脂
１２０が熱膨張し、接着樹脂１２０の膨張量と金属電極
１１１の膨張量の差が、硬化時における接着樹脂１２０
の収縮量と金属電極１１１に蓄えられた弾性変位の合計
を上回ると、金属電極１１１が基板配線１３１から浮い
てしまい、電気的に接続できなくなるといった問題があ
った。
【００１０】さらにまた、半導体装置１１０は、金属電
極１１１の弾性変位が極めて小さいことから、温度サイ
クル試験等の加速試験を行うと、金属電極１１１と基板
配線１３１の電気的な接続状態が不安定になり、接続信
頼性に欠けるといった問題があった。
【００１１】なお、異なる線膨張係数に起因する電気的
な接続に関する問題は，接着樹脂１２０にシリカを添加
または増量することにより、接着樹脂１２０の線膨張係
数を金属の線膨張係数より小さくしたり、あるいは、金
属電極１１１に蓄える弾性変位を増やすことにより解決
することができるものの、シリカを添加などすると、接
着樹脂１２０のヤング率が大きくなり、接着樹脂１２０
が熱膨張した際の半導体装置と基板への負荷が大きくな
り、結果的に、半導体装置１１０や基板１３０がダメー
ジを受ける危険性が増すので、安易にシリカを添加など
することはできない。
【００１２】また、従来の金属電極の形状は、通常、球
状や円筒状などの団塊状であるため、金属電極の弾性変
位を増やすことは困難であった。ここで、金属電極の弾
性変位を増やすことが困難である理由について、図面を
参照して説明する。
【００１３】図１４は、従来技術による半導体装置を実
装したときの金属電極における荷重と変位の関係を模式
的に表したグラフである。同図において、高さの低い金
属電極が、基板配線１３１と当接するように、高さの高
い金属電極に外力を加えると、この高さの高い金属電極
は塑性変形して、一般的に、０Ｆ変位（０点からＦ点ま
での変位）だけ変形する。
【００１４】ここで、金属電極の０Ｆ変位は、０Ｇ変位
分の塑性変位とＧＦ変位分の弾性変位とからなってお
り、金属電極の変形の大部分は塑性変形であり、弾性変
形の割合は小さい。また、団塊状の金属電極は、蓄えら
れる弾性変位（ＧＦ変位）が、使用する金属材料により
ほぼ決まってしまい、さらに、電極として使用可能な金
属材料が限定されるので、弾性変位を増やすことは実際
上困難である。
【００１５】さらに、半導体装置は、小型，軽量化およ
びコストダウンの要求に応えるものでなければならない
ので、たとえば、外部接続電極のピッチが約１００μｍ
より狭ピッチであっても、微細化された外部接続電極
を、効率良く生産できなければならないといった問題が
あった。
【００１６】本発明は、上記の問題を解決すべくなされ
たものであり、フリップチップ実装方式において、低荷
重で実装を行いダメージの発生を防止し、かつ、高温環
境下での電気的な接続信頼性を高めることができ、さら
に、微細化された外部接続電極を効率良く生産できる半
導体装置とその製造方法及び半導体装置の実装構造とそ
の実装方法の提供を目的とする。
【００１７】なお、上記課題に関連する技術として、た
とえば、特開平６−３７２３３号において、半導体装置
の内側に向けて延在され、かつ、中空状態に形成された
屈曲部を有するリードを用いることにより、高密度実装
を可能とし、かつ、半導体チップと基板との線膨張係数
差に起因する応力を吸収，緩衝する半導体集積回路装置
の技術が開示されている。
【００１８】この技術は、線膨張係数差に起因する応力
を吸収，緩衝することができる技術ではあるものの、リ
ードを精度良く屈曲させることが難しく、また、リード
と半導体チップ面の間にゴム状弾性体を形成する場合
は、構造がより複雑となってしまい生産性が低く、さら
に、高密度実装を行う上で、リードの微細化が困難であ
るといった問題があり、上記課題を解決することはでき
ない。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に、本発明における請求項１記載の半導体装置は、被搭
載物の被接続電極に、電気的に接続される外部接続電極
を有する半導体装置において、前記外部接続電極が、弾
性変形を維持した状態で前記被接続電極と当接する構成
としてある。
【００２０】このようにすると、実装された半導体装置
が通電などにより温度上昇して、接着樹脂が熱膨張して
も、外部接続電極が大きな弾性変位を蓄えているので、
外部接続電極と被搭載物の被接続電極が接触状態を維持
でき、結果的に、電気的な接続信頼性が向上する。
【００２１】請求項２記載の発明は、上記請求項１に記
載の半導体装置において、前記外部接続電極が、積層形
成された構成としてある。
【００２２】このようにすると、外部接続電極は、微細
化に対応できるとともに、寸法精度良くかつ廉価な製造
コストで効率良く生産することができる。
【００２３】請求項３記載の発明は、上記請求項１又は
２に記載の半導体装置において、前記外部接続電極の側
面形状を、Ｌ字状とした構成としてある。
【００２４】このようにすると、外部接続電極が、上下
方向の変位に対して、大きな弾性変位を蓄えることがで
きる。つまり、半導体装置を実装する際に、外部接続電
極が撓むことにより、各外部接続電極や被接続電極の平
面度（コポラナリティー）のばらつきを吸収するので、
半導体装置を被搭載物に押しつける外力を低減でき、半
導体装置や被搭載物にダメージを与える危険性を排除で
きる。
【００２５】請求項４記載の発明は、上記請求項１〜３
のいずれかに記載の半導体装置において、前記外部接続
電極の上面形状に、屈曲部を有する構成としてある。
【００２６】このようにすると、外部接続電極が、水平
方向の変位に対しても、大きな弾性変位を蓄えることが
できる。
【００２７】請求項５記載の発明は、上記請求項１〜４
のいずれかに記載の半導体装置において、前記外部接続
電極にバンプを形成した構成としてある。
【００２８】このようにすると、たとえば、被搭載物の
被接続電極にバンプを形成することが、生産性の観点か
ら困難な場合であっても、外部接続電極にバンプを形成
できる。
【００２９】請求項６記載の発明は、上記請求項１〜５
のいずれかに記載の半導体装置において、前記外部接続
電極と半導体チップとの間に、弾性層を形成した構成と
してある。
【００３０】このようにすると、外部接続電極が上方向
に変形した際弾性層と当接して、弾性層の弾性力が、外
部接続電極の弾性力に付加されるので、半導体装置を実
装するときの荷重および外部接続電極に蓄えられる弾性
変形量を調節することができる。
【００３１】請求項７記載の発明は、上記請求項１〜６
のいずれかに記載の半導体装置において、前記外部接続
電極の下面に、絶縁性を有する保護膜を形成した構成と
してある。
【００３２】このようにすると、外部接続電極が被搭載
物の配線などと直接接触しないので、ショート不良の発
生を防ぎ、容易かつ高品質の実装を行なうことができ
る。また、保護膜を弾性材料で形成すると、外部接続電
極が接着樹脂と接触する面積が減り、外部接続電極の弾
性変形を妨げる要因を排除できる。さらにまた、半導体
装置と被搭載物の高さ方向の位置を決めるスペーサとし
て、保護膜を使用することもでき、外部接続電極の弾性
変位を好適に定めることができる。
【００３３】請求項８記載の発明は、上記請求項１〜７
のいずれかに記載の半導体装置において、前記外部接続
電極が、アレイ状に配設された構成としてある。
【００３４】このようにすると、外部接続電極を、たと
えば、ｎ×ｍ列（ｎ，ｍは自然数）のアレイ状に配設で
きるので、多ピン化に対応することができる。
【００３５】請求項９記載の発明は、上記請求項１〜８
のいずれかに記載の半導体装置において、複数の前記外
部接続電極の一部又は全部が、半導体チップの内側方向
又は外側方向に突出した構成としてある。
【００３６】このようにすると、被搭載物上の被接続電
極の配置を設計する際の自由度を増加させることがで
き、結果的に、半導体装置の高密度実装を実現すること
ができる。
【００３７】また、本発明における請求項１０記載の半
導体装置の製造方法の発明は、電極が形成された半導体
チップと、前記電極に形成され、かつ、半導体装置が搭
載される被搭載物の被接続電極に、弾性変形を維持した
状態で当接することにより、電気的に接続される外部接
続電極とを有する半導体装置の製造方法であって、前記
半導体チップの電極上に、前記外部接続電極を積層形成
する方法としてある。
【００３８】このようにすると、微細化された外部接続
電極を、寸法精度良く、かつ、生産効率良く生産でき
る。
【００３９】また、請求項１１記載の半導体装置の製造
方法の発明は、電極が形成された半導体チップと、前記
電極に形成され、かつ、半導体装置が搭載される被搭載
物の被接続電極に、弾性変形を維持した状態で当接する
ことにより、電気的に接続される外部接続電極とを有す
る半導体装置の製造方法であって、マスクに前記外部接
続電極を積層形成する工程と、前記外部接続電極を、導
電性材料を介して前記半導体チップの電極と電気的に接
続する工程とを有する方法としてある。
【００４０】このようにすると、微細化された外部接続
電極を、寸法精度良く、かつ、生産効率良く生産でき、
さらに、半導体チップを容易に交換することができる。
【００４１】また、本発明における請求項１２記載の半
導体装置の実装構造の発明は、半導体装置を被搭載物に
実装した半導体装置の実装構造であって、前記被搭載物
に形成された被接続電極と、前記半導体装置の半導体チ
ップに形成され、弾性変形を維持した状態で前記被接続
電極と当接する、積層形成された外部接続電極と、前記
半導体装置を前記被搭載物に接着させる接着樹脂とを有
する構成としてある。
【００４２】このようにすると、半導体装置は、接着樹
脂により被搭載物に固定され、かつ、弾性変形する外部
接続電極により、半導体装置や被搭載物にダメージを与
える危険性が排除され、また、電気的な接続信頼性を高
めることができる。
【００４３】請求項１３記載の発明は、上記請求項１２
に記載の半導体装置の実装構造において、前記被接続電
極と外部接続電極の少なくとも一方に、バンプを形成し
た構成としてある。
【００４４】このようにすると、外部接続電極を水平方
向に積層形成することができるので、傾斜した外部接続
電極を積層形成しなくても済み、生産性が改善される。
【００４５】請求項１４記載の発明は、上記請求項１２
又は１３に記載の半導体装置の実装構造において、前記
半導体チップと被搭載物の間に、当該半導体チップの高
さ方向の位置決めを行なうためのスペーサを設けた構成
としてある。
【００４６】このようにすると、半導体装置の高さ方向
の位置を、容易かつ精度良く位置決めできるので、外部
接続電極の弾性変位を調整することができる。
【００４７】また、本発明における請求項１５記載の半
導体装置の実装方法の発明は、被搭載物の被接続電極
に、弾性変形を維持した状態で当接することにより、電
気的に接続される外部接続電極を有する半導体装置を、
前記被搭載物に実装する半導体装置の実装方法であっ
て、前記被搭載物及び／又は前記半導体装置に、前記半
導体装置を前記被搭載物と接着させるための接着樹脂を
あらかじめ供給する工程と、前記半導体装置の外部接続
電極が、弾性変形を維持した状態で被接続電極と当接す
るように、前記接着樹脂を硬化させる工程とを含む方法
としてある。
【００４８】このようにすると、外部接続電極に低荷重
で弾性変位を与えることができ、さらに、この状態で外
部接続電極と被接続電極を接続することができるので、
半導体装置や被搭載物にダメージを与える危険性を排除
し、また、電気的な接続信頼性を高めることができる。
【００４９】請求項１６記載の発明は、上記請求項１５
に記載の半導体装置の実装方法において、前記弾性変形
を維持するために、前記接着樹脂が硬化する際の収縮力
を利用した方法としてある。
【００５０】このようにすると、半導体装置を被搭載物
に押しつける加圧装置を小型化でき、また、加圧装置を
コストダウンすることができる。
【００５１】
【発明の実施の形態】以下、本発明に係る半導体装置と
その製造方法及び半導体装置の実装構造とその実装方法
の各実施形態について、図面を参照して説明する。先
ず、本発明の半導体装置の実施形態について説明する。
【００５２】「半導体装置」図１は、本発明における半
導体装置の実施形態を説明するための概略拡大図を示し
ており、（ａ）は断面図を、（ｂ）は外部接続電極の外
観図を、（ｃ）は第一応用例を説明するための断面図
を、（ｄ）は第二応用例を説明するための断面図を示し
ている。同図（ａ）において、１は半導体装置であり、
図中矢印Ｘで示す方向に弾性変形を維持した状態で被接
続電極（図示せず）と当接する外部接続電極１２を有す
る構成としてあり、さらに、外部接続電極１２が、積層
形成されたことを特徴とする。
【００５３】ここで、半導体装置１は、外部接続電極１
２が弾性変形を維持した状態で、被接続電極と当接し電
気的に接続する。つまり、外部接続電極１２は、弾性変
位内で、各外部接続電極や被接続電極の平面度（コポラ
ナリティー）のばらつきを吸収するので、半導体装置を
実装する際に、半導体装置を被搭載物に押しつける外力
を低減でき、半導体装置や被搭載物にダメージを与える
危険性を排除できる。
【００５４】さらに、接着剤を介して被搭載物に実装さ
れた半導体装置１は、通電等されると温度が上昇し、外
部接続電極よりも大きな線膨張係数を有する接着樹脂が
熱膨張し、被接続電極と半導体チップの電極との距離が
広がる。しかし、外部接続電極が、より大きな弾性変位
を蓄えており上記距離の増加分を弾性変位で吸収できる
ので、外部接続電極と被接続電極が接触状態を維持で
き、結果的に、電気的な接続信頼性を向上させることが
できる。
【００５５】また、外部接続電極１２は、後述するよう
に積層形成されるので、微細化に対応できるとともに、
寸法精度良くかつ廉価な製造コストで効率良く生産する
ことができる。なお、外部接続電極１２の材料は、通
常、金やアルミニウムなどの金属が使用される。
【００５６】ここで、積層形成される外部接続電極は、
ピッチが１０μｍ〜２００μｍの微細な外部接続電極
（通常、ピッチの半分の長さが外部接続電極の横幅とな
る。）であることが好ましい。この理由は、ピッチが１
０μｍより狭くなると、被搭載物（通常、基板が用いら
れる。）上の被接続電極の位置精度や半導体装置の搭載
精度が支障となり、半導体装置を実装できないからであ
り、また、ピッチが２００μｍを超えると、ＴＡＢリー
ドなどで外部接続電極を形成することができるからであ
る。また、ピッチが４０μｍ〜８０μｍの微細な外部接
続電極であることがより好ましい。
【００５７】なお、被搭載物上の被接続電極の位置精度
や半導体装置の搭載精度が向上した場合、下限値は１０
μｍに限定されるものではなく、たとえば、ピッチが１
μｍの外部接続電極であっても生産することができ、半
導体装置の小型化、高密度実装化を図ることができる。
【００５８】ここで、外部接続電極１２は、側面形状が
Ｌ字状に形成するとよく、このようにすると、外部接続
電極１２の水平方向に突設された突出部分は、一端固定
かつ他端自由の梁とみなすことができ、自由端に垂直荷
重が作用すると、梁が撓むように自由端が上下方向に変
位して、大きな弾性変位を蓄えることができる。
【００５９】つまり、半導体装置１は、外部接続電極１
２の先端部（自由端）が、弾性領域内で大きく変位する
ことができるので、実装するときに、外部接続電極１２
を塑性変形させなくても、各外部接続電極１２の平面度
（コポラナリティー）のばらつきや被接続電極（図示せ
ず）のばらつきを、たとえば、図２に示す０Ｃ変位（弾
性変位）で吸収でき、半導体装置１を基板などの被搭載
物に押しつける力を低減でき、半導体装置１や被搭載物
にダメージを与える危険性を排除できる。
【００６０】また、半導体装置１と被搭載物の間に接着
樹脂などを充填した場合、周囲温度が変化すると、外部
接続電極１２と接着樹脂との線膨張係数差に起因して被
接続電極と半導体チップの電極との距離が変動するが、
たとえば、同図に示すＤＥ変位（弾性変位）で吸収で
き、外部接続電極と被搭載物の被接続電極が接触状態を
維持できるので、電気的な接続信頼性を高めることがで
きる。
【００６１】また、外部接続電極１２は、通常、図１
（ｂ）に示すように、水平方向への突出部分１２ｂにお
ける長さＡを、根元部分１２ａにおける長さＢの１．２
〜１０倍となるように形成することが好ましく、１．２
倍より小さいと弾性変位を大きく蓄えることができず、
また、１０倍より大きいと多ピン化や高密度実装化が図
れないためであり、２〜５倍となるように形成すること
がより好ましい。
【００６２】なお、外部接続電極の側面形状は、上記形
状や寸法関係に限定するものではなく、必要とする弾性
変位を確保できるように、長さＡ，厚さ及び横幅を自由
に設定できる。また、様々な形状とすることができ、た
とえば、Ｊ字状や鉤状としてもよく、電気的接続信頼性
を高める目的で、図３（ａ）に示すように、逆さＴ字状
に形成し、両端部が被接続電極と当接する構成とするこ
ともできる。また、突出部分１２ｂは、板状に限定する
ものではなく、リブを設けた形状，異なる材料及び／又
は形状の板を貼り合わせた形状としてもよい。
【００６３】また、図３（ｂ）に示すように、外部接続
電極は、上面形状に、たとえば、“く”の字状の屈曲部
１２ｃを形成するとよく、このようにすると、外部接続
電極は、被搭載物（たとえば、樹脂製基板）と半導体チ
ップの線膨張係数の差による水平方向の変動変位に対し
て、大きな弾性変位を蓄えることができる。なお、外部
接続電極の上面形状は、上記形状に限定するものではな
く、必要な弾性変位に応じて、様々な形状とすることが
でき、たとえば、Ｓ字状や鉤状としてもよい。
【００６４】次に、本発明の半導体装置の第一応用例に
ついて説明する。 （第一応用例）第一応用例における半導体装置１ｂは、
図１（ｃ）に示すように、半導体チップ１１と外部接続
電極１２の突出部分１２ｂとの間に、弾性層１３を形成
した構成としてある。
【００６５】このようにすると、実装される半導体装置
１ｂは、外部接続電極１２が弾性変形する際、弾性層１
３が圧縮変形するので、弾性層１３の弾性力も付加さ
れ、実装するときの荷重および外部接続電極１２に蓄え
られる弾性変形を調節することができる。したがって、
外部接続電極１２とバンプ２２の接触面圧を高く設定す
ることができるので、電気的な接続信頼性をより向上さ
せることができる。また、上記弾性層１３の材料とし
て、たとえば、製膜が容易であり、かつ、適度な弾性力
を有するポリイミド樹脂（引張弾性率＝約４５００ＭＰ
ａ）が好適であるが、これに限定するものではなく、他
の材料（エポキシ樹脂など）を用いても良いことは勿論
である。
【００６６】次に、本発明の半導体装置の第二応用例に
ついて説明する。 （第二応用例）第二応用例における半導体装置１ｃは、
図１（ｄ）に示すように、外部接続電極１２にバンプ１
４を形成してあり、このようにすると、被搭載物の被接
続電極にバンプを形成することが、たとえば、生産性の
観点から困難な場合であっても、外部接続電極１２の形
状を単純化でき、具体的には、突出部分１２ｂを水平方
向に積層形成できるので、製造コストを低減できる。
【００６７】また、好ましくは、バンプ１４を外部接続
電極１２の突出部分１２ｂの先端部に形成するとよく、
このようにすると、外部接続電極１２は、より大きな弾
性変形を蓄えることができる。
【００６８】半導体装置１ｃは、外部接続電極１２の下
面に、絶縁性を有する保護膜１５を形成した構成として
もよく、このようにすると、外部接続電極１２が被搭載
物の配線などと直接接触しないので、ショート不良の発
生を防ぎ、容易かつ高品質の実装を行なうことができ
る。また、保護膜１５を弾性材料で形成すると、外部接
続電極１２が接着樹脂と接触する面積が減り、外部接続
電極１２の弾性変形を妨げる要因を排除できる。さらに
また、半導体装置１ｃと被搭載物の高さ方向の位置を決
めるスペーサとして、保護膜１５を使用することもで
き、外部接続電極１２の弾性変位を好適に定めることが
できる。
【００６９】なお、上記保護膜１５の材料として、たと
えば、製膜が容易であり、かつ、適度な弾性力を有する
ポリイミド樹脂が好適であるが、これに限定するもので
はなく、他の材料（エポキシ樹脂など）を用いても良い
ことは勿論である。
【００７０】また、外部接続電極１２は、図４に示すよ
うに、半導体チップ１１にアレイ状に配設させる構成と
してもよく、このようにすると、半導体装置の多ピン化
を実現することができる。なお、外部接続電極１２は、
通常、ｎ×ｍ列（ｎ，ｍは自然数）のアレイ状に配設さ
れるが、その他の配列形状としてもよいことは勿論であ
る。また、外部接続電極１２は、被搭載物の被接続電極
の位置やシグナルライン，グランドライン等の特性など
に応じて、異なる形状としてもよい。
【００７１】なお、外部接続電極１２は、水平方向の突
出部分１２ｂが、半導体装置の内側に向かって形成され
ている形状に限定するものではなく、たとえば、図５に
示すように、半導体チップ１１の外側に配設する外部接
続電極１２の突出部分１２ｂを外側方向に突出させ、内
側に配設する外部接続電極１２の突出部分１２ｂを内側
方向に突出させる構成とするとよく、このようにする
と、被接続電極の距離を離すことができるので、ショー
ト不良の発生を防止することができる。また、被接続電
極の設計自由度を大きくすることができ、結果的に、半
導体装置の高密度実装を実現することができる。
【００７２】次に、本発明における半導体装置の製造方
法の実施形態について説明する。 「半導体装置の製造方法」本発明の半導体装置の製造方
法は、電極が形成された半導体チップと、この電極に形
成され、かつ、被搭載物の被接続電極に、弾性変形を維
持した状態で当接することにより、電気的に接続される
外部接続電極とを有する半導体装置の製造方法であっ
て、半導体チップの電極上に、外部接続電極を積層形成
する方法としてある。ここで、外部接続電極は、電解め
っき法，無電解めっき法及びスパッタリング法などによ
り積層形成することができ、無電解めっき法による半導
体装置の製造方法について、図面を参照して説明する。
【００７３】図６は、本発明に係る半導体装置の製造方
法を説明するための拡大概略図を示しており、（ａ）は
第一マスク形成後の断面図を、（ｂ）は第一めっき形成
後の断面図を、（ｃ）は第二マスク形成後の断面図を、
（ｄ）は第二めっき形成後の断面図を、（ｅ）はマスク
除去後の断面図を示している。
【００７４】先ず、同図（ａ）において、半導体チップ
１１の下面の電極（図示せず）を除いた部分に、第一マ
スク１６を形成し（第一マスク形成工程）、続いて、同
図（ｂ）に示すように、第一めっき１７を積層形成する
（第一めっき形成工程）。ここで、第一めっき１７を形
成することにより、外部接続電極１２の根元部分１２ａ
を積層形成している。
【００７５】なお、触媒付着用マスク（図示せず）によ
り、第一マスク１６の開口部側面と半導体チップ１１の
電極上に触媒が付着しており、第一めっき１７を寸法精
度よく積層形成することができる。また、めっき材料
は、通常、導電性に優れる金が使用されるが、これに限
定するものではなく、アルミニウムなどの金属が、通常
使用される。
【００７６】続いて、同図（ｃ）において、さらに、第
一マスク１６の外部接続電極における水平方向の突出部
分を形成する領域を除いた部分に、第二マスク１８を形
成し（第二マスク形成工程）、続いて、同図（ｄ）に示
すように、第二めっき１９を積層形成する（第二めっき
形成工程）。ここで、第二めっき１９を形成することに
より、外部接続電極１２の水平方向の突出部分１２ｂを
形成している。
【００７７】次に、同図（ｅ）に示すように、第一マス
ク１６及び第二マスク１７を除去し（マスク除去工
程）、半導体チップ１１に外部接続電極１２が形成され
る。このようにすると、微細化された外部接続電極１２
を、寸法精度良く、かつ、生産効率良く生産できる。な
お、同図（ｄ）に示す第二めっき１９を積層形成する
際、同図（ｃ）に示す第二マスク１８を形成後、スパッ
タによって外部接続電極の水平方向の突出部分を積層形
成することもできる。このようにすると、第二めっき１
７の厚さをより精度よく積層形成することができる。
【００７８】また、第一マスク１６の材料として、弾性
を有するポリイミド樹脂を使用し、かつ、同図（ｄ）に
示す第二めっき１９を積層形成した後、第二マスク１８
のみを除去する製造方法とするとよく、このようにする
と、第一マスク１６を積層形成する工程で弾性層１３を
形成することができるので、生産性を向上させることが
できる。
【００７９】この半導体装置の製造方法よると、微細化
された外部接続電極を、寸法精度良く、かつ、生産効率
良く生産できる。なお、保護膜１５は、同図（ｃ）に示
した第二マスク１８と同様の方法で形成することができ
る。また、図示してないが、外部接続電極１２上のバン
プは、めっき法，蒸着法，スパッタリング，印刷工法な
どにより形成することができる。
【００８０】また、本発明における半導体装置は、上記
製造方法に限定されるものではなく、図７に示すよう
に、外部接続電極１２を半導体チップ１１と別個に積層
形成し、この外部接続電極１２を、導電性材料（具体的
には、導電性ペースト３２や導電性接着剤など）を用い
て半導体チップ１１の電極と電気的に接続させる方法に
よっても製造することができる。
【００８１】同図（ａ）において、ガラスなどからなる
積層プレート３０に、外部接続電極１２の突出部分１２
ｂの位置，形状に応じて、第一マスク１６ｂを形成し
（第一マスク形成工程）、続いて、同図（ｂ）に示すよ
うに、第一めっき１７ｂを積層形成する（第一めっき形
成工程）。ここで、第一めっき１７ｂを形成することに
より、外部接続電極１２の突出部分１２ｂを積層形成し
ている。
【００８２】続いて、同図（ｃ）において、第一マスク
１６ｂと第一めっき１７ｂ上に、外部接続電極における
根元部分の位置，形状に応じて、第二マスク１８ｂを形
成し（第二マスク形成工程）、続いて、同図（ｄ）に示
すように、第二めっき１９ｂを積層形成する（第二めっ
き形成工程）。ここで、第二めっき１９ｂを形成するこ
とにより、外部接続電極１２の根元部分１２ａを形成し
ている。
【００８３】次に、同図（ｅ）に示すように、マスク１
６ｂ，１８ｂに積層形成された外部接続電極１２を、根
元部分１２ａ及び／又は半導体チップ１１の電極（図示
せず）に導電性材料（導電性ペースト３２）を介して、
半導体チップ１１の電極と電気的に接続し（接続工
程）、さらに、積層プレート３０を取り外すことによ
り、半導体チップ１１に第一めっき１７ｂおよび第二め
っき１９ｂからなる外部接続電極１２が形成される。こ
のようにすると、微細化された外部接続電極を、寸法精
度良く、かつ、生産効率良く生産でき、さらに、半導体
チップ１１を容易に交換することができる。なお、第二
マスク１８ｂ上に接着剤を塗布して、半導体チップ１１
と接着させることにより、外部接続電極１２をより強固
に半導体チップ１１の電極と接続させることができる。
【００８４】さらにまた、本発明における半導体装置
は、図８に示すように、電界めっき法によっても製造す
ることができる。先ず、同図（ａ）において、半導体チ
ップ１１の下面の電極（図示せず）を除いた部分に、第
一マスク１６を形成し（第一マスク形成工程）、続い
て、同図（ｂ）に示すように、第一めっき１７ｃを積層
形成する（第一めっき形成工程）。ここで、電界めっき
法によって、先端部が半球状に突出した第一めっき１７
ｃ、すなわち、外部接続電極１２の根元部分１２ａを積
層形成している。
【００８５】続いて、同図（ｃ）において、さらに、第
一マスク１６の外部接続電極における水平方向の突出部
分を形成する領域を除いた部分に、第二マスク１８ｃを
形成し（第二マスク形成工程）、続いて、同図（ｄ）に
示すように、第二めっき１９ｃを積層形成する（第二め
っき形成工程）。ここで、第二めっき１９ｃを形成する
ことにより、外部接続電極１２の水平方向の突出部分１
２ｂを形成している。
【００８６】次に、同図（ｅ）に示すように、第一マス
ク１６ｃ及び第二マスク１７ｃを除去し（マスク除去工
程）、半導体チップ１１に外部接続電極１２が形成され
る。このように、電界めっき法によっても、微細化され
た外部接続電極１２を、寸法精度良く、かつ、生産効率
良く生産できる。また、第一めっき１７ｃの先端部を第
一マスク１６から突出した半球状の形状に形成し、さら
に、第二マスク１８ｃを第一めっき１７ｃの球面を一部
覆うように形成することにより、側面形状が、Ｌ字状の
外部接続電極を積層形成することができる。
【００８７】次に、本発明における半導体装置の実装構
造の実施形態について説明する。 「半導体装置の実装構造」図９は、本発明における半導
体装置の実装構造の実施形態を説明するための概略拡大
図を示しており、（ａ）は半導体装置を搭載する前の断
面図を、（ｂ）は半導体装置を実装した後の断面図を示
している。
【００８８】同図（ｂ）において、半導体装置の実装構
造は、半導体装置１を被搭載物である基板２に実装した
半導体装置の実装構造であって、半導体装置１の外部接
続電極１２が、基板２に形成された被接続電極である基
板配線２１と電気的に接続し、かつ、半導体チップ１１
が接着樹脂３により、基板２に接着された構成としてあ
る。
【００８９】また、外部接続電極１２は、突出部分１２
ｂおよび根元部分１２ａが弾性変形を維持した状態で、
バンプ２２を介して基板配線２１と当接しているので、
外部接続電極１２やバンプ２２上面の平面度（コポラナ
リティー）のばらつきを吸収し、半導体装置１を実装す
る際に、半導体装置１を基板２に押しつける外力を低減
でき、半導体装置１や基板２にダメージを与える危険性
を排除できる。ここで、好ましくは、基板配線２１上に
バンプ２２を形成するとよく、このようにすると、外部
接続電極を水平方向に積層形成することができるので、
先端が傾斜した外部接続電極を積層形成しなくても済
み、生産性が改善される。
【００９０】また、半導体装置１は、接着剤３を介して
基板２に接着されているので、周囲温度が変化すると、
接着剤３と外部接続電極１２の異なる線膨張係数に起因
して、バンプ２２と半導体チップ１１の電極との距離が
変動するが、この変動変位を外部接続電極１２の弾性変
位で吸収するので、外部接続電極１２とバンプ２２が接
触状態を維持でき、結果的に、電気的な接続信頼性を向
上させることができる。
【００９１】また、ピッチが１００μｍ以下となる微細
な外部接続電極１２は、半田ペーストを用いた接合が技
術的に困難であるのに対し、外部接続電極１２をバンプ
２２と当接させることにより電気的に接続させ、半導体
チップ１１を接着剤３により機械的に接合させることに
より、半導体装置１や基板２にダメージを与えることな
く、半導体装置１の小型化，高密度実装化を図ることが
できる。
【００９２】また、半導体装置１と基板２の間に、スペ
ーサ２３を設けた構成とするとよく、このようにする
と、半導体装置１の高さ方向の位置を、容易かつ精度良
く位置決めできるので、外部接続電極１２の弾性変位を
好適に設定することができる。なお、スペーサ２３は、
この形状に限定するものではなく、たとえば、半導体装
置１の角部にそれぞれ配設し、半導体装置１の位置決め
用の係止部などを形成してもよい。また、スペーサ２３
は、半導体装置１又は基板２にあらかじめ取り付ける構
造としてもよい。
【００９３】（半導体装置の実装構造の第一応用例）ま
た、本発明における半導体装置の実装構造は、上記構造
に限定するものではなく、たとえば、図１０に示すよう
に、弾性層１３を有する半導体装置１を用いることもで
き、このようにすると、半導体装置１は、外部接続電極
１２が弾性変形する際、弾性層１３も変形するので、外
部接続電極１２の弾性力に弾性層１３の弾性力も付加さ
れ、実装するときの荷重および外部接続電極１２に蓄え
られる弾性変形を調節することができる。したがって、
外部接続電極１２とバンプ２２の接触面圧を高く設定す
ることができるので、電気的な接続信頼性をより向上さ
せることができる。
【００９４】（半導体装置の実装構造の第二応用例）ま
た、たとえば、図１１に示すように、弾性層１３，バン
プ１４及び保護膜１５を有する半導体装置１を用いるこ
ともできる。なお、この実装構造においては、外部接続
電極１２上にバンプ１４を形成してあるので、基板配線
にバンプを設けていない。
【００９５】このようにすると、外部接続電極１２は、
保護膜１５により接着樹脂３とほとんど接触せず、半導
体装置の温度上昇による変動変位に対して、接着剤３の
悪影響を受けずに弾性変形しやすい構造となるので、よ
り確実に基板配線２１と電気的に接続でき、接続信頼性
が向上する。また，保護膜１５により、外部接続電極１
２が基板配線２１と接触する危険性が排除されるので、
実装が容易になり、かつ、半導体装置のショート不良に
対する信頼性を高めることができる。
【００９６】（半導体装置の実装構造の第三応用例）な
お、本発明における半導体装置の実装構造は、様々な応
用例を有しており、たとえば、図１２に示すように、外
部接続電極１２の突出部分１２ｂを外側方向に突出さ
せ、対向する基板配線２１の間に凹部３４を形成する構
成としてもよく、このようにすると、外部接続電極１２
又は基板配線２１にバンプを設けなくても、外部接続電
極１２が弾性変形を維持した状態で、基板配線２１と当
接することができる。
【００９７】次に、本発明における半導体装置の実装方
法の実施形態について説明する。 「半導体装置の実装方法」本発明における半導体装置の
実装方法は、先ず、図９（ａ）に示すように、基板２の
基板配線２１に、弾性変形を維持した状態で当接するこ
とにより、電気的に接続される外部接続電極１２を有す
る半導体装置１を、基板２に実装する半導体装置の実装
方法であって、先ず、半導体装置１を基板２に接着させ
るための接着樹脂３を、あらかじめ基板２に塗布する
（接着樹脂塗布工程）。
【００９８】続いて、外部接続電極１２が、弾性変形を
維持した状態で、基板配線２１と当接するように、たと
えば、半導体装置１に外力（荷重）を加えた状態で接着
樹脂３を硬化させる（接着工程）。
【００９９】ここで、半導体装置１は、外部接続電極１
２がバンプ２２と対向するように位置合わせされ、フェ
イスダウンされ基板２に押しつけられると、接着樹脂３
が押し広げられるとともに、外部接続電極１２が弾性変
形した状態でバンプ２２と当接して電気的に接続する。
このようにすると、外部接続電極１２の弾性変位の範囲
内で、すなわち、低荷重で外部接続電極１２と基板配線
２１を接続することができるので、半導体装置１や基板
２にダメージを与える危険性を排除し、また、電気的な
接続信頼性を高めることができる。
【０１００】なお、半導体装置１は、基板２に押しつけ
られる際、接着樹脂３と接触するので、そのまま接着樹
脂３を硬化させると、基板２に固定される。また、接着
樹脂３が供給される回数は、一回に限定するものではな
く、たとえば、仮接着し、ショートチェックを行ない合
格品のみに、本接着を行なう方法としてもよい。また、
接着剤３は、基板２上への塗布に限定するものではな
く、半導体チップ１１に塗布したり、あるいは、基板２
と半導体チップ１１の両方に塗布することができる。
【０１０１】また、半導体装置１に外力を加える際、外
力として、接着樹脂３が硬化するときに発生する収縮力
を利用するとよく、このようにすると、半導体装置１を
基板２に押しつける加圧装置を小型化でき、また、加圧
装置をコストダウンすることができる。
【０１０２】このように、本発明は、半導体装置の実装
方法としても有効であり、この実装方法によれば、大き
な弾性変位を蓄えることが可能な外部接続電極を有する
半導体装置を、生産性および品質に優れた方法で実装す
ることができる。
【０１０３】
【発明の効果】以上説明したように、本発明における半
導体装置とその製造方法及び半導体装置の実装構造とそ
の実装方法によれば、半導体装置は、大きな弾性変位を
蓄えることのできる外部接続電極を積層形成すること
で、実装する際、低荷重で外部接続電極やバンプ高さの
ばらつきを吸収し、基板及び半導体装置へダメージを与
える危険性を排除でき、さらに、実装後においては、温
度変化にともなう半導体チップの電極と被接続電極との
変位に対して、良好な電気的接続を得ることができる。
また、微細な外部接続電極であっても、積層形成できる
ので、半導体装置の小型化，多ピン化及び高密度実装化
を実現することができる。
【図面の簡単な説明】
【図１】図１は、本発明における半導体装置の実施形態
を説明するための概略拡大図を示しており、（ａ）は断
面図を、（ｂ）は外部接続電極の外観図を、（ｃ）は第
一応用例を説明するための断面図を、（ｄ）は第二応用
例を説明するための断面図を示している。
【図２】図２は、本発明における半導体装置を実装した
ときの金属電極における荷重と変位の関係を模式的に表
したグラフである。
【図３】図３は、本発明における半導体装置の外部接続
電極の応用例を説明するための概略拡大図を示してお
り、（ａ）は側面形状が逆さＴ字状の外部接続電極の外
観図を、（ｂ）は上面形状が屈曲部を有する外部接続電
極の外観図を示している。
【図４】図４は、本発明における半導体の外部接続電極
の配置を説明するための概略拡大底面図を示している。
【図５】図５は、本発明における半導体の外部接続電極
の突出部分の突出方向を説明するための概略拡大底面図
を示している。
【図６】図６は、本発明に係る半導体装置の製造方法を
説明するための拡大概略図を示しており、（ａ）は第一
マスク形成後の断面図を、（ｂ）は第一めっき形成後の
断面図を、（ｃ）は第二マスク形成後の断面図を、
（ｄ）は第二めっき形成後の断面図を、（ｅ）はマスク
除去後の断面図を示している。
【図７】図７は、本発明に係る半導体装置の製造方法の
応用例を説明するための拡大概略図を示しており、
（ａ）は第一マスク形成後の断面図を、（ｂ）は第一め
っき形成後の断面図を、（ｃ）は第二マスク形成後の断
面図を、（ｄ）は第二めっき形成後の断面図を、（ｅ）
は半導体チップと接続後の断面図を示している。
【図８】図８は、本発明に係る半導体装置の製造方法の
応用例を説明するための拡大概略図を示しており、
（ａ）は第一マスク形成後の断面図を、（ｂ）は第一め
っき形成後の断面図を、（ｃ）は第二マスク形成後の断
面図を、（ｄ）は第二めっき形成後の断面図を、（ｅ）
はマスク除去後の断面図を示している。
【図９】図９は、本発明における半導体装置の実装構造
の実施形態を説明するための概略拡大図を示しており、
（ａ）は半導体装置を搭載する前の断面図を、（ｂ）は
半導体装置を実装した後の断面図を示している。
【図１０】図１０は、本発明における半導体装置の実装
構造の第一応用例を説明するための概略拡大図を示して
おり、（ａ）は半導体装置を搭載する前の断面図を、
（ｂ）は半導体装置を実装した後の断面図を示してい
る。
【図１１】図１１は、本発明における半導体装置の実装
構造の第二応用例を説明するための概略拡大図を示して
おり、（ａ）は半導体装置を搭載する前の断面図を、
（ｂ）は半導体装置を実装した後の断面図を示してい
る。
【図１２】図１２は、本発明における半導体装置の実装
構造の第三応用例を説明するための概略拡大図を示して
おり、（ａ）は半導体装置を搭載する前の断面図を、
（ｂ）は半導体装置を実装した後の断面図を示してい
る。
【図１３】図１３は、従来例における半導体装置とその
実装方法を説明するための概略図を示しており、（ａ）
は実装前における断面図を、（ｂ）は実装後における断
面図を示している。
【図１４】図１４は、従来技術による半導体装置を実装
したときの金属電極における荷重と変位の関係を模式的
に表したグラフである。
【符号の説明】
１，１ｂ，１ｃ 半導体装置 ２ 基板 ３ 接着樹脂 １１ 半導体チップ １２ 外部接続電極 １２ａ 根元部分 １２ｂ 突出部分 １２ｃ 屈曲部 １３ 弾性層 １４ バンプ １５ 保護層 １６，１６ｂ 第一マスク １７，１７ｂ，１７ｃ 第一めっき １８，１８ｂ，１８ｃ 第二マスク １９，１９ｂ，１９ｃ 第二めっき ２１ 基板配線 ２２ バンプ ２３ スペーサ ３０ 積層プレート ３２ 導電性ペースト ３４ 凹部 １１０ 半導体装置 １２０ 接着樹脂 １３０ 基板 １１１ 金属電極 １３１ 基板配線

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 被搭載物の被接続電極に電気的に接続さ
    れる外部接続電極を有する半導体装置において、 前記外部接続電極が、弾性変形を維持した状態で前記被
    接続電極に当接することを特徴とする半導体装置。
  2. 【請求項２】 上記請求項１に記載の半導体装置におい
    て、 前記外部接続電極が、積層形成されたことを特徴とする
    半導体装置。
  3. 【請求項３】 上記請求項１又は２に記載の半導体装置
    において、 前記外部接続電極の側面形状を、Ｌ字状としたことを特
    徴とする半導体装置。
  4. 【請求項４】 上記請求項１〜３のいずれかに記載の半
    導体装置において、前記外部接続電極の上面形状に、屈
    曲部を有することを特徴とする半導体装置。
  5. 【請求項５】 上記請求項１〜４のいずれかに記載の半
    導体装置において、 前記外部接続電極にバンプを形成したことを特徴とする
    半導体装置。
  6. 【請求項６】 上記請求項１〜５のいずれかに記載の半
    導体装置において、 前記外部接続電極と半導体チップとの間に、弾性層を形
    成したことを特徴とする半導体装置。
  7. 【請求項７】 上記請求項１〜６のいずれかに記載の半
    導体装置において、 前記外部接続電極の下面に、絶縁性を有する保護膜を形
    成したことを特徴とする半導体装置。
  8. 【請求項８】 上記請求項１〜７のいずれかに記載の半
    導体装置において、 前記外部接続電極が、アレイ状に配設されたことを特徴
    とする半導体装置。
  9. 【請求項９】 上記請求項１〜８のいずれかに記載の半
    導体装置において、 複数の前記外部接続電極の一部又は全部が、半導体チッ
    プの内側方向又は外側方向に突出したことを特徴とする
    半導体装置。
  10. 【請求項１０】 電極が形成された半導体チップと、前
    記電極に形成され、かつ、半導体装置が搭載される被搭
    載物の被接続電極に、弾性変形を維持した状態で当接す
    ることにより、電気的に接続される外部接続電極とを有
    する半導体装置の製造方法であって、 前記半導体チップの電極上に、前記外部接続電極を積層
    形成することを特徴とする半導体装置の製造方法。
  11. 【請求項１１】 電極が形成された半導体チップと、前
    記電極に形成され、かつ、半導体装置が搭載される被搭
    載物の被接続電極に、弾性変形を維持した状態で当接す
    ることにより、電気的に接続される外部接続電極とを有
    する半導体装置の製造方法であって、 マスクに前記外部接続電極を積層形成する工程と、 前記外部接続電極を、導電性材料を介して前記半導体チ
    ップの電極と電気的に接続する工程とを有することを特
    徴とする半導体装置の製造方法。
  12. 【請求項１２】 半導体装置を被搭載物に実装した半導
    体装置の実装構造であって、 前記被搭載物に形成された被接続電極と、 前記半導体装置の半導体チップに形成され、弾性変形を
    維持した状態で前記被接続電極と当接する、積層形成さ
    れた外部接続電極と、 前記半導体装置を前記被搭載物に接着させる接着樹脂と
    を有することを特徴とする半導体装置の実装構造。
  13. 【請求項１３】 上記請求項１２に記載の半導体装置の
    実装構造において、 前記被接続電極と外部接続電極の少なくとも一方に、バ
    ンプを形成したことを特徴とする半導体装置の実装構
    造。
  14. 【請求項１４】 上記請求項１２又は１３に記載の半導
    体装置の実装構造において、 前記半導体チップと被搭載物の間に、当該半導体チップ
    の高さ方向の位置決めを行なうためのスペーサを設けた
    ことを特徴とする半導体装置の実装構造。
  15. 【請求項１５】 被搭載物の被接続電極に、弾性変形を
    維持した状態で当接することにより、電気的に接続され
    る外部接続電極を有する半導体装置を、前記被搭載物に
    実装する半導体装置の実装方法であって、 前記被搭載物及び／又は前記半導体装置に、前記半導体
    装置を前記被搭載物と接着させるための接着樹脂をあら
    かじめ供給する工程と、 前記半導体装置の外部接続電極が、弾性変形を維持した
    状態で被接続電極と当接するように、前記接着樹脂を硬
    化させる工程とを含むことを特徴とする半導体装置の実
    装方法。
  16. 【請求項１６】 上記請求項１５に記載の半導体装置の
    実装方法において、 前記弾性変形を維持するために、前記接着樹脂が硬化す
    る際の収縮力を利用したことを特徴とする半導体装置の
    実装方法。
JP2000366231A 2000-11-30 2000-11-30 半導体装置とその製造方法及び半導体装置の実装構造とその実装方法 Pending JP2002170839A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000366231A JP2002170839A (ja) 2000-11-30 2000-11-30 半導体装置とその製造方法及び半導体装置の実装構造とその実装方法
US09/994,957 US20020063324A1 (en) 2000-11-30 2001-11-27 Semiconductor device, method of fabricating same, semiconductor device package construction, and method of mounting the semiconductor device
TW090129473A TW510039B (en) 2000-11-30 2001-11-28 Semiconductor device, method of fabricating same, semiconductor device package construction, and method of mounting the semiconductor device
KR1020010074857A KR20020042486A (ko) 2000-11-30 2001-11-29 반도체 장치와 그 제조 방법 및 반도체 장치의 실장구조와 반도체 장치의 장착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000366231A JP2002170839A (ja) 2000-11-30 2000-11-30 半導体装置とその製造方法及び半導体装置の実装構造とその実装方法

Publications (1)

Publication Number Publication Date
JP2002170839A true JP2002170839A (ja) 2002-06-14

Family

ID=18836884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000366231A Pending JP2002170839A (ja) 2000-11-30 2000-11-30 半導体装置とその製造方法及び半導体装置の実装構造とその実装方法

Country Status (4)

Country Link
US (1) US20020063324A1 (ja)
JP (1) JP2002170839A (ja)
KR (1) KR20020042486A (ja)
TW (1) TW510039B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965164B2 (en) 2003-04-22 2005-11-15 Seiko Epson Corporation Electronic device and method of manufacturing the same
JP2008277742A (ja) * 2007-01-31 2008-11-13 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2010501115A (ja) * 2006-08-17 2010-01-14 エヌエックスピー ビー ヴィ 基板と基板上の突起電極との間の応力低減
US8338946B2 (en) 2007-01-31 2012-12-25 Sanyo Electric Co., Ltd. Semiconductor module, method of manufacturing semiconductor module, and mobile device
JP2017040826A (ja) * 2015-08-20 2017-02-23 株式会社フジクラ 接着方法、光モジュールの製造方法、及び光モジュール

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3529050B2 (ja) * 2002-07-12 2004-05-24 沖電気工業株式会社 半導体装置の製造方法
KR100510518B1 (ko) 2003-01-30 2005-08-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 패키지 방법
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置
TWI736093B (zh) 2019-12-31 2021-08-11 財團法人工業技術研究院 封裝結構

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965164B2 (en) 2003-04-22 2005-11-15 Seiko Epson Corporation Electronic device and method of manufacturing the same
JP2010501115A (ja) * 2006-08-17 2010-01-14 エヌエックスピー ビー ヴィ 基板と基板上の突起電極との間の応力低減
JP2008277742A (ja) * 2007-01-31 2008-11-13 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
US8338946B2 (en) 2007-01-31 2012-12-25 Sanyo Electric Co., Ltd. Semiconductor module, method of manufacturing semiconductor module, and mobile device
JP2017040826A (ja) * 2015-08-20 2017-02-23 株式会社フジクラ 接着方法、光モジュールの製造方法、及び光モジュール

Also Published As

Publication number Publication date
TW510039B (en) 2002-11-11
US20020063324A1 (en) 2002-05-30
KR20020042486A (ko) 2002-06-05

Similar Documents

Publication Publication Date Title
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
US7005743B2 (en) Semiconductor device using bumps, method for fabricating same, and method for forming bumps
KR100793468B1 (ko) 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈
US9716075B2 (en) Semiconductor chip assembly and method for making same
JP4620515B2 (ja) インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法
US6586830B2 (en) Semiconductor device with an interposer
US6548326B2 (en) Semiconductor device and process of producing same
JP2004362602A (ja) Ｒｆｉｄタグ
JP2011119756A (ja) 積層型電子部品
US20020084522A1 (en) Semiconductor device using interposer substrate and manufacturing method therefor
US6388321B1 (en) Anisotropic conductive film and resin filling gap between a flip-chip and circuit board
US20090289350A1 (en) Semiconductor package, substrate, electronic device using such semiconductor package or substrate, and method for correcting warping of semiconductor package
KR20020072201A (ko) 반도체장치
JP2002170839A (ja) 半導体装置とその製造方法及び半導体装置の実装構造とその実装方法
JP2002217514A (ja) マルチチップ半導体装置
KR101003319B1 (ko) 반도체 패키지, 전자 부품, 및 전자 기기
KR100441382B1 (ko) 반도체장치 및 그 제조방법
JP4635836B2 (ja) シート状電子回路モジュール
JP4243077B2 (ja) 半導体装置およびその製造方法
JP2009218390A (ja) 半導体装置およびその製造方法
JPH11176876A (ja) 半導体装置
US20100038767A1 (en) Semiconductor device and method of manufacturing the same
KR20080065395A (ko) 절곡된 내부 리드들을 갖는 반도체 칩 패키지