KR20020042486A - 반도체 장치와 그 제조 방법 및 반도체 장치의 실장구조와 반도체 장치의 장착 방법 - Google Patents

반도체 장치와 그 제조 방법 및 반도체 장치의 실장구조와 반도체 장치의 장착 방법 Download PDF

Info

Publication number
KR20020042486A
KR20020042486A KR1020010074857A KR20010074857A KR20020042486A KR 20020042486 A KR20020042486 A KR 20020042486A KR 1020010074857 A KR1020010074857 A KR 1020010074857A KR 20010074857 A KR20010074857 A KR 20010074857A KR 20020042486 A KR20020042486 A KR 20020042486A
Authority
KR
South Korea
Prior art keywords
external connection
semiconductor device
electrode
connection electrode
semiconductor chip
Prior art date
Application number
KR1020010074857A
Other languages
English (en)
Inventor
시이나토시노리
Original Assignee
니시가키 코지
닛뽄덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시가키 코지, 닛뽄덴끼 가부시끼가이샤 filed Critical 니시가키 코지
Publication of KR20020042486A publication Critical patent/KR20020042486A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

플립 칩 장착 방식에서의 반도체 장치는 낮은 하중으로 장착되고, 손상을 방지하고, 고온 환경에서의 전기적인 접속 신뢰성을 높일 수 있으며, 또한, 소형화된 외부 접속 전극을 효율적으로 생산할 수 있다. 반도체 장치(1)에서, 소형화된 외부 접속 전극(12)이 반도체 칩(11)의 전극 상에 적층에 의해 형성되고, 상기 외부 접속 전극은 탄성 변형 상태를 유지하며 기판 배선(21)과 접촉하여 전기적으로 접속한다. 반도체 장치는 탄성층(13), 범프(14) 및 보호막(15)을 더 포함한다.

Description

반도체 장치와 그 제조 방법 및 반도체 장치의 실장 구조와 반도체 장치의 장착 방법{SEMICONDUCTOR DEVICE, METHOD OF FABRICATING SAME, SEMICONDUCTOR DEVICE PACKAGE CONSTRUCTION, AND METHOD OF MOUNTING THE SEMICONDUCTOR DEVICE}
발명의 배경
발명의 분야
본 발명은 반도체 장치와 그 제조 방법 및 반도체 장치의 실장 구조와 그 장착 방법에 관한 것으로, 특히, 외부 접속 전극의 접속 신뢰성을 향상시키고 또한 외부 접속 전극의 소형화가 가능한 플립 칩 장착 방식에 있어서의 반도체 장치와그 제조 방법 및 반도체 장치의 실장 구조와 그 장착 방법에 관한 것이다.
종래의 기술
플립 칩 장착 방식은 반도체 칩 표면의 전극에 돌기 전극(외부 접속 전극)이 형성된 반도체 장치를 장착체(mounting body; 예를 들면, 회로 기판)에 대하여 페이스 다운시키고, 돌기 전극과 장착체의 전극(랜드 전극; land electrode)을 전기적으로 접속시키는 실장 방식이다.
플립 칩 장착 방식은 반도체 장치의 핀의 수를 증가시키고, 반도체 장치를 소형화하며, 또한 반도체 장치의 고밀도 실장을 가능하게 하기 때문에, 반도체 장치 제조업자에 의해 광범위하게 연구 개발이 수행되고 있고, 예를 들면 돌기 전극의 형상이나 전극 사이의 접속 방법 등에 관한 다양한 기술이 개시되어 있다.
또한, 실장 밀도, 특히, 외부 접속 전극의 소형화에 대해서는 외부 접속 전극의 피치가 약 100㎛인 반도체 장치가 실용화되어 있다.
(종래 기술)
일본특허공개공보 제 262430/85호는 반도체 장치를 기판에 접착시키는 수지의 수축력에 의해 반도체 장치의 외부 접속 전극을 기판 전극에 전기적으로 접속시키는 기술이 개시되어 있다.
이 기술에 관해 도면을 참조하여 설명한다.
도 1은 종래 기술에 있어서의 반도체 장치와 반도체 장치의 장착 방법을 설명하기 위한 개략도를 도시하고 있고, 도 1의 A는 실장 전에 있어서의 단면도를 도시하고, 도 1의 B는 실장 후의 단면도를 도시하고 있다.
도 1의 A를 참조하면, 반도체 장치(110)에서는, 금속 전극(111)은 반도체 칩 표면의 전극(도시되지 않음) 상에 외부 접속 전극으로서 형성되고; 또한, 기판(130)에서는, 기판 배선(131)이 금속 전극(111)과 대응하는 위치에 랜드 전극으로서 형성되고, 또한, 반도체 장치(110)를 접착하기 위한 접착 수지(120)가 기판(130)에 도포된다.
접착 수지(120)는 자외선 경화형 또는 열경화형의 수지이다.
도 1의 B에서, 범프상에 형성된 금속 전극(111)이 기판 배선(131)과 접촉하도록 반도체 장치(110)가 배치되고, 페이스 다운 배치는 기판 배선(131)을 향해 금속 전극(111)을 가압하여 전기적으로 접속되게 한다.
반도체 장치(110)가 페이스 다운될 때에 금속 전극(111) 및 기판 배선(131) 사이에 접착 수지(120)가 남아있더라도, 금속 전극(111)이 기판 배선(131)을 향해 가압되면 접착 수지(120)가 압착되기 때문에 금속 전극(111)은 기판 배선(131)에 전기적으로 접속될 수 있다.
반도체 장치(110)가 금속 전극(111)이 기판 배선(131)에 눌리여진 상태에서, 접착 수지(120)가 열 또는 자외선에 의해 경화되면 접착 수지(120)는 수축하고, 이 수축력에 의해 금속 전극(111) 및 기판 배선(131) 사이의 전기적 접속이 유지될 수 있다.
그러나, 도 1의 A의 치수(C 및 D)에 도시된 것과 같이 금속 전극(111)의 높이는 일반적으로 편차가 있기 때문에, 실장할 때에 금속 전극(111)을 기판 배선(131)에 큰 외력(하중)으로 가압하면 금속 전극(111)의 소성 변형을 야기하며금속 전극(111)의 높이가 균일해지므로, 모든 금속 전극(111)과 기판 배선(131)과의 전기적 접속을 확보하게 된다. 그러나, 이로 인해 반도체 장치(110) 및 기판 배선(131)에 손상을 줄 수 있다는 문제가 있다.
또한, 반도체 장치(110)는 접착 수지(120)에 의해 기판(130)에 접착되어 있어, 예를 들면, 반도체 장치(110)에 전기가 전도되어 온도가 상승하면, 접착 수지(120)가 열팽창되고, 접착 수지(120)의 팽창량과 금속 전극(111)의 팽창량의 차가 경화시에 있어서의 접착 수지(120)의 수축량과 금속 전극(111)에 축적된 탄성 변위의 합계를 상회하면, 금속 전극(111)이 기판 배선(131)으로부터 분리되어, 전기적으로 접속할 수 없게 된다는 문제가 있었다.
또한, 반도체 장치(110)의 금속 전극(111)의 탄성 변위가 극히 작기 때문에 온도 사이클 테스트와 같은 가속 테스트를 수행하면, 금속 전극(111) 및 기판 배선(131) 사이의 전기적 접속이 불안정하게 되어 접속 신뢰성을 잃게 된다는 문제가 있다.
또한, 다른 선형 팽창 계수에 기인하는 전기적인 접속에 관한 문제는 접착 수지(120)에 실리카를 첨가하거나 실리카 양을 증가함에 의해 접착 수지(120)의 선형 팽창 계수를 금속의 선형 팽창 계수보다 작게 하거나, 금속 전극(111)에 축적된 탄성 변위의 증가에 의해 해결할 수 있다. 그러나, 실리카의 첨가는 접착 수지(120)의 영율(young's modulus)을 증가시켜, 접착 수지(120)가 열팽창되면 반도체 장치와 기판상에 큰 부하가 발생하여, 결과적으로 반도체 장치(110)나 기판(130)이 손상될 위험성이 증가하므로 단순히 실리카를 첨가하는 것은 불가능하다.
또한, 종래의 금속 전극의 형태은 보통 구상이나 원통상 등의 단괴상(nodular)이고, 금속 전극의 탄성 변위를 증가시키는 것은 어렵다.
도면을 참조하여, 금속 전극의 탄성 변위를 증가시키기 어려운 이유에 대해 설명한다.
도 2는 종래 기술에 의한 반도체 장치 장착시의 금속 전극에 있어서의 하중과 변위의 관계를 모식적으로 나타낸 그래프이다.
상기 도면에서, 높이가 낮은 금속 전극이 기판 배선(131)과 맞닿도록, 높이가 높은 금속 전극에 외력을 가하면, 높이가 높은 금속 전극은 소성 변형하여, 일반적으로 0F 변위(0점부터 F점까지의 변위)만큼 변형한다.
이러한 경우에, 금속 전극의 0F 변위는 0G 변위의 소성 변위와 GF 변위의 탄성 변위로 이루어지고 있고, 금속 전극의 변형의 대부분은 소성 변형이며, 탄성 변형의 비율은 비교적 작다.
또한 단괴상의 금속 전극의 축적된 탄성 변위(GF 변위)가 사용하는 금속 재료에 의해 거의 결정되고, 또한 전극으로 사용 가능한 금속 재료가 한정되기 때문에 탄성 변위를 늘리는 것은 실제상 곤란하다.
소형, 경량화 및 비용 절감에 대한 요구를 충족시켜야 하므로, 반도체 장치는 외부 접속 전극의 피치가 약 100㎛ 이하라도, 소형화된 외부 접속 전극을 효율적으로 제조하여야만 한다는 하는 문제가 있었다.
본 발명은 상술한 문제를 해결하기 위해 구현된 것으로서, 본 발명의 목적은 플립 칩 장착 방식에 있어서 저하중으로 장착을 행하여 손상을 방지하며, 고온 환경에서의 전기적인 접속 신뢰성을 높일 수 있고, 또한, 소형화된 외부 접속 전극을 효율적으로 생산할 수 있는 반도체 장치와 그 제조 방법 및 반도체 장치의 실장 구조와 그 장착 방법의 마련하는 것이다.
상술한 문제에 관련되는 기술로서, 일본특허공개공보 제37233/94호에 있어서 반도체 장치의 내부를 향해 연장되고 칩 및 기판 사이의 공간에 형성된 굴곡부를 갖는 납을 이용하여 고밀도 실장을 가능하게 하며, 또한 반도체 칩과 기판의 선형 팽창 계수의 차이로 인한 응력을 흡수 및 완충하는 반도체 집적 회로 장치가 개시되어 있다.
상기 종래 기술은 선형 팽창 계수의 차이로 인한 응력을 흡수 및 완충할 수 있지만, 납을 정확하게 굴곡시키는 것이 어렵고, 또한 납 및 반도체 칩 표면 사이에 고무상 탄성체를 형성하는 경우에는 구조가 더욱 복잡해지고 생산성이 낮아지며, 또한, 고밀도 실장 수행시 납의 소형화가 어렵다는 문제가 있어서 상기 문제를 해결할 수 없다.
상기 목적을 달성하기 위해, 본 발명의 제 1항에 따른 반도체 장치는 전극이 형성된 반도체 칩; 및 장착체의 랜드 전극에 전기적으로 접속되는 외부 접속 전극을 포함하며; 외부 접속 전극이 탄성 변형 상태를 유지하며 랜드 전극에 접촉하도록 구성되어 있다.
상기 구성에 의해, 실장된 반도체 장치에 전기의 전도 등에 의해 온도가 상승하여 접착 수지가 열팽창하더라도, 외부 접속 전극이 큰 탄성 변위를 축적하고 있기 때문에 외부 접속 전극과 장착체의 랜드 전극이 접촉 상태를 유지할 수 있고, 결과적으로 전기적 접속 신뢰성이 향상한다.
제 2항에 기재된 발명은 상기 제 1항에 따른 반도체 장치에서 외부 접속 전극이 반도체 칩의 전극 상에 적층된 구성으로 하고 있다.
상기 구성에 의해, 외부 접속 전극은 소형화에 대응할 수 있는 동시에 우수한 치수 정밀도 및 낮은 제조 단가에 의해 효율적으로 생산될 수 있다.
제 3항에 기재된 발명은 상기 제 1항에 따른 반도체 장치에서 외부 접속 전극의 측면이 L-형으로 된 구성으로 하고 있다.
상기 구성에 의해, 외부 접속 전극이 상하방향의 변위에 대하여, 큰 탄성 변위를 축적할 수 있다. 즉, 반도체 장치를 실장할 때에 외부 접속 전극이 휘어짐이 외부 접속 전극이나 랜드 전극의 동일평면성(coplanarity)의 편차를 흡수하기 때문에 반도체 장치를 장착체에 가압하는 외력을 저감할 수 있고, 반도체 장치나 장착체에 손상을 주는 위험성을 배제할 수 있다.
제 4항에 기재된 발명은 상기 제 1항에 따른 반도체 장치에 있어서 외부 접속 전극의 상면 형상에 굴곡부를 갖는 구성으로 하고 있다.
상기 구성에 의해, 외부 접속 전극은 수평 방향의 변위에 대하여도 큰 탄성 변위를 축적할 수 있다.
제 5항에 기재된 발명은 상기 제 1항에 따른 반도체 장치에 있어서 외부 접속 전극 상에 범프를 형성한 구성으로 하고 있다.
상기 구성에 의해, 예를 들면 장착체의 랜드 전극 상에 범프를 형성하는 것이 생산성의 관점에서 문제가 되는 경우에는 외부 접속 전극 상에 범프를 형성할 수 있다.
제 6항에 기재된 발명은 상기 제 1항에 따른 반도체 장치에 있어서 외부 접속 전극과 반도체 칩과의 사이에 탄성층을 형성한 구성으로 하고 있다.
상기 구성에 의해, 외부 접속 전극이 윗방향으로 변형했을 때 탄성층과 접촉되고, 탄성층의 탄성력이 외부 접속 전극의 탄성력에 부가되므로, 반도체 장치를 실장할 때의 하중 및 외부 접속 전극에 축적되는 탄성 변형량을 조절할 수 있다.
제 7항에 기재된 발명은 상기 제 1항에 따른 반도체 장치에 있어서 외부 접속 전극의 하면 상에 절연성을 갖는 보호막을 형성한 구성으로 하고 있다.
상기 구성에 의해, 외부 접속 전극은 실장체의 배선에 직접 접촉하지 않으므로 쇼트 회로 불량의 발생을 방지하여, 용이하면서 고품질의 실장을 행할 수 있다.
또한, 탄성 재료를 보호막으로 하면, 외부 접속 전극이 접착 수지와 접촉하는 면적이 줄어, 외부 접속 전극의 탄성 변형을 방해하는 요인을 배제할 수 있다.
또한, 반도체 장치와 장착체의 높이의 방향의 위치를 정하는 스페이서로서 보호막을 사용할 수도 있고, 외부 접속 전극의 탄성 변위를 적절히 설정할 수 있다.
제 8항에 기재된 발명은 상기 제 1항에 따른 반도체 장치에 있어서 외부 접속 전극이 어레이상으로 배치된 구성으로 하고 있다.
상기 구성에 의해, 외부 접속 전극을 예를 들면 n×m열(n, m은 자연수)의 어레이상으로 배치할 수 있기 때문에 다핀화에 대응할 수 있다.
제 9항에 기재된 발명은 상기 제 1항에 따른 반도체 장치에 있어서 복수의 외부 접속 전극의 일부 또는 전부가 반도체 칩의 내측방향 또는 외측방향으로 돌출한 구성으로 하고 있다.
상기 구성은 장착체 상의 랜드 전극의 배치를 설계할 때의 자유도를 증가시킬 수 있어, 결과적으로 반도체 장치의 고밀도 실장을 실현할 수 있다.
본 발명에서 제 10항에 기재된 반도체 장치의 제조 방법은 반도체 칩에 전극을 형성하는 단계와 반도체 장치가 탑재되는 장착체의 랜드 전극에 탄성 변형 상태를 유지하며 접촉에 의해 전기적으로 접속되는 외부 접속 전극을 반도체 칩의 전극 상에 형성하는 단계를 포함한다. 또한, 제 11항에 기재된 발명은 상기 제 10항에 따른 반도체 장치의 제조 방법에 있어서 반도체 칩의 전극 상에 외부 접속 전극을 형성하는 단계가 반도체 칩의 전극 상에 적층에 의해 외부 접속 전극을 형성하는 단계인 방법이다.
상기 방법은 소형화된 외부 접속 전극을 우수한 치수 정밀도로 효율적으로 생산할 수 있다.
제 12항에 기재된 발명은 상기 제 10항에 따른 반도체 장치의 제조 방법에 있어서 반도체 칩의 전극 상에 외부 접속 전극을 형성하는 단계가 반도체 칩의 마스크 상에 적층에 의해 외부 접속 전극을 형성하는 단계와; 도전성 재료를 통해 외부 접속 전극을 반도체 칩의 전극과 전기적으로 접속하는 단계를 포함한다.
상기 방법은 소형화된 외부 접속 전극을 우수한 치수 정밀도로 효율적으로생산 생산할 수 있고, 또한, 반도체 칩을 용이하게 교체할 수 있다.
본 발명에서 제 13항에 기재된 반도체 장치의 실장 구조는 랜드 전극이 형성된 장착체; 적층에 의해 반도체 칩 상에 형성되고 탄성 변형 상태를 유지하며 랜드 전극과 접촉하는 외부 접속 전극을 포함하는 반도체 장치; 및 반도체 장치를 장착체에 접착시키기 위한 접착 수지를 포함하는 구성이다.
상기 구조는 접착 수지에 의해 반도체 장치를 장착체에 고정하고, 탄성 변형된 외부 접속 전극에 의해 반도체 장치나 장착체에 손상을 주는 위험성이 배제되며, 또한, 전기적인 접속 신뢰성을 높일 수 있다.
제 14항에 기재된 발명은 상기 제 13항에 따른 반도체 장치의 실장 구조에 있어서 랜드 전극과 외부 접속 전극중 적어도 한쪽에 범프가 형성된 구조이다
상기 구조는 외부 접속 전극을 수평 방향으로 적층 형성할 수 있기 때문에, 기울어진 외부 접속 전극을 적층 형성할 필요가 없게 되어, 생산성이 향상된다.
제 15항에 기재된 발명은 상기 제 13항에 따른 반도체 장치의 실장 구조에 있어서 반도체 칩과 장착체 사이에 반도체 칩의 높이 방향의 위치를 결정하기 위한 스페이서를 마련하는 구조이다.
상기 구조는 반도체 장치의 높이 방향의 위치 결정을 용이하고 정밀하게 위치할 수 있기 때문에, 외부 접속 전극의 탄성 변위를 조정할 수 있다.
본 발명에서 제 16항에 기재된 반도체 장치의 장착 방법은 랜드 전극을 갖는 장착체 및/또는 외부 접속 전극을 갖는 반도체 장치에 반도체 장치를 장착체과 접착시키기 위한 접착 수지를 미리 공급하는 단계; 및 탄성 변형 상태를 유지하며 외부 접속 전극이 랜드 전극과 접촉하도록 접착 수지를 경화시키는 단계를 포함하는 방법이다.
상기 방법은 외부 접속 전극에 저하중으로 탄성 변위를 줄 수 있고 상기 상태에서 외부 접속 전극과 랜드 전극을 접속할 수 있으므로, 반도체 장치나 장착체에 손상을 주는 위험성을 배제하고 또한 전기적인 접속 신뢰성을 향상시킬 수 있다.
제 17항에 따른 발명은 상기 제 16항에 따른 반도체 장치의 장착 방법에 있어서 탄성 변형을 유지하기 위해 접착 수지가 경화할 때의 수축력을 이용한 방법이다.
상기 방법은 반도체 장치를 장착체에 가압하는 가압 장치의 크기를 줄일 수 있고, 가압 장치의 제조 가격을 줄일 수 있다.
상술한 바와 같이, 본 발명에 있어서의 반도체 장치와 그 제조 방법 및 반도체 장치의 실장 구조와 그 장착 방법에 따르면, 반도체 장치는 큰 탄성 변위를 축적할 수 있는 외부 접속 전극을 적층 형성함으로써, 실장할 때에 저하중으로 외부 접속 전극이나 범프 높이의 편차를 흡수하여 기판 및 반도체 장치에 손상을 주는 위험성을 배제할 수 있고, 또한, 실장 후에 있어서는 온도 변화에 따른 반도체 칩의 전극과 랜드 전극과의 변위에 대하여 양호한 전기적 접속을 얻을 수 있다. 또한, 미세한 외부 접속 전극이더라도 적층 형성할 수 있기 때문에 반도체 장치의 소형화, 다핀화 및 고밀도 실장를 실현할 수 있다.
본 발명의 상기 및 다른 목적, 특징, 및 장점은 본 발명의 양호한 실시예를설명하는 첨부된 도면을 기반하여 더욱 명확해진다.
도 1은 종래 기술에 따른 반도체 장치와 그 장착 방법을 설명하기 위한 개략도로서, 도 1의 A는 실장 전의 단면도, 도 1의 B는 실장 후의 단면도.
도 2는 종래 기술에 따른 반도체 장치를 장착했을 때의 금속 전극의 하중과 변위의 관계를 모식적으로 나타낸 그래프.
도 3은 본 발명에 따른 반도체 장치의 실시예를 설명하기 위한 개략 확대도로서, 도 3의 A는 단면도, 도 3의 B는 외부 접속 전극의 외관도, 도 3의 C는 제 1의 응용예를 설명하기 위한 단면도, 도 3의 D는 제 2의 응용예를 설명하기 위한 단면도.
도 4는 본 발명에 따른 반도체 장치를 장착했을 때의 금속 전극에 있어서의 하중과 변위의 관계를 모식적으로 나타낸 그래프.
도 5는 본 발명에 따른 반도체 장치의 외부 접속 전극의 응용예를 설명하기 위한 개략 확대도로서, 도 5의 A는 측면 형상이 역T-형인 외부 접속 전극의 외관도, 도 5의 B는 표면 형상이 굴곡부를 갖는 외부 접속 전극의 외관도.
도 6은 본 발명에 따른 반도체의 외부 접속 전극의 배치를 설명하기 위한 확대 개략도.
도 7은 본 발명에 따른 반도체의 외부 접속 전극의 돌출부의 돌출 방향을 설명하기 위한 확대 개략도.
도 8은 본 발명에 따른 반도체 장치의 제조 방법을 설명하기 위한 확대 개략도로서, 도 8의 A는 제 1의 마스크 형성 후의 단면도, 도 8의 B는 제 1의 도금 형성 후의 단면도, 도 8의 C는 제 2의 마스크 형성 후의 단면도, 도 8의 D는 제 2의 도금 형성 후의 단면도, 도 8의 E는 마스크 제거 후의 단면도.
도 9는 본 발명에 따른 반도체 장치의 제조 방법의 응용예를 설명하기 위한 확대 개략도로서, 도 9의 A는 제 1의 마스크 형성 후의 단면도, 도 9의 B는 제 1의 도금 형성 후의 단면도, 도 9의 C는 제 2의 마스크 형성 후의 단면도, 도 9의 D는 제 2의 도금 형성 후의 단면도, 도 9의 E는 반도체 칩과 접속 후의 단면도.
도 10은 본 발명에 따른 반도체 장치의 제조 방법의 응용예를 설명하기 위한 확대 개략도로서, 도 10의 A는 제 1의 마스크 형성 후의 단면도, 도 10의 B는 제 1의 도금 형성 후의 단면도, 도 10의 C는 제 2의 마스크 형성 후의 단면도, 도 10의 D는 제 2의 도금 형성 후의 단면도, 도 10의 E는 마스크 제거 후의 단면도.
도 11은 본 발명에 따른 반도체 장치의 실장 구조의 실시예를 설명하기 위한 개략 확대도로서, 도 11의 A는 반도체 장치를 탑재하기 전의 단면도, 도 11의 B는 반도체 장치를 실장한 후의 단면도.
도 12는 본 발명에 따른 반도체 장치의 실장 구조의 제 1의 응용예를 설명하기 위한 개략 확대도로서, 도 12의 A는 반도체 장치를 탑재하기 전의 단면도, 도12의 B는 반도체 장치를 실장한 후의 단면도.
도 13은 본 발명에 따른 반도체 장치의 실장 구조의 제 2의 응용예를 설명하기 위한 개략 확대도로서, 도 13의 A는 반도체 장치를 탑재하기 전의 단면도, 도 13의 B는 반도체 장치를 실장한 후의 단면도.
도 14는 본 발명에 따른 반도체 장치의 실장 구조의 제 3의 응용예를 설명하기 위한 개략 확대도로서, 도 14의 A는 반도체 장치를 탑재하기 전의 단면도, 도 14의 B는 반도체 장치를 실장한 후의 단면도.
♠도면의 주요 부호에 대한 부호의 설명♠
1 : 반도체 장치2 : 기판
3 : 접착 수지12 : 외부 접속 전극
13 : 탄성층14 : 범프
15 : 보호막
본 발명에 따른 반도체 장치와 그 제조 방법 및 반도체 장치의 실장 구조와 그 장찾 방법의 각 실시예에 관해 첨부된 도면을 참조하여 설명한다.
「반도체 장치」
우선 본 발명의 반도체 장치의 실시예에 관해 설명한다.
도 3은 본 발명에 따른 반도체 장치의 실시예를 설명하기 위한 개략 확대도를 도시하고 있고, 도 3의 A는 단면도, 도 3의 B는 외부 접속 전극의 외관도, 도 3의 C는 제 1의 응용예를 설명하기 위한 단면도, 및 도 3의 D는 제 2의 응용예를 설명하기 위한 단면도를 도시하고 있다.
도 3의 A에 있어서 1은 도면에서 화살표 X에 의해 도시된 방향으로 탄성 변형을 유지하며 랜드 전극(도시하지 않음)과 접촉하는 외부 접속 전극(12)을 갖는 구성으로 하고 있고 또한 외부 접속 전극(12)이 적층 형성된 반도체 장치이다.
이러한 경우에, 반도체 장치(1)는 외부 접속 전극(12)의 탄성 변형을 유지하며 랜드 전극과 접촉하여 전기적으로 접속한다.
즉, 외부 접속 전극(12)은 탄성 변위 내에서 각 외부 접속 전극이나 랜드 전극의 동일평면성(coplanarity)의 편차를 흡수하기 때문에, 반도체 장치를 실장할 때에 반도체 장치를 장착체에 가압하는 외력을 줄일 수 있고, 반도체 장치 및 장착체에 손상을 주는 위험성을 배제할 수 있다.
접착제를 통해 장착체에 실장된 반도체 장치(1)는 전기 전도시 온도가 상승하고 외부 접속 전극보다 큰 선형 팽창 계수를 갖는 접착 수지가 열팽창하여, 랜드 전극과 반도체 칩의 전극 사이의 거리가 넓어진다. 그러나, 외부 접속 전극이 보다 큰 탄성 변위를 축적하고 있고 상기 거리의 증가분을 탄성 변위로 흡수할 수 있기 때문에, 외부 접속 전극과 랜드 전극은 접촉 상태를 유지할 수 있고, 결과적으로 전기적인 접속 신뢰성을 향상시킬 수 있다.
또한, 외부 접속 전극(12)은 후술하는 바와 같이 적층에 의해 형성되기 때문에 소형화에 대응할 수 있는 동시에 우수한 치수 정밀도와 낮은 제조 비용으로 효율적으로 생산될 수 있다.
외부 접속 전극(12)의 재료는 보통, 금이나 알루미늄 등의 금속이 사용된다.
적층 형성되는 외부 접속 전극은 10㎛ 내지 200㎛의 피치를 갖는 미세한 외부 접속 전극(보통, 외부 접속 전극의 가로폭은 피치의 절반의 길이)인 것이 양호하다. 피치가 10㎛보다 좁으면, 장착체(보통, 기판이 이용된다) 상의 반도체 장치의 탑재 정밀도나 랜드 전극의 위치 정밀도에 문제가 발생하게 되므로 반도체 장치를 실장할 수 없게 된다. 또한, 피치가 200㎛ 이상이면, TAB(tape automated bonding) 납에 의해 외부 접속 전극이 형성될 수 있다. 외부 접속 전극은 40㎛ 내지 80㎛의 피치를 갖는 미세한 외부 접속 전극인 것이 더욱 양호하다.
장착체 상의 랜드 전극의 위치 정밀도나 반도체 장치의 탑재 정밀도가 향상되는 경우에, 최소 한도는 10㎛에 한정되는 것이 아니라, 1㎛의 피치를 갖는 외부 접속 전극을 생산할 수 있게 되어, 반도체 장치의 소형화 및 고밀도 실장이 가능해진다.
여기에서, 외부 접속 전극(12)은 측면을 L-형으로 형성하는 것이 양호하며, 이러한 경우에 수평 방향으로 돌출된 외부 접속 전극(12)의 돌출부는 하나의 고정단과 하나의 자유단을 갖는 빔(beam)으로 간주될 수 있다. 자유단 상에 수직 하중이 작용하면, 빔이 휘어지도록 자유단이 상하 방향으로 변위하여, 높은 탄성 변위가 축적될 수 있다.
즉, 외부 접속 전극(12)의 단부(자유단)는 탄성 영역 내에서 크게 변위할 수 있으므로, 예를 들어, 도 4에 도시된 0G 변위(탄성 변위)에 의해 반도체 장치를 실장할 때, 외부 접속 전극(12)이 소성 변형되지 않고도 각 외부 접속 전극(12)의 공면의 편차나 랜드 전극(도시하지 않음)의 편차를 흡수할 수 있으며, 반도체 장치(1)를 기판과 같은 장착체에 가압하는 힘을 줄일 수 있고, 반도체 장치(1) 및 장착체에 손상을 주는 위험성이 배제될 수 있다.
반도체 장치(1)와 장착체의 사이에 접착 수지 등을 삽입한 경우에, 주위 온도가 변화되면, 외부 접속 전극(12)과 접착 수지의 선형 팽창 계수 차로 인해 랜드 전극과 반도체 칩의 전극 사이의 거리가 변동하지만, 상기 변동은 도 4에 도시된 FH 변위(탄성 변위)에 의해 흡수될 수 있고, 장착체의 외부 접속 전극과 랜드 전극 사이의 접속 상태가 유지될 수 있으며, 전기적인 접속 신뢰성을 높일 수 있다.
보통, 외부 접속 전극(12)은 도 3의 B에 도시된 바와 같이 돌출 부분(12b)의 수평 길이(A)를 베이스부(12a)에서의 수평 길이(B)의 1.2 내지 10배가 되도록 형성하는 것이 바람직하다. 길이(A)가 길이(B)에 비해 1.2배 작으면 큰 탄성 변위를 축적할 수 없고, 길이(A)가 길이(B)의 10배 이상으로 형성되면 다핀화 또는 고밀도실장화를 도모할 수 없게 된다. 따라서, 외부 접속 전극(12)은 길이(A)가 길이(B)의 2 내지 5배가 되도록 형성하는 것이 더욱 양호하다.
또한 외부 접속 전극의 측면 형상은 상기 형상이나 치수 관계에 한정하는 것이 아니라, 필요로 하는 탄성 변위를 확보할 수 있도록, 길이(A), 두께 및 폭을 자유롭게 설정할 수 있다. J-형이나 갈고리 형상을 포함하는 다양한 형태를 채택할 수 있다. 전기적 접속 신뢰성을 높이기 위해, 각각의 외부 접속 전극을 도 5의 A에 도시된 바와 같이 역T-형으로 형성하여, 외부 접속 전극의 양단부가 랜드 전극과 접촉하는 구조를 채택할 수도 있다. 돌출부(12b)은 평면형에 한정되는 것이 아니라, 갈비(rib)가 마련된 형상이나 서로 다른 재료 및/또는 형상의 판을 접합한 형상을 채택할 수도 있다.
또한, 도 5의 B에 도시된 바와 같이 외부 접속 전극은 상면 형상에 굴곡부(12c)를 형성할 수 있다. 상기 구조를 채택하면 외부 접속 전극은 장착체(예를 들면 수지제 기판)과 반도체 칩의 선형 팽창 계수의 차로 인한 수평 변동 변위에 대하여 큰 탄성 변위를 축적할 수 있다.
외부 접속 전극의 상면 형태는 상기 형태에 한정되는 것이 아니라, 필요한 탄성 변위에 따라 S-형이나 갈고리 형상등의 다양한 형상을 채택할 수 있다.
이하, 본 발명의 반도체 장치의 제 1의 응용예에 관해 설명한다.
(제 1의 응용예)
제 1의 응용예에서의 반도체 장치(1b)는 도 3의 C에 도시된 바와 같이 반도체 칩(11)과 외부 접속 전극(12)의 돌출부(12b) 사이에 탄성층(13)이 형성된 구조이다.
상기 구조를 사용하면, 장착되는 반도체 장치(1b)는 외부 접속 전극(12)이 탄성 변형될 때 탄성층(13)이 압축 변형되기 때문에, 탄성층(13)의 탄성력이 회부 접속 전극(12)의 탄헝 변위에 부가된다. 그 결과, 실장시의 하중 및 외부 접속 전극(12)에 축적되는 탄성 변형이 조절될 수 있다. 외부 접속 전극(12)과 범프(22) 사이의 접촉 면압(contact surface pressure)을 높게 설정할 수 있으므로, 전기적인 접속 신뢰성을 더욱 향상시킬 수 있다.
상기 탄성층(13)의 재료로서 막 형성이 용이하고 또한 적절한 탄성력을 갖는 폴리이미드 수지(인장 탄성율= 약 45OOMPa)가 알맞지만, 본 발명은 상기 재료에 한정되는 것이 아니라, 다른 재료(에폭시 수지 등)를 사용할 수 도 있다.
다음에 본 발명의 반도체 장치의 제 2의 응용예에 관해 설명한다.
(제 2의 응용예)
제 2의 응용예의 반도체 장치(1c)에서, 범프(14)는 도 3의 D에 도시된 바와 같이 외부 접속 전극(12)에 형성되어 있다. 상기 구조는 장착체의 랜드 전극 상에 범프를 형성하는 것이 생산성의 관점에서 곤란한 경우에 사용된다. 또한, 외부 접속 전극(12)의 형태를 단순화 할 수 있고, 특히, 돌출부(12b)를 수평 방향으로 적층 형성할 수 있으므로 생산 비용를 절감할 수 있다.
범프(14)를 외부 접속 전극(12)의 돌출부(12b)의 끝에 형성하는 것이 양호하며, 외부 접속 전극(12)은 보다 큰 탄성 변형을 축적할 수 있다.
반도체 장치(1c)는 외부 접속 전극(12)의 하면 상에 절연성 보호막(15)을 형성한 구조를 갖을 수도 있다. 상기 구조는 외부 접속 전극(12)이 장착체의 배선과 직접 접촉하는 것을 방지하기 때문에, 쇼트 회로 불량의 발생을 방지하고, 용이하고 고품질의 실장을 행할 수 있다.
보호막(15)을 탄성 재료로 형성하면, 외부 접속 전극(12)이 접착 수지와 접촉하는 면적이 줄어, 외부 접속 전극(12)의 탄성 변형을 방해하는 주요인을 배제할 수 있다.
또한, 반도체 장치(1c) 및 장착체의 높이를 결정하는 스페이서로서 보호막(15)이 사용될 수 있고, 외부 접속 전극(12)의 탄성 변위가 알맞게 설정될 수 있다.
상기 보호막(15)의 재료로서 막 형성이 용이하고 적절한 탄성력을 갖는 폴리이미드 수지가 알맞지만, 본 발명은 상기 재료에 한정되는 것이 아니라, 다른 재료(에폭시 수지 등)가 사용될 수도 있다.
외부 접속 전극(12)은 도 6에 도시된 바와 같이 반도체 칩(11) 상에 어레이상으로 배치되는 구조일 수 있다. 상기 구조는 반도체 장치의 다핀화를 실현할 수 있다.
외부 접속 전극(12)은 보통 n×m열(n, m은 자연수)의 어레이상으로 배치되지만, 다른 어레이상을 사용할 수도 있다.
외부 접속 전극(12)은 장착체의 랜드 전극의 위치나 신호선 및 그라운드 라인의 특성에 따라 다른 형태를 갖을 수도 있다.
외부 접속 전극(12)은 수평 돌출부(12b)가 반도체 장치의 내측을 향하여 형성된 형태에 한정하는 것이 아니라, 예를 들면, 도 7에 도시된 바와 같이 반도체 칩(11)의 외측에 배치된 외부 접속 전극(12)의 돌출부(12b)를 외측 방향으로 돌출시키고, 내측에 배치된 외부 접속 전극(12)의 돌출부(12b)를 내측 방향으로 돌출시킬 수 있다. 상기 구조는 랜드 전극의 거리를 넓힐 수 있고 쇼트 회로 불량의 발생을 방지할 수 있다. 상기 구조는 랜드 전극의 설계 자유도를 증가시키므로, 반도체 장치의 고밀도 실장을 실현할 수 있다.
다음에 본 발명에서의 반도체 장치의 제조 방법의 실시예에 관해 설명한다.
「반도체 장치의 제조 방법」
본 발명에 따른 반도체 장치의 제조 방법은 전극이 형성된 반도체 칩; 및 상기 전극 상에 형성되고 탄성 변형을 유지하며 장착체의 랜드 전극에 접촉하여 전기적으로 접속되는 외부 접속 전극을 포함하는 반도체 장치의 제조 방법으로서, 반도체 칩의 전극 상에 외부 접속 전극을 적층 형성하는 방법이다.
외부 접속 전극은 전기 도금법, 무전해 도금법 및 스퍼터링법 등에 의해 적층 형성될 수 있다. 무전해 도금법에 의한 반도체 장치의 제조 방법을 첨부된 도면을 참조하여 설명한다.
도 8은 본 발명에 따른 반도체 장치의 제조 방법을 설명하기 위한 확대 개략도를 도시하고 있고, 도 8의 A는 제 1의 마스크 형성 후의 단면, 도 8의 B는 제 1의 도금 형성 후의 단면도, 도 8의 C는 제 2의 마스크 형성 후의 단면도, 도 8의 D는 제 2의 도금 형성 후의 단면도, 및 도 8의 E는 마스크 제거 후의 단면도를 도시한다.
도 8의 A에서, 반도체 칩(11)의 하면 상의 전극(도시하지 않음)을 제외한 부분에 제 1의 마스크(16)를 형성하고(제 1의 마스크 형성 단계), 계속해서 도 8의 B에 도시된 바와 같이 제 1의 도금(17)을 적층 형성한다(제 1의 도금 형성 단계).
제 1의 도금(17)의 형성은 외부 접속 전극(12)의 베이스부(12a)를 적층 형성한다.
촉매 부착용 마스크(도시하지 않음)에 의해 제 1의 마스크(16)의 개구부 측면과 반도체 칩(11)의 전극 상에 촉매가 부착되어, 제 1의 도금(17)은 우수한 치수 정밀도로 적층 형성될 수 있다.
도금 재료는 보통 도전성이 양호한 금이 사용되지만, 본 발명은 이에 한정되지 않고 일반적으로 알루미늄 등의 금속이 사용된다.
다음으로, 도 8의 C에서, 제 1의 마스크(16)의 외부 접속 전극의 수평 방향의 돌출부를 형성하는 영역을 제외한 부분에 제 2의 마스크(18)가 형성되고(제 2의 마스크 형성 단계), 계속해서 도 8의 D에 도시된 바와 같이 제 2의 도금(19)이 적층 형성된다(제 2의 도금 형성 단계).
제 2의 도금(19)의 형성은 외부 접속 전극(12)의 수평 방향의 돌출부(12b)를 한다.
다음으로, 도 8의 E에 도시된 바와 같이 제 1의 마스크(16) 및 제 2의 마스크(17)를 제거하여(마스크 제거 단계), 반도체 칩(11) 상에 외부 접속 전극(12)이 형성된다.
이러한 방식으로, 소형화된 외부 접속 전극(12)은 우수한 치수 정밀도로 효율적으로 생산될 수 있다.
도 8의 D에 도시된 제 2의 도금(19)을 적층 형성할 때, 외부 접속 전극의 수평 방향의 돌출부는 도 8의 C에 도시된 제 2의 마스크(18)를 형성한 후 스퍼터링에 의해 적층 형성될 수도 있다. 이와같이 하면, 제 2의 도금(17)의 두께를 보다 정밀하게 적층 형성할 수 있다.
탄성을 갖는 폴리이미드 수지가 제 1의 마스크(16)의 재료로서 사용되고 도 8의 D에 도시된 제 2의 도금(19)을 적층한 후, 제 2의 마스크(18) 만을 제거하는 제조 방법이 사용될 수도 있다. 상기 방법은 제 1의 마스크(16)를 적층 형성하는 단계에서 탄성층(13)이 형성될 수 있으므로 생산성이 향상될 수 있다.
상기 반도체 장치의 제조 방법은 소형화된 외부 접속 전극을 우수한 치수 정밀도로 효율적으로 생산할 수 있다.
또한, 도 3의 D에 도시된 보호막(15)은 도 8의 C에 도시된 제 2의 마스크(18)와 같은 방법으로 형성될 수 있다.
도면에 도시되어 있지 않지만, 외부 접속 전극(12) 상의 범프는 도금법, 증착법, 스퍼터링, 인쇄법에 의해 형성될 수 있다.
본 발명에서의 반도체 장치는 상기 제조 방법에 한정되지 않고, 도 9에 도시된 바와 같이 외부 접속 전극(12)을 반도체 칩(11)과 별개로 적층 형성하고, 상기 외부 접속 전극(12)을 도전성 재료(특히, 도전성 페이스트(32) 또는 도전성 접착제)를 사용하여 반도체 칩(11)의 전극과 전기적으로 접속시키는 방법에 의해서도 제조할 수 있다.
도 9의 A에서, 유리 등으로 이루어지는 적층판(30)에 외부 접속 전극(12)의 돌출부(12b)의 위치 및 형상에 따라 제 1의 마스크(16b)가 형성되고(제 1의 마스크 형성 단계), 계속해서 도 9의 B에 도시된 바와 같이 제 1의 도금(17b)이 적층 형성된다(제 1의 도금 형성 단계).
외부 접속 전극(12)의 돌출부(12b)의 적층에 의해 제 1의 도금(17b)을 형성한다.
다음으로, 도 9의 C에서, 제 1의 마스크(16b)와 제 1의 도금(17b) 상의 외부 접속 전극의 베이스부의 위치 및 형상에 따라 제 2의 마스크(18b)가 형성되고(제 2의 마스크 형성 단계), 계속해서 도 9의 D에 도시된 바와 같이 제 2의 도금(19b)이 적층 형성된다(제 2의 도금 형성 단계).
제 2의 도금(19b)를 형성함에 의해 외부 접속 전극(12)의 베이스부(12a)를 형성한다.
다음으로, 도 9의 E에 도시된 바와 같이, 마스크(16b 및 18b) 상에 적층 형성된 외부 접속 전극(12)을 베이스부(12a) 및/또는 반도체 칩(11)의 전극(도시하지 않음)에 도전성 재료(도전성 페이스트(32))를 통해 반도체 칩(11)의 전극과 전기적으로 접속하고(접속 단계), 적층판(30)을 제거함에 의해 반도체 칩(11) 상에 제 1의 도금(17b) 및 제 2의 도금(19b)으로 이루어지는 외부 접속 전극(12)이 형성된다.
상기 방법을 사용하면, 소형화된 외부 접속 전극을 우수한 치수 정밀도로 효율적으로 생산할 수 있고, 또한, 반도체 칩(11)을 용이하게 교체할 수 있다.
또한, 제 2의 마스크(18b)에 접착제를 도포하여 반도체 칩(11)과 접착시킴에 의해 외부 접속 전극(12)을 더욱 강고하게 반도체 칩(11)의 전극과 접속시킬 수 있다.
도 10에 도시된 바와 같이 본 발명에서의 반도체 장치는 전기 도금법에 의해서도 제조될 수 있다.
우선, 도 10의 A에 도시된 바와 같이, 반도체 칩(11)의 하면 상의 전극(도시되지 않음)을 제외한 부분 상에 제 1의 마스크(16)가 형성되고(제 1의 마스크 형성 단계), 계속해서 도 10의 B에 도시된 바와 같이 제 1의 도금(17c)을 적층 형성한다(제 1의 도금 형성 단계).
여기에서, 외부 접속 전극(12)의 베이스부(12a)를 구성하며 반구형상으로 돌출한 단을 갖는 제 1의 도금(17c)이 전기 도금법에 의해 적층 형성된다.
다음으로, 도 10의 C에 도시된 바와 같이, 제 1의 마스크(16)의 외부 접속 전극에 있어서의 수평 돌출부를 형성하는 영역을 제외한 부분에 제 2의 마스크(18c)를 형성하고(제 2의 마스크 형성 단계), 계속해서 도 10의 D에 도시된 바와 같이 제 2의 도금(19c)을 적층 형성한다(제 2의 도금 형성 단계).
여기에서, 제 2의 도금(19c)을 형성함에 의해 외부 접속 전극(12)의 수평 방향의 돌출부(12b)을 형성한다.
다음으로, 도 10의 E에 도시된 바와 같이, 제 1의 마스크(16c) 및 제 2의 마스크(18c)를 제거하여(마스크 제거 단계), 반도체 칩(11)에 외부 접속 전극(12)의 형성이 완료된다.
이러한 방식으로, 소형화된 외부 접속 전극(12)을 전기 도금법에 의해 우수한 치수 정밀도로 효율적으로 생산할 수 있다. 또한, 제 1의 도금(17c)의 선단부를 제 1의 마스크(16)로부터 돌출한 반구형상의 형상으로 형성하고, 또한, 제 2의 마스크(18c)를 제 1의 도금(17c)의 곡면을 일부 덮도록 형성하여, 측면 형상이 L-형인 외부 접속 전극을 적층 형성할 수 있다.
다음으로, 본 발명에서의 반도체 장치의 실장 구조의 실시예에 관해 설명한다.
「반도체 장치의 실장 구조」
도 11은 본 발명에서의 반도체 장치의 실장 구조의 실시예를 설명하기 위한 개략 확대도를 도시하고 있고, 도 11의 A는 반도체 장치를 탑재하기 전의 단면도, 도 11의 B는 반도체 장치를 실장한 후의 단면도를 도시하고 있다.
도 11의 B에서, 반도체 장치의 실장 구조는 반도체 장치(1)를 장착체인 기판(2)에 장착한 반도체 장치의 실장 구조로서, 반도체 장치(1)의 외부 접속 전극(12)이 기판(2) 상에 형성된 랜드 전극인 기판 배선(21)과 전기적으로 접속하고, 반도체 칩(11)이 접착 수지(3)에 의해 기판(2)에 접착된 구성으로 하고 있다.
또한, 돌출부(12b) 및 베이스부(12a)이 탄성 변형을 유지한 상태로 외부 접속 전극(12)이 범프(22)를 통해 기판 배선(21)과 접촉하므로, 외부 접속 전극(12)이나 범프(22) 상면의 공면의 편차가 흡수되고; 반도체 장치(1)를 실장할 때에 반도체 장치(1)를 기판(2)에 가압하는 외력을 줄일 수 있으며; 반도체 장치(1)나 기판(2)에 손상을 주는 위험성을 배제할 수 있다.
기판 배선(21) 상에 범프(22)를 형성하는 것이 양호하고, 이와같이 하면, 외부 접속 전극을 수평 방향으로 적층 형성할 수 있기 때문에 경사진 단부를 갖는 외부 접속 전극을 적층할 필요가 없게되어 생산성이 향상된다.
반도체 장치(1)는 접착 수지(3)를 사이에 두고 기판(2)에 접착되어 있기 때문에 주위 온도가 변화되면, 접착 수지(3)와 외부 접속 전극(12)이 서로 다른 선형 팽창 계수로 인해 범프(22)와 반도체 칩(11)의 전극 사이의 거리가 변동한다. 그러나, 상기 변동 변위를 외부 접속 전극(12)의 탄성 변위로 흡수하므로 외부 접속 전극(12) 및 범프(22)는 접촉을 유지할 수 있고, 전기적인 접속 신뢰성을 향상시킬 수 있다.
100㎛ 이하의 피치를 갖는 미세한 외부 접속 전극(12)은 솔더 페이스트를 사용한 접합이 기술적으로 곤란하지만, 외부 접속 전극(12)을 범프(22)와 접촉시킴에 의해 전기적으로 접속되고, 반도체 칩(11)을 접착 수지(3)에 의해 기계적으로 접합시킴에 의해 반도체 장치(1)나 기판(2)에 손상을 주는 일 없이 반도체 장치(1)의 소형화 및 고밀도 실장화를 도모할 수 있다.
반도체 장치(1)와 기판(2) 사이에 스페이서(23)를 마련한 구성이 사용될 수도 있고, 반도체 장치(1)의 높이 방향의 위치를 용이하고 정밀하게 위치 결정할 수 있기 때문에 외부 접속 전극(12)의 탄성 변위를 적합하게 설정할 수 있다.
스페이서(23)는 상기 형태에 한정되는 것이 아니라, 예를 들면, 반도체 장치(1)의 각 코너에 각각 배치하여, 반도체 장치(1)의 위치 결정용의 이정표(marker)를 형성할 수 있으며, 또한, 스페이서(23)는 반도체 장치(1) 또는기판(2)에 미리 부착시키는 것이 양호하다.
(반도체 장치의 실장 구조의 제 1의 응용예)
본 발명에서의 반도체 장치의 실장 구조는 상기 구조에 한정되는 것이 아니라, 예를 들면, 도 12에 도시된 바와 같이, 탄성층(13)을 갖는 반도체 장치(1)를 이용할 수도 있다. 상기 구조를 사용하면, 반도체 장치(1)에서 외부 접속 전극(12)이 탄성 변형할 때 탄성층(13)도 변형된다. 외부 접속 전극(12)의 탄성력에 탄성층(13)의 탄성력도 부가되어, 실장 시의 하중 및 외부 접속 전극(12)에 축적되는 탄성 변형을 조절할 수 있다.
외부 접속 전극(12)과 범프(22) 사이의 접촉 면압을 높게 설정할 수 있으므로 전기적인 접속 신뢰성을 더욱 향상시킬 수 있다.
(반도체 장치의 실장 구조의 제 2의 응용예)
또한, 도 13에 도시된 바와 같이, 탄성층(13), 범프(14) 및 보호막(15)을 갖는 반도체 장치(1)가 사용될 수도 있다. 상기 실장 구조에서, 외부 접속 전극(12) 상에 범프(14)가 형성되어 있기 때문에 기판 배선 상에는 범프가 마련되지 않는다.
상기 구조를 사용하면, 외부 접속 전극(12)은 보호막(15)에 의해 접착 수지(3)와 거의 접촉하지 않아, 반도체 장치의 온도 상승에 의한 변동 변위가 발생하는 동안 접착 수지(3)의 악영향을 받지 않고서 탄성 변형하기 쉬운 구조로 되기 때문에, 보다 확실히 기판 배선(21)과 전기적으로 접속할 수 있고 접속 신뢰성이 향상된다.
또한, 보호막(15)에 의해 외부 접속 전극(12)이 기판 배선(21)과 접촉하는위험성이 배제되기 때문에, 실장이 용이하게 되고, 반도체 장치의 쇼트 회로 불량에 대한 신뢰성을 높일 수 있다.
(반도체 장치의 실장 구조의 제 3의 응용예)
본 발명에서의 반도체 장치의 실장 구조는 여러가지 응용예를 갖고 있고, 예를 들면, 도 14에 도시된 바와 같이 외부 접속 전극(12)의 돌출부(12b)을 외측방향으로 돌출하고, 대향하는 기판 배선(21)의 사이에 오목부(34)를 형성하는 구조를 사용할 수 있다. 상기 구조를 사용하면, 외부 접속 전극(12) 또는 기판 배선(21)에 범프를 마련하지 않더라도, 외부 접속 전극(12)이 탄성 변형을 유지한 상태로, 기판 배선(21)과 맞닿을 수 있다.
다음에 본 발명에 있어서의 반도체 장치의 장착 방법의 실시예에 관해 설명한다.
「반도체 장치의 장착 방법」
본 발명에서의 반도체 장치의 장착 방법은 우선 도 11의 A에 도시된 바와 같이 기판(2) 상의 기판 배선(21)에 탄성 변형을 유지한 상태로 접촉시킴에 의해 전기적으로 접속되는 외부 접속 전극(12)을 갖는 반도체 장치(1)를 기판(2)에 실장 하는 반도체 장치의 실장 방법으로서, 우선 반도체 장치(1)를 기판(2)에 접착시키기 위한 접착 수지(3)를 미리 기판(2)에 도포한다(접착수지 도포 단계).
계속해서 외부 접속 전극(12)이 탄성 변형을 유지한 상태로, 기판 배선(21)과 접촉하도록 예를 들면, 반도체 장치(1)에 외력(하중)을 가한 상태로 접착 수지(3)를 경화시킨다(접착 단계).
상기 단계에서, 반도체 장치(1)는 외부 접속 전극(12)이 범프(22)와 대향하도록 위치가 맞추어지고, 페이스 다운되어 기판(2)에 눌리면, 접착 수지(3)가 눌려넓혀지는 동시에 외부 접속 전극(12)이 탄성 변형한 상태로 범프(22)와 맞닿아져 전기적으로 접속한다.
상기 방법을 사용하면, 외부 접속 전극(12)의 탄성 변위의 범위 내에서, 즉 저하중으로 외부 접속 전극(12)과 기판 배선(21)을 접속할 수 있기 때문에 반도체 장치(1) 및 기판(2)에 손상을 주는 위험성을 배제하고, 또한, 전기적인 접속 신뢰성을 높일 수 있다.
반도체 장치(1)가 기판(2)에 가압될 때, 반도체 장치(1)는 접착 수지(3)와 접촉하기 때문에, 상기 상태로 접착 수지(3)를 경화시키면 기판(2)에 고정된다.
접착 수지(3)가 공급되는 회수는 1회에 한정하는 것이 아니라, 예를 들면, 일시적으로 접착하여 쇼트 체크를 행하고 합격품 만에 영구적으로 접착을 행할 수 있다.
또한, 접착 수지(3)는 기판(2)에의 도포에 한정하는 것이 아니라, 반도체 칩(11)에 도포하거나 또는 기판(2)과 반도체 칩(11)의 양쪽에 도포할 수도 있다.
반도체 장치(1)에 외력을 가할 때 외력으로서 접착 수지(3)가 경화할 때에 발생하는 수축력을 이용할 수 있고, 이러한 경우, 반도체 장치(1)를 기판(2)에 가압하는 가압 장치를 소형화할 수 있고 또한 가압 장치의 비용을 절감할 수 있다.
본 발명은 반도체 장치의 장착 방법으로서도 유효하여, 상기 장착 방법을 사용하여 큰 탄성 변위를 축적하는 것이 가능한 외부 접속 전극을 포함하는 반도체 장치를 생산성 및 품질이 우수한 방법으로 실장할 수 있다.
본 발명의 양호한 실시예를 구체적으로 기재하였으나 이러한 설명은 단지 예시적인 것으로서, 이하의 청구항의 본질 또는 범위를 벗어나지 않는 범위내에서 다양하게 변형 및 변동될 수 있다.

Claims (17)

  1. 상부에 전극이 형성된 반도체 칩; 및
    장착체의 랜드 전극에 전기적으로 접속되는 외부 접속 전극을 포함하며,
    상기 외부 접속 전극은 탄성 변형 상태를 유지하며 상기 랜드 전극에 접촉하는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 외부 접속 전극은 적층에 의해 상기 반도체 칩의 전극 상에 형성된 것을 특징으로 하는 반도체 장치.
  3. 제 1항에 있어서,
    상기 외부 접속 전극의 측면은 L-형인 것을 특징으로 하는 반도체 장치.
  4. 제 1항에 있어서,
    상기 외부 접속 전극의 상면은 굴곡부를 갖는 것을 특징으로 하는 반도체 장치.
  5. 제 1항에 있어서,
    상기 외부 접속 전극 상에 범프가 형성되는 것을 특징으로 하는 반도체 장치.
  6. 제 1항에 있어서,
    상기 외부 접속 전극 및 반도체 칩 사이에 탄성층이 형성되는 것을 특징으로 하는 반도체 장치.
  7. 제 1항에 있어서,
    상기 외부 접속 전극의 하면 상에 절연성을 갖는 보호막이 형성되는 것을 특징으로 하는 반도체 장치.
  8. 제 1항에 있어서,
    상기 외부 접속 전극은 어레이 형상으로 배치된 것을 특징으로 하는 반도체 장치.
  9. 제 1항에 있어서,
    복수의 상기 외부 접속 전극의 일부 또는 전부는 상기 반도체 칩의 내측 방향 또는 외측 방향으로 연장하는 것을 특징으로 하는 반도체 장치.
  10. 반도체 칩 상에 전극을 형성하는 단계; 및
    탄성 변형 상태를 유지하며 상부에 반도체 장치가 장착되는 장착체의 랜드전극에 전기적으로 접속하는 외부 접속 전극을 상기 반도체 칩의 전극 상에 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 10항에 있어서,
    상기 반도체 칩의 전극 상에 상기 외부 접속 전극을 형성하는 상기 단계는 상기 외부 접속 전극을 적층에 의해 상기 반도체 칩의 전극 상에 형성하는 단계인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 10항에 있어서,
    상기 반도체 칩의 전극 상에 상기 외부 접속 전극을 형성하는 상기 단계는,
    상기 반도체 칩의 마스크 상에 적층에 의해 상기 외부 접속 전극을 형성하는 단계; 및
    도전성 재료를 통해 상기 외부 접속 전극을 상기 반도체 칩의 전극에 전기적으로 접속하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 상부에 랜드 전극이 형성된 장착체;
    탄성 변형 상태를 유지하며 상기 랜드 전극에 접촉하고, 적층에 의해 반도체 칩 상에 형성되는 외부 접속 전극을 포함하는 반도체 장치; 및
    상기 반도체 장치를 상기 장착체에 접착시키기 위한 접착 수지를 포함하는 것을 특징으로 하는 반도체 장치 실장 구조.
  14. 제 13항에 있어서,
    상기 랜드 전극 또는 상기 외부 접속 전극의 어느 한쪽 상에 범프가 형성되는 것을 특징으로 하는 반도체 장치의 실장 구조.
  15. 제 13항에 있어서,
    상기 반도체 칩 및 장착체 사이에 상기 반도체 칩의 높이 방향의 위치를 결정하기 위한 스페이서가 마련되는 것을 특징으로 하는 반도체 장치의 실장 구조.
  16. 랜드 전극을 갖는 장착체 및/또는 외부 접속 전극을 갖는 반도체 장치에 상기 반도체 장치를 상기 장착체에 접착시키기 위한 접착 수지를 미리 공급하는 단계; 및
    탄성 변형 상태를 유지하며 상기 외부 접속 전극을 상기 랜드 전극에 접촉시키는 상기 접착 수지를 경화하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 장착 방법.
  17. 제 16항에 있어서,
    상기 접착 수지가 경화할 때 발생하는 수축력은 상기 탄성 변형 상태를 유지하기 위해 사용되는 것을 특징으로 하는 반도체 장치의 장착 방법.
KR1020010074857A 2000-11-30 2001-11-29 반도체 장치와 그 제조 방법 및 반도체 장치의 실장구조와 반도체 장치의 장착 방법 KR20020042486A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00366231 2000-11-30
JP2000366231A JP2002170839A (ja) 2000-11-30 2000-11-30 半導体装置とその製造方法及び半導体装置の実装構造とその実装方法

Publications (1)

Publication Number Publication Date
KR20020042486A true KR20020042486A (ko) 2002-06-05

Family

ID=18836884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010074857A KR20020042486A (ko) 2000-11-30 2001-11-29 반도체 장치와 그 제조 방법 및 반도체 장치의 실장구조와 반도체 장치의 장착 방법

Country Status (4)

Country Link
US (1) US20020063324A1 (ko)
JP (1) JP2002170839A (ko)
KR (1) KR20020042486A (ko)
TW (1) TW510039B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129585B2 (en) 2003-01-30 2006-10-31 Samsung Electronics Co., Ltd. Semiconductor device and method of packaging the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3529050B2 (ja) * 2002-07-12 2004-05-24 沖電気工業株式会社 半導体装置の製造方法
JP2004327527A (ja) 2003-04-22 2004-11-18 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
JP2010501115A (ja) * 2006-08-17 2010-01-14 エヌエックスピー ビー ヴィ 基板と基板上の突起電極との間の応力低減
JP5118982B2 (ja) * 2007-01-31 2013-01-16 三洋電機株式会社 半導体モジュールおよびその製造方法
US7855452B2 (en) 2007-01-31 2010-12-21 Sanyo Electric Co., Ltd. Semiconductor module, method of manufacturing semiconductor module, and mobile device
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置
JP2017040826A (ja) * 2015-08-20 2017-02-23 株式会社フジクラ 接着方法、光モジュールの製造方法、及び光モジュール
TWI736093B (zh) 2019-12-31 2021-08-11 財團法人工業技術研究院 封裝結構

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129585B2 (en) 2003-01-30 2006-10-31 Samsung Electronics Co., Ltd. Semiconductor device and method of packaging the same
US7279360B2 (en) 2003-01-30 2007-10-09 Samsung Electronics Co., Ltd. Semiconductor device and method of packaging the same

Also Published As

Publication number Publication date
US20020063324A1 (en) 2002-05-30
TW510039B (en) 2002-11-11
JP2002170839A (ja) 2002-06-14

Similar Documents

Publication Publication Date Title
US6633078B2 (en) Semiconductor device, method for manufacturing an electronic equipment, electronic equipment and portable information terminal
US5414298A (en) Semiconductor chip assemblies and components with pressure contact
KR100793468B1 (ko) 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈
US7015131B2 (en) Semiconductor device using bumps, method for fabricating same, and method for forming bumps
US7816782B2 (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
US8599571B2 (en) Memory card
US5612259A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame
KR100821154B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US6720644B2 (en) Semiconductor device using interposer substrate and manufacturing method therefor
US6388321B1 (en) Anisotropic conductive film and resin filling gap between a flip-chip and circuit board
US9087781B2 (en) Semiconductor device and method of manufacturing the same
JP4447143B2 (ja) 半導体装置及びその製造方法
KR20020042486A (ko) 반도체 장치와 그 제조 방법 및 반도체 장치의 실장구조와 반도체 장치의 장착 방법
KR100551388B1 (ko) 회로기판의평탄화방법및반도체장치의제조방법
US20070194459A1 (en) Wiring Substrate of a Semiconductor Component Comprising External Contact Pads for External Contacts and Method for Producing the Same
KR20070001000A (ko) 가속도 센서 및 그것을 이용한 자기 디스크 장치
KR100441382B1 (ko) 반도체장치 및 그 제조방법
JP3833669B2 (ja) 半導体装置および半導体装置の製造方法
KR100709175B1 (ko) 반도체모듈
JP4635836B2 (ja) シート状電子回路モジュール
JP5589836B2 (ja) 半導体装置およびその製造方法
JP2000340692A (ja) 配線基板、半導体装置、電子装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application