JP2000340692A - 配線基板、半導体装置、電子装置及び半導体装置の製造方法 - Google Patents
配線基板、半導体装置、電子装置及び半導体装置の製造方法Info
- Publication number
- JP2000340692A JP2000340692A JP11146255A JP14625599A JP2000340692A JP 2000340692 A JP2000340692 A JP 2000340692A JP 11146255 A JP11146255 A JP 11146255A JP 14625599 A JP14625599 A JP 14625599A JP 2000340692 A JP2000340692 A JP 2000340692A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring pattern
- elastomer
- external output
- thermal stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体装置の製造コストを削減すること。
【解決手段】絶縁基材に導電性材料で形成された配線パ
ターンと外部出力端子を形成する外部出力端子孔が配設
されてなる配線基板と、前記配線基板に熱応力緩衝材
(エラストマ)を介して搭載され、前記配線パターンと
電気的に接続される電極パッドを有する半導体チップ
と、前記外部出力端子孔を介して前記配線パターンに電
気的に接続される外部出力端子とを備えた半導体装置で
あって、前記外部出力端子が前記半導体チップ搭載領域
からはみ出て設けられる半導体装置において、前記配線
基板の前記半導体チップ搭載領域以外の領域に前記半導
体チップ及び前記絶縁基材に生じる熱応力を緩衝する熱
応力緩衝材(エラストマ)を前記外部出力端子の支持補
強材として設けたことを特徴とする。
ターンと外部出力端子を形成する外部出力端子孔が配設
されてなる配線基板と、前記配線基板に熱応力緩衝材
(エラストマ)を介して搭載され、前記配線パターンと
電気的に接続される電極パッドを有する半導体チップ
と、前記外部出力端子孔を介して前記配線パターンに電
気的に接続される外部出力端子とを備えた半導体装置で
あって、前記外部出力端子が前記半導体チップ搭載領域
からはみ出て設けられる半導体装置において、前記配線
基板の前記半導体チップ搭載領域以外の領域に前記半導
体チップ及び前記絶縁基材に生じる熱応力を緩衝する熱
応力緩衝材(エラストマ)を前記外部出力端子の支持補
強材として設けたことを特徴とする。
Description
【0001】
【発明の属する技術分野】本発明は、CSP(Chip Sca
le Package)型半導体装置に用いる配線基板、それを用
いた半導体装置、電子装置及び半導体装置の製造方法に
関し、特に、半導体チップからはみ出た部分に外部出力
端子が配設されるCSP(Chip Scale Package)型半導
体装置に用いる配線基板、それを用いた半導体装置、電
子装置及び半導体装置の製造方法に適用して有効な技術
に関するものである。
le Package)型半導体装置に用いる配線基板、それを用
いた半導体装置、電子装置及び半導体装置の製造方法に
関し、特に、半導体チップからはみ出た部分に外部出力
端子が配設されるCSP(Chip Scale Package)型半導
体装置に用いる配線基板、それを用いた半導体装置、電
子装置及び半導体装置の製造方法に適用して有効な技術
に関するものである。
【0002】
【従来の技術】近年、半導体装置の小型化と、高速動作
に対する電気特性の信頼性の向上とを可能にするCSP
技術を用いた半導体装置が注目されている。
に対する電気特性の信頼性の向上とを可能にするCSP
技術を用いた半導体装置が注目されている。
【0003】特に、温度サイクルに対する接続信頼性が
高く、低コスト化を実現できるCSP半導体装置が主流
になりつつある。
高く、低コスト化を実現できるCSP半導体装置が主流
になりつつある。
【0004】また、最近では低コスト化のために、半導
体チップのサイズ(外形)が従来のCPS型半導体装置
のそれよりも小型化される傾向にあり、外部出力端子が
チップサイズをはみ出る構造になってきている。
体チップのサイズ(外形)が従来のCPS型半導体装置
のそれよりも小型化される傾向にあり、外部出力端子が
チップサイズをはみ出る構造になってきている。
【0005】以下、従来のCSP型半導体装置(以下、
単に半導体装置と記す)について図面を用いて説明す
る。図8は、従来のCSPの構成を説明するための図で
あり、図8(a)は従来のCSP型半導体装置の立体図
を示した図であり、図8(b)は図8(a)のA−A線
で切った拡大断面図である。
単に半導体装置と記す)について図面を用いて説明す
る。図8は、従来のCSPの構成を説明するための図で
あり、図8(a)は従来のCSP型半導体装置の立体図
を示した図であり、図8(b)は図8(a)のA−A線
で切った拡大断面図である。
【0006】従来のCSP型半導体装置1は、図8
(a),(b)に示すように、半導体チップの中央部位
に電極パッドを配置したセンタパッド型のBGA(ボー
ル・グリッド・アレー)パッケージで、外部出力端子と
なるソルダボール20が半導体チップ30のサイズによ
って規定された領域からその側方にはみ出た構造をと
り、半導体チップ30の領域からはみ出た部分に配設さ
れるソルダボール20の支持補強のために、半導体装置
1の外周を囲うリング状の金属板60(以下、金属リン
グと記す)が設けられた構成をとる。
(a),(b)に示すように、半導体チップの中央部位
に電極パッドを配置したセンタパッド型のBGA(ボー
ル・グリッド・アレー)パッケージで、外部出力端子と
なるソルダボール20が半導体チップ30のサイズによ
って規定された領域からその側方にはみ出た構造をと
り、半導体チップ30の領域からはみ出た部分に配設さ
れるソルダボール20の支持補強のために、半導体装置
1の外周を囲うリング状の金属板60(以下、金属リン
グと記す)が設けられた構成をとる。
【0007】また、図8(b)に示すように、テープ基
板10に配線パターン40を形成し、テープ基板10と
半導体チップ30とを熱応力緩衝材(エラストマ)70
で接着し、半導体チップ30の電極パッド50とテープ
基板10の配線パターン40とを電気的に接続し、配線
パターン40に電気的に接続した半田等のソルダーボー
ル20を形成した構成をとる。
板10に配線パターン40を形成し、テープ基板10と
半導体チップ30とを熱応力緩衝材(エラストマ)70
で接着し、半導体チップ30の電極パッド50とテープ
基板10の配線パターン40とを電気的に接続し、配線
パターン40に電気的に接続した半田等のソルダーボー
ル20を形成した構成をとる。
【0008】さらに、この金属リング60の代わりに半
導体チップ30の周辺部分を樹脂で固めたり、封止樹脂
を流し込んだものもある。
導体チップ30の周辺部分を樹脂で固めたり、封止樹脂
を流し込んだものもある。
【0009】
【発明が解決しようとする課題】しかし、上記従来の各
半導体装置1では、半導体チップ30からはみ出た部分
の配設されるソルダボール20の支持補強のためにテー
プ基板10と同一の熱膨張係数を有する金属リング6
0、または樹脂を設けていたため、半導体装置1の製造
コストが大変高価になるという問題点があった。
半導体装置1では、半導体チップ30からはみ出た部分
の配設されるソルダボール20の支持補強のためにテー
プ基板10と同一の熱膨張係数を有する金属リング6
0、または樹脂を設けていたため、半導体装置1の製造
コストが大変高価になるという問題点があった。
【0010】また、金属リング60は、金型抜き加工、
エッチング加工工程等の別工程で形成され、それを貼り
付ける工程を有することから製造工程が増大するという
問題点があった。
エッチング加工工程等の別工程で形成され、それを貼り
付ける工程を有することから製造工程が増大するという
問題点があった。
【0011】本発明の目的は、上述した問題点を解決す
るために成されたものであり、その目的は半導体装置の
製造コストを削減することが可能な技術を提供すること
にある。
るために成されたものであり、その目的は半導体装置の
製造コストを削減することが可能な技術を提供すること
にある。
【0012】本発明の他の目的は、半導体装置の製造工
程を削減することが可能な技術を提供することにある。
程を削減することが可能な技術を提供することにある。
【0013】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【0014】(1)導電性材料で形成された1層または
複数層の配線パターンが絶縁基材に配設され、その絶縁
基材上に半導体チップを搭載する配線基板において、前
記絶縁基材の半導体チップが搭載される側の前記半導体
チップの電極パッド領域を除く全面に、前記半導体チッ
プ及び前記絶縁基材に生じる熱応力を緩衝する熱応力緩
衝材(エラストマ)を貼り付けたことを特徴とする。
複数層の配線パターンが絶縁基材に配設され、その絶縁
基材上に半導体チップを搭載する配線基板において、前
記絶縁基材の半導体チップが搭載される側の前記半導体
チップの電極パッド領域を除く全面に、前記半導体チッ
プ及び前記絶縁基材に生じる熱応力を緩衝する熱応力緩
衝材(エラストマ)を貼り付けたことを特徴とする。
【0015】(2)(1)に記載の配線基板において、
前記熱応力緩衝材に半導体チップを搭載するための窪を
設けたことを特徴とする。
前記熱応力緩衝材に半導体チップを搭載するための窪を
設けたことを特徴とする。
【0016】(3)(1)または(2)のうちのいずれ
か1つの配線基板において、前記熱応力緩衝材は、絶縁
性の基材を低ガラス転移温度の熱硬化性樹脂で挟んだ3
層構造で形成されることを特徴とする。
か1つの配線基板において、前記熱応力緩衝材は、絶縁
性の基材を低ガラス転移温度の熱硬化性樹脂で挟んだ3
層構造で形成されることを特徴とする。
【0017】(4)(1)または(3)のうちのいずれ
か1つの配線基板において、前記配線パターンと電気的
に接続するボールまたはバンプ型外部出力端子を一体に
有することを特徴とする。
か1つの配線基板において、前記配線パターンと電気的
に接続するボールまたはバンプ型外部出力端子を一体に
有することを特徴とする。
【0018】(5)絶縁基材に導電性材料で形成された
配線パターンと外部出力端子を形成するための外部出力
端子孔が配設されてなる配線基板と、前記配線基板に熱
応力緩衝材(エラストマ)を介して搭載され、前記配線
パターンと電気的に接続される電極パッドを有する半導
体チップと、前記外部出力端子孔を介して前記配線パタ
ーンに電気的に接続される外部出力端子とを備えた半導
体装置であって、前記外部出力端子が前記半導体チップ
搭載領域からはみ出て設けられる半導体装置において、
前記配線基板の半導体チップ搭載領域以外の領域に前記
半導体チップ及び前記絶縁基材に生じる熱応力を緩衝す
る熱応力緩衝材(エラストマ)を前記外部出力端子の支
持補強材として設けたことを特徴とする。
配線パターンと外部出力端子を形成するための外部出力
端子孔が配設されてなる配線基板と、前記配線基板に熱
応力緩衝材(エラストマ)を介して搭載され、前記配線
パターンと電気的に接続される電極パッドを有する半導
体チップと、前記外部出力端子孔を介して前記配線パタ
ーンに電気的に接続される外部出力端子とを備えた半導
体装置であって、前記外部出力端子が前記半導体チップ
搭載領域からはみ出て設けられる半導体装置において、
前記配線基板の半導体チップ搭載領域以外の領域に前記
半導体チップ及び前記絶縁基材に生じる熱応力を緩衝す
る熱応力緩衝材(エラストマ)を前記外部出力端子の支
持補強材として設けたことを特徴とする。
【0019】(6)絶縁基材に導電性材料で形成された
配線パターンと外部出力端子を形成するための外部出力
端子孔が配設されてなる配線基板と、前記配線基板に熱
応力緩衝材(エラストマ)を介して搭載され、前記配線
パターンと電気的に接続される電極パッドを有する半導
体チップと、前記外部出力端子孔を介して前記配線パタ
ーンに電気的に接続される外部出力端子とを備えた半導
体装置であって、前記外部出力端子が前記半導体チップ
搭載領域からはみ出て設けられる半導体装置において、
前記配線基板の前記半導体チップ搭載面側の前記半導体
チップの電極パッド領域を除く全面に、前記半導体チッ
プを受けるための窪を設けた凹型の熱応力緩衝材(エラ
ストマ)を備えたことを特徴とする。
配線パターンと外部出力端子を形成するための外部出力
端子孔が配設されてなる配線基板と、前記配線基板に熱
応力緩衝材(エラストマ)を介して搭載され、前記配線
パターンと電気的に接続される電極パッドを有する半導
体チップと、前記外部出力端子孔を介して前記配線パタ
ーンに電気的に接続される外部出力端子とを備えた半導
体装置であって、前記外部出力端子が前記半導体チップ
搭載領域からはみ出て設けられる半導体装置において、
前記配線基板の前記半導体チップ搭載面側の前記半導体
チップの電極パッド領域を除く全面に、前記半導体チッ
プを受けるための窪を設けた凹型の熱応力緩衝材(エラ
ストマ)を備えたことを特徴とする。
【0020】(7)電子装置において、(5)または
(6)のうちいずれか1つの半導体装置を配線基板に搭
載してなる半導体装置モジュールを有することを特徴と
する。
(6)のうちいずれか1つの半導体装置を配線基板に搭
載してなる半導体装置モジュールを有することを特徴と
する。
【0021】(8)主面上に形成された複数の電極パッ
ドを有する半導体チップと、絶縁基材に配線パターンが
形成された配線基板とを用意し、前記絶縁基材の配線パ
ターンが形成された側の前記半導体チップの電極パッド
領域を除く全面に、所定厚の熱応力緩衝材(エラスト
マ)を貼り付け、前記複数の電極パッドの接続部と前記
配線パターンの接続部との位置合わせを行った後、前記
半導体チップを前記熱応力緩衝材(エラストマ)に埋め
込むように加圧加熱を行って搭載し、前記電極パッドの
接続部と前記配線パターンの接続部を接合し、その前記
配線パターンと電気的に接続された外部出力端子を形成
し、半導体装置を製造することを特徴とする。
ドを有する半導体チップと、絶縁基材に配線パターンが
形成された配線基板とを用意し、前記絶縁基材の配線パ
ターンが形成された側の前記半導体チップの電極パッド
領域を除く全面に、所定厚の熱応力緩衝材(エラスト
マ)を貼り付け、前記複数の電極パッドの接続部と前記
配線パターンの接続部との位置合わせを行った後、前記
半導体チップを前記熱応力緩衝材(エラストマ)に埋め
込むように加圧加熱を行って搭載し、前記電極パッドの
接続部と前記配線パターンの接続部を接合し、その前記
配線パターンと電気的に接続された外部出力端子を形成
し、半導体装置を製造することを特徴とする。
【0022】(9)主面上に形成された複数の電極パッ
ドを有する半導体チップと、絶縁基材に配線パターンが
形成された配線基板とを用意し、前記絶縁基材の配線パ
ターンが形成された側の前記半導体チップの電極パッド
領域を除く全面に、前記半導体チップの電極パッドを露
出させて、所定厚の熱応力緩衝材(エラストマ)を貼り
付け、前記熱応力緩衝材(エラストマ)に前記半導体チ
ップを搭載する領域に半導体チップを受けるための窪を
形成し、前記複数の電極パッドの接続部と前記配線パタ
ーンの接続部との位置合わせを行った後、前記半導体チ
ップを前記窪に搭載し、前記電極パッドの接続部と前記
配線パターンの接続部を接合し、その前記配線パターン
と電気的に接続された外部出力端子を形成し、半導体装
置を製造することを特徴とする。
ドを有する半導体チップと、絶縁基材に配線パターンが
形成された配線基板とを用意し、前記絶縁基材の配線パ
ターンが形成された側の前記半導体チップの電極パッド
領域を除く全面に、前記半導体チップの電極パッドを露
出させて、所定厚の熱応力緩衝材(エラストマ)を貼り
付け、前記熱応力緩衝材(エラストマ)に前記半導体チ
ップを搭載する領域に半導体チップを受けるための窪を
形成し、前記複数の電極パッドの接続部と前記配線パタ
ーンの接続部との位置合わせを行った後、前記半導体チ
ップを前記窪に搭載し、前記電極パッドの接続部と前記
配線パターンの接続部を接合し、その前記配線パターン
と電気的に接続された外部出力端子を形成し、半導体装
置を製造することを特徴とする。
【0023】
【発明の実施の形態】図1は、本発明の一実施形態にか
かる半導体装置の構成を説明するための図であり、図1
(a)は本実施形態の半導体装置1の立体図を示した図
であり、図1(b)は図1(a)のA−A線で切った拡
大断面図である。
かる半導体装置の構成を説明するための図であり、図1
(a)は本実施形態の半導体装置1の立体図を示した図
であり、図1(b)は図1(a)のA−A線で切った拡
大断面図である。
【0024】本実施形態の半導体装置1は、図1
(a),(b)に示すように、リボンリード接続用スリ
ット80とソルダボール孔90が開口された約0.05
mm厚のベースとなる絶縁基材(例えば、ポリイミド、液
晶ポリマ等)に厚さ18〜35μmの銅箔をエポキシ系
の接着剤で貼り合わせ、エッチングの微細加工を施して
形成された配線パターン40付きのテープ基板10と、
そのリボンリード接続用スリット80部分を除いて半導
体チップ搭載領域及びそれ以外の領域を有するテープ基
板10の全面に接着層11を介して貼り付けられた、半
導体チップ30とテープ基板10における熱膨張係数の
違いにより生じる熱応力を緩衝し、かつ後述するハンダ
ボール20の支持を行うエラストマ70とを有し、その
エラストマ70上に半導体チップ30を貼り付け、リボ
ンリード接続スリット80から露出した半導体チップ3
0の電極パッド50と配線パターン40をリボンリード
81により電気的に接続し、半導体チップ30との接続
側と反対側の配線パターン40上のソルダボール孔90
にソルダボール20を形成した構成をとる。
(a),(b)に示すように、リボンリード接続用スリ
ット80とソルダボール孔90が開口された約0.05
mm厚のベースとなる絶縁基材(例えば、ポリイミド、液
晶ポリマ等)に厚さ18〜35μmの銅箔をエポキシ系
の接着剤で貼り合わせ、エッチングの微細加工を施して
形成された配線パターン40付きのテープ基板10と、
そのリボンリード接続用スリット80部分を除いて半導
体チップ搭載領域及びそれ以外の領域を有するテープ基
板10の全面に接着層11を介して貼り付けられた、半
導体チップ30とテープ基板10における熱膨張係数の
違いにより生じる熱応力を緩衝し、かつ後述するハンダ
ボール20の支持を行うエラストマ70とを有し、その
エラストマ70上に半導体チップ30を貼り付け、リボ
ンリード接続スリット80から露出した半導体チップ3
0の電極パッド50と配線パターン40をリボンリード
81により電気的に接続し、半導体チップ30との接続
側と反対側の配線パターン40上のソルダボール孔90
にソルダボール20を形成した構成をとる。
【0025】上述したエラストマ70は、異なる材質
(ここでは、半導体チップ30のシリコンとテープ基板
10のポリイミド)の高温における弾性率とガラス転移
点前後の熱膨張係数の差に基づいて、環境の温度変化に
よって材料界面に発生する熱応力を緩衝するものであ
り、ポリイミド系またはフッ素系樹脂を用いたテープを
用い、そのテープの裏表(両面)にエポキシ系の接着剤
を塗布した3層構造のものを用いる。
(ここでは、半導体チップ30のシリコンとテープ基板
10のポリイミド)の高温における弾性率とガラス転移
点前後の熱膨張係数の差に基づいて、環境の温度変化に
よって材料界面に発生する熱応力を緩衝するものであ
り、ポリイミド系またはフッ素系樹脂を用いたテープを
用い、そのテープの裏表(両面)にエポキシ系の接着剤
を塗布した3層構造のものを用いる。
【0026】例えば、テープ基板10と同一の材料であ
るポリイミド、液晶ポリマ等のテープの裏表に低ガラス
転移温度の熱硬化性樹脂としてエポキシ樹脂(例えば、
150℃での弾性率が1000MPa以下)を接着剤と
して塗布したものを用いる。この場合、テープ基板10
とエラストマ70の材質が同一であることから熱膨張係
数が整合されるため、リフロー時、または温度サイクル
試験等において、テープ基板に反り変形が生じることを
防止し、かつ硬い材質であることから剛性を高められ、
さらに低ガラス転移温度のエポキシ樹脂の高温軟化挙動
により、半導体チップ30との間に生じる熱応力を緩衝
する。
るポリイミド、液晶ポリマ等のテープの裏表に低ガラス
転移温度の熱硬化性樹脂としてエポキシ樹脂(例えば、
150℃での弾性率が1000MPa以下)を接着剤と
して塗布したものを用いる。この場合、テープ基板10
とエラストマ70の材質が同一であることから熱膨張係
数が整合されるため、リフロー時、または温度サイクル
試験等において、テープ基板に反り変形が生じることを
防止し、かつ硬い材質であることから剛性を高められ、
さらに低ガラス転移温度のエポキシ樹脂の高温軟化挙動
により、半導体チップ30との間に生じる熱応力を緩衝
する。
【0027】また、エラストマ70は上述したもの以外
にフッ素系の樹脂であるPTFE(ポリテトラフルオロ
エチレン)の裏表に熱硬化性樹脂としてエポキシ樹脂を
塗布したものを用いてもよい。この場合、上述のエポキ
シ樹脂に代わってPTFEがテープ基板10と半導体チ
ップ30との間に生じる熱応力をより効率よく緩衝する
ため、温度サイクル試験では高い耐久性が得られる。
にフッ素系の樹脂であるPTFE(ポリテトラフルオロ
エチレン)の裏表に熱硬化性樹脂としてエポキシ樹脂を
塗布したものを用いてもよい。この場合、上述のエポキ
シ樹脂に代わってPTFEがテープ基板10と半導体チ
ップ30との間に生じる熱応力をより効率よく緩衝する
ため、温度サイクル試験では高い耐久性が得られる。
【0028】このエラストマ70は、少なくともソルダ
ボール20の支持を行えるだけの剛性を得れる厚さにす
る必要があり、例えば、0.075mmにする。
ボール20の支持を行えるだけの剛性を得れる厚さにす
る必要があり、例えば、0.075mmにする。
【0029】また、半導体チップ30の電極パッド50
と接続されるリボンリード81は、厚さ0.3〜1.5
μmの金メッキが形成され、アルミの電極パッド50と
超音波ボンディングによる金−アルミ接続がなされる。
また、金メッキを行う前に厚さ1〜3μmのニッケルメ
ッキを下地とする場合もある。
と接続されるリボンリード81は、厚さ0.3〜1.5
μmの金メッキが形成され、アルミの電極パッド50と
超音波ボンディングによる金−アルミ接続がなされる。
また、金メッキを行う前に厚さ1〜3μmのニッケルメ
ッキを下地とする場合もある。
【0030】次に、本実施形態の半導体装置1の製造方
法について説明する。
法について説明する。
【0031】図2,図3は、本実施形態の半導体装置1
の製造方法について説明するための図である。
の製造方法について説明するための図である。
【0032】本実施形態の半導体装置1の製造は、図2
(a)に示すように、まず、約0.05mm厚のテープ基
板10のベースとなるポリイミド等にリボンリード接続
用スリット80とソルダボール孔90をパンチング工程
で開口し、その上に厚さ18〜35μm程度の銅箔をエ
ポキシ系の接着剤で180℃、5kg/cmの条件でラミネ
ートし、ホトケミカルエッチング方法により微細加工を
施し、配線パターン40を形成し、図2(b)に示すよ
うに、リボンリード接続用スリット80部分を除いて半
導体チップ搭載領域及びそれ以外の領域を有するテープ
基板10上にエラストマ70のテープをエポキシ系の接
着剤により貼り付ける。ここで、エラストマ70がテー
プ基板10と同一材料である場合、テープ基板10の厚
さをより厚くし、エポキシ系の樹脂を塗布することで、
図2(b)に示すエラストマ70の貼り付け工程を省略
することが可能である。
(a)に示すように、まず、約0.05mm厚のテープ基
板10のベースとなるポリイミド等にリボンリード接続
用スリット80とソルダボール孔90をパンチング工程
で開口し、その上に厚さ18〜35μm程度の銅箔をエ
ポキシ系の接着剤で180℃、5kg/cmの条件でラミネ
ートし、ホトケミカルエッチング方法により微細加工を
施し、配線パターン40を形成し、図2(b)に示すよ
うに、リボンリード接続用スリット80部分を除いて半
導体チップ搭載領域及びそれ以外の領域を有するテープ
基板10上にエラストマ70のテープをエポキシ系の接
着剤により貼り付ける。ここで、エラストマ70がテー
プ基板10と同一材料である場合、テープ基板10の厚
さをより厚くし、エポキシ系の樹脂を塗布することで、
図2(b)に示すエラストマ70の貼り付け工程を省略
することが可能である。
【0033】なお、テープ製造メーカでは、上述した一
連の工程を既に行った図2(b)に示すエラストマ70
付きのテープ基板10や、厚さをより厚くして剛性を持
たせたテープ基板10を販売することもあり、それを購
入することで上述の工程を省略することもできる。
連の工程を既に行った図2(b)に示すエラストマ70
付きのテープ基板10や、厚さをより厚くして剛性を持
たせたテープ基板10を販売することもあり、それを購
入することで上述の工程を省略することもできる。
【0034】また、テープ製造メーカでは、図2(b)
示すエラストマ70付きテープ基板10や、剛性を持た
せたテープ基板10に後述するソルダボール20を形成
したソルダボール・エラストマ付きテープ基板で販売す
ることもある。この場合、後述するソルダボール形成処
理を組立メーカーは省略することが可能である。
示すエラストマ70付きテープ基板10や、剛性を持た
せたテープ基板10に後述するソルダボール20を形成
したソルダボール・エラストマ付きテープ基板で販売す
ることもある。この場合、後述するソルダボール形成処
理を組立メーカーは省略することが可能である。
【0035】次に、図2(c)に示すように、そのエラ
ストマ70上から半導体チップ30を埋め込むように熱
圧着により接着する。これは、エラストマ70が熱によ
り軟化することを利用したものである。
ストマ70上から半導体チップ30を埋め込むように熱
圧着により接着する。これは、エラストマ70が熱によ
り軟化することを利用したものである。
【0036】その後、図3(a)に示すように、配線パ
ターン40のリボンリード81部分を折り曲げて位置合
わせを行い、超音波ボンディングにより半導体チップ3
0の電極パッド50とリボンリード81とをボンディン
グする。
ターン40のリボンリード81部分を折り曲げて位置合
わせを行い、超音波ボンディングにより半導体チップ3
0の電極パッド50とリボンリード81とをボンディン
グする。
【0037】次に、図3(b)に示すように、例えば、
0.5〜1.27mmのボールピッチで直径0.3mmの半
田ボールをマウントし、ソルダーボール20を形成す
る。
0.5〜1.27mmのボールピッチで直径0.3mmの半
田ボールをマウントし、ソルダーボール20を形成す
る。
【0038】そして、図3(c)に示すように。形成さ
れた半導体装置1をそれぞれ切り離して半導体装置を形
成する。
れた半導体装置1をそれぞれ切り離して半導体装置を形
成する。
【0039】このように、熱応力緩衝を行うエラストマ
70を半導体チップ30の直下にだけでなく、テープ基
板10上の半導体チップ30の外周部にも設けて外周部
の補強材とし、そのエラストマ70の材料の剛性を利用
してソルダボール20を支持し、従来の金属リングに代
わってソルダボールの重さに耐えられなくなってテープ
基板10が歪んだり、配線断線したりするのを抑止す
る。
70を半導体チップ30の直下にだけでなく、テープ基
板10上の半導体チップ30の外周部にも設けて外周部
の補強材とし、そのエラストマ70の材料の剛性を利用
してソルダボール20を支持し、従来の金属リングに代
わってソルダボールの重さに耐えられなくなってテープ
基板10が歪んだり、配線断線したりするのを抑止す
る。
【0040】また、エラストマ70内に半導体チップ3
0を埋め込むように搭載するだけで、特別な工程を必要
としないため、金属リングを設けない半導体装置と同様
な工程で製造可能である。
0を埋め込むように搭載するだけで、特別な工程を必要
としないため、金属リングを設けない半導体装置と同様
な工程で製造可能である。
【0041】したがって、ソルダボール20の支持補強
をエラストマ70によって行うことにより、従来のよう
な金属リングを設ける必要がなくなったので、半導体装
置の製造コストを削減することが可能になる。この金属
リング60は、反り変形を防止するために、テープ基板
と同一の熱膨張係数を有するものが必要であることから
大変高価であったが、これを設けない本実施形態の半導
体装置は大幅に価格を下げることが可能である。
をエラストマ70によって行うことにより、従来のよう
な金属リングを設ける必要がなくなったので、半導体装
置の製造コストを削減することが可能になる。この金属
リング60は、反り変形を防止するために、テープ基板
と同一の熱膨張係数を有するものが必要であることから
大変高価であったが、これを設けない本実施形態の半導
体装置は大幅に価格を下げることが可能である。
【0042】また、金型抜き加工、エッチング加工等の
金属リングを形成する工程がいらなくなるので、半導体
装置の製造工程を削減することが可能となる。
金属リングを形成する工程がいらなくなるので、半導体
装置の製造工程を削減することが可能となる。
【0043】なお、本実施形態では、センタパッド型の
CPS半導体装置を取り挙げたが、本発明はこれに限定
されるものではなく、周辺パッド型等の他のCSP半導
体装置にも適応可能である。
CPS半導体装置を取り挙げたが、本発明はこれに限定
されるものではなく、周辺パッド型等の他のCSP半導
体装置にも適応可能である。
【0044】(実施例1)図4は、本発明の実施例1の
半導体装置1aの構成を説明するための図であり、図4
(a)は本実施例1の半導体装置1aの立体図を示した
図であり、図4(b)は図4(a)のA−A線で切った
拡大断面図である。
半導体装置1aの構成を説明するための図であり、図4
(a)は本実施例1の半導体装置1aの立体図を示した
図であり、図4(b)は図4(a)のA−A線で切った
拡大断面図である。
【0045】本実施例1の半導体装置1aは、図4
(a),(b)に示すように、リボンリード接続用スリ
ット80とソルダボール孔90が開口された約0.05
mm厚のベースとなるポリイミド等に厚さ18〜35μm
の銅箔をエポキシ系の接着剤で貼り合わせ、エッチング
の微細加工を施して形成された配線パターン40付きの
テープ基板10と、そのリボンリード接続用スリット8
0部分を除いて半導体チップ搭載領域及びそれ以外の領
域を有するテープ基板10の全面に接着層11を介して
貼り付けられた、半導体チップ30とテープ基板10と
における熱膨張係数の違いにより生じる熱応力を緩衝
し、かつ後述するハンダボール20の支持を行うエラス
トマ70とを有し、そのエラストマ70上に半導体チッ
プ30を貼り付け、半導体チップ30の電極パッド50
と配線パターン40をリボンリード81により電気的に
接続し、半導体チップ30との接続側と反対側の配線パ
ターン40上のソルダボール孔90にソルダボール20
を形成した構成をとる。
(a),(b)に示すように、リボンリード接続用スリ
ット80とソルダボール孔90が開口された約0.05
mm厚のベースとなるポリイミド等に厚さ18〜35μm
の銅箔をエポキシ系の接着剤で貼り合わせ、エッチング
の微細加工を施して形成された配線パターン40付きの
テープ基板10と、そのリボンリード接続用スリット8
0部分を除いて半導体チップ搭載領域及びそれ以外の領
域を有するテープ基板10の全面に接着層11を介して
貼り付けられた、半導体チップ30とテープ基板10と
における熱膨張係数の違いにより生じる熱応力を緩衝
し、かつ後述するハンダボール20の支持を行うエラス
トマ70とを有し、そのエラストマ70上に半導体チッ
プ30を貼り付け、半導体チップ30の電極パッド50
と配線パターン40をリボンリード81により電気的に
接続し、半導体チップ30との接続側と反対側の配線パ
ターン40上のソルダボール孔90にソルダボール20
を形成した構成をとる。
【0046】上述したエラストマ70は、実施形態で説
明したものと同様なポリイミド系またはフッ素系樹脂を
用いたテープを用い、そのテープの裏表にエポキシ系の
接着剤を塗布した3層構造のものを用いる。
明したものと同様なポリイミド系またはフッ素系樹脂を
用いたテープを用い、そのテープの裏表にエポキシ系の
接着剤を塗布した3層構造のものを用いる。
【0047】また、エラストマ70は凹型であり、半導
体チップ30を受けるための窪110が設けられてお
り、半導体チップ直下とそれ以外の部分の厚さを変えて
ある。これは、エラストマ70を従来の金属リングのよ
うなソルダボール20の支持補強材として使用するに
は、ある程度の厚さが必要になってくる。しかし、半導
体チップ30の直下におけるエラストマ70の役割は熱
応力を緩衝することにあるため、支持補強に使う厚さは
必要としない。このため、半導体チップを受けるための
窪110を設けなければ、エラストマ70の厚さが増え
る分だけ、半導体装置の高さが大きくなってしまうこと
がある。
体チップ30を受けるための窪110が設けられてお
り、半導体チップ直下とそれ以外の部分の厚さを変えて
ある。これは、エラストマ70を従来の金属リングのよ
うなソルダボール20の支持補強材として使用するに
は、ある程度の厚さが必要になってくる。しかし、半導
体チップ30の直下におけるエラストマ70の役割は熱
応力を緩衝することにあるため、支持補強に使う厚さは
必要としない。このため、半導体チップを受けるための
窪110を設けなければ、エラストマ70の厚さが増え
る分だけ、半導体装置の高さが大きくなってしまうこと
がある。
【0048】このことから、エラストマ70に半導体チ
ップを受けるための窪110を設け、半導体チップ30
の直下では熱応力緩衝を行える厚さにし、それ以外の部
分ではソルダボール20の支持を行えるだけの剛性を得
れる厚さにすると、従来と同サイズの半導体装置が製造
できる。
ップを受けるための窪110を設け、半導体チップ30
の直下では熱応力緩衝を行える厚さにし、それ以外の部
分ではソルダボール20の支持を行えるだけの剛性を得
れる厚さにすると、従来と同サイズの半導体装置が製造
できる。
【0049】また、半導体チップ30と接続されるリボ
ンリード81は、厚さ0.3〜1.5μmの金メッキが
形成され、アルミの電極パッド50と超音波ボンディン
グによる金−アルミ接続される。また、金メッキを行う
前に厚さ1〜3μmのニッルメッキを下地とする場合も
ある。
ンリード81は、厚さ0.3〜1.5μmの金メッキが
形成され、アルミの電極パッド50と超音波ボンディン
グによる金−アルミ接続される。また、金メッキを行う
前に厚さ1〜3μmのニッルメッキを下地とする場合も
ある。
【0050】次に、本実施例1の半導体装置1aの製造
方法について説明する。
方法について説明する。
【0051】図5,図6は、本実施例1の半導体装置1
aの製造方法について説明するための図である。
aの製造方法について説明するための図である。
【0052】本実施例1の半導体装置1aの製造は、図
5(a)に示すように、まず、約0.05mm厚のテープ
基板10のベースとなるポリイミド等にリボンリード接
続用スリット80とソルダボール孔90をパンチング工
程で開口し、その上に厚さ18〜35μm程度の銅箔を
エポキシ系の接着剤で180℃、5kg/cmの条件でラミ
ネートし、ホトケミカルエッチング方法により微細加工
を施し、配線パターン40を形成し、図5(b)に示す
ように、リボンリード接続用スリット80部分を除いて
半導体チップ搭載領域及びそれ以外の領域を有するテー
プ基板10の全面にエラストマ70のテープをエポキシ
系の接着剤により貼り付け、図5(c)に示すように、
そのエラストマ70の半導体チップ30搭載部分に半導
体チップを受けるための窪110を金型により形成す
る。ここで、エラストマ70がテープ基板10と同一材
料である場合、テープ基板10の厚さをより厚くし、そ
のテープ基板10に直接半導体チップを受けるための窪
110を形成し、その上にエポキシ系の樹脂を塗布する
ことで、図5(b),(c)に示すエラストマ70の貼
り付け工程を省略することが可能である。
5(a)に示すように、まず、約0.05mm厚のテープ
基板10のベースとなるポリイミド等にリボンリード接
続用スリット80とソルダボール孔90をパンチング工
程で開口し、その上に厚さ18〜35μm程度の銅箔を
エポキシ系の接着剤で180℃、5kg/cmの条件でラミ
ネートし、ホトケミカルエッチング方法により微細加工
を施し、配線パターン40を形成し、図5(b)に示す
ように、リボンリード接続用スリット80部分を除いて
半導体チップ搭載領域及びそれ以外の領域を有するテー
プ基板10の全面にエラストマ70のテープをエポキシ
系の接着剤により貼り付け、図5(c)に示すように、
そのエラストマ70の半導体チップ30搭載部分に半導
体チップを受けるための窪110を金型により形成す
る。ここで、エラストマ70がテープ基板10と同一材
料である場合、テープ基板10の厚さをより厚くし、そ
のテープ基板10に直接半導体チップを受けるための窪
110を形成し、その上にエポキシ系の樹脂を塗布する
ことで、図5(b),(c)に示すエラストマ70の貼
り付け工程を省略することが可能である。
【0053】なお、テープ製造メーカでは、上述した一
連の工程を既に行った図5(c)に示す半導体チップを
受けるための窪110を有するエラストマ70付きのテ
ープ基板10や、厚さをより厚くして半導体チップを受
けるための窪110を形成した剛性を持たせたテープ基
板10を販売することもあり、それを購入することで上
述の工程を省略することもできる。
連の工程を既に行った図5(c)に示す半導体チップを
受けるための窪110を有するエラストマ70付きのテ
ープ基板10や、厚さをより厚くして半導体チップを受
けるための窪110を形成した剛性を持たせたテープ基
板10を販売することもあり、それを購入することで上
述の工程を省略することもできる。
【0054】また、テープ製造メーカでは、図5(c)
示す半導体チップを受けるための窪110を有するエラ
ストマ70付きテープ基板10や、厚さをより厚くして
半導体チップを受けるための窪110を形成した剛性を
持たせたテープ基板10に後述するソルダボール20を
形成したソルダボール・エラストマ付きテープ基板で販
売することもある。この場合、後述するソルダボール形
成処理を組立メーカーは省略することが可能である。
示す半導体チップを受けるための窪110を有するエラ
ストマ70付きテープ基板10や、厚さをより厚くして
半導体チップを受けるための窪110を形成した剛性を
持たせたテープ基板10に後述するソルダボール20を
形成したソルダボール・エラストマ付きテープ基板で販
売することもある。この場合、後述するソルダボール形
成処理を組立メーカーは省略することが可能である。
【0055】次に、図5(d)に示すように、その半導
体チップを受けるための窪110上に半導体チップ30
を接着する。
体チップを受けるための窪110上に半導体チップ30
を接着する。
【0056】その後、図6(a)に示すように、配線パ
ターン40のリボンリード81部分を折り曲げて位置合
わせを行い、超音波ボンディングによりリードボンディ
ングを行う。
ターン40のリボンリード81部分を折り曲げて位置合
わせを行い、超音波ボンディングによりリードボンディ
ングを行う。
【0057】次に、図6(b)に示すように、例えば、
0.5〜1.27mmのボールピッチで直径0.3mmの半
田ボールをマウントし、ソルダーボール20を形成す
る。
0.5〜1.27mmのボールピッチで直径0.3mmの半
田ボールをマウントし、ソルダーボール20を形成す
る。
【0058】そして、図6(c)に示すように、上記に
より形成された半導体装置1aをそれぞれ切り離して半
導体装置を形成する。
より形成された半導体装置1aをそれぞれ切り離して半
導体装置を形成する。
【0059】このように、熱応力緩衝を行うエラストマ
70を半導体チップ30の直下にだけでなく、テープ基
板10上の半導体チップ30の外周部にも設けて外周部
の補強材とし、そのエラストマ70の材料の剛性を利用
してソルダボール20の支持し、従来の金属リングに代
わってソルダボールの重さに耐えられなくなってテープ
基板が反り変形するのを抑止する。
70を半導体チップ30の直下にだけでなく、テープ基
板10上の半導体チップ30の外周部にも設けて外周部
の補強材とし、そのエラストマ70の材料の剛性を利用
してソルダボール20の支持し、従来の金属リングに代
わってソルダボールの重さに耐えられなくなってテープ
基板が反り変形するのを抑止する。
【0060】これにより、半導体装置1aの高さを抑え
ることができ、小型の半導体装置を製造可能になる。
ることができ、小型の半導体装置を製造可能になる。
【0061】なお、本実施形態と同様に本実施例1で
は、センタパッド型のCPS半導体装置を取り挙げた
が、本発明はこれに限定されるものではなく、半導体チ
ップの周辺部位に電極パッドを配置した周辺パッド型等
の他のCSP半導体装置にも適応可能である。
は、センタパッド型のCPS半導体装置を取り挙げた
が、本発明はこれに限定されるものではなく、半導体チ
ップの周辺部位に電極パッドを配置した周辺パッド型等
の他のCSP半導体装置にも適応可能である。
【0062】(実施例2)本発明による実施例2は、図
7に示すように、前述の実施形態,実施例1において得
られた本発明による半導体装置1,1aを、例えば、一
列に複数個配列した電子装置(メモリモジュール)であ
る。
7に示すように、前述の実施形態,実施例1において得
られた本発明による半導体装置1,1aを、例えば、一
列に複数個配列した電子装置(メモリモジュール)であ
る。
【0063】図7は、本実施例2の電子装置の構成を説
明するための図であり、図7(a)はメモリモジュール
の正面図であり、図7(b)は、図7(a)のX−X線
で切った断面図である。
明するための図であり、図7(a)はメモリモジュール
の正面図であり、図7(b)は、図7(a)のX−X線
で切った断面図である。
【0064】図7に示すように、本実施例2の電子装置
200は、配線202が形成されたマザーボード201
上に、本実施形態,本実施例1の半導体装置1,1aを
搭載した形成をとる。
200は、配線202が形成されたマザーボード201
上に、本実施形態,本実施例1の半導体装置1,1aを
搭載した形成をとる。
【0065】このように、安価に製造できる本発明の半
導体装置1,1aを電子装置のマザーボードに搭載する
ことにより、安価な電子装置を提供することが可能にな
る。
導体装置1,1aを電子装置のマザーボードに搭載する
ことにより、安価な電子装置を提供することが可能にな
る。
【0066】なお、本実施形態,本実施例1の半導体装
置1,1aは、上述したメモリとしてだけでなく、DS
P(Digital Signal Processo
r)、MPU(Microprocessing Un
it)、ASIC(Application Spec
ific IC)等の半導体装置としても用いられる。
置1,1aは、上述したメモリとしてだけでなく、DS
P(Digital Signal Processo
r)、MPU(Microprocessing Un
it)、ASIC(Application Spec
ific IC)等の半導体装置としても用いられる。
【0067】したがって、本実施形態,本実施例1の半
導体装置1,1aは、メモリモジュールだけでなく、他
の電子装置にも適応可能である。
導体装置1,1aは、メモリモジュールだけでなく、他
の電子装置にも適応可能である。
【0068】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【0069】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0070】ソルダボールの支持補強をエラストマによ
って行うことにより、従来のようなテープ基板と同一の
熱膨張係数を有する金属リングを設ける必要がなくなっ
たので、半導体装置の製造コストを削減することが可能
になる。
って行うことにより、従来のようなテープ基板と同一の
熱膨張係数を有する金属リングを設ける必要がなくなっ
たので、半導体装置の製造コストを削減することが可能
になる。
【0071】また、金型抜き加工、エッチング加工等の
金属リングを形成したりする工程がいらなくなるので、
半導体装置の製造工程を削減することが可能となる。
金属リングを形成したりする工程がいらなくなるので、
半導体装置の製造工程を削減することが可能となる。
【図1】本発明の一実施形態にかかる半導体装置1の構
成を説明するための図である。
成を説明するための図である。
【図2】本実施形態の半導体装置1の製造方法について
説明するための図である。
説明するための図である。
【図3】本実施形態の半導体装置1の製造方法について
説明するための図である。
説明するための図である。
【図4】実施例1の半導体装置1aの構成を説明するた
めの図である。
めの図である。
【図5】本実施例1の半導体装置1aの製造方法につい
て説明するための図である。
て説明するための図である。
【図6】本実施例1の半導体装置1aの製造方法につい
て説明するための図である。
て説明するための図である。
【図7】本実施例2の電子装置の構成を説明するための
図である。
図である。
【図8】従来の半導体装置の構成を説明するための図で
ある。
ある。
1 半導体装置 10 テープ基板 11 接着層 20 ソルダボール 30 半導体チップ 40 配線パターン 50 電極パッド 70 エラストマ 81 リボンリード
Claims (9)
- 【請求項1】導電性材料で形成された1層または複数層
の配線パターンが絶縁基材に配設され、その絶縁基材上
に半導体チップを搭載する配線基板において、前記絶縁
基材の半導体チップが搭載される側の前記半導体チップ
の電極パッド領域を除く全面に、前記半導体チップ及び
前記絶縁基材に生じる熱応力を緩衝する熱応力緩衝材
(エラストマ)を貼り付けたことを特徴とする配線基
板。 - 【請求項2】請求項1に記載の配線基板において、前記
熱応力緩衝材の表面に前記半導体チップを搭載するため
の窪を設けたことを特徴とする配線基板。 - 【請求項3】請求項1または2のうちのいずれか1項に
記載の配線基板において、前記熱応力緩衝材は、絶縁性
の基材を低ガラス転移温度の熱硬貨性樹脂で挟んだ3層
構造で形成されることを特徴とする配線基板。 - 【請求項4】請求項1乃至3のうちのいずれか1項に記
載の配線基板において、前記配線パターンと電気的に接
続するボールまたはバンプ型外部出力端子を一体に有す
ることを特徴とする配線基板。 - 【請求項5】絶縁基材に導電性材料で形成された配線パ
ターンと外部出力端子を形成するための外部出力端子孔
が配設されてなる配線基板と、前記配線基板に熱応力緩
衝材(エラストマ)を介して搭載され、前記配線パター
ンと電気的に接続される電極パッドを有する半導体チッ
プと、前記外部出力端子孔を介して前記配線パターンに
電気的に接続される外部出力端子とを備えた半導体装置
であって、前記外部出力端子が前記半導体チップ搭載領
域からはみ出て設けられる半導体装置において、前記配
線基板の前記半導体チップ搭載領域以外の領域に前記半
導体チップ及び前記絶縁基材に生じる熱応力を緩衝する
熱応力緩衝材(エラストマ)を前記外部出力端子の支持
補強材として設けたことを特徴とする半導体装置。 - 【請求項6】絶縁基材に導電性材料で形成された配線パ
ターンと外部出力端子を形成するための外部出力端子孔
が配設されてなる配線基板と、前記配線基板に熱応力緩
衝材(エラストマ)を介して搭載され、前記配線パター
ンと電気的に接続される電極パッドを有する半導体チッ
プと、前記外部出力端子孔を介して前記配線パターンに
電気的に接続される外部出力端子とを備えた半導体装置
であって、前記外部出力端子が前記半導体チップ搭載領
域からはみ出て設けられる半導体装置において、前記配
線基板の前記半導体チップ搭載側の全面に、前記半導体
チップの電極パッドを露出させて、前記半導体チップを
受けるための窪を設けた凹型の熱応力緩衝材(エラスト
マ)を備えたことを特徴とする半導体装置。 - 【請求項7】請求項5または6のうちいずれか1項に記
載の半導体装置を配線基板に搭載して構成した半導体装
置モジュールを有することを特徴とする電子装置。 - 【請求項8】主面上に形成された複数の電極パッドを有
する半導体チップと、絶縁基材に配線パターンが形成さ
れた配線基板とを用意し、前記絶縁基材の配線パターン
が形成された側の前記半導体チップの電極パッド領域を
除く全面に、所定厚の熱応力緩衝材(エラストマ)を貼
り付け、前記複数の電極パッドの接続部と前記配線パタ
ーンの接続部との位置合わせを行った後、前記半導体チ
ップを前記熱応力緩衝材(エラストマ)に埋め込むよう
に加圧加熱を行って搭載し、前記電極パッドの接続部と
前記配線パターンの接続部を接合し、その前記配線パタ
ーンと電気的に接続された外部出力端子を形成すること
を特徴とする半導体装置の製造方法。 - 【請求項9】主面上に形成された複数の電極パッドを有
する半導体チップと、絶縁基材に配線パターンが形成さ
れた配線基板とを用意し、前記絶縁基材の配線パターン
が形成された側の前記半導体チップの電極パッド領域を
除く全面に、所定厚の熱応力緩衝材(エラストマ)を貼
り付け、前記熱応力緩衝材(エラストマ)の前記半導体
チップを搭載する領域に半導体チップを受けるための窪
を形成し、前記複数の電極パッドの接続部と前記配線パ
ターンの接続部との位置合わせを行った後、前記半導体
チップを前記窪に搭載し、前記電極パッドの接続部と前
記配線パターンの接続部を接合し、その前記配線パター
ンと電気的に接続された外部出力端子を形成することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11146255A JP2000340692A (ja) | 1999-05-26 | 1999-05-26 | 配線基板、半導体装置、電子装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11146255A JP2000340692A (ja) | 1999-05-26 | 1999-05-26 | 配線基板、半導体装置、電子装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000340692A true JP2000340692A (ja) | 2000-12-08 |
Family
ID=15403612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11146255A Pending JP2000340692A (ja) | 1999-05-26 | 1999-05-26 | 配線基板、半導体装置、電子装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000340692A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150027224A1 (en) * | 2012-03-09 | 2015-01-29 | Epcos Ag | Micromechanical Measuring Element and Method for Producing a Micromechanical Measuring Element |
-
1999
- 1999-05-26 JP JP11146255A patent/JP2000340692A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150027224A1 (en) * | 2012-03-09 | 2015-01-29 | Epcos Ag | Micromechanical Measuring Element and Method for Producing a Micromechanical Measuring Element |
US9506831B2 (en) * | 2012-03-09 | 2016-11-29 | Epcos Ag | Micromechanical measuring element and method for producing a micromechanical measuring element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
JP4476381B2 (ja) | 半導体チップパッケージ及びその製造方法 | |
JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
US8123965B2 (en) | Interconnect structure with stress buffering ability and the manufacturing method thereof | |
KR100324708B1 (ko) | 반도체장치 | |
US20020030252A1 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
US6420787B1 (en) | Semiconductor device and process of producing same | |
US6846699B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
JP2002217227A (ja) | 熱応力吸収インタフェース構造体とこれを用いたウェーハレベルパッケージ及びその製造方法 | |
US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP2004362602A (ja) | Rfidタグ | |
JP2002261190A (ja) | 半導体装置、その製造方法及び電子機器 | |
KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP2002270717A (ja) | 半導体装置 | |
JPH10284544A (ja) | 半導体装置およびその製造方法 | |
US5889333A (en) | Semiconductor device and method for manufacturing such | |
US7151308B2 (en) | Semiconductor chip package | |
JP4360240B2 (ja) | 半導体装置と半導体装置用多層基板 | |
JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
JP3332555B2 (ja) | 半導体装置およびその製造方法 | |
JP2002289735A (ja) | 半導体装置 | |
JP2000340692A (ja) | 配線基板、半導体装置、電子装置及び半導体装置の製造方法 | |
JP2004094839A (ja) | Rfidタグ | |
JPH11186440A (ja) | 半導体装置 |