KR100551388B1 - 회로기판의평탄화방법및반도체장치의제조방법 - Google Patents

회로기판의평탄화방법및반도체장치의제조방법 Download PDF

Info

Publication number
KR100551388B1
KR100551388B1 KR1019980049828A KR19980049828A KR100551388B1 KR 100551388 B1 KR100551388 B1 KR 100551388B1 KR 1019980049828 A KR1019980049828 A KR 1019980049828A KR 19980049828 A KR19980049828 A KR 19980049828A KR 100551388 B1 KR100551388 B1 KR 100551388B1
Authority
KR
South Korea
Prior art keywords
circuit board
adhesive layer
substrate
semiconductor device
flat surface
Prior art date
Application number
KR1019980049828A
Other languages
English (en)
Other versions
KR19990045430A (ko
Inventor
미네히로 이타가키
요시히로 도무로
사토루 유하쿠
가즈요시 아마미
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR19990045430A publication Critical patent/KR19990045430A/ko
Application granted granted Critical
Publication of KR100551388B1 publication Critical patent/KR100551388B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

회로기판의 평탄화 방법은 양면에 배선층을 갖는 회로기판을 접착층을 통하여 평탄한 표면을 갖는 기판에 고정시키는 단계를 포함하며, 상기 회로기판은 고정시에 평탄부재에 의해 위로부터 압박된다.

Description

회로기판의 평탄화방법 및 반도체장치의 제조방법{METHOD FOR PLANARIZING CIRCUIT BOARD AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 회로기판의 평탄화 및 반도체장치의 제조방법에 관한 것이다.
반도체장치는 정보통신기기, 사무용 전자기기, 가정용 전자기기, 측정장치와 조립 로봇 등의 산업용 전자기기, 의료용 전자기기, 전자완구 등의 사이즈를 줄이는 데 기여하며, 또한 그것의 소형화를 용이하게 한다.
반도체장치를 제작하기 위해서는 반도체 소자와 그것을 탑재하는 배선기판이 요구된다. 반도체 소자를 배선기판 상에 탑재하는 기술로는 종래에는 와이어 본딩법이 주류이었다. 그러나 최근에는 반도체 소자의 설치면적을 작게 할 수 있는 플립칩법(flip-chip method)이 주류가 되고 있다. 반도체 소자가 탑재되는 배선기판에 있어서, 와이어 본딩법에 의한 반도체 소자의 설치에 있어서는 반도체 소자 상의 전극이 와이어에 의해 반도체 소자의 외측에 위치하는 배선기판의 전극을 향해 접착되기 때문에, 배선기판 상의 전극은 반도체 소자의 전극피치보다 큰 피치로 배치될 수 있다. 이에 대하여, 플립칩법에 의한 반도체 소자의 설치에 있어서는 반도체 소자의 전극이 배선기판의 전극과 1 대 1관계로 대응되어 배치되어야만 한다. 따라서 플립칩법으로 반도체 소자를 그 위에 탑재하는 배선기판으로서 고밀도의 기판, 즉 미세라인(fine line)이 형성되는 기판이 바람직하다. 또한 반도체장치의 사이즈를 축소하기 위해서는 내부를 관통하여 배선층을 접속하는 기판이 요구된다.
상술한 요구를 만족시키는 것은 세라믹 다층인쇄 회로기판이다. 그러나 세라믹 기판은 일반적으로 유리 에폭시 기판 등의 수지기판과 비교해서 비용을 낮추는 데에는 한계가 있고, 따라서 일반 가전 기기에 도입하는 것은 실질적으로 제한되고 있다.
수지기판은 그 제조방법때문에 세라믹 기판의 경우보다 크게 비용을 절감할 수 있는 가능성이 높다. 그러나 수지기판은 세라믹 기판보다 강성이 낮기 때문에 배선밀도의 불균일화가 발생되고, 판의 두께가 얇게 되면 변형되어 반도체 소자의 플립칩 탑재가 곤란하게 되는 문제점이 있다.
본 발명은 상술한 문제점을 감안하여 반도체장치를 안정적으로 제작할 수 있는 제조방법을 제공하는 것을 목적으로 한다.
상술의 문제점을 해결하기 위한 본 발명에 의한 회로기판의 평탄화방법은, 양면에 배선층을 갖는 회로기판을 접착층을 통해 평탄한 표면을 갖는 기판에 고정시키는 단계를 포함하며, 상기 회로기판은 고정시에 평탄부재에 의해 위로부터 압박되는 것이다.
본 발명에 의한 제 1 반도체장치의 제조방법은, 양면에 배선층을 갖는 회로기판을 접착층을 통해 평탄한 표면을 갖는 기판에 고정시키는 단계와, 반도체 소자 상의 복수의 전극이 아래쪽을 향하여 상기 고정된 회로기판의 노출된 배선에 1 대 1 관계로 접속되도록 반도체 소자를 탑재하는 단계와, 상기 회로기판과 상기 반도체 소자 사이의 간격을 절연수지 페이스트로 충전(充塡)하는 단계와, 상기 절연수지 페이스트를 경화시키는 단계와, 반도체 소자가 탑재된 회로기판을 평탄한 표면을 갖는 상기 기판상에 접착층과의 계면으로부터 박리하는 단계를 포함하며, 상기 회로기판은 이 회로기판 상에 고정된 평탄부재에 의해 위로부터 압박되고 있다.
본 발명에 의한 제 2 반도체장치의 제조방법은, 양면에 배선층을 갖는 회로기판을 접착층을 통해 평탄한 표면을 갖는 주기판(mother board)에 고정시키는 단계와, 반도체 소자 상의 복수의 전극이 아래쪽을 향하여 상기 고정된 회로기판의 노출된 배선에 1 대 1 관계로 접속되도록 반도체 소자를 탑재하는 단계와, 상기 회로기판과 상기 반도체 소자 사이의 간격을 절연수지 페이스트로 충전하는 단계와, 상기 절연수지 페이스트를 경화시키는 단계를 포함하며, 상기 회로기판은 고정시에 평탄부재에 의해 위로부터 압박되고 있다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
( 실시예 )
이하, 본 발명의 실시예를 도면을 참조하여 설명하기로 한다.
(제 1 실시예)
도 1∼도 5는 제 1 실시예에 관한 반도체장치의 제조공정을 그 순서대로 설명한 각 단계에서의 개략 단면도이다.
제 1 단계: 양면에 배선층을 갖는 회로기판(12)은 양면의 배선층(121)이 내부를 관통하여 전기적으로 접속되어 있고, 기판재료는 에폭시수지를 주성분으로 하여 아라미드섬유(aramid fiber)가 에폭시수지 중에 분산된 구조이다. 아라미드섬유 대신에 유리섬유를 이용할 수도 있다. 회로기판(12)은 12mm×12mm×0.4mm의 사이즈를 가지며, 12mm×12mm의 영역에서의 평탄성은 약 30 마이크론이다. 다음으로 평탄성이 5 마이크론 이하인 유리판(11)을 준비하였다. 유리판(11)은 40mm×40mm×1.5mm의 사이즈를 갖는다. 회로기판(12)과 유리판(11)의 사이에는 반경화 상태의 에폭시수지가 주성분인 접착시트(13)(니토신코사 제조의 B-ELl0)를 적층하였다. 상기 접착시트(13)는 13mm×13mm×0.04mm의 사이즈를 갖는다. 적층시 약 50℃로 가열할 때 작업성이 양호하였다.
제 2 단계 : 적층된 회로기판(12)과 접착시트(13) 및 유리판(11)을 회로기판(12)이 평탄하게 되도록 가압하면서 가열하여 반경화상태의 접착시트(13)를 경화시켰다. 이 공정의 조건은 150℃, 20g/cm2 이었다. 접착시트(13)를 경화시킬 때에 감압시키는 것이 거품이 혼입되지 않게 회로기판(12)과 유리판(11)을 접합시킬 수 있다. 접착시트(13)의 경화 후에는 상기 회로기판(12)이 유리판(11)에 잘 접합하고 있고, 회로기판(12)의 평탄성은 10 마이크론 이하인 것으로 알려졌다. 또한 회로기판(12)은 평탄화를 강화하는 압박용 기판으로 위로부터 압박된다.
제 3 단계 : 반도체 소자(14)는 평탄화된 회로기판(12)상에 아래쪽을 향하여 탑재되었다. 다음과 같은 탑재방법이 적용되었다. 즉 반도체 소자(14)의 전극상에 금범프(gold bump)를 형성하여 금범프의 선단에 도전성 접착제를 도포하고, 금범프와 회로기판(12)상의 배선전극을 도전성 접착제로 접합하는 방법을 채용하였다. 상기 도전성 접착제는 은을 도전재료로 하는 전적인 사내 제조품으로 경화온도는 120℃로 하였다.
제 4 단계 : 반도체 소자(14)와 회로기판(12) 사이의 간격에 절연수지 페이스트(15)를 충전한 후, 열처리에 의해 절연수지 페이스트(15)를 경화시켰다. 상기 절연수지 페이스트(15)는 에폭시수지를 주성분으로 하여 이산화규소를 충전재로서 함유하는 전적인 사내 제조품으로 경화온도는 150℃로 하였다. 이 결과로서 반도체장치(16)는 접착시트(13)를 통해 유리판(11)에 밀착하게 되었다. 경화된 후에 상기 절연수지 페이스트(15)는 반도체장치가 휘어지는 것으로부터 보호되는 성능을 발휘하게 된다.
제 5 단계 : 반도체장치(16)를 유리판(11)으로부터 제거하기 위하여, 상기 경화된 접착시트(13)를 약 100℃로 가열하였다. 상기 경화된 접착시트(13)는 약 70℃의 유리 전이온도를 갖기 때문에, 70℃ 이상에서는 접착시트(13)의 구조가 연화되어 반도체장치(16)의 제거는 용이하게 이루어진다.
본 실시예에서는 유리판을 사용했었지만, 평탄성이 양호하다면 소결 알루미늄 기판이나 SUS 기판도 사용될 수 있다. 또한 평탄성을 가진 기판으로서 주기판도 이용될 수 있다. 이 경우, 회로기판(12)과 반도체 소자(14)를 최종 단계의 기판으로부터 제거하는 것은 필수적인 것은 아니고, 그 자체로서 이용되는 편리성을 제공할 수 있게 된다. 상기 공정에서 상기 접착층의 재료로서 이방성 도전접착제가 사용되는 것이 바람직하다.
또한 비교예로서 상기 실시예에서 사용한 접착시트보다도 접착력이 약한 접착시트 및 열가소성의 접착시트에 대해서도 같은 실험을 하였다. 그 결과를 다음의 표 1에 나타낸다.
접착시트의 재 료 접 착 력 (5㎜Φ 면적당) 설 치 성
니토신코사제 B-EL10 (제 1 실시예) 2㎏f 양 호
니토덴코사제 Revaalpha No.3195H 0.5㎏f 불 량
니토덴코사제 문구용 양면 테이프 1㎏f 불 량
각 접착시트는 다음과 같은 방법으로 그 접착력을 측정하였다. 즉 지름 5 mm인 원통형의 스테인레스제 부품의 저면을 접착시트로 고정하였다. 그리고 수직으로 잡아 당겨 스테인레스제 부품이 접착시트로부터 박리하였을 때를 측정하였다. 설치성은 상기 제 1 실시예에서 설명한 반도체 소자의 탑재방법에 있어서 반도체 소자와 회로기판 사이의 접속이 얻어지는지의 여부로 판단하였다.
또 본 실시예에서는 50mm×50mm의 사이즈의 유리기판 상에 12mm×12mm인 사이즈의 회로기판을 1개만 접착하였다. 그러나 도 7에 도시된 바와 같이 복수의 회로기판을 접착하더라도 같은 결과를 얻을 수 있는 것은 물론이다.
또한 본 실시예에서는 회로기판의 양면에 형성된 배선이 내부접속에 의해 전기적으로 접속되어 있다. 그러나 내부층을 관통하여 접속되는, 소위 다층인쇄 회로기판이더라도 같은 결과를 얻을 수 있는 것은 물론이다.
( 제 2 실시예 )
제 2 실시예에서는, 접착시트를 사용하지 않고 접착 페이스트를 사용하였다. 접착 페이스트는 록티트(Loctite) 제조의 3016으로, 에폭시수지를 주성분으로 하는 비용매(solvent-less) 타입의 열경화 절연수지 페이스트이다.
우선, 유리판 상의 13mm×13mm의 영역에 접착 페이스트를 스크린 인쇄에 의해 도포하였다. 이 단계에서의 막 두께는 약 50 마이크론이었다. 이 상태에서 약 50℃에서 열처리를 행하고 접착 페이스트를 반경화 상태로 하여, 회로기판을 적층하였다. 다음은 제 1 실시예와 동일한 공정으로 반도체장치를 제작하여, 제 1 실시예와 마찬가지의 결과를 얻었다.
또 접착 페이스트를 반경화 상태로 변경하지 않고, 회로기판과 유리판을 적층할 때에도 마찬가지의 결과를 얻을 수 있는 것도 확인하였다.
(제 3 실시예)
본 발명의 제 3 실시예에 관한 반도체장치의 제조방법에 관해서, 도 6을 참조여 설명하기로 한다. 도 6은 제 3 실시예에 관한 반도체장치의 1 제조공정에서의 개략 단면도이다.
회로기판(22)이 접착층(23)을 통해 평탄한 유리판(21)에 접착되어, 결과적으로 회로기판(22)이 양호한 평탄성을 갖게 된다. 회로기판(22)상에 반도체 소자(24)를 탑재하고, 반도체 소자(24)와 회로기판(22) 사이의 간격에 절연수지가 충전되어 있다.
제 1 실시예와 다른 점은 접착층의 재료구성이다. 즉 본 실시예의 접착층에는 상기 제 1 실시예에서의 접착층의 재료의 열팽창률보다 큰 열팽창률을 갖는 충전재(26)가 함유되어 있는 것이다. 사용된 접착층은 전적으로 사내 제조품으로, 그 재료구성은 약 70 ppm/℃의 에폭시수지와 충전재(26)로서 약 150 ppm/℃의 유리구슬(glass bead)로 이루어진다.
이러한 재료로 구성된 접착층(23)을 사용함으로써, 반도체장치(27)를 유리판(21)으로부터 제거할 때 가열처리가 이루어져, 접착층(23) 중의 높은 열팽창률을 갖는 충전재(26)가 팽창한다. 이렇게 하여 더욱 용이하게 반도체장치(27)를 제거할 수 있었다.
( 제 4 실시예 )
본 발명의 제 4 실시예에 관한 반도체장치의 제조방법에 관하여 도 8을 참조하여 설명하기로 한다. 도 8은 제 4 실시예에 의한 반도체장치의 제조공정의 개략 단면도이다.
회로기판(42)은 평탄하며, 또한 이 회로기판(42)은 회로기판의 각 전극과 대응되도록 개구부(46)가 설치되는 소결 알루미늄기판(41) 상에 접착층(43)을 통해 접착되므로 평탄성이 양호하게 된다. 양호한 평탄성을 갖는 회로기판(42) 상에 반도체 소자(44)를 탑재하였다. 소결 알루미늄기판(41)이 개구부(46)를 구비함으로써, 반도체 소자(44)와 회로기판(42)의 배선층(44) 사이의 전기적 접속을 검사할 수 있었다.
검사 결과 접속 불량이 발견된 경우는 반도체 소자(44)와 회로기판(42)이 그 때까지 서로 접속되지 않은 것이다. 따라서 반도체 소자(44) 또는 회로기판(42)이 접속될 때까지 상기 공정을 반복함으로써 용이하게 교체할 수 있다. 이렇게 함으로써 접속이 이루어지는 것에 대해서만 반도체 소자(44)와 회로기판(42) 사이의 간격에 절연수지(45)를 충전하여 상기 접착효과를 얻었다.
상술한 바와 같이 본 발명의 반도체장치의 제조방법에 의하면, 나쁜 평탄성을 갖는 수지기판이라도 반도체 소자의 플립칩의 설치를 안정적으로 할 수 있다는 효과가 있다.
또 본 발명의 반도체장치의 제조방법에 의하면, 접착층의 접착력이 약 1.5kgf/5㎜Φ 이상 일 때, 휘어짐이 큰 수지기판이라도 평탄화가 얻어지게 되어, 반도체 소자의 플립칩 설치를 안정적으로 할 수 있다는 효과가 있다.
또한 본 발명의 반도체장치의 제조방법에 의하면, 접착층의 절연수지중에 충전재가 함유되어 있고, 상기 충전재의 열팽창률이 상기 절연수지의 열팽창률보다 크므로 열처리에 의해 반도체장치를 평탄판으로부터 용이하게 제거할 수 있다는 효과가 있다.
또 본 발명의 반도체장치의 제조방법에 의하면, 평탄판 중의 원하는 장소에 개구부를 설치하면 반도체 소자와 회로기판 사이의 접속검사를 할 수 있기 때문에, 불량품이 제조되지 않게 되는 효과가 있다.
상술한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.
도 1은 본 발명의 제 1 실시예에 관한 반도체장치의 제조공정의 제 1 단계에서의 개략 단면도
도 2는 본 발명의 제 1 실시예에 관한 반도체장치의 제조공정의 제 2 단계에서의 개략 단면도
도 3은 본 발명의 제 1 실시예에 관한 반도체장치의 제조공정의 제 3 단계에서의 개략 단면도
도 4는 본 발명의 제 1 실시예에 관한 반도체장치의 제조공정의 제 4 단계에서의 개략 단면도
도 5는 본 발명의 제 1 실시예에 관한 반도체장치의 제조공정의 제 5 단계에서의 개략 단면도
도 6은 본 발명의 제 3 실시예에 관한 반도체장치의 1 제조공정에서의 개략 단면도
도 7은 1장의 평탄판 상에 복수개의 반도체장치를 제작할 때의 1 단계에서의 개략 단면도
도 8의 (a) 및 (b)는 본 발명의 제 4 실시예에 관한 반도체장치의 제조공정의 개략 단면도
* 도면의 주요부분에 대한 부호의 설명 *
11, 21, 31 : 유리판(평탄판)
41 : 개구부를 갖는 소결 알루미늄기판
12, 22, 32, 42 : 회로기판 13, 33 : 접착시트
23, 43 : 접착층 14, 24, 34, 44 : 반도체 소자
15, 25, 35, 45 : 절연수지(페이스트) 16, 27 : 반도체장치
26 : 높은 열팽창률의 충전재 46 : 개구부
121 : 배선층

Claims (15)

  1. 양면에 배선층을 갖는 회로기판을 접착층을 통해 평탄한 표면을 갖는 기판에 고정시키는 단계를 포함하며, 상기 회로기판은 고정시에 평탄부재에 의해 위로부터 압박되는 것을 특징으로 하는 회로기판의 평탄화방법.
  2. 양면에 배선층을 갖는 회로기판을 접착층을 통해 평탄한 표면을 갖는 기판에 고정시키는 단계와,
    반도체 소자 상의 복수의 전극이 아래쪽을 향하여 상기 고정된 회로기판의 노출된 배선에 1 대 1 관계로 접속되도록 반도체 소자를 탑재하는 단계와,
    상기 회로기판과 상기 반도체 소자 사이의 간격을 절연수지 페이스트로 충전(充塡)하는 단계와,
    상기 절연수지 페이스트를 경화시키는 단계와,
    반도체 소자가 탑재된 회로기판을 평탄한 표면을 갖는 상기 기판상에 접착층과의 계면으로부터 박리하는 단계를 포함하며,
    상기 회로기판은 이 회로기판 상에 고정된 평탄부재에 의해 위로부터 압박되는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 양면에 배선층을 갖는 회로기판을 접착층을 통해 평탄한 표면을 갖는 주기판(mother board)에 고정시키는 단계와,
    반도체 소자 상의 복수의 전극이 아래쪽을 향하여 상기 고정된 회로기판의 노출된 배선에 1 대 1 관계로 접속되도록 반도체 소자를 탑재하는 단계와,
    상기 회로기판과 상기 반도체 소자 사이의 간격을 절연수지 페이스트로 충전하는 단계와,
    상기 절연수지 페이스트를 경화시키는 단계를 포함하며,
    상기 회로기판은 고정시에 평탄부재에 의해 위로부터 압박되고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 2항 또는 제 3항에 있어서,
    상기 접착층의 접착력은 1.5kgf/5mmΦ 이상인 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 2항 또는 제 3항에 있어서,
    상기 접착층은 처음에는 열경화성 페이스트이며, 열처리에 의해 상기 회로기판과 상기 평탄판을 접착시키는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 2항 또는 제 3항에 있어서,
    상기 접착층은 처음에는 반경화 상태의 열경화성 수지막이며, 열처리에 의해 상기 회로기판과 상기 평탄판을 접착시키는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 2항에 있어서,
    상기 접착층은 접착층의 재료에 충전재가 함유된 구조를 갖고, 상기 충전재의 열팽창률은 상기 접착층 재료의 열팽창률보다 큰 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제 2항 또는 제 3항에 있어서,
    상기 복수의 회로기판은 상기 접착층을 통하여 상기 1개의 평탄판에 고정되고, 상기 반도체 소자는 상기 복수개의 회로기판 상에 각각 탑재되는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제 2항에 있어서,
    상기 회로기판을 상기 접착층을 통해 평탄한 표면을 갖는 기판에 고정하는 상기 단계에서는, 상기 접착층이 150℃로 가열되어 경화와 그 결합이 달성되며, 상기 반도체 소자가 탑재된 상기 회로기판을 평탄한 표면을 갖는 기판상의 상기 접착층과의 계면으로부터 박리하는 단계에서는 상기 접착층이 100℃로 가열되어 연화되는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제 2항 또는 제 3항에 있어서,
    상기 평탄판은 상기 반도체 소자를 탑재한 후와 상기 절연수지 페이스트 충전 전에 상기 회로기판의 전극의 위치에 대응하는 위치에 개구부를 구비하며, 상기 개구부는 상기 반도체 소자와 상기 회로기판 사이의 접속검사를 수행하기 위해 사용되는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제 2항 또는 제 3항에 있어서,
    상기 회로기판은 다층인쇄 회로기판인 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제 4항에 있어서,
    상기 접착층은 접착층의 재료에 충전재가 함유된 구조를 갖고, 상기 충전재의 열팽창률은 상기 접착층 재료의 열팽창률보다 큰 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제 4항에 있어서,
    상기 회로기판을 상기 접착층을 통해 평탄한 표면을 갖는 기판에 고정하는 상기 단계에서는, 상기 접착층이 150℃로 가열되어 경화와 그 결합이 달성되며, 상기 반도체 소자가 탑재된 상기 회로기판을 평탄한 표면을 갖는 기판상의 상기 접착층과의 계면으로부터 박리하는 단계에서는 상기 접착층이 100℃로 가열되어 연화되는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제 5항에 있어서,
    상기 회로기판을 상기 접착층을 통해 평탄한 표면을 갖는 기판에 고정하는 상기 단계에서는, 상기 접착층이 150℃로 가열되어 경화와 그 결합이 달성되며, 상기 반도체 소자가 탑재된 상기 회로기판을 평탄한 표면을 갖는 기판상의 상기 접착층과의 계면으로부터 박리하는 단계에서는 상기 접착층이 100℃로 가열되어 연화되는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제 6항에 있어서,
    상기 회로기판을 상기 접착층을 통해 평탄한 표면을 갖는 기판에 고정하는 상기 단계에서는, 상기 접착층이 150℃로 가열되어 경화와 그 결합이 달성되며, 상기 반도체 소자가 탑재된 상기 회로기판을 평탄한 표면을 갖는 기판상의 상기 접착층과의 계면으로부터 박리하는 단계에서는 상기 접착층이 100℃로 가열되어 연화되는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019980049828A 1997-11-19 1998-11-19 회로기판의평탄화방법및반도체장치의제조방법 KR100551388B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP???9-318630 1997-11-19
JP31863097 1997-11-19
JP9-318630 1997-11-19

Publications (2)

Publication Number Publication Date
KR19990045430A KR19990045430A (ko) 1999-06-25
KR100551388B1 true KR100551388B1 (ko) 2006-05-25

Family

ID=18101292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049828A KR100551388B1 (ko) 1997-11-19 1998-11-19 회로기판의평탄화방법및반도체장치의제조방법

Country Status (4)

Country Link
US (2) US6703262B2 (ko)
KR (1) KR100551388B1 (ko)
CN (1) CN1144283C (ko)
TW (1) TW463336B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105221B2 (en) * 2001-07-19 2006-09-12 Toray Industries, Inc. Circuit board, laminated member for circuit board, and method for making laminated member for circuit board
FR2845521B1 (fr) * 2002-10-04 2005-01-07 Wavecom Procede et dispositif de remise en forme, notamment de remise en etat de la planeite, des elements d'interconnexion d'un module electronique, par refusion sous contrainte
KR101124999B1 (ko) * 2003-12-02 2012-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제조 방법
US7575955B2 (en) * 2004-01-06 2009-08-18 Ismat Corporation Method for making electronic packages
JP2006332094A (ja) * 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
US20070117268A1 (en) * 2005-11-23 2007-05-24 Baker Hughes, Inc. Ball grid attachment
CN101360395B (zh) * 2007-08-03 2010-11-17 富葵精密组件(深圳)有限公司 电路板整平装置及整平电路板的方法
WO2013181211A1 (en) * 2012-05-30 2013-12-05 Exatec, Llc Plastic assembly, methods of making and using the same, and articles comprising the same
DE102013210850B3 (de) * 2013-06-11 2014-03-27 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls unter Verwendung eines Adhäsionsträgers
JP2015065322A (ja) * 2013-09-25 2015-04-09 日東電工株式会社 半導体装置の製造方法
CN104332692B (zh) * 2014-10-10 2017-05-17 中国电子科技集团公司第四十一研究所 采用金属压块拼接技术粘贴软介质微波电路的方法
US9408301B2 (en) * 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
DE102015100863B4 (de) * 2015-01-21 2022-03-03 Infineon Technologies Ag Verfahren zur Handhabung eines Produktsubstrats und ein verklebtes Substratsystem
CN109950172A (zh) * 2017-12-20 2019-06-28 海太半导体（无锡）有限公司 一种半导体的固化方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426849A (en) * 1991-01-09 1995-06-27 Nec Corporation Method of producing a polyimide multilayer wiring board

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4420364A (en) * 1976-11-02 1983-12-13 Sharp Kabushiki Kaisha High-insulation multi-layer device formed on a metal substrate
US4300153A (en) 1977-09-22 1981-11-10 Sharp Kabushiki Kaisha Flat shaped semiconductor encapsulation
US4544989A (en) * 1980-06-30 1985-10-01 Sharp Kabushiki Kaisha Thin assembly for wiring substrate
GB2142477B (en) * 1983-07-01 1987-07-29 Philips Electronic Associated Electrical circuit assembly
US5150193A (en) * 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
JP2888040B2 (ja) 1992-07-10 1999-05-10 日本電気株式会社 半導体装置およびその製造方法
JP2513433B2 (ja) * 1993-12-06 1996-07-03 日本電気株式会社 プリント基板搭載用ガイドレ―ル
JPH07202115A (ja) 1993-12-28 1995-08-04 Fujitsu Ltd 半導体装置の製造
JPH07288385A (ja) * 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
US5831441A (en) * 1995-06-30 1998-11-03 Fujitsu Limited Test board for testing a semiconductor device, method of testing the semiconductor device, contact device, test method using the contact device, and test jig for testing the semiconductor device
FR2763751B1 (fr) * 1997-05-26 2002-11-29 Proner Comatel Sa Contact electrique demontable, a pression
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
US6391211B1 (en) * 2000-09-06 2002-05-21 Visteon Global Technologies, Inc. Method for making an electrical circuit board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426849A (en) * 1991-01-09 1995-06-27 Nec Corporation Method of producing a polyimide multilayer wiring board

Also Published As

Publication number Publication date
KR19990045430A (ko) 1999-06-25
US20030092327A1 (en) 2003-05-15
US6723251B2 (en) 2004-04-20
CN1144283C (zh) 2004-03-31
TW463336B (en) 2001-11-11
US20010029066A1 (en) 2001-10-11
CN1217576A (zh) 1999-05-26
US6703262B2 (en) 2004-03-09

Similar Documents

Publication Publication Date Title
US7229293B2 (en) Connecting structure of circuit board and method for manufacturing the same
US5502891A (en) Electrical connecting method utilizing an anisotropic conductive film
JP4334996B2 (ja) 多層配線板用基材、両面配線板およびそれらの製造方法
KR100551388B1 (ko) 회로기판의평탄화방법및반도체장치의제조방법
KR100935837B1 (ko) 다층 배선 기판과 그 기판을 사용한 반도체 장치 탑재기판 및 다층 배선 기판의 제조 방법
KR100382759B1 (ko) 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
US7640655B2 (en) Electronic component embedded board and its manufacturing method
US6356333B1 (en) Conductive adhesive with conductive particles, mounting structure, liquid crystal device and electronic device using the same
JP2010153498A (ja) 樹脂封止パッケージ及びその製造方法
US6388321B1 (en) Anisotropic conductive film and resin filling gap between a flip-chip and circuit board
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
KR20070081865A (ko) 다층 연성회로기판 및 그 제조 방법
KR100300758B1 (ko) 반도체장치와 그 제조방법
JP4133756B2 (ja) プリント配線基板の接続方法
JP2008210920A (ja) 熱伝導基板とその製造方法及び回路モジュール
JP2986466B2 (ja) 回路基板平坦化方法及び半導体装置の製造方法
JPS60216573A (ja) フレキシブル印刷配線板の製造方法
JP5485510B2 (ja) 電子デバイス、電子機器、及び電子デバイスの製造方法
JP4804374B2 (ja) 配線基板およびその製造方法
JPH058831B2 (ko)
JP3032111B2 (ja) 表示装置の実装構造
CN113169148A (zh) 一种柔性模组的制作方法及柔性模组
CN113036571B (zh) 一种连接器的制备方法、连接器及集成器件
TWI807407B (zh) 柔性電路板及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 13

EXPY Expiration of term