JP2888040B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2888040B2 JP2888040B2 JP4182751A JP18275192A JP2888040B2 JP 2888040 B2 JP2888040 B2 JP 2888040B2 JP 4182751 A JP4182751 A JP 4182751A JP 18275192 A JP18275192 A JP 18275192A JP 2888040 B2 JP2888040 B2 JP 2888040B2
- Authority
- JP
- Japan
- Prior art keywords
- solid
- insulating substrate
- state imaging
- imaging device
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
- Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に半導体チップの接着面（マウント
面）の平面度や表面あらさの良い半導体装置およびその
製造方法に関する。
製造方法に関し、特に半導体チップの接着面（マウント
面）の平面度や表面あらさの良い半導体装置およびその
製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の一例として、２次元
センサの半導体チップがマウントされた固体撮像装置
を、図６（ａ）の平面図と、図６（ａ）をＡ−Ａ′の切
断線で切断した断面図である図６（ｂ）と、図６（ｂ）
のファクシミリのレンズ１３の斜視図である図６（ｃ）
を用いて説明する。なお図６（ｂ）は、固体撮像装置全
体の反りによるセラミック基板２０′の半導体チップが
接着される部分の反り１１を分かりやすくするために、
長手方向に大きく弓状に曲げて図示してあり（注、実際
のセラミック基板２０′の反り１１はミクロン単位の大
きさであり、肉眼では分からない）、さらに固体撮像装
置とファクシミリの光学系１０とレンズ１３との相対的
な位置関係も図示してある。
センサの半導体チップがマウントされた固体撮像装置
を、図６（ａ）の平面図と、図６（ａ）をＡ−Ａ′の切
断線で切断した断面図である図６（ｂ）と、図６（ｂ）
のファクシミリのレンズ１３の斜視図である図６（ｃ）
を用いて説明する。なお図６（ｂ）は、固体撮像装置全
体の反りによるセラミック基板２０′の半導体チップが
接着される部分の反り１１を分かりやすくするために、
長手方向に大きく弓状に曲げて図示してあり（注、実際
のセラミック基板２０′の反り１１はミクロン単位の大
きさであり、肉眼では分からない）、さらに固体撮像装
置とファクシミリの光学系１０とレンズ１３との相対的
な位置関係も図示してある。
【０００３】半導体装置のパッケージの下部にある絶縁
性のセラミック基板２０′は、下面がパッケージの底面
であり、上面が２次元センサである固体撮像素子１が接
着（マウント）される面である直方体のセラミック板で
ある。
性のセラミック基板２０′は、下面がパッケージの底面
であり、上面が２次元センサである固体撮像素子１が接
着（マウント）される面である直方体のセラミック板で
ある。
【０００４】絶縁性のセラミック板２１は、枠状の板で
あり、セラミック基板２０′の上面に接着された固体撮
像素子１を入れるための長方形の貫通穴が開孔され、そ
の穴の縁の上面に所定の外部リード７と接続された導電
膜のリード７ａが形成されている。なおこのセラミック
板２１の厚さは、接着する固体撮像素子１の上面の高さ
に合わせてある。
あり、セラミック基板２０′の上面に接着された固体撮
像素子１を入れるための長方形の貫通穴が開孔され、そ
の穴の縁の上面に所定の外部リード７と接続された導電
膜のリード７ａが形成されている。なおこのセラミック
板２１の厚さは、接着する固体撮像素子１の上面の高さ
に合わせてある。
【０００５】セラミック板２２は、枠状の板であり、セ
ラミック板２１の上面にリード７ａ，７の一部を間には
さんで接着され、リード７ａと固体撮像素子１とがワイ
ヤボンディングできるように内部に長方形の貫通穴が開
口されている。なおこのセラミック板２２の厚さは、ワ
イヤボンディングの金属細線５のループの高さに支障が
ない厚さとする。
ラミック板２１の上面にリード７ａ，７の一部を間には
さんで接着され、リード７ａと固体撮像素子１とがワイ
ヤボンディングできるように内部に長方形の貫通穴が開
口されている。なおこのセラミック板２２の厚さは、ワ
イヤボンディングの金属細線５のループの高さに支障が
ない厚さとする。
【０００６】固体撮像素子１は、平面形状が長い長方形
（８０ｍｍ×１ｍｍ）の半導体素子（チップ）であり、
その裏面がセラミック基板２０′に銀粉入り樹脂を接着
材に用いて接着（マウント）される。固体撮像素子１の
表面には、リード７ａの位置に対応して、電極（ボンデ
ィングパッド）が設けられていて、ワイヤボンディング
により金やアルミニウム−シリコン合金の直径３０ミク
ロンメートル程度の金属細線５を用いてリード７ａとボ
ンディングされている。
（８０ｍｍ×１ｍｍ）の半導体素子（チップ）であり、
その裏面がセラミック基板２０′に銀粉入り樹脂を接着
材に用いて接着（マウント）される。固体撮像素子１の
表面には、リード７ａの位置に対応して、電極（ボンデ
ィングパッド）が設けられていて、ワイヤボンディング
により金やアルミニウム−シリコン合金の直径３０ミク
ロンメートル程度の金属細線５を用いてリード７ａとボ
ンディングされている。
【０００７】透明キャップ３は、板ガラスやプラスチッ
クの透明な材料を用いた直方体の板である。
クの透明な材料を用いた直方体の板である。
【０００８】封止材４は、透明キャップ３の下面の外周
とセラミック板２２の上面とを接着する接着材であり、
樹脂や低融点ガラスである。
とセラミック板２２の上面とを接着する接着材であり、
樹脂や低融点ガラスである。
【０００９】このような固体撮像装置の用途は、ファク
シミリや電子黒板などいろいろあるが、大きな幅の画像
を高精度に読み込むためには、なるべく長い固体撮像素
子を有する固体撮像装置を幅方向に少数並べて画像を読
み取り、隣接する固体撮像装置の画像の境界の数を少な
くして境界でのずれやゆがみを少なくする必要がある。
このため固体撮像素子１のサイズ（長方形の長辺方向の
長さ）も年々長くなっている。
シミリや電子黒板などいろいろあるが、大きな幅の画像
を高精度に読み込むためには、なるべく長い固体撮像素
子を有する固体撮像装置を幅方向に少数並べて画像を読
み取り、隣接する固体撮像装置の画像の境界の数を少な
くして境界でのずれやゆがみを少なくする必要がある。
このため固体撮像素子１のサイズ（長方形の長辺方向の
長さ）も年々長くなっている。
【００１０】
【発明が解決しようとする課題】しかし従来の固体撮像
装置の固体撮像素子１を接着するセラミック基板２０′
の上面を、８０ｍｍに渡って表面あらさ計で表面あらさ
を測定すると、（この接着する面の水平面に対する傾き
である表面あらさの直線的な単純増加または高さの単純
減少の成分とは別に）図６（ｂ）のような反り１１が最
大±１５０ミクロンメートルの高さで測定される。
装置の固体撮像素子１を接着するセラミック基板２０′
の上面を、８０ｍｍに渡って表面あらさ計で表面あらさ
を測定すると、（この接着する面の水平面に対する傾き
である表面あらさの直線的な単純増加または高さの単純
減少の成分とは別に）図６（ｂ）のような反り１１が最
大±１５０ミクロンメートルの高さで測定される。
【００１１】この固体撮像装置の反り１１は、収納する
固体撮像装置のサイズが長くなるほど大きくなるが、フ
ァクシミリで用いる場合、図６（ｂ）のように光学系１
０からの光がレンズ１３で収束されその焦点が形成さ
れ、この焦点の±２０ミクロンメートル以内の固体撮像
素子１の表面を位置させなければ鮮明な画像が得られな
い。
固体撮像装置のサイズが長くなるほど大きくなるが、フ
ァクシミリで用いる場合、図６（ｂ）のように光学系１
０からの光がレンズ１３で収束されその焦点が形成さ
れ、この焦点の±２０ミクロンメートル以内の固体撮像
素子１の表面を位置させなければ鮮明な画像が得られな
い。
【００１２】このため従来は、透明キャップ６を接着す
る前の固体撮像装置のパッケージの中から反り１１の少
ないパッケージを選択しなければならず、多くの反り１
１の大きいパッケージの捨てるため、パッケージのコス
トが大きくならざるを得なかった。
る前の固体撮像装置のパッケージの中から反り１１の少
ないパッケージを選択しなければならず、多くの反り１
１の大きいパッケージの捨てるため、パッケージのコス
トが大きくならざるを得なかった。
【００１３】
【課題を解決するための手段】本発明によれば、第１の
絶縁性基板と、第１の絶縁性基板の上面に接着された半
導体チップと、半導体チップを入れるための貫通穴が開
孔され第１の絶縁性基板の上面に接着された第２の絶縁
性基板と、第１の絶縁性基板の下面に接着された第２の
絶縁基板と同一形状かつ同一材質の第３の絶縁性基板と
を有する半導体装置が得られる。
絶縁性基板と、第１の絶縁性基板の上面に接着された半
導体チップと、半導体チップを入れるための貫通穴が開
孔され第１の絶縁性基板の上面に接着された第２の絶縁
性基板と、第１の絶縁性基板の下面に接着された第２の
絶縁基板と同一形状かつ同一材質の第３の絶縁性基板と
を有する半導体装置が得られる。
【００１４】本発明の半導体装置の製造方法は、第１の
絶縁性基板の上面を超音波加工する工程と、前記第１の
絶縁性基板の上面に半導体チップを接着する工程と、前
記半導体チップを入れるための貫通穴が開孔された第２
の絶縁性基板を前記第１の絶縁性基板の上面に接着する
工程と、前記第２の絶縁基板と同一形状かつ同一材質の
第３の絶縁性基板を前記第１の絶縁性基板の下面に接着
する工程とを有することを特徴とする。
絶縁性基板の上面を超音波加工する工程と、前記第１の
絶縁性基板の上面に半導体チップを接着する工程と、前
記半導体チップを入れるための貫通穴が開孔された第２
の絶縁性基板を前記第１の絶縁性基板の上面に接着する
工程と、前記第２の絶縁基板と同一形状かつ同一材質の
第３の絶縁性基板を前記第１の絶縁性基板の下面に接着
する工程とを有することを特徴とする。
【００１５】さらに別の本発明の半導体装置は、前記第
１の絶縁性基板の下面に接着された前記半導体チップと
同一形状かつ同一材料のチップを有することを特徴とす
る。
１の絶縁性基板の下面に接着された前記半導体チップと
同一形状かつ同一材料のチップを有することを特徴とす
る。
【００１６】
【実施例１】次に本発明について図面を参照して説明す
る。
る。
【００１７】図１（ａ）は本発明の半導体装置の実施例
１としての固体撮像装置の部分断面斜視図であり、図１
（ｂ）はそのＡ−Ａ′の切断線で切断した断面図、図１
（ｃ）はそのＢ−Ｂ′の切断線で切断した断面図であ
る。
１としての固体撮像装置の部分断面斜視図であり、図１
（ｂ）はそのＡ−Ａ′の切断線で切断した断面図、図１
（ｃ）はそのＢ−Ｂ′の切断線で切断した断面図であ
る。
【００１８】半導体装置のパッケージ下部２の厚さ方向
の中央部にある絶縁性のセラミック基板２０は、上面中
央に２次元センサである固体撮像素子１が接着（マウン
ト）される直方体のセラミック板である。
の中央部にある絶縁性のセラミック基板２０は、上面中
央に２次元センサである固体撮像素子１が接着（マウン
ト）される直方体のセラミック板である。
【００１９】絶縁性のセラミック板２１は、セラミック
基板２０の上面に接着された枠状の板であり、セラミッ
ク基板２０の上面に接着された固体撮像素子１を入れる
ための長方形の貫通穴が開孔され、その穴の縁の上面に
所定の外部リード７と接続されたタングステンなどの導
電膜のリード７ａが形成されている。なおこのセラミッ
ク板２１の厚さは、接着する固体撮像素子１の上面の高
さに合わせてある。
基板２０の上面に接着された枠状の板であり、セラミッ
ク基板２０の上面に接着された固体撮像素子１を入れる
ための長方形の貫通穴が開孔され、その穴の縁の上面に
所定の外部リード７と接続されたタングステンなどの導
電膜のリード７ａが形成されている。なおこのセラミッ
ク板２１の厚さは、接着する固体撮像素子１の上面の高
さに合わせてある。
【００２０】絶縁性のセラミック板２３は、セラミック
板２１と同一形状・同一厚さの枠状の板であり、同一形
状の長方形の貫通穴が開口され、セラミック基板２０の
下面に接着されている。
板２１と同一形状・同一厚さの枠状の板であり、同一形
状の長方形の貫通穴が開口され、セラミック基板２０の
下面に接着されている。
【００２１】セラミック板２２は、セラミック基板２１
の上面に接着された枠状の板であり、セラミック板２１
の上面にリード７ａ，７の一部を間にはさんで接着さ
れ、リード７ａと固体撮像素子１とがワイヤボンディン
グできるように内部に長方形の貫通穴が開口されてい
る。なおこのセラミック板２の厚さは、ワイヤボンディ
ングの金属細線５のループの高さに支障がない厚さとす
る。
の上面に接着された枠状の板であり、セラミック板２１
の上面にリード７ａ，７の一部を間にはさんで接着さ
れ、リード７ａと固体撮像素子１とがワイヤボンディン
グできるように内部に長方形の貫通穴が開口されてい
る。なおこのセラミック板２の厚さは、ワイヤボンディ
ングの金属細線５のループの高さに支障がない厚さとす
る。
【００２２】セラミック板２４は、セラミック基板２３
の下面に接着されたセラミック板２２と同一形状・同一
厚さの枠状の板であり、内部にセラミック板２２と同一
形状の長方形の貫通穴が開口されている。
の下面に接着されたセラミック板２２と同一形状・同一
厚さの枠状の板であり、内部にセラミック板２２と同一
形状の長方形の貫通穴が開口されている。
【００２３】このようにパッケージ下部２は、セラミッ
ク板２０〜２４が積層されている。なおパッケージ下部
２は、必要に応じて内部に多層プリント配線基板のよう
な多層配線をタングステン等のメタライズ層（図示せ
ず）で形成して外部リード７に接続しても良い。ただし
セラミック板２０の厚さ方向の対称面に対してセラミッ
ク板２１〜２４は、面対称に配置され接着されている。
ク板２０〜２４が積層されている。なおパッケージ下部
２は、必要に応じて内部に多層プリント配線基板のよう
な多層配線をタングステン等のメタライズ層（図示せ
ず）で形成して外部リード７に接続しても良い。ただし
セラミック板２０の厚さ方向の対称面に対してセラミッ
ク板２１〜２４は、面対称に配置され接着されている。
【００２４】固体撮像素子１は、平面形状が長い長方形
（例えば８０ｍｍ×１ｍｍ）の半導体素子（チップ）で
あり、その裏面がセラミック基板２０に銀粉入り樹脂を
接着材に用いて接着（マウント）される。固体撮像素子
１の表面には、リード７ａの位置に対応して、電極（ボ
ンディングパッド）が設けられていて、ワイヤボンディ
ングにより金やアルミニウム−シリコン合金の直径３０
ミクロンメートル程度の金属細線５を用いてリード７ａ
とボンディングされている。
（例えば８０ｍｍ×１ｍｍ）の半導体素子（チップ）で
あり、その裏面がセラミック基板２０に銀粉入り樹脂を
接着材に用いて接着（マウント）される。固体撮像素子
１の表面には、リード７ａの位置に対応して、電極（ボ
ンディングパッド）が設けられていて、ワイヤボンディ
ングにより金やアルミニウム−シリコン合金の直径３０
ミクロンメートル程度の金属細線５を用いてリード７ａ
とボンディングされている。
【００２５】透明キャップ３は、板ガラスやプラスチッ
クの透明な材料を用いた直方体の板である。
クの透明な材料を用いた直方体の板である。
【００２６】封止材４は、透明キャップ３の下面の外周
とセラミック板２２の上面とを接着する接着材であり、
樹脂や低融点ガラスである。
とセラミック板２２の上面とを接着する接着材であり、
樹脂や低融点ガラスである。
【００２７】外部リード７は、ろう材を介してパッケー
ジ下部２の側面に固定されていて、所定の導電膜のリー
ド７ａ（必要ならさらに多層配線）と接続されている。
ジ下部２の側面に固定されていて、所定の導電膜のリー
ド７ａ（必要ならさらに多層配線）と接続されている。
【００２８】半導体素子（チップ）である固体撮像素子
１は、透明キャップ３とパッケージ下部２によって囲ま
れた空間（以後キャビティという）の中心に、銀粉入り
樹脂接着材によりセラミック基板２０上に取り付けられ
ており、その固体撮像素子１上の電極とセラミック基板
２１上に設けられた内部リード７ａとが金の直径３０ミ
クロンメートル線やアルミニウム−シリコンの直径３０
ミクロンメートル線などの金属細線５により電気的に接
続されている。
１は、透明キャップ３とパッケージ下部２によって囲ま
れた空間（以後キャビティという）の中心に、銀粉入り
樹脂接着材によりセラミック基板２０上に取り付けられ
ており、その固体撮像素子１上の電極とセラミック基板
２１上に設けられた内部リード７ａとが金の直径３０ミ
クロンメートル線やアルミニウム−シリコンの直径３０
ミクロンメートル線などの金属細線５により電気的に接
続されている。
【００２９】ここでパッケージ下部２の形状は、図１
（ｂ）および図１（ｃ）のように、セラミック基板２０
（第１の絶縁性基板）に対して、上面のセラミック基板
２１，２２（まとめて第２の絶縁性基板）の形状・物質
と同一形状・同一物質の凹凸を、下面にセラミック基板
２３，２４（まとめて第３の絶縁性基板）を用いて形成
しているため、パッケージの焼成時のセラミック絶縁基
板の伸縮によりパッケージ内部に発生する応力が断面形
状が対称なので釣り合って反りの変形が起きない。これ
により固体撮像素子１の搭載面の平面度を良好にでき
る。
（ｂ）および図１（ｃ）のように、セラミック基板２０
（第１の絶縁性基板）に対して、上面のセラミック基板
２１，２２（まとめて第２の絶縁性基板）の形状・物質
と同一形状・同一物質の凹凸を、下面にセラミック基板
２３，２４（まとめて第３の絶縁性基板）を用いて形成
しているため、パッケージの焼成時のセラミック絶縁基
板の伸縮によりパッケージ内部に発生する応力が断面形
状が対称なので釣り合って反りの変形が起きない。これ
により固体撮像素子１の搭載面の平面度を良好にでき
る。
【００３０】このようなパッケージ下部２ができたら、
固体撮像素子１を接着するセラミック基板２０の上面の
一部の平面度を表面あらさ計を用いて測定する。パッケ
ージ下部２の上面または下面（例外的には側面）は、こ
の固体撮像装置の完成品を使用する場合にレンズや撮像
するものとの相対位置を合わせるために使用する基準平
面であるので、この基準面を基準にして表面あらさ計
で、固体撮像素子１を接着する部分を、素子の短辺方向
に測定位置を測定ごとに変えながら、固体撮像素子の長
辺方向へ数回測定する。これにより装着面の３次元的な
傾きや反りの傾向が測定できる。この測定結果に応じ
て、図２のように固体撮像素子１を接着するセラミック
基板２０の上面の一部を超音波加工（ｕｌｔｒａ−ｓｏ
ｎｉｃ ｍａｃｈｉｎｉｎｇ）する。図２は、一般的な
超音波加工装置の基本的構造と図１（ｃ）のパッケージ
下部２の加工状態を示した概念図である。この加工法
は、超音波を使うので、１回の振動の衝撃ではごくわず
かしかセラミック基板２０の表面を破砕加工できない
が、衝撃回数がきわめて多いので加工速度が速い。小さ
な破砕加工を繰り返す加工法なので、仕上面あらさも良
好であり、表面あらさを０．２ミクロンメートル（０．
２Ｓ）にすることもできる。必要に応じて、超音波加工
を中断して、表面あらさ計で再測定を行い再度超音波加
工を行っても良い。この実施例１では、固体撮像素子１
を接着する部分の平面の表面あらさや反りが±１５ミク
ロンメートル以内になり基準平面と平行になるように超
音波加工したが、固体撮像装置とファクシミリ等のレン
ズとの相対的な位置を別手段で調整できるような場合
は、素子と接着する部分が最も少ない超音波加工で平面
度が３０ミクロンメートルになるようにパッケージ下部
２と超音波加工機の工具３４の平面との相対的位置を合
わせればよい。
固体撮像素子１を接着するセラミック基板２０の上面の
一部の平面度を表面あらさ計を用いて測定する。パッケ
ージ下部２の上面または下面（例外的には側面）は、こ
の固体撮像装置の完成品を使用する場合にレンズや撮像
するものとの相対位置を合わせるために使用する基準平
面であるので、この基準面を基準にして表面あらさ計
で、固体撮像素子１を接着する部分を、素子の短辺方向
に測定位置を測定ごとに変えながら、固体撮像素子の長
辺方向へ数回測定する。これにより装着面の３次元的な
傾きや反りの傾向が測定できる。この測定結果に応じ
て、図２のように固体撮像素子１を接着するセラミック
基板２０の上面の一部を超音波加工（ｕｌｔｒａ−ｓｏ
ｎｉｃ ｍａｃｈｉｎｉｎｇ）する。図２は、一般的な
超音波加工装置の基本的構造と図１（ｃ）のパッケージ
下部２の加工状態を示した概念図である。この加工法
は、超音波を使うので、１回の振動の衝撃ではごくわず
かしかセラミック基板２０の表面を破砕加工できない
が、衝撃回数がきわめて多いので加工速度が速い。小さ
な破砕加工を繰り返す加工法なので、仕上面あらさも良
好であり、表面あらさを０．２ミクロンメートル（０．
２Ｓ）にすることもできる。必要に応じて、超音波加工
を中断して、表面あらさ計で再測定を行い再度超音波加
工を行っても良い。この実施例１では、固体撮像素子１
を接着する部分の平面の表面あらさや反りが±１５ミク
ロンメートル以内になり基準平面と平行になるように超
音波加工したが、固体撮像装置とファクシミリ等のレン
ズとの相対的な位置を別手段で調整できるような場合
は、素子と接着する部分が最も少ない超音波加工で平面
度が３０ミクロンメートルになるようにパッケージ下部
２と超音波加工機の工具３４の平面との相対的位置を合
わせればよい。
【００３１】なおパッケージ下部２の平坦面を形成する
別の製造方法としては、あらかじめ接着前のセラミック
基板２０の一面の全てまたは固体撮像素子１を接着する
部分を表面あらさ計等の測定なしに超音波加工をし、次
に他のセラミック基板２１〜２４と接着し、次に表面あ
らさ計で測定する上述の超音波加工を行っても良い。
別の製造方法としては、あらかじめ接着前のセラミック
基板２０の一面の全てまたは固体撮像素子１を接着する
部分を表面あらさ計等の測定なしに超音波加工をし、次
に他のセラミック基板２１〜２４と接着し、次に表面あ
らさ計で測定する上述の超音波加工を行っても良い。
【００３２】粉状セラミックを型の中で焼結してパッケ
ージ下部２と同一形状のパッケージを形成した場合で
も、固体撮像素子１を接着する部分を超音波加工して平
面度を良くできる。
ージ下部２と同一形状のパッケージを形成した場合で
も、固体撮像素子１を接着する部分を超音波加工して平
面度を良くできる。
【００３３】
【実施例２】図３（ａ）は本発明の半導体装置の実施例
２としての固体撮像装置の部分断面斜視図であり、図３
（ｂ）はそのＡ−Ａ′の切断線で切断した断面図、図３
（ｃ）はそのＢ−Ｂ′の切断線で切断した断面図であ
る。基本的構造は、実施例１と同じなので、構造が違う
部分について説明する。
２としての固体撮像装置の部分断面斜視図であり、図３
（ｂ）はそのＡ−Ａ′の切断線で切断した断面図、図３
（ｃ）はそのＢ−Ｂ′の切断線で切断した断面図であ
る。基本的構造は、実施例１と同じなので、構造が違う
部分について説明する。
【００３４】本実施例２の新たな構成は、封止材２５と
透明キャップ２６である。これら封止材２５と透明キャ
ップ２６は、それぞれ封止材４と透明キャップ３と全く
同じ形状・材質であり、セラミック基板２４の下面に、
下面のセラミック基板２２と封止材４と透明キャップ３
と同様に、取り付けられている。これら透明キャップ３
と２６のパッケージ下部２への接着は、同時に行ったほ
うが熱応力が等しくなって、反りが発生しにくいので望
ましい。これにより実施例１でパッケージ下部２だけが
セラミック基板２０の上下で対称で、封止材４と透明キ
ャップ３が非対称である構成より、より構造的対称性を
改善した固体再像装置が得られる。
透明キャップ２６である。これら封止材２５と透明キャ
ップ２６は、それぞれ封止材４と透明キャップ３と全く
同じ形状・材質であり、セラミック基板２４の下面に、
下面のセラミック基板２２と封止材４と透明キャップ３
と同様に、取り付けられている。これら透明キャップ３
と２６のパッケージ下部２への接着は、同時に行ったほ
うが熱応力が等しくなって、反りが発生しにくいので望
ましい。これにより実施例１でパッケージ下部２だけが
セラミック基板２０の上下で対称で、封止材４と透明キ
ャップ３が非対称である構成より、より構造的対称性を
改善した固体再像装置が得られる。
【００３５】さらに固体撮像素子１と同一の固体撮像素
子（不良品でも構わない）や同一形状・材料のチップを
セラミック基板２０の下面に同時接着（マウント）すれ
ば、さらに内部応力が等しくなって、固体撮像装置の反
りが発生しにくい構造になる。
子（不良品でも構わない）や同一形状・材料のチップを
セラミック基板２０の下面に同時接着（マウント）すれ
ば、さらに内部応力が等しくなって、固体撮像装置の反
りが発生しにくい構造になる。
【００３６】
【実施例３】次に本発明の実施例３について説明する。
【００３７】図４は本発明の半導体装置の実施例３とし
ての固体撮像装置の部分断面斜視図であり、図５
（ａ），（ｂ），（ｃ）は、絶縁性のパッケージ下部４
２の製造手順の概略を示した図である。まず図５（ａ）
のように、パッケージ下部４２を積層セラミックやガラ
スエポキシやプラスチックなどの材料により型で整形し
て作成する。この状態のパッケージ下部４２は、反りが
あって、そのままでは固体撮像素子を搭載できない状態
にある。この反りを無くすため、パッケージ下部４２の
形状は、あらかじめ固体撮像素子を搭載する長方形の平
面で短辺側の側壁がない形状に形成し、次に図５（ｂ）
のようにグラインダー４９等の研磨装置により固体撮像
素子１の搭載面を平坦になるように研磨する。次に図５
（ｃ）に示すように外部リード４７をロウ付けし、次に
パッケージ下部４２の側壁に、パッケージ下部４２の側
面形状に応じて形成されたセラミックやプラスチックや
ガラスエポキシや金属板などの側板４８を、樹脂接着材
や低融点のガラス材や金属合金のロウ材などの接着材４
６により取り付ける。その後表面あらさ計を使って固体
撮像素子を搭載するの平面の平面度を測定し、必要に応
じて超音波加工を行った後、図４に示すように、固体撮
像素子１を接着材（図示せず）でパッケージ下部４２上
の中心の取りつけ、金属細線４５により必要に応じて外
部リード４７と導通している内部リード４７ａと固体撮
像素子１上の電極（図示せず）とを接続し、透明キャッ
プ４３を樹脂接着材などの封止材４４でキャビティ部を
覆うようにパッケージ下部４２に取り付ける。
ての固体撮像装置の部分断面斜視図であり、図５
（ａ），（ｂ），（ｃ）は、絶縁性のパッケージ下部４
２の製造手順の概略を示した図である。まず図５（ａ）
のように、パッケージ下部４２を積層セラミックやガラ
スエポキシやプラスチックなどの材料により型で整形し
て作成する。この状態のパッケージ下部４２は、反りが
あって、そのままでは固体撮像素子を搭載できない状態
にある。この反りを無くすため、パッケージ下部４２の
形状は、あらかじめ固体撮像素子を搭載する長方形の平
面で短辺側の側壁がない形状に形成し、次に図５（ｂ）
のようにグラインダー４９等の研磨装置により固体撮像
素子１の搭載面を平坦になるように研磨する。次に図５
（ｃ）に示すように外部リード４７をロウ付けし、次に
パッケージ下部４２の側壁に、パッケージ下部４２の側
面形状に応じて形成されたセラミックやプラスチックや
ガラスエポキシや金属板などの側板４８を、樹脂接着材
や低融点のガラス材や金属合金のロウ材などの接着材４
６により取り付ける。その後表面あらさ計を使って固体
撮像素子を搭載するの平面の平面度を測定し、必要に応
じて超音波加工を行った後、図４に示すように、固体撮
像素子１を接着材（図示せず）でパッケージ下部４２上
の中心の取りつけ、金属細線４５により必要に応じて外
部リード４７と導通している内部リード４７ａと固体撮
像素子１上の電極（図示せず）とを接続し、透明キャッ
プ４３を樹脂接着材などの封止材４４でキャビティ部を
覆うようにパッケージ下部４２に取り付ける。
【００３８】このようにパッケージ下部４２の固体撮像
素子１の搭載面を研磨し必要なら超音波加工するので搭
載面は平面度が１０ミクロンメートル程度に加工でき固
体撮像装置に求められる光学系までの距離のバラツキを
抑えられる。
素子１の搭載面を研磨し必要なら超音波加工するので搭
載面は平面度が１０ミクロンメートル程度に加工でき固
体撮像装置に求められる光学系までの距離のバラツキを
抑えられる。
【００３９】
【発明の効果】以上説明したように、本発明によれば固
体撮像素子等の半導体装置の光センサ素子の搭載面の平
面度を全て４０ミクロンメートル以下（サブミクロンも
可能）にできるので、平面度の悪い無駄なパッケージを
無くして全てのパッケージを使用できるようにすると共
に固体撮像装置を使用するファクシミリや電子黒板など
の光学系との相対的な距離のバラツキを許容範囲内にで
き、さらに実装後の光学系とのマッチングが改善されよ
りピントが良好になって鮮明な画像を得ることができる
という効果を有する。
体撮像素子等の半導体装置の光センサ素子の搭載面の平
面度を全て４０ミクロンメートル以下（サブミクロンも
可能）にできるので、平面度の悪い無駄なパッケージを
無くして全てのパッケージを使用できるようにすると共
に固体撮像装置を使用するファクシミリや電子黒板など
の光学系との相対的な距離のバラツキを許容範囲内にで
き、さらに実装後の光学系とのマッチングが改善されよ
りピントが良好になって鮮明な画像を得ることができる
という効果を有する。
【図１】図１（ａ）は本発明の実施例１の固体撮像装置
の部分断面斜視図であり、図１（ｂ）はそのＡ−Ａ′の
切断線で切断した断面図であり、図１（ｃ）はそのＢ−
Ｂ′の切断線で切断した断面図である。
の部分断面斜視図であり、図１（ｂ）はそのＡ−Ａ′の
切断線で切断した断面図であり、図１（ｃ）はそのＢ−
Ｂ′の切断線で切断した断面図である。
【図２】一般的な超音波加工装置の基本的構造と図１
（ｃ）の本発明の一実施例の固体撮像装置パッケージ下
部２の加工状態とを示した概念図である。
（ｃ）の本発明の一実施例の固体撮像装置パッケージ下
部２の加工状態とを示した概念図である。
【図３】図３（ａ）は本発明の実施例２の固体撮像装置
の部分断面斜視図であり、図３（ｂ）はそのＡ−Ａ′の
切断線で切断した断面図であり、図３（ｃ）はそのＢ−
Ｂ′の切断線で切断した断面図である。
の部分断面斜視図であり、図３（ｂ）はそのＡ−Ａ′の
切断線で切断した断面図であり、図３（ｃ）はそのＢ−
Ｂ′の切断線で切断した断面図である。
【図４】本発明の実施例３の固体撮像装置の部分断面斜
視図である。
視図である。
【図５】本発明の実施例３の固体撮像装置の製造工程順
の説明図である。
の説明図である。
【図６】図６（ａ）は従来の半導体装置の一例としての
２次元センサの半導体チップがマウントされた固体撮像
装置の平面図であり、図６（ｂ）は図６（ａ）をＡ−
Ａ′の切断線で切断した断面図であり、図６（ｃ）は図
６（ｂ）のファクシミリのレンズ１３の斜視図である。
２次元センサの半導体チップがマウントされた固体撮像
装置の平面図であり、図６（ｂ）は図６（ａ）をＡ−
Ａ′の切断線で切断した断面図であり、図６（ｃ）は図
６（ｂ）のファクシミリのレンズ１３の斜視図である。
１ 固体撮像素子 ２ パッケージ下部 ３ 透明キャップ ４ 封止材 ５ 金属細線 ７ 外部リード ７ａ リード １０ ファクシミリの光学系 １１ 基板の反り １３ レンズ ２０，２０′ セラミック基板 ２１，２２，２３，２４ セラミック板 ２５ 封止材 ２６ 透明キャップ ３１ 超音波発生装置 ３２ 磁わい発生装置 ３３ エキスポネンシャルホーン ３４ 工具 ３５ と粒と工作液の混合物 ３６ 工作台 ４２ パッケージ下部 ４３ 透明キャップ ４４ 封止材 ４５ 金属細線 ４６ 接着材 ４７ 外部リード ４７ａ 内部リード ４８ 側板 ４９ グラインダー
Claims (3)
- 【請求項１】第１の絶縁性基板と、前記第１の絶縁性基
板の上面に接着された半導体チップと、前記半導体チッ
プを入れるための貫通穴が開孔され前記第１の絶縁性基
板の上面に接着された第２の絶縁性基板と、前記第１の
絶縁性基板の下面に接着された前記第２の絶縁基板と同
一形状かつ同一材質の第３の絶縁性基板とを有すること
を特徴とする半導体装置。 - 【請求項２】第１の絶縁性基板の上面を超音波加工する
工程と、前記第１の絶縁性基板の上面に半導体チップを
接着する工程と、前記半導体チップを入れるための貫通
穴が開孔された第２の絶縁性基板を前記第１の絶縁性基
板の上面に接着する工程と、前記第２の絶縁基板と同一
形状かつ同一材質の第３の絶縁性基板を前記第１の絶縁
性基板の下面に接着する工程とを有することを特徴とす
る半導体装置の製造方法。 - 【請求項３】前記第１の絶縁性基板の下面に接着された
前記半導体チップと同一形状かつ同一材料のチップを有
することを特徴とする請求項１記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182751A JP2888040B2 (ja) | 1992-07-10 | 1992-07-10 | 半導体装置およびその製造方法 |
| US08/088,264 US5450287A (en) | 1992-07-10 | 1993-07-07 | Semiconductor device having a semiconductor chip mounted on an insulating body |
| KR93012979A KR970009029B1 (en) | 1992-07-10 | 1993-07-10 | Semiconductor device having a semiconductor chip mounted on an insulating body |
| US08/478,280 US5534464A (en) | 1992-07-10 | 1995-06-07 | Semiconductor device having a semiconductor chip mounted on an insulating body |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182751A JP2888040B2 (ja) | 1992-07-10 | 1992-07-10 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629504A JPH0629504A (ja) | 1994-02-04 |
| JP2888040B2 true JP2888040B2 (ja) | 1999-05-10 |
Family
ID=16123801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4182751A Expired - Lifetime JP2888040B2 (ja) | 1992-07-10 | 1992-07-10 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5450287A (ja) |
| JP (1) | JP2888040B2 (ja) |
| KR (1) | KR970009029B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5787569A (en) * | 1996-02-21 | 1998-08-04 | Lucent Technologies Inc. | Encapsulated package for power magnetic devices and method of manufacture therefor |
| US5889654A (en) * | 1997-04-09 | 1999-03-30 | International Business Machines Corporation | Advanced chip packaging structure for memory card applications |
| TW463336B (en) | 1997-11-19 | 2001-11-11 | Matsushita Electric Ind Co Ltd | Method for planarizing circuit board and method for manufacturing semiconductor device |
| JP3494948B2 (ja) * | 2000-03-22 | 2004-02-09 | シャープ株式会社 | 固体撮像装置およびその製造方法 |
| JP4755206B2 (ja) * | 2006-02-03 | 2011-08-24 | 三井化学株式会社 | デジタル一眼レフカメラ用樹脂製中空パッケージ及びその製造方法並びにそれを用いた半導体装置及びデジタル一眼レフカメラ |
| WO2013027359A1 (ja) | 2011-08-19 | 2013-02-28 | 株式会社村田製作所 | 生体センサ |
| JP5692389B2 (ja) | 2011-08-19 | 2015-04-01 | 株式会社村田製作所 | 生体センサ |
| US11558029B2 (en) * | 2017-09-14 | 2023-01-17 | Kyocera Corporation | Acoustic wave device and communication apparatus |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4633573A (en) * | 1982-10-12 | 1987-01-06 | Aegis, Inc. | Microcircuit package and sealing method |
| JPS62217645A (ja) * | 1986-03-19 | 1987-09-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5041396A (en) * | 1989-07-18 | 1991-08-20 | Vlsi Technology, Inc. | Reusable package for holding a semiconductor chip and method for reusing the package |
| JPH07111971B2 (ja) * | 1989-10-11 | 1995-11-29 | 三菱電機株式会社 | 集積回路装置の製造方法 |
| US5012386A (en) * | 1989-10-27 | 1991-04-30 | Motorola, Inc. | High performance overmolded electronic package |
| US5098864A (en) * | 1989-11-29 | 1992-03-24 | Olin Corporation | Process for manufacturing a metal pin grid array package |
| US5278429A (en) * | 1989-12-19 | 1994-01-11 | Fujitsu Limited | Semiconductor device having improved adhesive structure and method of producing same |
| KR940002444B1 (ko) * | 1990-11-13 | 1994-03-24 | 금성일렉트론 주식회사 | 반도체 소자의 패키지 어셈블리 방법 |
| US5155067A (en) * | 1991-03-26 | 1992-10-13 | Micron Technology, Inc. | Packaging for a semiconductor die |
| US5281849A (en) * | 1991-05-07 | 1994-01-25 | Singh Deo Narendra N | Semiconductor package with segmented lead frame |
| US5173451A (en) * | 1991-06-04 | 1992-12-22 | Micron Technology, Inc. | Soft bond for semiconductor dies |
-
1992
- 1992-07-10 JP JP4182751A patent/JP2888040B2/ja not_active Expired - Lifetime
-
1993
- 1993-07-07 US US08/088,264 patent/US5450287A/en not_active Expired - Fee Related
- 1993-07-10 KR KR93012979A patent/KR970009029B1/ko not_active IP Right Cessation
-
1995
- 1995-06-07 US US08/478,280 patent/US5534464A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0629504A (ja) | 1994-02-04 |
| US5450287A (en) | 1995-09-12 |
| US5534464A (en) | 1996-07-09 |
| KR940006223A (ko) | 1994-03-23 |
| KR970009029B1 (en) | 1997-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7367120B2 (en) | Method for producing a solid-state imaging device | |
| US5418566A (en) | Compact imaging apparatus for electronic endoscope with improved optical characteristics | |
| US20060202591A1 (en) | Method for manufacturing vibrating gyrosensor and vibrating element | |
| JP3898666B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP4170950B2 (ja) | 光学デバイスおよびその製造方法 | |
| WO2018113356A1 (zh) | 芯片封装结构及其制造方法 | |
| JP2888040B2 (ja) | 半導体装置およびその製造方法 | |
| US9111827B2 (en) | Manufacturing method of solid-state imaging apparatus, solid-state imaging apparatus, and electronic imaging apparatus | |
| JPH02278872A (ja) | 画像センサー | |
| US7982460B2 (en) | Magnetic sensor module | |
| JP4859811B2 (ja) | 電子部品収納用パッケージ | |
| JP2007322191A (ja) | 半導体加速度センサ | |
| JP2008219348A (ja) | 圧電デバイスの製造方法および圧電デバイス | |
| US11011439B2 (en) | Pre-molded substrate, method of manufacturing pre-molded substrate, and hollow type semiconductor device | |
| TW202214056A (zh) | 影像感測器封裝 | |
| JP2003110945A (ja) | カメラモジュール | |
| JP6951134B2 (ja) | 撮像装置用蓋体および撮像装置 | |
| JP4147171B2 (ja) | 固体撮像装置およびその製造方法 | |
| TW201941447A (zh) | 半導體裝置 | |
| JP2007281377A (ja) | 電子部品用リッド、及び電子部品 | |
| JP7345404B2 (ja) | Ｍｅｍｓ装置 | |
| JP2906756B2 (ja) | 電子部品搭載用基板 | |
| JP5757174B2 (ja) | センサ装置およびその製造方法 | |
| EP0475370A2 (en) | Compact imaging apparatus for electronic endoscope with improved optical characteristics | |
| JP2002299547A (ja) | 積層型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990119 |