JPH07202115A

JPH07202115A - 半導体装置の製造

Info

Publication number: JPH07202115A
Application number: JP33754093A
Authority: JP
Inventors: Takashi Kato; 隆加藤; Masayuki Takeda; 正行武田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-12-28
Filing date: 1993-12-28
Publication date: 1995-08-04

Abstract

(57)【要約】【目的】複数のベアチップを各ベアチップの表面が平
坦になるように支持基板上に貼り付け、その上に生産性
よく配線を形成するＭＣＭの製造技術を提供する。【構成】半導体ウエハから切り出したままの状態の複
数のＩＣベアチップを所定の位置に配置し、物理的支持
力を有する仮止め表面上に、該仮止め表面とＩＣベアチ
ップの回路形成面とが接触するように一時的に固定する
仮止め工程と、前記複数のＩＣベアチップを前記仮止め
表面上に一時的に固定したまま、物理的支持力を有する
支持基板に、前記複数のＩＣベアチップの回路形成面と
反対側の面を接着して固定する接着工程と、前記仮止め
表面上に一時的に固定された状態を解除する工程とを含
む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置及びその製
造技術に関し、特に、複数の裸の集積回路チップ（ＩＣ
ベアチップ）を２次元に配列して、この上に絶縁膜を堆
積し、この絶縁膜のＩＣベアチップのボンディングパッ
ド相当部分にコンタクトホールを形成し、この絶縁膜上
に金属配線を設けた構造を含む分割チップ形半導体集積
回路（マルチチップモジュール、以下、ＭＣＭという）
及びＭＣＭの製造技術に関する。

【０００２】

【従来の技術】今日のコンピュータ分野のダウンサイジ
ングにより、コンピュータは小型化され、心臓部のＩＣ
は１枚のボード上に実装されて１つのシステムが形成さ
れる場合が多い。さらなるシステムの小型化、低コスト
化が強く望まれており、小型化、低コスト化のためには
１枚のボード上の回路をさらに高集積化する必要があ
る。従来は、個別のＩＣチップを高集積化することによ
り、回路の高集積化を果してきた。

【０００３】しかし、ＩＣの高集積化、微細化の進展に
伴い、微細化による製造コストの増大が問題になってき
た。個別のＩＣチップの高集積化を低コストで実現する
ことが困難となったため、ＩＣチップをボード上に高集
積化して実装する技術の開発が望まれている。この目的
のために、ＭＣＭの開発が進んでいる。

【０００４】現在製造されているＭＣＭは、予め多層配
線基板を形成してから配線基板上にモールド前のＩＣチ
ップ（ベアチップ）を貼り付ける方式である。この方式
では、バンプやタブ等によりベアチップを配線基板に接
着するため、接続接点の数が制限される。これは、バン
プやタブの形成可能な場所がベアチップの周辺部に限ら
れること等の問題による。また、接点の信頼性、ＩＣの
放熱等の問題もある。

【０００５】上記問題を解決するために、ベアチップを
支持基板に予め貼り付けてから、その上部に配線を形成
する方式が提案されている。

【０００６】

【発明が解決しようとする課題】ベアチップを支持基板
に予め貼り付けてから、その上部に配線を形成する方式
においては、ベアチップを支持基板に貼り付ける方法が
問題になる。例えば、ＳＯＧ、ポリイミド等により貼り
付けようとすると、加熱硬化時に多量のガスが発生して
各ＩＣチップが支持基板から不均一に浮き上がる。この
ため、各ベアチップ表面を同一平面内に納めることが困
難となる。また、シリサイドによって支持基板に貼り付
ける場合も、高温にしなければならないのみならず、上
記と同様の問題がある。

【０００７】各ベアチップの表面が同一平面内に納まら
ず凹凸がある場合には、その上に従来の半導体プロセス
により配線を形成することは困難である。本発明の目的
は、複数のベアチップを各ベアチップの表面が平坦にな
るように支持基板上に貼り付け、その上に生産性よく配
線を形成するＭＣＭの製造技術を提供することである。

【０００８】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体ウエハから切り出したままの状態の複
数のＩＣベアチップを所定の位置に配置し、物理的支持
力を有する仮止め表面上に、該仮止め表面とＩＣベアチ
ップの回路形成面とが接触するように一時的に固定する
仮止め工程と、前記複数のＩＣベアチップを前記仮止め
表面上に一時的に固定したまま、物理的支持力を有する
支持基板に、前記複数のＩＣベアチップの回路形成面と
反対側の面を接着して固定する接着工程と、前記仮止め
表面上に一時的に固定された状態を解除する工程とを含
む。

【０００９】前記仮止め工程は、前記ＩＣベアチップを
前記仮止め表面上に載置して仮止め表面上を滑らせ、前
記ＩＣベアチップの少なくとも２辺を、前記仮止め表面
上に突出して設けられた位置決め枠または既に配置され
ているＩＣベアチップの一辺に接触させて位置決めする
工程と、前記仮止め表面に配置された前記複数のＩＣベ
アチップを、前記仮止め表面上に一時的に固定する工程
とを含んでもよい。

【００１０】本発明の他の半導体装置の製造方法は、半
導体集積回路素子チップ表面の電極取り出し用のパッド
上に、所定の厚さの導電性部材を形成する導電性部材形
成工程と、前記導電性部材が形成された複数の前記半導
体集積回路素子チップを所定の配列で支持基板上に貼り
付ける工程と、前記複数の半導体集積回路素子チップ表
面に、全ての前記導電性部材の上面が露出するように、
前記導電性部材よりも薄く表面がほぼ平坦な絶縁層を形
成する工程とを含む。

【００１１】本発明の半導体装置は、表面に電極取り出
し用のパッドを有する複数の半導体集積回路素子チップ
が支持基板上に配置され、前記パッド相当部にコンタク
トホールが設けられた絶縁層が前記複数の半導体集積回
路素子チップ上に形成され、前記絶縁層上に前記複数の
半導体集積回路素子チップの各パッドを半導体集積回路
素子チップにまたがって接続するための配線層が形成さ
れた半導体装置において、前記コンタクトホールの大き
さは、対応するパッドの大きさよりも縦方向及び横方向
に１μｍ〜５００μｍ大きい。

【００１２】本発明の他の半導体装置は、支持基板上に
配置され、表面に電極取り出し用のパッドが形成された
複数の半導体集積回路素子チップと、前記半導体集積回
路素子チップとほぼ等しい厚さを有し、前記支持基板上
に前記半導体集積回路素子チップと隣接して配置され、
表面に形成された一対の電極取り出し用パッドと該一対
のパッド相互間を接続する配線からなる配線手段が多数
形成された少なくとも１つ以上のターミナルチップと、
前記複数の半導体集積回路素子チップ及び前記ターミナ
ルチップ上に絶縁層を介して形成され、前記半導体集積
回路素子チップ上のパッドと前記ターミナルチップ上の
パッドとを接続する配線を含む配線層とを含む。

【００１３】本発明の半導体装置の製造装置は、ウエハ
からスクライブして分離されたままのベアチップを複数
枚保管することができる、ベアチップ種別ごとに準備さ
れた保管手段と、ベアチップを所定の順番に保持面上に
載置し、保持面上を移動させて所定の位置に配置するた
めの保持面を有するベアチップ配置台と、前記保管手段
を、前記所定の順番に前記ベアチップ載置台上に移動さ
せるための配列手段と、前記ベアチップ載置台上の所定
位置に配列された保管手段に対して、ベアチップを前記
載置台上に載置することを指示する制御手段とを含む。

【００１４】本発明の他の半導体装置の製造装置は、ウ
エハからスクライブして分離されたままのベアチップを
複数枚保管することができる、ベアチップ種別ごとに準
備された保管手段と、ベアチップを所定の順番に保持面
上に載置し、保持面上を移動させて所定の位置に配置す
るための保持面を有するベアチップ配置台と、前記保管
手段を、ベアチップの配置と同様の配置になるように載
置台上に配置するための配置手段と、配置された保管手
段から、各保管手段の保管されている１枚のベアチップ
を前記載置台上に載置することを指示するための指示手
段とを含む。

【００１５】

【作用】複数の半導体集積回路素子チップの回路形成面
が同一平面内に保持されるように固定して、支持基板上
に貼り付けることにより、複数の半導体集積回路素子チ
ップの回路形成面をほぼ同一平面に保って支持基板上に
接着することができる。

【００１６】回路形成面が同一平面を形成するため、複
数の半導体集積回路素子チップをあたかも１枚のウエハ
の様に取扱い、従来の半導体プロセスによって、基板表
面に配線を形成することができる。

【００１７】複数の半導体集積回路素子チップを、仮止
め表面上に載置する際に、表面上に突出した位置決め枠
を設けておくことにより、位置決め枠に半導体集積回路
素子チップを接触させて容易に位置決めすることができ
る。

【００１８】複数の半導体集積回路素子チップのパッド
部分に、厚い導電性部材を形成しておき、導電性部材の
上面が露出するように平坦な表面を有する絶縁層を形成
することにより、複数の半導体集積回路素子チップの表
面の高さがずれて若干の凹凸がある場合でも、半導体集
積回路素子チップの電極が露出する平坦な面を形成する
ことができる。

【００１９】複数の半導体集積回路素子チップ上の絶縁
層に形成されるコンタクトホールを、半導体集積回路素
子チップの位置ずれを考慮して大きめに形成することに
より、一定のずれ以内であれば同一のマスクを使用して
コンタクトホール、チップ間配線を形成することができ
る。

【００２０】複数の半導体集積回路素子チップが配置さ
れた面内に、多数の交差を有する多層配線が形成された
ターミナルチップを適宜配置することにより、半導体集
積回路素子チップ貼り付け後の配線を簡単化することが
できる。

【００２１】

【実施例】従来のＩＣチップでは、出力ピン数が決まっ
ているため、チップ外との信号入出力接点数が制限され
る。また、複数のＩＣチップを有機的に結合するには、
この方式では配線が長くなり遅延時間が大きくなる。

【００２２】ベアチップの何処からでも信号の入出力を
可能にし、さらにＩＣのチップ内配線と同様の方法でベ
アチップ間を配線すれば、複数のベアチップはあたかも
一つのＩＣチップの様に機能することができる。複数の
ベアチップ上にＩＣのチップ内配線と同様の方法で配線
するためには、ベアチップを基板に一様に貼り付け、そ
の表面を平坦にする必要がある。

【００２３】以下に、図１〜図４を参照して、ベアチッ
プを基板に一様に貼り付け、その上に配線を形成する第
１の実施例について説明する。図１（Ａ）に示すよう
に、所望のベアチップ１を回路形成面を下にして中間板
２の保持面３の所定の位置に配置する。ベアチップ１の
厚さは、約５５０μｍ程度である。保持面３には、多数
の真空吸引口４が設けられており、ベアチップ１を真空
吸引して吸着することができる。

【００２４】図１（Ｂ）は、図１（Ａ）の中間板２の断
面を示す。保持面３の表面には、細かい四角錐または円
錐状の突起６が設けられており、各突起６の頂点が一つ
の平面を画するように形成されている。真空吸引口４
は、突起６の底面の周囲に形成されている。

【００２５】ベアチップ１は、各突起６の頂点によって
画定される平面上に載置される。保持面３の表面に突起
が設けられているため、保持面３上の塵等は突起６の周
囲に付着する。塵等がベアチップ１の表面に直接接触す
ることがないため、安定してベアチップ１を同一平面上
に載置することができる。

【００２６】また、保持面３の裏側には、水冷用パイプ
５が設けられている。これは、後に説明する加熱工程で
ベアチップ１が高温になるのを防止するためである。図
１（Ｃ）は、複数のベアチップを所定の位置に配置する
方法を示す。保持面３の表面にベアチップ１を配置する
領域の外周を画定するように、表面から突出した位置決
め枠７が設けられている。保持面３に載置したベアチッ
プを保持面内で滑らせ、ベアチップの２辺を位置決め枠
７に接触させて位置決めする。次に位置決めすべきベア
チップも同様に保持面内で滑らせ、位置決め枠７または
既に位置決めして配置されているベアチップの一辺に接
触させて位置決めする。

【００２７】全てのベアチップの配置が終了したら、真
空吸引することにより、ベアチップを吸引して固定す
る。位置決め枠７を使用することにより、容易にベアチ
ップの位置決めを行うことができる。

【００２８】なお、図１（Ａ）では、ベアチップを真空
吸引して固定する場合について説明したが、その他の方
法で固定してもよい。例えば、静電チャック、テープ接
着等により固定してもよい。

【００２９】図２に示すように、載置台１０に厚さ約５
５０μｍのシリコン基板８を載置し、その上にスピンコ
ートにより、厚さ０．１〜２００μｍのポリイミド膜９
を形成する。中間板２に真空吸着されたベアチップ１を
ポリイミド膜９に一括して貼り付ける。硬化させた後、
載置台１０内に設けられたヒータ１１により、シリコン
基板８側から徐々に加熱する。基板温度を３００〜５０
０℃程度まで上昇させ、さらに硬化させる。

【００３０】ポリイミド９の硬化の際に内部にガスが発
生してベアチップ１がシリコン基板８表面から浮く場合
があるが、各ベアチップ１は中間板２によって固定され
ているため、各ベアチップの回路面は同一平面内に保た
れる。なお、加熱の際に、冷却用パイプ５に冷却水を流
し、ベアチップ１が高温にならないようにするのが好ま
しい。硬化後、シリコン基板８が冷却されるのを待って
中間板２の真空吸着を解除する。

【００３１】このようにして、ベアチップ１は、各ベア
チップの回路形成面がほぼ同一平面内に位置するように
シリコン基板８表面に接着される。なお、図２では、ベ
アチップを固定するための支持基板としてシリコン基板
を使用する場合について説明したが、その他の基板を使
用してもよい。例えば、石英基板、硝子基板、セラミッ
ク基板等を使用してもよい。

【００３２】図３（Ａ）に示すように、シリコン基板８
に接着されたベアチップ１上にポリイミド１２を回転数
５００ｒｐｍ以下の低速回転でスピンコートする。この
とき、ポリイミド１２の厚さは、約１０μｍ以上にな
り、各ベアチップ１の間の隙間にポリイミドがしみ込
む。隙間へのポリイミドのしみ込みを速めたり、粘度の
高いポリイミドをしみ込ませるためには、真空雰囲気に
する方法、超音波振動を加える方法、または窒素ガス等
を表面に吹き付ける方法等が有効である。

【００３３】図３（Ｂ）に示すように、回転数を５００
〜８０００ｒｐｍに上げ、ポリイミド膜１２の厚さを１
〜１０μｍにする。このようにして、高さ約５００μｍ
程度のベアチップ１間の隙間が、全てまたは途中までポ
リイミドによって埋め込まれる。その後、３００℃以上
で硬化させる。

【００３４】図３（Ｃ）に示すように、アッシング装置
を使用して、酸素を主成分とするガスを用い高周波また
はマイクロ波等で酸素プラズマを発生させ有機物を分解
させるアッシングでポリイミド膜１２をエッチバックす
る。ベアチップ１上のポリイミド膜を除去することによ
り、ベアチップ１の表面を含む段差のない平坦な面が形
成される。

【００３５】なお、本工程では、ＩＣベアチップ間の隙
間を埋めるためにポリイミドを使用する例について説明
したが、その他の流動性材料を使用してもよい。例え
ば、エポキシ、またはシリコンもしくはガラス等のフィ
ラーを含むエポキシもしくはポリイミド等でもよい。フ
ィラーを含ませることにより硬化時の収縮量を少なくす
ることができる。また、熱伝導性が良くなるという利点
もある。

【００３６】図３（Ｄ）は、基板表面に第１層目の配線
を行う工程を示す。基板表面に、プラズマＣＶＤにより
厚さ５００ｎｍのＳｉＯ₂膜１３を堆積する。ＳｉＯ₂
膜１３を選択エッチングし、各ベアチップ１のパッド部
分にコンタクトホールを形成する。このとき、ベアチッ
プ１の回路形成面は平坦な同一平面を形成しているた
め、通常の半導体プロセスを使用することができる。

【００３７】基板表面に厚さ２μｍのアルミニウム層１
４を堆積する。次に、通常の半導体プロセスで、アルミ
ニウム層１４を選択的にエッチングし、所望の配線を形
成する。

【００３８】図３（Ｅ）に示すように、ＳｉＯ₂膜１５
を堆積し、ＳｉＯ₂膜１５中にコンタクトホールを形成
する。さらに、２層目のアルミニウム層１６を形成し、
１層目のアルミニウム配線１４と電気的に接続させる。
２層目のアルミニウム層１６を選択的にエッチングし、
２層目の配線を形成する。基板８の周辺部には、２層目
の配線により、外部との信号入出力用のパッド（図示し
ない）が形成される。

【００３９】このようにして、通常の半導体プロセスに
よって、複数のベアチップ間にまたがる配線を形成する
ことができる。図４は、上記方法で複数のベアチップを
配置してベアチップ間の配線を行った基板をパッケージ
ングした斜視図を示す。ベアチップ１が配置された基板
８がパッケージ基板２１に接着され、基板８の周辺部に
配線層１６（図３（Ｅ））によって形成されたパッドと
ピン２２がワイヤボンディング等で結線されている。

【００４０】上記第１の実施例では、保持面３の所定位
置にＩＣベアチップを配置して、そのまま真空吸着する
例について説明したが、ＩＣベアチップを所定位置に配
置するための面と一時的に固定するための面を分けても
よい。以下、配置用の面と固定用の面を分けた例につい
て説明する。

【００４１】図１（Ｃ）に示す方法と同様の方法で、配
置用平面上にＩＣベアチップを配置する。このとき、Ｉ
Ｃベアチップの回路形成面が上になるようにして配置す
る点が上述の第１の実施例と異なる。

【００４２】粘着性を有するテープ等の粘着面を、配置
用平面上のＩＣベアチップの回路形成面に密着させて貼
り付ける。ＩＣベアチップを貼り付けた粘着性テープ
を、図２の工程と同様にポリイミド膜を形成したシリコ
ン基板表面に接着する。７０℃以下で３０分以上加熱
し、ポリイミドの溶剤を蒸発させる。７０℃以下では、
ポリイミドはイミド化しないが、溶剤が蒸発することに
より、接着力が増加する。この接着力は粘着テープの粘
着力よりも強いため、粘着テープを剥離してＩＣベアチ
ップをシリコン基板に接着することができる。なお、Ｉ
Ｃベアチップ表面を同一平面内に配置するために、粘着
テープの裏側から他の平面状部材で押さえてもよい。

【００４３】シリコン基板上のポリイミドを３００℃程
度で加熱して硬化させる。１００℃以上に加熱すること
によりポリイミドはイミド化し、ＩＣベアチップはシリ
コン基板に強力に接着する。ポリイミドを硬化させた後
は、第１の実施例の図３（Ａ）以降の工程を行うことに
よりＭＣＭを作製することができる。

【００４４】次に、図５を参照して第２の実施例につい
て説明する。図５は、第２の実施例によるベアチップの
パッド部分の拡大断面図を示す。図２に示すように、ベ
アチップ１をシリコン基板８に貼り合わせて接着した
後、ベアチップ１のパッド部分にスキジ印刷により厚さ
１０〜５０μｍの導電ペースト等を印刷し、断面が櫛形
の突起２０を形成する。突起２０の先端部の高さは、各
ベアチップの回路形成面に若干の凹凸がある場合に、最
も高い回路形成面よりもさらに高くすることが好まし
い。

【００４５】突起２０を印刷形成後、図３（Ａ）、図３
（Ｂ）と同様にポリイミド１２をスピンコートする。図
３（Ｃ）のポリイミド１２をエッチバックする工程にお
いて、突起２０の先端部が露出すれば第１層目の配線を
することができるため、エッチバックする厚さが少なく
てもよい。なお、突起２０は、シリコンウエハからベア
チップをスクライブする前に形成しておいてもよい。

【００４６】なお、ポリイミドをスピンコートする代わ
りにパッド以外の部分にスキジ印刷により、絶縁膜を形
成してもよい。スキジ印刷によりＩＣベアチップ間の隙
間を埋め込むこともできる。スキジ印刷の回数を増や
し、例えば５回以上印刷することにより、深い隙間を埋
め込むこともできる。

【００４７】突起２０の先端部を露出させた後、スキジ
印刷により第１層目の配線を形成する。さらに、ポリイ
ミドのスピンコートまたはスキジ印刷により層間膜を形
成して第２層目の配線を形成する。このように、スキジ
印刷によってベアチップ間の配線を形成してもよい。ス
キジ印刷によって配線を形成することにより、製造コス
トを低減することができる。また、ＩＣベアチップの回
路形成面の段差が１０μｍ程度あっても、信頼性よく配
線を形成することができる。

【００４８】次に、図６〜図８を参照して第３の実施例
について説明する。図６（Ａ）は、ベアチップ間の配線
の概略平面図を示す。ベアチップ１に設けられたパッド
３０は、配線３１により他のベアチップ内のパッドと接
続されている。配線３１は、パッド３０以外の領域に形
成する必要がある。そのため、ベアチップ１をほとんど
隙間なく密に配置した場合、配線に使用できる領域が限
られ、複雑な相互配線を形成するには、２層または３層
の配線を形成する必要がある。

【００４９】図６（Ｂ）は、第３の実施例によるベアチ
ップ間配線の概略平面図を示す。ベアチップ１と隣接す
る領域に、電子回路の形成されていないダミーチップ３
３を配置する。ダミーチップ３３に囲まれた領域には配
線の交差部分のみを多数形成したターミナルチップ３２
を配置する。

【００５０】ベアチップ１のパッド３０から延びる配線
３１は、ダミーチップ３３が配置されている配線領域に
引き出される。配線領域に引き出された配線３１は、配
線領域を通ってターミナルチップ３２のパッドに接続さ
れる。ターミナルチップ３２のパッドは、ターミナルチ
ップ内で所定の他のパッドに配線されている。

【００５１】配線３１をほぼ配線領域のみに形成し、複
雑な配線の交差をターミナルチップ３２内に予め形成し
ておくことにより、配線層の数を減少させることができ
る。さらに、配線が単純化され、配線設計を標準化しや
すくなる。このターミナルチップ３２は、交差部分を多
数形成しておくことができるため、各種ＭＣＭに共通し
て使用することができる。

【００５２】図６（Ｃ）は、第３の実施例の変形例によ
るベアチップ間配線の概略平面図を示す。本実施例で
は、専用のダミーチップを設けず、適宜ターミナルチッ
プ３２をベアチップに直接隣接させて配置している。図
６（Ｃ）の配置例では、図６（Ｂ）の例のように配線の
ための専用領域を設けていないため配線がやや複雑にな
るが、ＭＣＭ全体の面積を小さくすることができる。図
６（Ｂ）または図６（Ｃ）のどちらの方法を採るかは、
配線の複雑さ等により選択することできる。また、二つ
の方法を組み合わせてもよい。

【００５３】図７（Ａ）は、第３の実施例によるターミ
ナルチップのパッドの配置の一例を示す。ターミナルチ
ップ３２の表面が、対角線により４つの領域３２ａ、３
２ｂ、３２ｃ、３２ｄに分割されている。領域３２ａ〜
３２ｄ内に、それぞれ多数のパッド３０ａ〜３０ｄが形
成されている。図７（Ａ）上方から延びてくる配線は、
領域３２ａ内のパッド３０ａに接続される。同様に、図
７（Ａ）の左方、下方、右方から延びてくる配線は、そ
れぞれ領域３２ｂ、３２ｃ、３２ｄ内のパッド３０ｂ、
３０ｃ、３０ｄに接続される。

【００５４】図７（Ｂ）は、ターミナルチップ３２内の
配線の一例を示す。例えば、領域３２ａ内のパッド３０
ａｂは、領域３２ｂ内のパッド３０ｂａにターミナルチ
ップ３２内の多層配線により接続されている。同様に、
領域３２ａ内のパッド３０ａｃ、３０ａｄ₁、３０ａｄ
₂は、それぞれ領域３２ｃ内のパッド３０ｃａ、領域３
２ｄ内のパッド３０ｄａ₁、３０ｄａ₂に接続されてい
る。

【００５５】このように、各領域のパッドがそれぞれ他
の領域のパッドに１対１に対応して接続されている。互
いに接続されたパッドの組を多数配置しておくことによ
り、ＭＣＭ上で複雑な回路配線を容易に実現することが
できる。

【００５６】図８は、第３の実施例の他の変形例による
ベアチップ間配線の概略平面図を示す。図６（Ｂ）のダ
ミーチップの代わりに予め配線のみを形成した配線チッ
プ３８が配置されている。配線チップ３８内には予め配
線が形成されており、配線の一方の端にベアチップ１の
パッド３０と結線するためのパッド３４ａが設けられて
いる。パッド３４の間隔は、隣接するベアチップ１のパ
ッド３０の間隔とほぼ等しくしておく。ベアチップ１の
パッド３０と、それに隣接する配線チップ３８のパッド
３４とを結線するのみでベアチップ１から配線を引き出
すことができる。

【００５７】配線チップ３８内の配線の他方の端には、
ターミナルチップ３２のパッドと結線するためのパッド
３４ｂが設けられている。ターミナルチップ３２と配線
チップ３８が隣接する辺においては、ターミナルチップ
３２のパッドと配線チップ３８のパッド３４ｂとを結線
することにより、配線チップ３８内の配線とターミナル
チップ３２内の配線とを接続することができる。また、
配線チップ３８内の配線により、ベアチップのパッド同
士を接続してもよい。

【００５８】このように、配線チップに予め配線を形成
しておくことにより、ベアチップを貼り付けた後の配線
が単純化され、信頼性も向上する。また、ベアチップ、
配線チップ、ターミナルチップをそれぞれ貼り付け前に
検査しておくことができる。検査後の配線工程が単純で
あるため、ＭＣＭ全体として品質を向上することができ
る。

【００５９】また、配線のみを形成した配線チップ３
８、ターミナルチップ３２にトランジスタ等を内蔵して
もよい。これにより、配線チップ３８、ターミナルチッ
プ３２にベアチップ１の周辺回路の機能を持たせること
ができる。

【００６０】次に、図９〜図１１を参照して、第４の実
施例について説明する。図９は、ベアチップ、ダミーチ
ップ、ターミナルチップを配置したＭＣＭの一例を示
す。中央に、ターミナルチップＴ１が配置され、その周
囲にマイクロプロセッサチップＭが配置されている。そ
れぞれのマイクロプロセッサチップＭの間にはダミーチ
ップＮ１が配置されている。マイクロプロセッサチップ
Ｍの周囲には、ダミーチップＮ２、Ｎ３を挟んでロジッ
ク回路チップＬ、ＳＲＡＭチップＳ１、Ｓ２が配置され
ている。さらにその周囲には、ダミーチップＮ４、Ｎ５
を挟んでＤＲＡＭチップＤ及びＲＯＭチップＲが配置さ
れている。

【００６１】図９に示す配置のＭＣＭを作製するため
に、各チップを中間板に載置する順番を決める。例え
ば、図９の左上から右方に順番に載置していくとする。
図９中のかっこ付き数字は載置する順番の一例を示す。

【００６２】図１０（Ａ）〜（Ｃ）は、第４の実施例に
よるベアチップを配置するための製造装置の概略図を示
す。図１０（Ａ）に示すように、同一種類のチップを積
層して保管するロット４０をチップの種類ごとに準備す
る。各ロットには検査後の良品チップのみが保管されて
いる。なお、図にはロットの一部のみを示す。

【００６３】図１０（Ｂ）に示すように、中間板２に載
置される順番にロット４０がメインレール４１に吊り下
げられている。ロット４０は、メインレール４１を介し
て制御手段４７に接続されている。ロット４０が制御手
段４７によって制御されてメインレール４１に沿って移
動し、中間板２上に停止し、１枚のベアチップを中間板
２の保持面上に載置する。

【００６４】図１０（Ｃ）は、中間板２の平面図を示
す。中間板２の保持面にはチップ１を位置決めするため
の位置決め枠７が設けられている。ロット４０から保持
面上に載置されたベアチップ１は、図には示さないピン
によって保持面上を移動し、位置決め枠７に接して所定
の位置に配置される。

【００６５】上記のように、ロット４０を載置する順番
にメインレール４１に沿って移動し、ベアチップ１をロ
ット４０から取り出して保持面上に載置し、ベアチップ
１を保持面上を移動させて位置決めする工程を繰り返す
ことにより、所定のベアチップを順次所定の位置に配置
することができる。

【００６６】同一種類のベアチップを複数枚使用する場
合には、ロット４０から１枚のベアチップ１を保持面上
に載置した後、該当のロット４０を移動用レール４３を
経由して保管レール４２に移動し、保管レール４２に吊
り下げて一時待機しておく。なお、同一種類のベアチッ
プを連続して載置する場合には、保管レール４２に待機
させることなくメインレール４１に吊り下げたまま、２
枚のベアチップを連続して載置してもよい。

【００６７】例えば、図９の載置順番２のＲＯＭチップ
Ｒを載置後、ＲＯＭチップＲのロットを保管レール４２
に待機させる。載置順番８のＲＯＭチップＲは、載置順
番２のＲＯＭチップＲと同一であるため、載置順番７の
ＤＲＡＭチップＤを載置した後、保管レール４２からＲ
ＯＭチップＲのロットをメインレール４１に移動する。
メインレール４１に移動したロットから１枚のＲＯＭチ
ップＲを保持面上に載置する。

【００６８】図１０（Ｂ）では、メインレール４１と保
管レール４２が平行に設置されている場合について示し
たが、必ずしも平行でなくてもよい。例えば、メインレ
ール４０と直角に交わるように配置してもよい。また、
保管レールを複数本設置してもよい。

【００６９】図１０では、ベアチップを１枚ずつ中間板
２の保持面上に載置する場合について説明したが、ロッ
ト自体を所定の位置に配置し全てのベアチップを一括し
て保持面上に載置してもよい。

【００７０】図１１（Ａ）〜（Ｃ）は、第４の実施例の
変形例によるベアチップを配置するための製造装置の概
略図を示す。図１１（Ａ）に示すように、例えば３本の
位置決め用レール４４ａ、４４ｂ、４４ｃに、所定のロ
ットがベアチップを保持面に配置する順番に吊り下げら
れている。各ロットは、位置決め用レールを介して制御
手段４６に接続されており、制御手段からの指示によっ
て、移動あるいはベアチップの載置を行う。

【００７１】図１１（Ｂ）は、位置決め用レールの上か
ら見た中間板２の平面図を示す。各ロット４０を位置決
め用レール４４ａ、４４ｂ、４４ｃに吊り下げて、所定
のベアチップのロットが所定の配置すべき位置に来るま
で移動する。全てのロットが所定の位置に配置される
と、制御手段４６からの指示により、各ロットから１枚
のベアチップが保持面上に載置される。

【００７２】図１１（Ｃ）に示すように、押さえ棒４５
ａ、４５ｂにより、保持面上に載置されたベアチップ１
を位置決め枠７に向かって２方向から押し込む。このと
き、中間板２の真空吸着力を弱くするか、または吸着を
解除しておきベアチップ１が移動し易くする。ベアチッ
プ１が所定の位置に配置されると、中間板２により真空
吸着してベアチップ１を固定する。

【００７３】このようにして、所定のベアチップを所定
に位置に配置することができる。次に、図１２を参照し
て第５の実施例について説明する。上記位置決め方法
で、ベアチップ１を相対的に十分正確に位置合わせする
ことは困難である。以下に、ベアチップ１の相対的位置
ずれを吸収するための実施例について説明する。

【００７４】図１２（Ａ）は、ベアチップ１ａと１ｂ間
に、図の縦方向にΔｘの位置ずれが生じた場合を示す。
ベアチップ１ａに形成されたパッド５０ａとベアチップ
１ｂに形成されたパッド５０ｂとは、図１２（Ａ）の上
下方向に相対的にΔｘだけずれている。ベアチップ間に
またがる配線を形成するためのコンタクトホール３５
ａ、３５ｂは１枚のマスクにより形成される。従って、
コンタクトホールの位置を一方のベアチップのパッドに
合わせると、他方のベアチップのパッドとずれてしま
う。

【００７５】ベアチップ間の相対的ずれの大きさを予め
考慮して、コンタクトホールの大きさを一定量大きくし
ておく。例えば、図１２（Ａ）において、コンタクトホ
ールの縦方向の長さをパッド５０の大きさよりもΔｘだ
け長くしておくことにより、ベアチップ１ａ、１ｂの相
対位置がΔｘだけずれた場合にも、両方のベアチップの
パッド５０ａ、５０ｂをそれぞれ内包するようにコンタ
クトホールを位置決めすることができる。

【００７６】なお、図１２（Ａ）では、図の縦方向の相
対位置のずれについて説明したが、横方向にもコンタク
トホールを大きめに形成することにより、横方向のずれ
を吸収することができる。

【００７７】図１２（Ｂ）は、ベアチップ表面の断面を
示す。ベアチップ１ａ、１ｂ表面にそれぞれパッド５０
ａ、５０ｂが形成されている。ベアチップ表面に形成さ
れた絶縁層３７にコンタクトホール３５ａ、３５ｂが形
成されている。パッド５０ａと５０ｂとは、コンタクト
ホール３５ａ、３５ｂを埋めて形成されたアルミニウム
配線３６により電気的に接続されている。

【００７８】コンタクトホール３５ａ、３５ｂは、パッ
ド５０ａ、５０ｂの大きさよりも大きめに形成されてい
る。このため、例えば、ベアチップ１ｂが図の横方向に
ずれてもパッド５０ｂがコンタクトホール３５ｂに接し
ているかぎり、電気的接続は保たれる。

【００７９】予め、ベアチップのずれの量を規格化して
おき、この規格値分のずれを吸収できるようにコンタク
トホール及びアルミニウム配線のマスクを作製しておく
ことにより、規格内のずれが生じた場合でも信頼性よく
ベアチップ間の配線をすることができる。

【００８０】シリコンウエハから、ベアチップをスクラ
イブする際の位置精度は、約１０μｍ程度である。ベア
チップを基板上に配置すると、スクライブ時の誤差が累
積されるが正負の誤差が累積されることになるため、ず
れの規格値を約３０μｍ程度としておけばよいであろ
う。なお、ベアチップ上のパッドのピッチが５００μｍ
程度であれば、ずれの規格値を５００μｍ程度としても
よい。なお、パッド面積増大の効果を得るには、ずれの
規格値を例えば１μｍ以上とすることが好ましい。

【００８１】次に、図１３を参照して第６の実施例につ
いて説明する。ＭＣＭ作製後、ベアチップにまたがる性
能試験を行い、また最終的にはバーンインをおこなう。
このとき、ＭＣＭの不良が発見される場合がある。多層
配線基板にフェースダウンでフリップチップボンディン
グ等で貼り付けたＭＣＭの場合には、不良チップを検出
してそのチップのみを取り替えることができる。

【００８２】しかし、ベアチップ上に多層配線を形成す
る第１〜第５の実施例によるＭＣＭの場合には、チップ
ごとに取り替えることができない。本実施例によるＭＣ
Ｍは、性能試験またはバーンインで不良が発見された場
合に、不良を修正することができる構造を有する。

【００８３】図１３（Ａ）は、第６の実施例によるＭＣ
Ｍの断面の一部を示す。ベアチップ１表面にパッド５５
が形成されている。パッド５５は絶縁層５７内に形成さ
れた配線により、相互に接続されている。絶縁層５７表
面には、ベアチップ１に形成されたパッド５５にそれぞ
れ対応するように、修正用パッド５６が形成されてい
る。

【００８４】図１３（Ｂ）は、表面に修正用パッドが形
成されたＭＣＭの平面図を示す。ＭＣＭ作製後に、一つ
のベアチップに不良が発見された場合に、該当のベアチ
ップを絶縁層５７上の所定の位置に貼り付ける。貼り付
けられた修正用ベアチップ５８の各パッド５９とそれぞ
れに対応する修正用パッド５６とをワイヤボンディング
等で結線する。

【００８５】図１３（Ａ）のパッド５５に直接接続され
る絶縁層５７内の配線にヒューズを挿入しておくことが
好ましい。不良チップのパッド５５にのみ過電流を流し
てヒューズを切断することにより、不良チップを回路か
ら切り離すことができる。

【００８６】このように、ベアチップのパッドをＭＣＭ
の絶縁層上に設けておくことにより、ＭＣＭ作製後に発
見されたベアチップの不良を修正することができる。ま
た、不良チップの修正のみならず、絶縁層上のパッドに
さらにＩＣベアチップを接続することにより、チップを
３次元的に配置することができる。

【００８７】以上、実施例に沿って本発明を説明した
が、本発明はこれらに制限されるものではない。例え
ば、種々の変更、改良、組み合わせ等が可能なことは当
業者に自明であろう。

【００８８】

【発明の効果】以上説明したように、本発明によれば、
複数の半導体集積回路素子チップを１枚の支持基板上
に、信頼性良く、低コストで、高密度に集積できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例によるベアチップを載置
した中間板の斜視図及び断面図である。

【図２】本発明の第１の実施例によるベアチップをシリ
コン基板に貼り付ける工程を説明するための中間板、シ
リコン基板及び載置台の断面図である。

【図３】本発明の第１の実施例によるＭＣＭの断面図で
ある。

【図４】本発明の第１の実施例によるＭＣＭの斜視図で
ある。

【図５】本発明の第２の実施例によるＭＣＭのパッド部
分の部分断面図である。

【図６】本発明の第３の実施例によるＭＣＭの平面図で
ある。

【図７】本発明の第３の実施例によるＭＣＭのターミナ
ルチップの概略平面図である。

【図８】本発明の第３の実施例の他の変形例によるＭＣ
Ｍの平面図である。

【図９】本発明の第４の実施例によるＭＣＭの平面図で
ある。

【図１０】本発明の第４の実施例によるＭＣＭ製造装置
の概略斜視図及び中間板の平面図である。

【図１１】本発明の第４の実施例の変形例によるＭＣＭ
製造装置の概略斜視図及び中間板の平面図である。

【図１２】本発明の第５の実施例によるＭＣＭのパッド
部分の部分平面図及び部分断面図である。

【図１３】本発明の第６の実施例によるＭＣＭの多層配
線層部分の部分断面図及び部分平面図である。

【符号の説明】

１ベアチップ２中間板３保持面４真空吸引口５水冷パイプ６突起７位置決め枠８シリコン基板９ポリイミド膜１０載置台１１ヒータ１２ポリイミド１３、１５ＳｉＯ₂膜１４、１６アルミニウム層２０突起２１パッケージ基板２２ピン３０パッド３１配線３２ターミナルチップ３３ダミーチップ３４パッド３５ａ、３５ｂコンタクトホール３６アルミニウム配線３７絶縁層３８配線チップ４１メインレール４２保管レール４３移動用レール４４ａ、４４ｂ、４４ｃ位置決め用レール４５ａ、４５ｂ押さえ棒４６、４７制御手段５０ａ、５０ｂパッド５５パッド５６修正用パッド５７絶縁層５８修正用ベアチップ５９パッド

Claims

【特許請求の範囲】

【請求項１】半導体ウエハから切り出したままの状態
の複数のＩＣベアチップを所定の位置に配置し、物理的
支持力を有する仮止め表面上に、該仮止め表面とＩＣベ
アチップの回路形成面とが接触するように一時的に固定
する仮止め工程と、前記複数のＩＣベアチップを前記仮止め表面上に一時的
に固定したまま、物理的支持力を有する支持基板に、前
記複数のＩＣベアチップの回路形成面と反対側の面を接
着して固定する接着工程と、前記仮止め表面上に一時的に固定された状態を解除する
工程とを含む半導体装置の製造方法。
【請求項２】さらに、前記支持基板に接着された複数
のＩＣベアチップの隙間に流動性材料を充填する工程を
含む請求項１記載の半導体装置の製造方法。
【請求項３】さらに、前記複数のＩＣベアチップ上に
絶縁層を形成し、該絶縁層の所定部分にコンタクトホー
ルを形成するコンタクトホール形成工程と、前記絶縁層上に導電層を堆積し、該導電層を選択的にエ
ッチングして所定のパターンの配線を形成する工程とを
含む請求項１または２記載の半導体装置の製造方法。
【請求項４】前記仮止め工程は、前記ＩＣベアチップを前記仮止め表面上に載置して仮止
め表面上を滑らせ、前記ＩＣベアチップの少なくとも２
辺を、前記仮止め表面上に突出して設けられた位置決め
枠または既に配置されているＩＣベアチップの一辺に接
触させて位置決めする工程と、前記仮止め表面に配置された前記複数のＩＣベアチップ
を、前記仮止め表面上に一時的に固定する工程とを含む
請求項１〜３のいずれかに記載の半導体装置の製造方
法。
【請求項５】前記仮止め工程は、前記仮止め表面上に前記複数のＩＣベアチップを真空吸
引して一時的に固定する請求項１〜４のいずれかに記載
の半導体装置の製造方法。
【請求項６】前記仮止め工程は、前記複数のＩＣベア
チップを一定の平面を画定する仮配置表面上に、ＩＣベ
アチップの回路形成面が上になるようにして所定の位置
に配置する工程と、前記仮配置表面上に配置された前記複数のＩＣベアチッ
プを、前記仮止め表面上に一時的に固定する工程とを含
む請求項１〜３のいずれかに記載の半導体装置の製造方
法。
【請求項７】前記仮止め表面は、粘着性を有する表面
である請求項６記載の半導体装置の製造方法。
【請求項８】前記接着工程は、前記支持基板上にポリイミドを塗布する工程と、前記複数のＩＣベアチップを前記仮止め表面上に一時的
に固定したまま、前記複数のＩＣベアチップの回路形成
面と反対側の面を前記ポリイミドを塗布した表面に密着
させる工程と、前記ポリイミドを硬化させる工程とを含む請求項１〜７
のいずれかに記載の半導体装置の製造方法。
【請求項９】ＩＣベアチップ表面に形成された電極取
り出し用のパッド上に、所定の厚さの導電性部材を形成
する導電性部材形成工程と、前記導電性部材が形成された複数の前記ＩＣベアチップ
を所定の配列で支持基板上に貼り付けるチップ貼り付け
工程と、前記複数のＩＣベアチップ表面に、全ての前記導電性部
材の上面が露出するように、前記導電性部材よりも薄く
表面がほぼ平坦な絶縁層を形成する絶縁層形成工程とを
含む半導体装置の製造方法。
【請求項１０】表面に電極取り出し用のパッドが形成
された複数のＩＣベアチップを所定の配列で支持基板上
に貼り付けるチップ貼り付け工程と、前記複数のＩＣベアチップ表面に形成された電極取り出
し用のパッド上に、所定の厚さの導電性部材を形成する
導電性部材形成工程と、前記複数のＩＣベアチップ表面に、全ての前記導電性部
材の上面が露出するように、前記導電性部材よりも薄く
表面がほぼ平坦な絶縁層を形成する絶縁層形成工程とを
含む半導体装置の製造方法。
【請求項１１】前記絶縁層形成工程は、前記複数のＩ
Ｃベアチップ上にポリイミドを塗布し、硬化させる工程
と、全ての前記導電性部材の上面が露出するまで、該ポリイ
ミドを所定の厚さ除去する工程とを含む請求項９または
１０記載の半導体装置の製造方法。
【請求項１２】表面に電極取り出し用のパッドを有す
る複数のＩＣベアチップが物理的支持力を有する支持基
板上に配置され、前記パッド相当部にコンタクトホールが設けられた絶縁
層が前記複数のＩＣベアチップ上に形成され、前記絶縁層上に、前記ＩＣベアチップのパッドを他の前
記ＩＣベアチップの所定のパッドに接続するための配線
層が形成された半導体装置において、前記コンタクトホールの大きさは、対応するパッドの大
きさよりも縦方向及び横方向に１μｍ〜５００μｍ大き
い半導体装置。
【請求項１３】物理的支持力を有する支持基板上に配
置され、表面に電極取り出し用のパッドが形成された複
数のＩＣベアチップと、前記パッド上に形成された導電性部材と、前記複数のＩＣベアチップ上に形成され、上面の高さが
前記導電性部材の上面と等しいかまたは低い絶縁層と、前記絶縁層上に形成され、互いに異なる前記ＩＣベアチ
ップの前記導電性部材相互間を接続する配線層とを含む
半導体装置。
【請求項１４】前記パッドと前記導電性部材とを組み
合わせた断面は、上方が開いた櫛形である請求項１３記
載の半導体装置。
【請求項１５】物理的支持力を有する支持基板上に配
置され、表面に電極取り出し用のパッドが形成された複
数のＩＣベアチップと、前記ＩＣベアチップとほぼ等し
い厚さを有し、前記支持基板上の所定の位置に配置さ
れ、表面に形成された一対の電極取り出し用パッドと該
一対のパッド相互間を接続する配線からなる配線手段が
多数形成された少なくとも１つ以上のターミナルチップ
と、前記複数のＩＣベアチップ及び前記ターミナルチップ上
に絶縁層を介して形成され、前記ＩＣベアチップ上のパ
ッドと前記ターミナルチップ上の所定のパッドとを接続
する配線を含む配線層とを含む半導体装置。
【請求項１６】さらに、前記ターミナルチップの各辺
に隣接した領域には、パッドを有しないダミーチップが
配置され、該ダミーチップが配置されている領域に、前
記ＩＣベアチップ上のパッドと前記ターミナルチップ上
の所定のパッドとを接続する配線が形成されている請求
項１５記載の半導体装置。
【請求項１７】表面に電極取り出し用のパッドを有す
る複数のＩＣベアチップが物理的支持力を有する支持基
板上に配置され、前記パッドに相当する部分にコンタクトホールが設けら
れた絶縁層が前記複数のＩＣベアチップ上に形成され、前記絶縁層上に、前記複数のＩＣベアチップのパッドを
他の前記ＩＣベアチップの所定のパッドに接続するため
の配線層が形成された半導体装置において、前記支持基板のほぼ中央にマイクロプロセッサチップが
配置され、前記マイクロプロセッサチップを少なくとも二重以上に
取り囲むように複数のＩＣベアチップが配置された半導
体装置であって、前記マイクロプロセッサチップの周囲に配置されたＩＣ
ベアチップは、より内側に配置された他のＩＣベアチッ
プよりも動作速度が等しいかまたは遅い半導体装置。
【請求項１８】表面に電極取り出し用のパッドを有す
る複数のＩＣベアチップが物理的支持力を有する支持基
板上に配置され、前記複数のＩＣベアチップ上に、前記パッド相互間を配
線するための、少なくとも１以上の配線層と、配線層の
上下に形成された層間絶縁膜が交互に積層された多層配
線層と、前記多層配線層上に設けられ、前記多層配線層内に形成
された配線によって前記複数のＩＣベアチップの各パッ
ドとそれぞれ接続された補助パッドとを含む半導体装
置。
【請求項１９】ウエハからスクライブして分離された
ままのベアチップを複数枚保管し、１枚ずつ取り出すこ
とができる、ベアチップ種別ごとに準備された保管手段
と、ベアチップを所定の順番に載置し、載置された面上を移
動させて所定の位置に配置するためのベアチップ配置台
と、前記保管手段を前記所定の順番に配列し、前記所定の順
番に前記ベアチップ載置台上に移動させるための配列手
段と、前記ベアチップ載置台上の所定位置に配列された保管手
段に対して、ベアチップを前記載置台上に載置すること
を指示する制御手段とを含む半導体装置の製造装置。
【請求項２０】さらに、前記ベアチップを載置した
後、前記保管手段を前記配列手段から取り外して一時的
に待機させ、待機中の保管手段に保管されているベアチ
ップを前記ベアチップ載置台上に載置するときに載置す
べきベアチップを保管している保管手段を前記配列手段
に再配列させるための待機手段を含む請求項１９記載の
半導体装置の製造装置。
【請求項２１】ウエハからスクライブして分離された
ままのベアチップを複数枚保管し、１枚ずつ取り出すこ
とができる、ベアチップ種別ごとに準備された保管手段
と、ベアチップを所定の順番に載置し、載置された面上を移
動させて所定の位置に配置するためのベアチップ載置台
と、前記保管手段を、ベアチップの配置と同様の配置になる
ように前記ベアチップ載置台の上方に配置するための配
置手段と、配置された前記保管手段から、１枚のベアチップを前記
載置台上に載置することを指示するための制御手段とを
含む半導体装置の製造装置。
【請求項２２】半導体ウエハから切り出したままの
状態のＩＣベアチップとほぼ等しい厚さを有し、ＩＣベ
アチップが所定の並びで配置される支持基板上の所定の
位置に配置され、表面に形成された一対の電極取り出し
用パッドと該一対のパッド相互間を接続する配線からな
る配線手段が多数形成されたターミナルチップ。