KR101003319B1 - 반도체 패키지, 전자 부품, 및 전자 기기 - Google Patents

반도체 패키지, 전자 부품, 및 전자 기기 Download PDF

Info

Publication number
KR101003319B1
KR101003319B1 KR1020087011549A KR20087011549A KR101003319B1 KR 101003319 B1 KR101003319 B1 KR 101003319B1 KR 1020087011549 A KR1020087011549 A KR 1020087011549A KR 20087011549 A KR20087011549 A KR 20087011549A KR 101003319 B1 KR101003319 B1 KR 101003319B1
Authority
KR
South Korea
Prior art keywords
interposer
semiconductor
semiconductor component
support block
semiconductor package
Prior art date
Application number
KR1020087011549A
Other languages
English (en)
Other versions
KR20080064157A (ko
Inventor
노부히로 미카미
신지 와타나베
준야 사토
아츠마사 사와다
Original Assignee
닛본 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴끼 가부시끼가이샤 filed Critical 닛본 덴끼 가부시끼가이샤
Publication of KR20080064157A publication Critical patent/KR20080064157A/ko
Application granted granted Critical
Publication of KR101003319B1 publication Critical patent/KR101003319B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 패키지가 실장된 기판을 곡면화해도, 전기적 접속부에 대한 스트레스를 완화시켜 접속 불량을 없애어 접속 신뢰성을 향상시킨다. 반도체 칩 (10) 은, 제 2 면 (10b) 에 전극 (11) 을 갖는다. 지지 블록 (20) 은, 반도체 칩 (10) 의 제 1 면 (10a) 의 주연부에 2 지점 배치됨과 함께, 구부리거나 휘는 것이 가능하다. 인터포저 (30) 는, 반도체 칩 (10) 에 대해 지지 블록 (20) 을 개재하여 지지 블록 (20) 에 걸치도록 배치됨과 함께, 가요성 수지 필름 안에 배선 패턴을 가지며, 2 개의 단부가 반도체 칩 (10) 의 제 2 면 (10b) 측으로 되접어 꺾이고, 또한, 배선 패턴이 반도체 칩 (10) 의 전극 (11) 과 전기적으로 접속된다.
반도체 패키지, 전자 부품, 전자 기기, 지지 블록, 인터포저, 전기적 접속부

Description

반도체 패키지, 전자 부품, 및 전자 기기{SEMICONDUCTOR PACKAGE, ELECTRONIC PARTS, AND ELECTRONIC DEVICE}
기술분야
본 발명은, 반도체 부품을 탑재한 반도체 패키지, 전자 부품, 및 전자 기기에 관한 것으로, 특히 외관이 곡면화된 전자 기기에 적합한 반도체 패키지, 전자 부품, 및 전자 기기에 관한 것이다.
배경기술
최근의 전자 기기는, 경박단소 (輕薄短小) 의 흐름과 함께, 외관에 곡면을 많이 사용한 디자인 중시 제품이 시장에 나오기 시작하고 있다. 또, 컨셉 모델로도 다양한 전자 기기에서 곡면 디자인 제품이 발표되고 있다.
곡면을 가진 외관이면서 경박단소한 모델을 실현하기 위해서는, 종래 실장이 불가능했던 곡면부에도 내장 부품을 탑재할 것이 요구되고 있으며, 실장 기판을 곡면화하여 스페이스를 확보할 수 있는 것이 바람직하다.
여기에서, 반도체 장치를 탑재한 반도체 패키지의 종래예에 대해 설명한다.
도 21 은, 종래예 1 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 단면도이다. 종래예 1 은, 특허 문헌 1 에 나타내고 있는 종래의 일반적인 볼 그리드 어레이형 전자 부품 (이하, BGA 형 전자 부품) 이다. 도 21 에 나타내는 바와 같이, 종래의 BGA 형 전자 부품 (100) 은, 평면 상의 베이스 기판 (101) 과, 이 베이스 기판 (101) 의 일방의 면 상에 형성되며 몰드로 이루어지는 수용부 (102) 와, 이 수용부 (102) 내에 배치된 반도체 소자인 IC 칩 (103) 과, 베이스 기판 (101) 의 타방의 면에 형성되며 IC 칩 (103) 의 각 단자에 와이어 등으로 접속된 반경 r 의 땜납 볼 (104) 을 구비하고 있다. BGA 형 전자 부품 (100) 과 실장 기판 (도시 생략) 의 접속은, 실장 기판 상에 BGA 형 전자 부품 (100) 을 탑재하고, 그 후 리플로우 노 (爐) 에 통과시켜 가열하고, 땜납 볼 (104) 을 용융하여 BGA 형 전자 부품 (100) 과 실장 기판을 접속하고 있다.
도 22 는, 종래예 2 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 단면도이다. 종래예 2 는, 특허 문헌 2 에 기재된 종래의 칩 사이즈 패키지와 동일한 것이다. 도 22 에 나타내는 반도체 패키지 (200) 는, 배선 패턴 (202a) 의 양면에 절연 필름 (202b) 이 적층된 인터포저 (202) 의 전극 패드 (202c) 와, 반도체 칩 (201) 의 전극 (도시 생략) 을 도전체 (203) 로 접속한 후, 인터포저 (202) 와 반도체 칩 (201) 사이의 공간에 절연 수지 (204) 를 주입하고, 또한, 인터포저 (202) 를 반도체 칩 (201) 의 측면에서 이면 (전극 패드가 배치된 면의 반대측의 면) 까지 접어 구부려, 반도체 칩 (201) 의 이면에서 칩이 노출된 영역에 절연 수지 (204) 를 도포함으로써, 인터포저 (202) 를 반도체 칩 (201) 에 접착시키고 있다. 인터포저 (202) 의 전극 패드 (202d) 상에는, 땜납 범프 (205) 가 형성되어 있다. 이 반도체 칩 (201) 에서는, 인터포저 (202) 와 반도체 칩 (201) 을, 접착제의 역할을 하는 절연 수지 (204) 로 접착하고 있다.
특허 문헌 1 : 일본 공개특허공보 제 평9-167811 호
특허 문헌 2 : 일본 공개특허공보 제 평8-335663 호
발명의 개시
발명이 해결하고자 하는 과제
그러나, 종래의 반도체 패키지의 구조에서는 반도체 패키지를 실장한 기판을 곡면화한 경우에 다양한 문제가 발생하는 것으로 생각된다. 예를 들어, 종래예 1 및 종래예 2 의 반도체 패키지 구조에서는, 기판을 곡면화하면 이하와 같은 문제를 발생된다.
종래예 1 에 관한 문제점은, 베이스 기판 (101) 과 IC 칩 (103) 및 수용부 (102) 가 완전하게 고착되어 있기 때문에, 실장 기판을 곡면화할 때 베이스 기판 (101) 이나 IC 칩 (103) 이 구부림에 추종하지 못한다. 그 때문에, 실장 기판을 곡면화하면, 땜납 볼 (104) 과의 접합면이나 IC 칩 (103) 에 크랙에 의한 접속 불량이 발생한다.
종래예 2 에 관한 문제점은, 인터포저 (202) 가 절연 수지 (204) 에 의해 반도체 칩 (201) 에 접착되어 있기 때문에, 종래예 1 과 마찬가지로, 실장 기판을 곡면화하면 인터포저 (202) 나 반도체 칩 (201) 이 구부림에 추종하지 못한다. 그 때문에, 땜납 볼 (205) 과 전극 패드 (202d) 의 접합면이나 반도체 칩 (201) 에 크랙에 의한 접속 불량이 발생한다.
본 발명의 주된 과제는, 반도체 패키지가 실장된 기판을 곡면화해도, 전기적 접속부에 대한 스트레스를 완화시켜 접속 불량을 없애어 접속 신뢰성을 향상시키는 것이다.
과제를 해결하기 위한 수단
본 발명의 제 1 시점에 있어서는, 반도체 패키지에 있어서, 일방의 면에 전극을 갖는 반도체 부품과, 상기 반도체 부품의 타방의 면의 주연부에 적어도 2 지점 배치됨과 함께, 구부리거나 휘는 것이 가능한 지지 블록과, 상기 반도체 부품에 대해 상기 지지 블록을 개재하여 상기 지지 블록 사이에 가설됨과 함께, 가요성 수지 필름 안에 배선 패턴을 가지며, 또한, 상기 배선 패턴이 상기 반도체 부품의 상기 전극과 전기적으로 접속되는 인터포저를 구비하는 것을 특징으로 한다.
본 발명의 제 2 시점에 있어서는, 반도체 패키지에 있어서, 일방의 면에 전극을 갖는 반도체 부품과, 가요성 수지 필름 안에 배선 패턴을 가짐과 함께, 적어도 1 개의 단부 (端部) 가 상기 반도체 부품측으로 되접어 꺾이고, 또한, 상기 배선 패턴이 상기 반도체 부품의 상기 전극과 전기적으로 접속되는 인터포저와, 상기 인터포저의 되접어 꺾는 부분 근방에서 상기 인터포저 사이에 배치됨과 함께, 구부리거나 휘는 것이 가능한 지지 블록을 구비하는 것을 특징으로 한다.
발명의 효과
본 발명 (청구항 1-24) 에 의하면, 반도체 패키지가 탑재되어 있는 기판을 곡면화할 때, 인터포저는 가요성이며 지지 블록에 지지되어 있으므로, 인터포저의 곡면화가 가능하고, 곡면화에 수반되는 스트레스는, 지지 블록이 구부림 및 휨에 추종함으로써 흡수할 수 있기 때문에, 반도체 부품에 스트레스를 주지 않는다. 또, 반도체 패키지가 곡면화되어도, 반도체 부품과 기판의 접속 부분에 대한 스트레스를 완화시켜 접속 불량이 없고, 신뢰성을 높일 수 있다.
도면의 간단한 설명
도 1 은 본 발명의 실시형태 1 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 (A) 평면도, (B) X-X' 사이의 확대 단면도, (C) Y-Y' 사이의 단면도이다.
도 2 는 본 발명의 실시형태 1 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 도 1 의 Y-Y' 사이의 단면도의 변형예이다.
도 3 은 본 발명의 실시형태 1 에 관련된 반도체 패키지의 제조 방법을 모식적으로 나타낸 공정 단면도이다.
도 4 는 본 발명의 실시형태 1 에 관련된 반도체 패키지를 볼록상으로 곡면화한 상태의 예를 모식적으로 나타낸 측면도이다.
도 5 는 본 발명의 실시형태 1 에 관련된 반도체 패키지를 오목상으로 곡면화한 상태의 예를 모식적으로 나타낸 측면도이다.
도 6 은 본 발명의 실시형태 1 에 관련된 반도체 패키지를 미리 오목상으로 구부러져 있는 기판에 대해 접속하는 경우의 일 공정을 모식적으로 나타낸 단면도이다.
도 7 은 본 발명의 실시형태 2 에 관련된 반도체 패키지의 제조 방법을 모식적으로 나타낸 공정 단면도이다.
도 8 은 본 발명의 실시형태 4 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 단면도이다.
도 9 는 본 발명의 실시형태 4 에 관련된 반도체 패키지의 제조 방법을 모식 적으로 나타낸 공정 단면도이다.
도 10 은 본 발명의 실시형태 4 에 관련된 반도체 패키지를 볼록상으로 곡면화한 상태의 예를 모식적으로 나타낸 측면도이다.
도 11 은 본 발명의 실시형태 4 에 관련된 반도체 패키지를 오목상으로 곡면화한 상태의 예를 모식적으로 나타낸 측면도이다.
도 12 는 본 발명의 실시형태 4 에 관련된 반도체 패키지를 미리 오목상으로 구부러져 있는 기판에 대해 접속하는 경우의 일 공정을 모식적으로 나타낸 단면도이다.
도 13 은 본 발명의 실시형태 5 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 단면도이다.
도 14 는 본 발명의 실시형태 5 에 관련된 반도체 패키지의 제조 방법을 모식적으로 나타낸 공정 단면도이다.
도 15 는 본 발명의 실시형태 6 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 단면도이다.
도 16 은 본 발명의 실시형태 7 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 단면도이다.
도 17 은 본 발명의 실시형태 7 에 관련된 반도체 패키지의 제조 방법을 모식적으로 나타낸 공정 단면도이다.
도 18 은 본 발명의 실시형태 8 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 (A) 평면도, (B) X-X' 사이의 확대 단면도, (C) Y-Y' 사이의 단면도이 다.
도 19 는 본 발명의 실시형태 9 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 (A) 평면도, (B) X-X' 사이의 확대 단면도, (C) Y-Y' 사이의 단면도이다.
도 20 은 본 발명의 실시형태 1 내지 실시형태 10 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 (A) 평면도, (B) X-X' 사이의 확대 단면도, (C) Y-Y' 사이의 단면도이다.
도 21 은 종래예 1 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 단면도이다.
도 22 는 종래예 2 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명*
1 : 반도체 패키지
10 : 반도체 칩
10a : 제 1 면
10b : 제 2 면
11 : 전극
20, 20a, 20b : 지지 블록
30 : 인터포저
40 : 땜납 볼
50 : 기판
60, 62 : 스페이서
61, 64 : 곡면 스페이서
63 : 스페이서
63a : 제 1 면
63b : 제 2 면
70 : 접착제
100 : BGA 형 전자 부품
101 : 베이스 기판
102 : 수용부
103 : IC 칩
104 : 땜납 볼
200 : 반도체 패키지
201 : 반도체 칩
202 : 인터포저
202a : 배선 패턴
202b : 절연 필름
202c : 전극 패드
202d : 전극 패드
203 : 도전체
204 : 절연 수지
205 : 땜납 범
발명을 실시하기 위한 최선의 형태
(실시형태 1)
본 발명의 실시형태 1 에 관련된 반도체 패키지에 대해 도면을 이용하여 설명한다. 도 1 은, 본 발명의 실시형태 1 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 (A) 평면도, (B) X-X' 사이의 확대 단면도, (C) Y-Y' 사이의 단면도이다. 도 2 는, 본 발명의 실시형태 1 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 도 1 의 Y-Y' 사이의 단면도의 변형예이다.
실시형태 1 에 관련된 반도체 패키지 (1) 는, 반도체 칩 (10) 과, 지지 블록 (20) 과, 인터포저 (30) 와, 땜납 볼 (40) 을 갖는다.
반도체 칩 (10) 은, 제 2 면 (10b) 의 주연부에 전극 (11) 이 배치되어 있다. 도 1 의 (B) 의 반도체 칩 (10) 은, 제 2 면 (10b) 에 있어서 대향하는 1 쌍의 2 변 근방에 전극 (11) 이 배치되어 있다. 반도체 칩 (10) 에는, 예를 들어 IC 칩을 사용할 수 있다.
지지 블록 (20) 은, 반도체 칩 (10) 의 제 1 면 (10a) 의 주연부에, 반도체 칩 (10) 의 제 2 면 (10b) 에 배치된 전극 (11) 의 배열 방향과 평행이 되도록 접착되어 있다. 지지 블록 (20) 은, 적어도 2 지점에 배치되고, 예를 들어 도 1 의 (C) 에서는 대향하는 변의 근방에 2 지점에 지지 블록 (20) 이 배치되고, 도 2 에서는 1 변에 대해 2 개로 분할되어 합계 4 지점에 지지 블록 (20) 이 배치되어 있다. 지지 블록들 (20) 간에는, 반도체 칩 (10) 과 인터포저 (30) 간에 공간을 갖는다. 지지 블록 (20) 의 사이즈에 대해, 도 1 의 (B) 의 좌우 방향을 폭, 안쪽 길이 방향을 길이, 상하 방향을 두께로하면, 폭은 내측으로 탄성 변형되기 쉽게 하기 위해 반도체 칩 (10) 의 변의 길이의 1/4 이하가 바람직하고, 길이는 땜납 볼 (40) 에 가해지는 응력을 균등하게 완화시키기 위해 도 1 의 (B) 의 안쪽 길이 방향에서 인터포저 (30) 상의 땜납 볼 (40) 이 탑재되어 있는 범위와 동등한 길이가 바람직하고, 두께는 기판 (50) 의 곡률에 따라 가변시키는데 인터포저 (30) 가 곡면화되었을 때 반도체 칩 (10) 의 제 1 면 (10a) 에 접촉되지 않는 높이로 한다. 지지 블록 (20) 에는, 기판 (50) 의 곡면화에 의한 구부림 및 휨에 추종하는 것이 가능한 탄성 재료가 이용되고, 예를 들어 경도 60 도 이하의 고무상 재료를 사용하는 것이 바람직하고, 경도의 실리콘 고무나 니트릴 고무, 불소 고무 등을 사용할 수 있다.
인터포저 (30) 는, 2 층의 가요성 수지 필름 (도시 생략) 사이에 배선 패턴 (도시 생략) 이 배치된 3 층 구조로 이루어진다. 인터포저 (30) 는, 반도체 칩 (10) 의 외주를 덮도록 배치된다. 인터포저 (30) 는, 반도체 칩 (10) 의 제 1 면 (10a) 측에서 지지 블록 (20) 을 개재하여 지지 블록 (20) 사이에 가설되고, 반도체 칩 (10) 의 제 1 면 (10a) 측으로부터 지지 블록 (20) 의 외측에서 반도체 칩 (10) 의 제 2 면 (10b) 상으로 되접어 꺾여 있다. 인터포저 (30) 의 배선 패턴 (도시 생략) 은, 반도체 칩 (10) 의 제 2 면 (10b) 측에서 대응하는 전극 (11) 과 전기적으로 접속되어 있고, 기판 (50) 측의 면에서 기판 (50) 의 전극 (도시 생략) 과 전기적으로 접속하기 위한 땜납 볼 (40) 이 배치되어 있다. 인터포저 (30) 의 사이즈에 대해, 도 1 의 (A) 의 상하 방향을 길이, 좌우 방향을 폭으로 하면, 길이는 곡면화시에 지지 블록 (20) 에 가능한 한 균등하게 응력이 가해지게 하기 위해 지지 블록 (20) 과 동등한 길이가 바람직하고, 인터포저 (30) 의 되접어 꺾는 폭은 필요한 전극 (11) 의 면적과 길이로부터 구해진다. 인터포저 (30) 는, 곡면화할 때의 장력에 견딜 수 있는 전극 (11) 과의 접속력이 필요하기 때문에, 좌우 균등이 바람직하고, 필요에 따라 반도체 칩 (10) 의 제 2 면 (10b) 의 전체면을 다 덮는 반도체 칩 (10) 의 폭의 1/2 까지 길게 해도 된다.
또한, 기판 (50) 은, 각 땜납 볼 (40) 과 대응하는 위치에 전극 (도시 생략) 을 갖는 배선 기판이다.
다음으로, 실시형태 1 에 관련된 반도체 패키지의 제조 방법에 대해 도면을 이용하여 설명한다. 도 3 은, 본 발명의 실시형태 1 내지 실시형태 3 에 관련된 반도체 패키지의 제조 방법을 모식적으로 나타낸 공정 단면도이다.
먼저, 반도체 칩 (10) 의 제 1 면 (10a) 이 상방이 되도록 하고, 반도체 칩 (10) 의 제 1 면 (10a) 주연부의 소정의 위치에 지지 블록 (20) 을 접착 고정시킨다 (도 3 의 (A) 참조). 다음으로, 지지 블록 (20) 과 동일한 두께이며 충분한 강성이 있는 스페이서 (60) 를 지지 블록 (20) 사이에 배치한다 (도 3 의 (B) 참조).
다음으로, 인터포저 (30) 를 지지 블록 (20) 상의 소정의 위치에서 위치를 맞추고, 인터포저 (30) 와 지지 블록 (20) 과 접착 고정시키고 (도 3 의 (C) 참조 ), 그 후, 반도체 칩 (10) 의 제 2 면 (10b) 이 상방이 되도록 배치하고, 인터포저 (30) 의 양단 부분을 반도체 칩 (10) 의 제 2 면 (10b) 측으로 되접어 꺾고, 반도체 칩 (10) 의 전극 (11) 과 인터포저 (30) 의 내주측의 전극 패드 (도시 생략) 를 소정의 위치에 위치 결정하고, 열압착법으로 접속한다 (도 3 의 (D) 참조). 여기에서, 열압착시에 반도체 칩 (10) 에 가해지는 압력은 스페이서 (60) 에서 수용하게 된다. 그 후, 인터포저 (30) 의 외주측의 전극 (도시 생략) 에는 땜납 볼 (40) 을 탑재한 후, 스페이서 (60) 를 분리시킨다 (도 3 의 (E) 참조). 이와 같이 하여 제조된 반도체 패키지 (1) 는, 도 1 의 (B) 와 같이 기판 (50) 상에 탑재된다.
다음으로, 실시형태 1 에 관련된 반도체 패키지를 탑재한 기판을 곡면화하는 경우에 대해 도면을 이용하여 설명한다. 도 4 는, 본 발명의 실시형태 1 에 관련된 반도체 패키지를 볼록상으로 곡면화한 상태의 예를 모식적으로 나타낸 측면도이다. 도 5 는, 본 발명의 실시형태 1 에 관련된 반도체 패키지를 오목상으로 곡면화한 상태의 예를 모식적으로 나타낸 측면도이다.
기판 (50) 을 지지 블록 (20) 의 도 1 의 (B) 의 좌우 방향 중심을 정점으로 하여 평행하게 2 차원적으로 볼록상으로 구부려 가며 땜납 볼 (40) 을 개재하면, 인터포저 (30) 가 밀려 올라간다 (도 4 참조). 이와 같이, 지지 블록 (20) 이 기판 (50) 의 곡면화에 따른 구부림 및 휨에 추종하는 것이 가능하기 때문에, 땜납 볼 (40) 에 의한 응력은 경감되어 접속 불량 등의 문제를 발생시키지 않게 된다.
또, 기판 (50) 을 지지 블록 (20) 의 도 1 의 (B) 의 좌우 방향 중심을 정점 으로 하여 평행하게 2 차원적으로 오목상으로 구부려 가며 땜납 볼 (40) 을 개재하면, 인터포저 (30) 가 밀려 내려간다 (도 5 참조). 이와 같이, 지지 블록 (20) 이, 기판 (50) 의 곡면화에 따른 구부림 및 휨에 추종하는 것이 가능하기 때문에, 땜납 볼 (40) 에 의한 응력은 경감되어 접속 불량 등의 문제를 발생시키지 않게 된다.
여기에서, 도 2 에 나타내는 바와 같이, 지지 블록 (20) 을 편측 2 지점 이상에 이용하고, 서로 틈을 형성해 두면, 지지 블록 (20) 은 보다 곡면화에 따른 구부림 및 휨에 추종하기 쉬워져, 땜납 볼 (40) 에 대한 응력이 경감된다는 효과가 있다.
다음으로, 실시형태 1 에 관련된 반도체 패키지를 미리 요철상으로 구부러져 있는 기판에 대해 접속하는 경우에 대해 도면을 이용하여 설명한다. 도 6 은, 본 발명의 실시형태 1 에 관련된 반도체 패키지를 미리 오목상으로 구부러져 있는 기판에 대해 접속하는 경우의 일 공정을 모식적으로 나타낸 단면도이다.
볼록상으로 곡면화되어 있는 기판에 대해서는, 반도체 패키지를 가압하면서 탑재함으로써, 도 5 와 같이 반도체 패키지를 탑재한 기판을 곡면화하는 경우와 마찬가지로, 지지 블록 (20) 이 구부림 및 휨에 추종하는 것이 가능하기 때문에, 땜납 볼 (40) 에 의한 응력은 경감되어 접속 불량 등의 문제를 발생시키지 않게 된다.
오목상으로 곡면화되어 있는 기판 (50) 에 대해서는, 도 6 에 나타내는 바와 같이, 미리 곡면화되어 있는 기판 (50) 의 곡률에 맞춘 곡면 스페이서 (61) 를 준 비해 두고, 이 곡면 스페이서 (61) 를 지지 블록 (20) 사이에 삽입함으로써 지지 블록 (20) 을 탄성 변형시키고, 인터포저 (30) 를 기판 (50) 의 곡률에 맞추도록 한 후에 접속함으로써, 반도체 패키지를 탑재한 기판을 곡면화하는 경우와 마찬가지로 인터포저 (30) 에 가해지는 응력을 흡수하여 구부리는 것이 가능하다. 또한, 이 경우, 반도체 패키지를 기판 (50) 에 접속한 후, 곡면 스페이서 (61) 는 뽑아서 제거하게 된다.
실시형태 1 에 의하면, 반도체 패키지 (1) 가 탑재된 기판 (50) 을 곡면화할 때, 또는 미리 곡면화된 기판 (50) 에 반도체 패키지 (1) 를 탑재할 때, 인터포저 (30) 는 지지 블록 (20) 사이에서 기판의 곡면화에 따른 구부림 및 휨을 흡수하여 곡면화시의 변형을 가능하게 할 수 있다.
(실시형태 2)
본 발명의 실시형태 2 에 관련된 반도체 패키지에 대해 도면을 이용하여 설명한다. 도 7 은, 본 발명의 실시형태 2 에 관련된 반도체 패키지의 제조 방법을 모식적으로 나타낸 공정 단면도이다.
실시형태 2 에 관련된 반도체 패키지는, 실시형태 1 과 동일한 구성이나, 지지 블록 (20) 이 반도체 칩 (10) 및 인터포저 (30) 의 어느 것하고도 접착 고정되어 있지 않다. 실시형태 2 에 관련된 반도체 패키지는, 이하에 나타내는 제조 방법에 의해 제조된다.
먼저, 반도체 칩 (10) 의 제 1 면 (10a) 에 지지 블록 (20) 과 동일한 두께로 반도체 칩과 동일한 크기의 충분한 강성이 있는 스페이서 (62) 를 배치한다 (도 7 의 (A) 참조). 다음으로, 인터포저 (30) 를 스페이서 (62) 상의 소정의 위치에서 위치를 맞추고, 인터포저 (30) 의 양단 부분을 반도체 칩 (10) 의 제 2 면 (10b) 측으로 되접어 꺾고, 반도체 칩 (10) 의 전극 (11) 과 인터포저 (30) 의 내주측의 전극 패드 (도시 생략) 를 소정의 위치에 위치 결정하고, 열압착법으로 접속한다 (도 7 의 (B) 참조). 또한, 열압착시에 반도체 칩 (10) 에 가해지는 압력은 스페이서 (62) 에서 수용하게 된다.
다음으로, 스페이서 (62) 를 분리시키고, 실시형태 1 과 동일한 스페이서 (60) 를 반도체 칩 (10) 과 인터포저 (30) 간에 배치한 후, 지지 블록 (20) 을 반도체 칩 (10) 과 인터포저 (30) 사이에 배치한다 (도 7 의 (C) 참조). 이 때, 지지 블록 (20) 은 접착 고정시키지 않는다. 그 후, 스페이서 (60) 를 설치한 상태로 땜납 볼 (40) 을 탑재한 후, 스페이서 (60) 를 분리시킨다 (도 7 의 (D) 참조). 이와 같이 하여 제조된 반도체 패키지는, 기판상에 탑재된다.
또한, 지지 블록 (20) 의 폭과 길이, 및 재질과, 인터포저 (30) 의 폭과 길이는 실시형태 1 을 적용할 수 있다. 또, 지지 블록 (20) 의 두께는, 반도체 칩 (10) 과 인터포저 (30) 의 본래의 틈에 대해 5% 정도 두껍게 해 두면, 반도체 칩 (10) 과 인터포저 (30) 사이에 끼여 압축되므로 탈락되지는 않는다.
실시형태 2 에 의하면, 반도체 패키지의 곡면화는 실시형태 1 과 동일하게 가능한데, 지지 블록 (20) 의 접착 행정을 제외시킬 수 있다는 장점이 있다.
(실시형태 3)
본 발명의 실시형태 3 에 관련된 반도체 패키지에 대해 설명한다.
실시형태 3 에 관련된 반도체 패키지는, 실시형태 1 및 실시형태 2 와 동일한 구성이나, 지지 블록의 재질을 땜납 볼이 용융되는 온도 이하에서 연화되는 열가소성 수지로 형성한 것이다. 실시형태 3 에 관련된 반도체 패키지의 제조 방법은 실시형태 1 및 실시형태 2 와 동일하다. 또한, 도 4 나 도 5 와 같이 기판 (50) 을 지지 블록 (20) 의 길이 방향과 평행하게 중심으로부터 2 차원적으로 요철상으로 구부려 갈 때, 기판 (50) 의 내부 응력을 완화시키기 위해, 땜납 볼 (40) 의 용융 이하의 환경하에서 실시하는 것이 바람직한데, 이 환경하의 온도에서 곡면화를 실시하면, 지지 블록 (20) 이 연화됨으로써 내측으로 구부러져, 인터포저 (30) 에 가해지는 응력을 흡수한다. 곡면화 후, 상온으로 되돌리면 지지 블록 (20) 은 내측으로 구부러진 상태에서 다시 경화되므로, 곡면화 후에도 지지 블록 (20) 의 복원력이 인터포저 (30) 에 가해지지 않는다는 장점이 있다.
(실시형태 4)
본 발명의 실시형태 4 에 관련된 반도체 패키지에 대해 도면을 이용하여 설명한다. 도 8 은, 본 발명의 실시형태 4 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 단면도이다.
실시형태 4 에 관련된 반도체 패키지 (1) 는, 반도체 칩 (10) 의 외주를 덮지 않고, 인터포저 (30) 상에 반도체 칩 (10) 이 탑재되고, 인터포저 (30) 의 되접어 꺾는 부분의 내측에는 지지 블록 (20) 만이 배치되어 있는 점이 실시형태 1 내지 실시형태 3 과 다르다.
반도체 칩 (10) 은, 제 2 면 (10b) 에 배치된 전극 (11) 이 기판 (50) 측에 배치되어 있다. 지지 블록 (20) 은, 반도체 칩 (10) 과 맞닿지 않고, 적어도 상하의 면이 인터포저 (30) 와 맞닿아 있다. 인터포저 (30) 는, 기판 (50) 측에 전기적 접속을 취하기 위한 땜납 볼 (40) 이 배치되어 있다. 인터포저 (30) 의 배선 패턴 (도시 생략) 은, 되접어 꺾인 양단 상에 탑재된 반도체 칩 (10) 의 전극 (11) 과 전기적으로 접속되어 있다. 지지 블록 (20) 근방으로서 반도체 칩 (10) 과 인터포저 (30) 의 사이에는 공간을 갖는다. 그 밖의 구성은, 실시형태 1 내지 실시형태 3 과 동일하다.
다음으로, 실시형태 4 에 관련된 반도체 패키지의 제조 방법에 대해 도면을 이용하여 설명한다. 도 9 는, 본 발명의 실시형태 4 에 관련된 반도체 패키지의 제조 방법을 모식적으로 나타낸 공정 단면도이다.
먼저, 인터포저 (30) 의 땜납 볼 (40) 의 탑재면과 반대측의 면 (상면) 에 스페이서 (63) 를 설치한다 (도 9 의 (A) 참조). 여기에서, 스페이서 (63) 는 단차가 형성되어 있고, 스페이서 (63) 의 인터포저 (30) 설치면으로부터 제 1 면 (63a) 까지의 높이는 지지 블록 (20) 의 높이와 동일하고, 스페이서 (63) 의 인터포저 (30) 설치면으로부터 제 2 면 (63b) 까지의 높이는 인터포저 (30) 의 땜납 볼 (40) 탑재면의 반대측의 면으로부터 반도체 칩 (10) 의 제 2 면 (10b) 까지의 거리와 동일하다. 또, 스페이서 (63) 의 단차 상단의 폭은, 인터포저 (30) 가 되접어 꺾인 선단을 맞붙이면, 인터포저 (30) 상의 전극 패드 (도시 생략) 와 반도체 칩 (10) 의 전극 (11) 의 맞붙임면에 수직인 방향의 피치가 일치하는 폭으로 되어 있다. 또한, 스페이서 (63) 의 설치는 인터포저 (30) 의 설치면에 실크 인쇄 등으로 위치 결정 라인을 형성해 두고 표지로 한다.
다음으로, 인터포저 (30) 위로서 스페이서 (63) 의 양단 부분에 지지 블록 (20) 을 설치한다 (도 9 의 (B) 참조). 이 때, 스페이서 (63) 의 단면 (端面) 에 지지 블록 (20) 을 가볍게 맞닿도록 실시한다. 이 때, 지지 블록 (20) 과 인터포저 (30) 는 접착 고정되어 있는 것이 바람직하다.
다음으로, 지지 블록 (20) 을 사이에 두도록 인터포저 (30) 의 양단을 지지 블록 (20) 의 외측에서 2 번 되접어 꺾고, 되접어 꺾인 인터포저 (30) 의 선단부를 스페이서 (63) 의 단차면에 맞닿게 하여 위치 결정한다 (도 9 의 (C) 참조). 또한, 인터포저 (30) 의 되접어 꺾는 부분의 폭이 반도체 칩 (10) 의 가로폭의 1/2 이 되는 경우에는, 스페이서 (63) 는 단차를 형성할 필요가 없고, 인터포저 (30) 의 되접어 꺾인 선단끼리를 맞붙임으로써 위치 결정이 가능하다.
다음으로, 반도체 칩 (10) 의 전극 (11) 을 인터포저 (30) 측을 향하게 한 상태에서, 반도체 칩 (10) 을 인터포저 (30) 의 소정의 위치에 위치 맞춘 후, 열압착법으로 접속한다 (도 9 의 (D) 참조). 열압착시의 반도체 칩 (10) 에 가해지는 압력은 스페이서 (63) 에서 수용한다. 그 후, 인터포저 (30) 외주측의 전극 (도시 생략) 에는 땜납 볼 (40) 을 탑재한 후, 스페이서 (63) 를 분리시킨다 (도 9 의 (E) 참조). 이와 같이 하여 제조된 반도체 패키지는, 도 8 과 같이 기판 (50) 상에 탑재된다.
다음으로, 실시형태 4 에 관련된 반도체 패키지를 탑재한 기판을 곡면화하는 경우에 대해 도면을 이용하여 설명한다. 도 10 은, 본 발명의 실시형태 4 에 관련된 반도체 패키지를 볼록상으로 곡면화한 상태의 예를 모식적으로 나타낸 측면도이다. 도 11 은, 본 발명의 실시형태 4 에 관련된 반도체 패키지를 오목상으로 곡면화한 상태의 예를 모식적으로 나타낸 측면도이다.
기판 (50) 을 지지 블록 (20) 의 도 8 의 좌우 방향 중심을 정점으로 하여 평행하게 2 차원적으로 볼록상으로 구부려 가며 땜납 볼 (40) 을 개재하면, 인터포저 (30) 가 밀려 올라가는데, 도 10 에 나타내는 바와 같이, 지지 블록 (20) 이, 기판 (50) 의 곡면화에 따른 구부림 및 휨에 추종하는 것이 가능하기 때문에, 땜납 볼 (40) 에 의한 응력은 경감되어 접속 불량 등의 문제를 발생시키지 않게 된다.
또, 기판 (50) 을 지지 블록 (20) 의 도 8 의 좌우 방향 중심을 정점으로 하여 평행하게 2 차원적으로 오목상으로 구부려 가며 땜납 볼 (40) 을 개재하면, 인터포저 (30) 가 밀려 내려가는데, 도 11 에 나타내는 바와 같이, 지지 블록 (20) 이, 기판 (50) 의 곡면화에 따른 구부림 및 휨에 추종하는 것이 가능하기 때문에, 땜납 볼 (40) 에 의한 응력은 경감되어 접속 불량 등의 문제를 발생시키지 않게 된다.
다음으로, 실시형태 4 에 관련된 반도체 패키지를 미리 요철상으로 구부러져 있는 기판에 대해 접속하는 경우에 대해 도면을 이용하여 설명한다. 도 12 는, 본 발명의 실시형태 4 에 관련된 반도체 패키지를 미리 오목상으로 구부러져 있는 기판에 대해 접속하는 경우의 일 공정을 모식적으로 나타낸 단면도이다.
볼록상으로 곡면화되어 있는 기판에 대해서는, 반도체 패키지를 가압하면서 탑재함으로써, 도 10 과 같이 반도체 패키지를 탑재한 기판을 곡면화하는 경우와 마찬가지로, 지지 블록 (20) 이, 기판 (50) 의 곡면화에 따른 구부림 및 휨에 추종하는 것이 가능하기 때문에, 땜납 볼 (40) 에 의한 응력은 경감되어 접속 불량 등의 문제를 발생시키지 않게 된다.
오목상으로 곡면화되어 있는 접속 기판에 대해서는, 도 12 에 나타내는 바와 같이, 미리 곡면화되어 있는 기판 (50) 의 곡률에 맞춘 곡면 스페이서 (64) 를 준비해 두고, 곡면 스페이서 (64) 를 지지 블록 (20) 사이에 삽입함으로써 지지 블록 (20) 을 탄성 변형시키고, 인터포저 (30) 를 기판 (50) 의 곡률에 맞추도록 한 후에 접속함으로써, 반도체 패키지를 탑재한 기판을 곡면화하는 경우와 마찬가지로 지지 블록 (20) 이, 기판 (50) 의 곡면화에 따른 구부림 및 휨에 추종하는 것이 가능하기 때문에, 땜납 볼 (40) 에 의한 응력은 경감되어 접속 불량 등의 문제를 발생시키지 않게 된다. 또한, 이 경우, 반도체 패키지를 기판 (50) 에 접속한 후, 곡면 스페이서 (64) 는 뽑아서 제거하게 된다.
실시형태 4 에 의하면, 기판 (50) 측에 마주 대하는 방향인 제 2 면 (10b) 측에 전극 (11) 이 있는 반도체 칩 (10) 에서도 곡면화를 하는 것이 가능하다.
(실시형태 5)
본 발명의 실시형태 5 에 관련된 반도체 패키지에 대해 도면을 이용하여 설명한다. 도 13 은, 본 발명의 실시형태 5 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 단면도이다.
실시형태 5 에 관련된 반도체 패키지는, 전극 (11) 이 제 2 면 (10b) 의 대향하는 변의 양방이 아니라 편측 가장자리부에만 배치된 반도체 칩 (10) 을 사용한 점이, 실시형태 1 내지 실시형태 4 와 다르다. 반도체 칩 (10) 은, 제 2 면 (10b) 에 1 변의 가장자리에만 전극 (11) 이 형성되어 있다. 인터포저 (30) 는, 반도체 칩 (10) 의 제 2 면 (10b) 상에 되접어 꺾인 일방의 단부 근방에서 반도체 칩 (10) 의 전극 (11) 과 전기적으로 접속되고, 타방의 단부 근방에서 반도체 칩 (10) 의 제 2 면 (10b) 상에서 접착제 (70) 에 의해 접착 고정되어 있다. 그 밖의 구성은 실시형태 1 과 동일하다.
다음으로, 실시형태 5 에 관련된 반도체 패키지의 제조 방법에 대해 도면을 이용하여 설명한다. 도 14 는, 본 발명의 실시형태 5 에 관련된 반도체 패키지의 제조 방법을 모식적으로 나타낸 공정 단면도이다.
먼저, 인터포저 (30) 에는 땜납 볼 (40) 을 탑재한 후, 반도체 칩 (10) 의 제 2 면 (10b) 에 형성되어 있는 전극 (11) 과 인터포저 (30) 의 전극 (도시 생략) 을 열압착 공법에 의해 접속한다 (도 14 의 (A) 참조). 다음으로, 반도체 칩 (10) 의 제 1 면 (10a) 의 소정의 위치에 지지 블록 (20) 을 설치한다 (도 14 의 (B) 참조). 또한, 지지 블록 (20) 은 반도체 칩 (10) 의 제 1 면 (10a) 에 접착 고정되어 있는 것이 바람직한데, 접착 고정되어 있지 않아도 된다.
다음으로, 인터포저 (30) 가 반도체 칩 (10) 상에 설치되어 있는 지지 블록 (20) 에 지지되도록 되접어 꺾는다 (도 14 의 (C) 참조). 그 후, 인터포저 (30) 를 반도체 칩 (10) 의 제 2 면 (10b) 측까지 되접어 꺾고, 되접어 꺾인 인터포저 (30) 의 단부를 반도체 칩 (10) 의 제 2 면 (10b) 측에 접착제 (70) 로 접착 고정시킨다 (도 14 의 (D) 참조). 이와 같이 하여 제조된 반도체 패키지 (1) 는, 도 13 과 같이 기판 (50) 상에 탑재된다.
또한, 실시형태 5 에 관련된 반도체 패키지의 곡면화 방법은 실시형태 1 과 동일하다.
실시형태 5 에 의하면, 실시형태 1 과 동일한 효과를 발휘함과 함께, 스페이서를 이용하지 않아도 열압착 공법에 의해 반도체 칩 (10) 의 전극 (11) 과 인터포저 (30) 를 전기적으로 접속할 수 있다는 제조상 장점이 있다.
(실시형태 6)
본 발명의 실시형태 6 에 관련된 반도체 패키지에 대해 도면을 이용하여 설명한다. 도 15 는, 본 발명의 실시형태 6 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 단면도이다.
실시형태 6 에 관련된 반도체 패키지는, 인터포저 (30) 의 편측 단부가 반도체 칩 (10) 의 제 1 면 (10a) 측까지 되접어 꺾여 있지 않은 점이 실시형태 5 와 다르고, 그 밖의 구성에 대해서는 실시형태 5 와 동일한 구성이다. 인터포저 (30) 는, 반도체 칩 (10) 의 전극 (11) 과 접속되는 일방의 단부와 반대측의 타방의 단부가 지지 블록 (20) 에 접착 고정되어 있다. 또, 지지 블록 (20a 및 20b) 은, 반도체 칩 (10) 의 제 1 면 (10a) 과도 접착 고정되어 있다. 또, 반도체 칩 (10) 의 제 2 면 (10b) 으로 되접어 꺾이는 인터포저 (30) 의 일방의 단부는, 도 15 의 안쪽 길이 방향을 길이, 좌우 방향을 폭으로 하면, 길이는 곡면화시에 지지 블록 (20a 및 20b) 에 균등하게 응력이 가해지도록 하기 위해 지지 블록 (20a 및 20b) 과 동등한 길이가 바람직하고, 인터포저 (30) 의 되접어 꺾는 폭은 필요한 전극 (11) 의 면적과 상기 길이로부터 구해지는데, 필요에 따라 반도체 칩 (10) 의 폭까지 길게 해도 된다.
또한, 실시형태 6 에서는, 인터포저 (30) 의 타방의 단부가 지지 블록 (20b) 에 접착 고정되는 접착 면적이 한정되어 있기 때문에, 인터포저 (30) 와 지지 블록 (20b) 의 접착 부분이 지지 블록 (20b) 의 탄성 변형에 의한 장력으로 박리가 우려되는데, 접착력을 강고하게 하거나, 지지 블록 (20b) 의 탄성률을 낮게 하면, 곡률이 커서 인터포저 (30) 의 탄성 변형에 의한 장력이 높은 경우에도 사용할 수 있다. 또, 실시형태 6 에 관련된 반도체 패키지의 제조 방법, 및 곡면화 방법은, 실시형태 5 와 동일하나, 인터포저 (30) 편측의 단부를 반도체 칩 (10) 의 제 2 면 (10b) 까지 되접어 꺾을 필요가 없기 때문에, 인터포저 (30) 의 구성을 간략화할 수 있다는 장점이 있다.
(실시형태 7)
본 발명의 실시형태 7 에 관련된 반도체 패키지에 대해 도면을 이용하여 설명한다. 도 16 은, 본 발명의 실시형태 7 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 단면도이다.
실시형태 7 에 관련된 반도체 패키지는, 전극 (11) 이 제 2 면 (10b) 의 대향하는 변의 양방이 아니라 편측의 가장자리부에만 배치된 반도체 칩 (10) 을 사용한 점이 실시형태 4 와 다르다. 반도체 칩 (10) 은, 제 2 면 (10b) 에 1 변의 가장자리에만 전극 (11) 이 형성되어 있다. 인터포저 (30) 는, 지지 블록 (20a) 을 사이에 두고 되접어 꺾인 일방의 단부 근방에서 반도체 칩 (10) 의 전극 (11) 과 전기적으로 접속되고, 타방의 단부 근방에서 반도체 칩 (10) 의 제 2 면 (10b) 상에서 접착 고정된 지지 블록 (20b) 에 접착 고정되어 있다.
지지 블록 (20a) 은, 인터포저 (30) 가 접어 구부러져 있는 부분에서 끼여 형성되어 있다. 지지 블록 (20b) 은, 반도체 칩 (10) 의 제 2 면 (10b) 상에서, 지지 블록 (20a) 과는 대향하는 변의 근방 위치에 접착 고정되어 있다. 지지 블록 (20a) 및 지지 블록 (20b) 의 두께는, 지지 블록 (20a) 및 지지 블록 (20b) 에 걸쳐 지지되는 인터포저 (30) 가 반도체 칩 (10) 의 제 2 면 (10b) 과 평행이 되도록 한다. 지지 블록 (20a) 의 두께는, 지지 블록 (20b) 의 두께로부터 전극 (11), 및 인터포저 (30) 의 두께를 뺀 두께로 한다. 지지 블록 (20b) 의 두께는, 기판 (50) 의 곡률에 따라 가변시키는데, 인터포저 (30) 가 곡면화되었을 때, 인터포저 (30) 와 반도체 칩 (10) 의 제 2 면 (10b) 이 접촉되지 않는 높이, 또는 되접어 꺾인 부분의 인터포저 (30) 끼리가 접촉되지 않는 높이로 한다.
또, 지지 블록 (20a) 과 지지 블록 (20b) 의 재질이나 폭은, 반드시 동일하게 할 필요는 없고, 지지 블록 (20a) 의 탄성률을 지지 블록 (20b) 보다 낮게 하거나, 지지 블록 (20a) 의 폭을 지지 블록 (20b) 보다 좁게 함으로써, 양 지지 블록의 탄성 변형량을 균등하게 함으로써, 땜납 볼 (40) 에 가해지는 응력을 보다 균일하게 할 수 있다. 그 밖의 구성은 실시형태 4 와 동일하다.
다음으로, 실시형태 7 에 관련된 반도체 패키지의 제조 방법에 대해 도면을 이용하여 설명한다. 도 17 은, 본 발명의 실시형태 7 에 관련된 반도체 패키지의 제조 방법을 모식적으로 나타낸 공정 단면도이다.
먼저, 인터포저 (30) 에 공지된 공법에 의해 땜납 볼 (40) 을 탑재한 후, 반도체 칩 (10) 의 전극 (11) 과 인터포저 (30) 의 전극 (도시 생략) 을 열압착 공법에 의해 접속한다 (도 17 의 (A) 참조). 다음으로, 인터포저 (30) 의 소정의 위치에 지지 블록 (20a) 을 접착 고정시킴과 함께, 반도체 칩 (10) 의 제 2 면 (10b) 의 소정의 위치에 지지 블록 (20b) 을 접착 고정시킨다 (도 17 의 (B) 참조). 다음으로, 지지 블록 (20a) 을 사이에 두도록 인터포저 (30) 를 지지 블록 (20a) 의 외측에서 2 번 되접어 꺾고, 되접어 꺾인 인터포저 (30) 의 선단부를 지지 블록 (20b) 에 접착 고정시킨다 (도 17 의 (C) 참조). 이와 같이 하여 제조된 반도체 패키지는, 도 16 과 같이 기판 (50) 상에 탑재된다.
또한, 실시형태 7 에 관련된 반도체 패키지의 곡면화 방법은, 실시형태 4 와 동일하나, 인터포저 (30) 편측의 단부를 반도체 칩 (10) 의 제 2 면 (10b) 까지 되접어 꺾을 필요가 없기 때문에, 인터포저 (30) 의 구성을 간략화할 수 있다는 장점이 있다.
(실시형태 8)
본 발명의 실시형태 8 에 관련된 반도체 패키지에 대해 도면을 이용하여 설명한다. 도 18 은, 본 발명의 실시형태 8 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 (A) 평면도, (B) X-X' 사이의 확대 단면도, (C) Y-Y' 사이의 단면도이다.
실시형태 8 에 관련된 반도체 패키지에서는, 전극 (11) 이 제 2 면 (10b) 의 대향하는 변의 양방이 아니라 편측의 가장자리에만 배치된 반도체 칩 (10) 을 이용 하고, 지지 블록 (20) 이 반도체 칩 (10) 의 제 1 면 (10a) 의 임의의 3 변 근방에 각각 1 개 접착 고정되어 있다. 또, 인터포저 (30) 는, 지지 블록 (20) 의 외측에서 반도체 칩 (10) 의 제 2 면 (10b) 에 3 변이 되접어 꺾이고, 되접어 꺾인 1 변의 단부 근방에서 반도체 칩 (10) 의 전극 (11) 과 전기적으로 접속하고, 나머지 2 변의 단부 근방에서 반도체 칩 (10) 의 제 2 면 (10b) 상에서 접착 고정되어 있다. 그 밖의 구성은 실시형태 1 과 동일하다.
지지 블록 (20) 은, 실시형태 1 의 재질과 동일한 것을 사용할 수 있다. 또, 지지 블록 (20) 의 사이즈는, 반도체 칩 (10) 의 각 변과 평행 방향을 길이, 도 18 의 (B) 의 상하 방향을 두께, 나머지 1 변을 폭으로 하면, 길이는 땜납 볼 (40) 에 가해지는 응력을 가능한 한 균등하게 완화시키기 위해 반도체 칩 (10) 의 길이의 1/3 이상으로 하는 것이 바람직하고, 폭은 내측으로 탄성 변형되기 쉽게 하기 위해 반도체 칩 (10) 의 1/4 이하로 하는 것이 바람직하고, 두께는 기판 (50) 의 곡률에 따라 가변시키는데, 인터포저 (30) 를 곡면화할 때, 반도체 칩 (10) 의 제 1 면 (10a) 에 접촉할 때까지의 높이 이하로 한다. 또, 지지 블록 (20) 의 반도체 칩 (10) 의 각 변에 대한 배치는, 반도체 칩 (10) 의 중심부 근방으로부터 인터포저 (30) 를 3 차원적으로 곡면화하는 것을 고려하여, 3 변에 밸런스 좋게 배치한다.
인터포저 (30) 에 대해, 도 18 의 (A) 에 있어서 반도체 칩 (10) 의 각 변과 평행 방향을 길이, 수직 방향을 폭으로 하면, 길이는 곡면화시에 지지 블록 (20) 에 가능한 한 균등하게 응력이 가해지도록 하기 위해 지지 블록 (20) 과 동등 이상 의 길이가 바람직하고, 인터포저 (30) 의 전극 (11) 측에서의 되접어 꺾는 폭은 필요한 전극 (11) 의 면적과 상기 길이로부터 구해진다. 또, 인터포저 (30) 에 대해, 접착제 (70) 부분에 대한 되접어 꺾는 폭은, 접착 면적과 접착력을 고려하여, 인터포저 (30) 의 곡면화에 의해 지지 블록 (20) 이 탄성 변형될 때의 장력에 견딜 수 있을 만큼의 접착 면적을 확보할 수 있는 폭으로 한다.
다음으로, 실시형태 8 에 관련된 반도체 패키지의 제조 방법에 대해 설명한다.
먼저, 실시형태 5 와 마찬가지로, 인터포저 (30) 에는 땜납 볼 (40) 을 탑재한 후, 반도체 칩 (10) 의 전극 (11) 과 인터포저 (30) 의 전극 (도시 생략) 을 열압착 공법에 의해 접속한다. 다음으로, 지지 블록 (20) 을, 도 18 의 (C) 에 나타내는 바와 같이, 반도체 칩 (10) 의 제 1 면 (10a) 의 3 변 근방에 각각 배치하여 접착 고정시킨다.
다음으로, 반도체 칩 (10) 상에 설치되어 있는 지지 블록 (20) 에 지지되도록 하여 인터포저 (30) 를 되접어 꺾는다. 그 후, 지지 블록 (20) 을 사이에 두도록 인터포저 (30) 의 단부를 지지 블록 (20) 의 외측에서 2 번 되접어 꺾고, 되접어 꺾인 인터포저 (30) 의 선단부를 반도체 칩 (10) 의 제 2 면 (10b) 에 접착 고정시킨다. 이와 같이 하여 제조된 반도체 패키지 (1) 는, 도 18 의 (B) 와 같이 기판 (50) 상에 탑재된다.
다음으로, 실시형태 8 에 관련된 반도체 패키지를 중심으로부터 3 차원적으로 곡면화하는 경우에 대해 설명한다.
기판 (50) 을 중심으로부터 3 차원적으로 구상의 볼록상으로 구부려 가며 땜납 볼 (40) 을 개재하면, 인터포저 (30) 가 밀려 올라가는데, 지지 블록 (20) 이 반도체 칩 (10) 의 3 변 근방에 형성되어 있어, 기판 (50) 의 3 차원적 곡면화에 따른 구부림 및 휨에 추종하는 것이 가능하기 때문에, 땜납 볼 (40) 에 의한 응력은 경감되고 접속 불량 등의 문제를 발생시키지 않게 되어 3 차원적으로 곡면화할 수 있다.
또, 기판 (50) 을 중심으로부터 3 차원적으로 구상의 오목상으로 구부려 가며 땜납 볼 (40) 을 개재하면, 인터포저 (30) 가 밀려 내려가는데, 볼록상으로 구부려 가는 경우와 마찬가지로 지지 블록 (20) 이 3 변에 형성되어 있어, 기판 (50) 의 3 차원적 곡면화에 따른 구부림 및 휨에 추종하는 것이 가능하기 때문에, 땜납 볼 (40) 에 의한 응력은 경감되고 접속 불량 등의 문제를 발생시키지 않게 되어 3 차원적으로 곡면화할 수 있다.
다음으로, 실시형태 8 에 관련된 반도체 패키지를 미리 3 차원적으로 구상의 볼록상으로 구부러져 있는 기판에 대해 접속하는 경우에 대해 설명한다.
3 차원적으로 구상의 볼록상으로 곡면화되어 있는 기판에 대해서는, 반도체 패키지를 가압하면서 탑재함으로써, 상기 서술한 반도체 패키지를 탑재한 기판을 곡면화하는 경우와 마찬가지로, 지지 블록 (20) 이 3 변에 형성되어 있기 때문에, 기판 (50) 의 3 차원적 곡면화에 따른 구부림 및 휨에 추종하는 것이 가능하다. 그 때문에, 땜납 볼 (40) 에 의한 응력은 경감되고 접속 불량 등의 문제를 발생시키지 않게 되어 3 차원적으로 곡면화할 수 있다.
(실시형태 9)
본 발명의 실시형태 9 에 관련된 반도체 패키지에 대해 도면을 이용하여 설명한다. 도 19 는, 본 발명의 실시형태 9 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 (A) 평면도, (B) X-X' 사이의 확대 단면도, (C) Y-Y' 사이의 단면도이다.
실시형태 9 에 관련된 반도체 패키지는, 인터포저 (30) 가 반도체 칩 (10) 의 전극 (11) 과 접속되는 부분 이외의 단부는 반도체 칩 (10) 의 제 2 면 (10b) 측까지는 되접어 꺾여 있지 않고, 전극 (11) 근방의 변 이외의 다른 변에 설치되어 있는 지지 블록 (20) 과 접착 고정되어 있다. 또, 지지 블록 (20) 은, 반도체 칩 (10) 과도 접착 고정되어 있다. 그 밖의 구성에 대해서는, 실시형태 8 과 동일하다.
또한, 실시형태 9 에서는, 인터포저 (30) 의 2 변의 단부가 지지 블록 (20) 에 접착 고정되어 접착 면적이 한정되어 있기 때문에, 인터포저 (30) 와 지지 블록 (20) 의 접착 부분이 지지 블록 (20) 의 탄성 변형에 의한 장력에 의해 박리되는 것이 우려되는데, 접착력을 강고하게 하거나, 지지 블록 (20) 의 탄성률을 낮게 하면, 곡률이 커서 인터포저 (30) 의 탄성 변형에 의한 장력이 높은 경우에도 사용할 수 있다.
또, 실시형태 9 에 관련된 반도체 칩의 곡면화 방법은 실시형태 8 과 동일하나, 인터포저 (30) 가 반도체 칩 (10) 의 제 2 면 (10b) 까지 되접어 꺾을 필요가 없기 때문에, 인터포저 (30) 를 간략화할 수 있다는 장점이 있다.
(실시형태 10)
본 발명의 실시형태 10 에 관련된 반도체 패키지에 대해 도면을 이용하여 설명한다. 도 20 은, 본 발명의 실시형태 10 에 관련된 반도체 패키지의 구성을 모식적으로 나타낸 (A) 평면도, (B) X-X' 사이의 확대 단면도, (C) Y-Y' 사이의 단면도이다.
실시형태 10 에 관련된 반도체 패키지에서는, 전극 (11) 이 제 2 면 (10b) 의 대향하는 변의 양방이 아니라 편측 가장자리부에만 배치된 반도체 칩 (10) 을 이용하고, 지지 블록 (20) 이 반도체 칩 (10) 의 제 1 면 (10a) 의 4 변의 근방에 각각 1 개 접착 고정되어 있다. 또, 인터포저 (30) 는, 지지 블록 (20) 의 외측에서 반도체 칩 (10) 의 제 2 면 (10b) 으로 4 변이 되접어 꺾이고, 되접어 꺾인 1 변의 단부 근방에서 반도체 칩 (10) 의 전극 (11) 과 전기적으로 접속되어 있고, 나머지 3 변의 단부 근방에서 반도체 칩 (10) 의 제 2 면 (10b) 상에서 접착 고정되어 있다. 그 밖의 구성은 실시형태 1 과 동일하다.
지지 블록 (20) 은, 실시형태 1 의 재질과 동일한 것을 사용할 수 있다. 또, 지지 블록 (20) 의 사이즈는, 반도체 칩 (10) 의 각 변과 평행 방향을 길이, 도 20 의 (B) 의 상하 방향을 두께, 나머지 1 변을 폭으로 하면, 길이는 땜납 볼 (40) 에 가해지는 응력을 가능한 한 균등하게 완화시키기 위해, 인터포저 (30) 상의 땜납 볼 (40) 이 탑재되어 있는 범위와 동등한 길이가 바람직하고, 폭은 내측으로 탄성 변형되기 쉽게 하기 위해 반도체 칩 (10) 의 1/4 이하로 하는 것이 바람직하고, 두께는 기판 (50) 의 곡률에 따라 가변시키는데, 인터포저 (30) 를 곡면화할 때, 반도체 칩 (10) 의 제 1 면 (10a) 에 접촉할 때까지의 높이 이하가 되도록 한다. 또, 지지 블록 (20) 의 반도체 칩 (10) 의 각 변에 대한 배치는, 반도체 칩 (10) 의 중심부 근방으로부터 인터포저 (30) 를 3 차원적으로 곡면화하는 것을 고려하여, 땜납 볼 (40) 에 가해지는 응력을 가능한 한 균등하게 하기 위해, 각 변의 길이 방향 중심과 지지 블록 (20) 의 길이 방향 중심이 일치하도록 배치한다.
인터포저 (30) 는, 도 20 의 (A) 에 있어서, 반도체 칩 (10) 의 각 변과 평행 방향을 길이, 수직 방향을 폭으로 하면, 길이는 곡면화시에 지지 블록 (20) 에 가능한 한 균등하게 응력이 가해지도록 하기 위해 지지 블록 (20) 과 동등 이상의 길이가 바람직하고, 인터포저 (30) 의 전극 (11) 측에서의 되접어 꺾는 폭은 필요한 전극 (11) 의 면적과 상기 길이로부터 구해진다. 또, 접착제 (70) 부분에 대한 되접어 꺾는 폭은, 접착 면적과 접착력을 고려하여, 인터포저 (30) 의 곡면화에 의해 지지 블록 (20) 이 탄성 변형될 때의 장력에 견딜 수 있을 만큼의 접착 면적을 확보할 수 있는 폭으로 한다.
다음으로, 실시형태 10 에 관련된 반도체 패키지의 제조 방법에 대해 설명한다.
먼저, 실시형태 8 과 동일하게, 인터포저 (30) 에는 땜납 볼 (40) 을 탑재한 후, 반도체 칩 (10) 의 전극 (11) 과 인터포저 (30) 의 1 변 단부 근방에 형성되어 있는 전극 (도시 생략) 을 열압착 공법에 의해 접속한다. 다음으로, 지지 블록 (20) 을, 도 20 의 (C) 에 나타내는 바와 같이 반도체 칩 (10) 의 제 1 면 (10a) 의 4 변 근방에 각각 배치하여 접착 고정시킨다.
다음으로, 반도체 칩 (10) 상에 설치되어 있는 지지 블록 (20) 에 지지되도록 하여 인터포저 (30) 를 되접어 꺾는다. 그 후, 지지 블록 (20) 을 사이에 두도록 인터포저 (30) 의 단부를 지지 블록 (20) 의 외측에서 2 번 되접어 꺾고, 되접어 꺾인 인터포저 (30) 의 선단부를 반도체 칩 (10) 의 제 2 면 (10b) 에 접착 고정시킨다. 이와 같이 하여 제조된 반도체 패키지 (1) 는, 도 20 의 (B) 와 같이 기판 (50) 상에 탑재된다.
다음으로, 실시형태 10 에 관련된 반도체 패키지를 중심으로부터 3 차원적으로 곡면화하는 경우에 대해 설명한다. 실시형태 10 에 관련된 반도체 패키지를 탑재한 기판을 중심으로부터 구상으로 곡면화하는 경우, 반도체 칩 (10) 의 제 1 면 (10a) 의 4 변 각각에 지지 블록 (20) 이 형성되어 있기 때문에, 땜납 볼 (40) 에 가해지는 응력이 보다 균등해진다는 효과가 있다.
또한, 실시형태 1 내지 실시형태 10 에 나타내고 있는 지지 블록의 단면 형상은, 도시한 것에 한정되는 것이 아니며, 사다리꼴, 반전 사다리꼴 형상, 상하면보다 중간부가 굵은 통형이나, 반대로 상하면보다 중간 부분이 가는 경우나, 중간 부분에 노치가 형성되어 있어도 된다. 특히, 중간 부분이 가는 경우나, 중간 부분에 노치가 있는 형상인 경우에는, 보다 탄성 변형되기 쉬워져 곡면 형상의 추수성 (追隨性) 이 증가된다는 효과가 있다.
또, 실시형태 1 내지 실시형태 10 에 관련된 반도체 패키지에서는, 반도체 칩을 탑재한 예를 나타냈지만, 반도체 칩 대신에, 반도체 칩에 배선층을 형성한 반도체 장치, 반도체 장치를 수지 밀봉한 반도체 패키지, 반도체 장치를 기판에 탑재 한 반도체 패키지 등의 반도체 부품에 적용해도 된다.
또한, 실시형태 1 내지 실시형태 10 에 관련된 반도체 패키지에서는, 반도체 패키지와 기판의 전기적 접속에는 땜납 볼을 사용한 예를 나타냈지만, 전기적인 접속이 가능한 도전성 부재이면 되고, 도전 페이스트나 반도체 패키지나 기판의 전극 부분에 크림 땜납을 도포한 형태이어도 된다.
또, 실시형태 1 내지 실시형태 10 에 관련된 반도체 패키지에서는, 인터포저를 2 층의 가요성 수지 필름 사이에 배선 패턴을 구성하는 중간층을 사이에 두는 3 층 구조로 이루어지는 예를 나타냈지만, 층 구성은 실시형태 1 내지 실시형태 10 에 한정되는 것이 아니고, 반도체 칩, 및 반도체 패키지 등의 반도체 부품의 전극 및 기판을 전기적 접속 가능하고 곡면화 가능한 구조체이면 된다.
또한, 실시형태 1 내지 실시형태 10 에 관련된 반도체 패키지는, 곡면을 갖는 기판 등의 구조체에 탑재되고, 그러한 구조체를 갖는 전자 부품을 탑재한 전자 기기에 탑재된다.

Claims (24)

  1. 일방의 면에 전극을 갖는 반도체 부품과,
    상기 반도체 부품의 타방의 면의 주연부에 적어도 2 지점 배치됨과 함께, 구부리거나 휘는 것이 가능한 지지 블록과,
    상기 반도체 부품에 대해 상기 지지 블록을 개재하여 상기 지지 블록 사이에 가설됨과 함께, 가요성 수지 필름 안에 배선 패턴을 가지며, 또한, 상기 배선 패턴이 상기 반도체 부품의 상기 전극과 전기적으로 접속되는 인터포저를 구비하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 인터포저는, 적어도 1 개의 단부가 상기 반도체 부품의 상기 일방의 면측으로 되접어 꺾이도록 구성되고,
    상기 인터포저는, 상기 반도체 부품에 대해 상기 지지 블록을 개재하여 이완되지 않고 상기 지지블록 사이에 공간을 가진 상태로 가설되는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 인터포저는, 적어도 1 개의 단부가 상기 반도체 부품의 상기 일방의 면측으로 되접어 꺾이도록 구성되는 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 지지 블록 사이로서 상기 반도체 부품과 상기 인터포저 사이에 공간을 갖는 것을 특징으로 하는 반도체 패키지.
  5. 제 2 항에 있어서,
    상기 지지 블록은, 상기 반도체 부품의 상기 타방의 면 중 대향하는 1 쌍의 2 변의 근방에 각각 1 개 이상에서 서로 평행이 되도록 상기 반도체 부품에 배치되어 있는 것을 특징으로 하는 반도체 패키지.
  6. 제 2 항에 있어서,
    상기 지지 블록은, 상기 반도체 부품의 상기 타방의 면 중 3 변에 각각 1 개 이상 배치되어 있는 것을 특징으로 하는 반도체 패키지.
  7. 제 2 항에 있어서,
    상기 지지 블록은, 상기 반도체 부품의 상기 타방의 면 중 4 변에 각각 1 개 이상 배치되어 있는 것을 특징으로 하는 반도체 패키지.
  8. 제 2 항에 있어서,
    상기 지지 블록은, 상기 반도체 부품과 접착 고정되어 있는 것을 특징으로 함과 함께, 상기 인터포저와 접착 고정되어 있는 것을 특징으로 하는 반도체 패키지.
  9. 제 2 항에 있어서,
    상기 지지 블록은, 상기 반도체 부품과 접착 고정되어 있는 것을 특징으로 하는 반도체 패키지.
  10. 제 2 항에 있어서,
    상기 지지 블록은, 상기 인터포저와 접착 고정되어 있는 것을 특징으로 하는 반도체 패키지.
  11. 제 2 항에 있어서,
    상기 반도체 부품은, 반도체 칩, 반도체 칩에 배선층을 형성한 반도체 장치, 반도체 장치를 수지 밀봉한 반도체 패키지, 또는 반도체 장치를 기판에 탑재한 반도체 패키지인 것을 특징으로 하는 반도체 패키지.
  12. 제 2 항에 기재된 반도체 패키지를 탑재함과 함께, 곡면을 갖는 구조체를 구비하는 것을 특징으로 하는 전자 부품.
  13. 제 12 항에 기재된 전자 부품을 탑재한 것을 특징으로 하는 전자 기기.
  14. 제 5 항에 있어서,
    상기 인터포저는, 2 개의 단부가 상기 반도체 부품의 상기 일방의 면측으로 되접어 꺾임과 함께, 상기 2 개의 단부에서 상기 배선 패턴이 상기 반도체 부품의 상기 전극과 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 패키지.
  15. 제 5 항에 있어서,
    상기 인터포저는, 2 개의 단부가 상기 반도체 부품의 상기 일방의 면측으로 되접어 꺾임과 함께, 상기 2 개의 단부 중 제 1 단부에서 상기 배선 패턴이 상기 반도체 부품의 상기 전극과 전기적으로 접속되고, 또한, 상기 2 개의 단부 중 제 2 단부가 상기 반도체 부품의 상기 일방의 면에 접착 고정되어 있는 것을 특징으로 하는 반도체 패키지.
  16. 제 6 항에 있어서,
    상기 인터포저는, 3 개의 단부가 상기 반도체 부품의 상기 일방의 면측으로 되접어 꺾임과 함께, 상기 3 개의 단부 중 제 1 단부에서 상기 배선 패턴이 상기 반도체 부품의 상기 전극과 전기적으로 접속되고, 또한, 상기 3 개의 단부 중 제 2 단부 및 제 3 단부가 상기 반도체 부품의 상기 일방의 면에 접착 고정되어 있는 것을 특징으로 하는 반도체 패키지.
  17. 제 7 항에 있어서,
    상기 인터포저는, 4 개의 단부가 상기 반도체 부품의 상기 일방의 면측으로 되접어 꺾임과 함께, 상기 4 개의 단부 중 제 1 단부에서 상기 배선 패턴이 상기 반도체 부품의 상기 전극과 전기적으로 접속되고, 또한, 상기 4 개의 단부 중 제 2 단부, 제 3 단부 및 제 4 단부가 상기 반도체 부품의 상기 일방의 면에 접착 고정되어 있는 것을 특징으로 하는 반도체 패키지.
  18. 제 8 항에 있어서,
    상기 지지 블록은, 상기 반도체 부품의 상기 타방의 면 중 대향하는 1 쌍의 2 변의 근방에 각각 1 개 이상에서 서로 평행이 되도록 배치되고,
    상기 인터포저는, 1 개의 단부가 상기 반도체 부품의 상기 일방의 면측으로 되접어 꺾이고, 또한, 상기 1 개의 단부에서 상기 배선 패턴이 상기 반도체 부품의 상기 전극과 전기적으로 접속되고, 제 2 단부에서 상기 지지 블록과 접착 고정되어 있는 것을 특징으로 하는 반도체 패키지.
  19. 제 8 항에 있어서,
    상기 지지 블록은, 상기 반도체 부품의 상기 타방의 면 중 3 변에 각각 1 개 이상 배치되고,
    상기 인터포저는, 1 개의 단부가 상기 반도체 부품의 상기 일방의 면측으로 되접어 꺾임과 함께, 상기 1 개의 단부에서 상기 배선 패턴이 상기 반도체 부품의 상기 전극과 전기적으로 접속되고, 제 2 단부 및 제 3 단부에서 상기 지지 블록과 접착 고정되어 있는 것을 특징으로 하는 반도체 패키지.
  20. 일방의 면에 전극을 갖는 반도체 부품과,
    가요성 수지 필름 안에 배선 패턴을 가짐과 함께, 적어도 1 개의 단부가 상기 반도체 부품측으로 되접어 꺾이고, 또한, 상기 배선 패턴이 상기 반도체 부품의 상기 전극과 전기적으로 접속되는 인터포저와,
    상기 인터포저의 되접어 꺾는 부분 근방에서 상기 인터포저의 사이에 배치됨과 함께, 구부리거나 휘는 것이 가능한 제 1 지지 블록과,
    상기 인터포저와 상기 반도체 부품 사이에 공간을 가질 수 있도록 배치된 제 2 지지 블록을 구비하는 것을 특징으로 하는 반도체 패키지.
  21. 제 20 항에 있어서,
    상기 지지 블록은, 상기 인터포저와 접착 고정되어 있는 것을 특징으로 하는 반도체 패키지.
  22. 제 20 항에 있어서,
    상기 인터포저는, 2 개의 단부가 상기 반도체 부품측으로 되접어 꺾임과 함께, 상기 2 개의 단부에서 상기 배선 패턴이 상기 반도체 부품의 상기 전극과 전기적으로 접속되고,
    상기 지지 블록은, 상기 인터포저의 2 개의 되접어 꺾는 부분 각각의 근방 내측에서 상기 인터포저 사이에 배치되는 것을 특징으로 하는 반도체 패키지.
  23. 제 20 항에 있어서,
    상기 반도체 패키지와 상기 인터포저 사이에 배치됨과 함께, 상기 반도체 패키지 및 상기 인터포저와 접착 고정되고, 구부리거나 휘는 것이 가능한 제 2 지지 블록을 구비하고,
    상기 인터포저는, 1 개의 단부가 상기 반도체 부품측으로 되접어 꺾임과 함께, 상기 1 개의 단부에서 상기 배선 패턴이 상기 반도체 부품의 상기 전극과 전기적으로 접속되고, 제 2 단부에서 상기 제 2 지지 블록과 접착 고정되어 있는 것을 특징으로 하는 반도체 패키지.
  24. 삭제
KR1020087011549A 2005-11-15 2006-11-13 반도체 패키지, 전자 부품, 및 전자 기기 KR101003319B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005330719 2005-11-15
JPJP-P-2005-00330719 2005-11-15

Publications (2)

Publication Number Publication Date
KR20080064157A KR20080064157A (ko) 2008-07-08
KR101003319B1 true KR101003319B1 (ko) 2010-12-22

Family

ID=38048520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087011549A KR101003319B1 (ko) 2005-11-15 2006-11-13 반도체 패키지, 전자 부품, 및 전자 기기

Country Status (6)

Country Link
US (1) US7847389B2 (ko)
EP (1) EP1953819A4 (ko)
JP (1) JP5104315B2 (ko)
KR (1) KR101003319B1 (ko)
CN (1) CN101310380B (ko)
WO (1) WO2007058134A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5388676B2 (ja) * 2008-12-24 2014-01-15 イビデン株式会社 電子部品内蔵配線板
US8614491B2 (en) * 2009-04-07 2013-12-24 Honeywell International Inc. Package interface plate for package isolation structures
JP5892388B2 (ja) * 2011-01-12 2016-03-23 株式会社村田製作所 樹脂封止型モジュール
CN108346640B (zh) * 2017-01-25 2020-02-07 华邦电子股份有限公司 半导体结构及其制作方法
CN111146152B (zh) * 2019-10-30 2021-09-10 苏师大半导体材料与设备研究院(邳州)有限公司 一种半导体封装件
TWI836979B (zh) * 2023-05-05 2024-03-21 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100469516B1 (ko) * 1996-07-12 2005-02-02 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JPH08335663A (ja) 1995-06-08 1996-12-17 Sony Corp 半導体装置及び半導体装置の製造方法
JPH09167811A (ja) 1995-12-15 1997-06-24 Toshiba Corp 表面実装型電子部品
JPH10125705A (ja) * 1996-10-18 1998-05-15 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2980046B2 (ja) 1997-02-03 1999-11-22 日本電気株式会社 半導体装置の実装構造および実装方法
US6028365A (en) * 1998-03-30 2000-02-22 Micron Technology, Inc. Integrated circuit package and method of fabrication
TW460927B (en) 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
JP3880762B2 (ja) 1999-01-18 2007-02-14 株式会社東芝 半導体装置
JP4427535B2 (ja) 1999-01-18 2010-03-10 株式会社東芝 半導体装置の実装方法
JP2000353767A (ja) 1999-05-14 2000-12-19 Universal Instr Corp 電子部品を実装するための基板、およびパッケージ、実装方法および集積回路チップをパッケージに収容する方法
JP2002110839A (ja) 2000-09-27 2002-04-12 Toshiba Corp 半導体装置、半導体装置の製造方法及び半導体実装装置
DE10104427A1 (de) 2001-02-01 2001-07-19 Alexander Prikot Chip-Gehäuse
JP2002289741A (ja) 2001-03-23 2002-10-04 Nec Kyushu Ltd 半導体装置
JP3490987B2 (ja) 2001-07-19 2004-01-26 沖電気工業株式会社 半導体パッケージおよびその製造方法
TWI312166B (en) 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP4085788B2 (ja) 2002-08-30 2008-05-14 日本電気株式会社 半導体装置及びその製造方法、回路基板、電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100469516B1 (ko) * 1996-07-12 2005-02-02 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치

Also Published As

Publication number Publication date
KR20080064157A (ko) 2008-07-08
US7847389B2 (en) 2010-12-07
WO2007058134A1 (ja) 2007-05-24
EP1953819A4 (en) 2010-09-29
JPWO2007058134A1 (ja) 2009-04-30
JP5104315B2 (ja) 2012-12-19
US20090096080A1 (en) 2009-04-16
EP1953819A1 (en) 2008-08-06
CN101310380B (zh) 2011-02-09
CN101310380A (zh) 2008-11-19

Similar Documents

Publication Publication Date Title
KR100408616B1 (ko) 반도체 장치, 전자 기기의 제조 방법, 전자 기기 및 휴대정보 단말
US6586830B2 (en) Semiconductor device with an interposer
US6525414B2 (en) Semiconductor device including a wiring board and semiconductor elements mounted thereon
US9716075B2 (en) Semiconductor chip assembly and method for making same
JP2725637B2 (ja) 電子回路装置およびその製造方法
KR101003319B1 (ko) 반도체 패키지, 전자 부품, 및 전자 기기
US7450395B2 (en) Circuit module and circuit device including circuit module
JPH11307886A (ja) フリップチップ接合ランドうねり防止パターン
US6388321B1 (en) Anisotropic conductive film and resin filling gap between a flip-chip and circuit board
JP4664312B2 (ja) 半導体チップの実装構造体およびその製造方法
KR20130129100A (ko) 반도체 장치 및 그 제조 방법
US20110197438A1 (en) Method of manufacturing semiconductor device
US20080185717A1 (en) Semiconductor device including bump electrodes
JP2002217514A (ja) マルチチップ半導体装置
JP2001077294A (ja) 半導体装置
US20090102048A1 (en) Electronic device and manufacturing method thereof
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
US20020063324A1 (en) Semiconductor device, method of fabricating same, semiconductor device package construction, and method of mounting the semiconductor device
JP4635836B2 (ja) シート状電子回路モジュール
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JP4128722B2 (ja) 回路基板および電子機器
JP3971314B2 (ja) 半導体製造装置
JP3912888B2 (ja) パッケージ型半導体装置
JP3676590B2 (ja) 半導体装置
JPH09275161A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee