JPH11307886A - フリップチップ接合ランドうねり防止パターン - Google Patents

フリップチップ接合ランドうねり防止パターン

Info

Publication number
JPH11307886A
JPH11307886A JP10125390A JP12539098A JPH11307886A JP H11307886 A JPH11307886 A JP H11307886A JP 10125390 A JP10125390 A JP 10125390A JP 12539098 A JP12539098 A JP 12539098A JP H11307886 A JPH11307886 A JP H11307886A
Authority
JP
Japan
Prior art keywords
flip
pattern
flip chip
chip bonding
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10125390A
Other languages
English (en)
Inventor
Toru Saito
徹 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10125390A priority Critical patent/JPH11307886A/ja
Priority to DE69939794T priority patent/DE69939794D1/de
Priority to EP99107191A priority patent/EP0954020B1/en
Priority to US09/291,314 priority patent/US6291775B1/en
Priority to CNB991051572A priority patent/CN1146977C/zh
Publication of JPH11307886A publication Critical patent/JPH11307886A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 フリップチップ接合部のプリント基板のラン
ドうねりによる未接続を防止する。 【解決手段】 プリント基板５の表層に、フリップチッ
プ３を接合するランド１が存在する。その次の層に、う
ねり防止用のダミーパターンまたはＧＮＤパターン２を
設ける。ダミーパターンまたはＧＮＤパターン２で、層
間の厚みを均一化する。フリップチップ接合ランドをほ
ぼ平面状に並ぶように形成したので、ダミーパターンま
たはＧＮＤパターンによって、フリップチップ接合ラン
ドを支え、うねりを防止することで高い接合品質を得る
ことができる。接合の不安定になる部分にダミーパター
ンを部分的に設けるのでなく、ダミーパターンやグラン
ドパターンをフリップチップの外形形状に相当する領域
に設けて、フリップチップ接合の全ランドを支えるよう
に構成したので、フリップチップ接合ランドが均一平面
に保たれ、プリント基板のうねりが少なくなり、接合が
確実に行なわれる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップ接
合ランドうねり防止パターンに関し、特に、フリップチ
ップ実装を確実にするために、プリント基板のフリップ
チップ接合ランドの次の層に設けるフリップチップ接合
ランドうねり防止パターンに関する。
【０００２】
【従来の技術】近年、半導体素子の進歩により半導体チ
ップの小型化が進み、小型サイズである上に端子数が多
い素子が多くなつてきている。それに伴い、フリップチ
ップ（ベアチップ）を、電極が下側になるように反転さ
せてフェイスダウンマウントする例も多くなっている。
そのマウントの実現構造として、フリップチップのバン
プに対応して、プリント配線板にフットプリントを設
け、当該バンプとフットプリントとの間でフェイスダウ
ンマウントする構造が一般的に採用されている。半導体
チップの実装方法では、半導体チップの複数の電極上に
バンプをボンディング装置のキャピラリによって一点一
点ボンディングし、その半導体チップをガラス基板に押
しつけてバンプの高さを均一にレベリングする。
【０００３】一方、回路基板であるＦＰＣ（Flexible p
rinted circuitboard：フレキシブルプリント基板）の
実装面には、半導体チップの電極に対応するパッドをフ
ォトリソグラフィ技術により形成し、スクリーン印刷法
により熱硬化・絶縁性接着剤を塗布する。そうして、Ｆ
ＰＣのパッドと半導体チップのバンプとをボンディング
装置のボンディングステージ上に位置決めし、ボンディ
ングヘッドで半導体チップを加圧、加熱することによ
り、バッドとバンプとを電気的に接続するとともに熱硬
化・絶縁性接着剤を硬化して半導体チップをＦＰＣに固
着している。
【０００４】しかしながら、このようなフリップチップ
のフェイスダウンマウント構造では、ＦＰＣの厚さが均
一でパッド間の平面度が良好であれば、パッドとバンプ
とは確実に接続されるが、フットプリントの真下の隣接
層にパターンが無い場合、図10のように、信号パターン
４が有る部分と無い部分が混在して、層間厚みの均一化
がはかれず、信号パターン４が無い部分では、フリップ
接合ランド１がうねり、未接続となる。そのために、ダ
ミーパターンを設けて平面化することが提案されてい
る。
【０００５】例えば、特開平9-223715号公報に開示され
ている、フリップチップのバンプをプリント配線板にフ
ェイスダウンマウントする構造においては、フリップチ
ップのバンプに対応する位置で、フットプリント直下の
隣接層のパターンがない箇所にダミーパターンを設け
る。マウント時の接続媒体の溶融や硬化のための加圧加
熱による、フットプリント側への沈み込みや変形のばら
つきが発生し難くなり、層間基材厚さが均等化される。
または、ダミーパターンを、フットプリント真下の隣接
層でバンプに対応した全ての位置に配置するか、複数の
フットプリントに対応する一面パターンとし、電源また
はグランドに接続する。
【０００６】また、特開平8-64927号公報に開示されて
いる半導体チップの実装方法においては、回路基板のパ
ッドと半導体チップのバンプとのボンディング工程に先
立ち、基板厚さの不均一さを補うダミーパターンを形成
する。基板厚さの不均一さを補うダミーパターンを形成
した場合、回路基板の厚さをほぼ均一な厚さにできるた
め、回路基板のパッド間の平面度がよくなり、半導体チ
ップを実装した時の加圧、加熱によるバンプの変位量で
確実に電気的接続を行なう。
【０００７】
【発明が解決しようとする課題】従来の技術では、ダミ
ーパターンを部分的に設けたり、プリント基板全面に設
けたりして、フリップチップの形状と関係なくダミーパ
ターンを設けていたため、フリップチップの形状に対応
する領域の基板の厚さを一定にすることが困難であり、
ランドのうねりを十分に防止することができなかった。
【０００８】本発明は、このような従来の問題を解決す
るものであり、樹脂プリント基板のランドのうねりを防
止して、回路基板上のフリップチップ接合ランドを平面
にすることで、フリップチップとランド間の信頼性の高
い接続を実現することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記の目的を
達成するために、フリップチップ接合ランドうねり防止
パターンを、プリント基板のフリップチップ接合ランド
の次の層に、チップ接合ランドをほぼ平面状にするため
のうねり防止パターンとして、ダミーパターンまたはＧ
ＮＤパターンまたは信号パターンを設け、うねり防止パ
ターンをフリップチップ接合ランドの全ランドを支える
形状として構成した。
【００１０】このように、接合の不安定になる部分にダ
ミーパターンを部分的に設けるのではなく、ダミーパタ
ーンやグランドパターンをフリップチップの外形形状に
相当する領域に設けて、フリップチップ接合の全ランド
を支える構成としたので、樹脂プリント基板のランドの
うねりを防止して、信頼性の高い接続を実現できる。
【００１１】
【発明の実施の形態】本発明の請求項１記載の発明は、
プリント基板のフリップチップ接合ランドの次の層の、
フリップチップの外形形状に相当する領域に、前記フリ
ップチップ接合ランドの全ランドを平面状に並ぶように
支えるパターンを設けたフリップチップ接合ランドうね
り防止パターンであり、フリップチップの外形に合わせ
て樹脂プリント基板のランドを平面化し、信頼性の高い
接続を実現するという作用を有する。
【００１２】本発明の請求項２記載の発明は、プリント
基板のフリップチップ接合ランドの次の層の、フリップ
チップの外形形状に相当する領域の内、前記フリップチ
ップ接合ランドのある所定幅の領域に、前記フリップチ
ップ接合ランドの全ランドを平面状に並ぶように支える
パターンを設けたフリップチップ接合ランドうねり防止
パターンであり、接合ランドの幅の領域に合わせて樹脂
プリント基板のランドを平面化し、信頼性の高い接続を
実現するという作用を有する。
【００１３】本発明の請求項３記載の発明は、プリント
基板のフリップチップ接合ランドの次の層の、フリップ
チップの外形形状に相当する領域の内、前記フリップチ
ップ接合ランドのある所定幅の領域内であって前記フリ
ップチップ接合ランドに相当する位置に、前記フリップ
チップ接合ランドの全ランドを平面状に並ぶように支え
るパターンを設けたフリップチップ接合ランドうねり防
止パターンであり、接合ランドの位置に合わせて樹脂プ
リント基板のランドを平面化し、信頼性の高い接続を実
現するという作用を有する。
【００１４】本発明の請求項４記載の発明は、プリント
基板のフリップチップ接合ランドの次の層の、フリップ
チップの外形形状に相当する領域に、前記フリップチッ
プ接合ランドの全ランドを平面状に並ぶように支える支
持パターンを設け、前記領域内の信号パターンと前記支
持パターンの間を前記フリップチップの接合ランド間の
幅を延長した形状で離間させたフリップチップ接合ラン
ドうねり防止パターンであり、支持パターンと信号パタ
ーンとで樹脂プリント基板のランドを平面化し、信頼性
の高い接続を実現するという作用を有する。
【００１５】本発明の請求項５記載の発明は、プリント
基板のフリップチップ接合ランドの次の層の、フリップ
チップの外形形状に相当する領域の内、前記フリップチ
ップ接合ランドのある所定幅の領域に、前記フリップチ
ップ接合ランドの全ランドを平面状に並ぶように支える
支持パターンを設け、前記領域内の信号パターンと前記
支持パターンの間を前記フリップチップの接合ランド間
の幅で離間させたフリップチップ接合ランドうねり防止
パターンであり、支持パターンと信号パターンとで樹脂
プリント基板のランドを平面化し、信頼性の高い接続を
実現するという作用を有する。
【００１６】本発明の請求項６記載の発明は、プリント
基板のフリップチップ接合ランドの次の層の、フリップ
チップの外形形状に相当する領域の内、前記フリップチ
ップ接合ランドのある所定幅の領域内であって、前記フ
リップチップ接合ランドに相当する位置の内、信号パタ
ーンがない位置に、前記フリップチップ接合ランドの全
ランドを平面状に並ぶように支える支持パターンを設け
たフリップチップ接合ランドうねり防止パターンであ
り、支持パターンと信号パターンとで樹脂プリント基板
のランドを平面化し、信頼性の高い接続を実現するとい
う作用を有する。
【００１７】以下、本発明の実施の形態について、図１
〜図９を参照しながら、詳細に説明する。
【００１８】（第１の実施の形態）本発明の第１の実施
の形態は、プリント基板のフリップチップ接合ランドの
うねりを防止するため、ダミーパターンやグランドパタ
ーンを、フリップチップの外形形状に相当する領域に設
けて、フリップチップ接合ランドの全ランドを支えるフ
リップチップ接合ランドうねり防止パターンである。
【００１９】図１と図２は、本発明の第１の実施の形態
のフリップチップ接合ランドうねり防止パターンの構成
を示す図である。図１と図２において、フリップチップ
接合ランド１は、フリップチップを接合するランドであ
る。このフリップチップ接合ランド１を支えるため、次
の層にダミーまたはＧＮＤパターン２が設けられてい
る。
【００２０】図１は、フリップチップをプリント基板に
接合した平面図である。説明の都合上、フリップチップ
の大きさを枠のみで示し、フリップチップ接合ランド１
と、斜線部で示したダミーパターンやグランドパターン
２との寸法関係を、略図で示している。図１には、フリ
ップチップ３の方形の外形寸法とほぼ同じ大きさのダミ
ーパターンやグランドパターン２を、プリント基板５に
設けた例を示している。ダミーパターンやグランドパタ
ーン２の大きさを、フリップチップ３の方形の外形寸法
と全く同じにしても良いのであるが、この例では、フリ
ップチップ接合ランド１で形成されている方形の領域と
同じ形にしている。
【００２１】図２に、フリップチップ接合ランドうねり
防止パターンのＡ−Ａ’断面図を示す。フリップチップ
３の方形の外形寸法とほぼ同じ大きさのダミーパターン
やグランドパターン２を、プリント基板５に設けている
ので、フリップチップ接合ランド１が均一平面を保って
おり、プリント基板のうねりがなく、接合が確実に行な
われる。
【００２２】上記のように、本発明の第１の実施の形態
では、フリップチップ接合ランドうねり防止パターン
を、ダミーパターンやグランドパターンを、フリップチ
ップの外形形状に相当する領域に設けて、フリップチッ
プ接合ランドの全ランドを支えるように構成したので、
プリント基板のうねりがなくなり、接合が確実になる。
【００２３】（第２の実施の形態）本発明に第２の実施
の形態は、プリント基板のフリップチップ接合ランドの
うねりを防止するため、ダミーパターンやグランドパタ
ーンを、フリップチップの外形に相当する領域内の、フ
リップチップ接合ランドのある所定幅の領域に設けて、
フリップチップ接合ランドの全ランドを支えるフリップ
チップ接合ランドうねり防止パターンである。
【００２４】図３と図４は、本発明の第２の実施の形態
のフリップチップ接合ランドうねり防止パターンの構成
を示す図である。図３と図４において、フリップチップ
接合ランド１は、フリップチップを接合するランドであ
る。このフリップチップ接合ランド１を支えるため、次
の層にダミーまたはＧＮＤパターン２が設けられてい
る。
【００２５】図３は、フリップチップ３をプリント基板
５に接合した平面図であり、説明の都合上、フリップチ
ップ３の大きさを枠のみで示し、フリップチップ接合ラ
ンド１と、斜線部で示したダミーパターンやグランドパ
ターン２との寸法関係を、略図で示している。ダミーパ
ターンやグランドパターン２の大きさを、フリップチッ
プ接合ランド１で形成されている方形の領域で、かつ、
フリップチップ接合ランド１で囲まれた内側の領域を除
外した形、言い換えると、フリップチップ接合ランド１
の幅で方形に描かれた領域に、ダミーパターンやグラン
ドパターン２を設けるようにしている。
【００２６】図４に、フリップチップ接合ランドうねり
防止パターンのＡ−Ａ’断面図を示す。フリップチップ
３の方形の外形寸法とほぼ同じ大きさのダミーパターン
やグランドパターン２を、プリント基板５に設けている
こととなり、フリップチップ接合ランド１が均一平面を
保っており、プリント基板５のうねりがなく接合が確実
に行なわれる。
【００２７】上記のように、本発明の第２の実施の形態
では、フリップチップ接合ランドうねり防止パターン
を、少なくともダミーパターンやグランドパターンをフ
リップチップの外形に相当する領域内の、フリップチッ
プ接合ランドのある所定幅の領域に設けて、フリップチ
ップ接合ランドの全ランドを支えるように構成したの
で、プリント基板のうねりがなくなり、接合が確実にな
る。
【００２８】（第３の実施の形態）本発明に第３の実施
の形態は、プリント基板のフリップチップ接合ランドの
うねりを防止するため、ダミーパターンやグランドパタ
ーンを、フリップチップ接合ランドの次の層の相当する
位置に設けて、フリップチップ接合ランドの全ランドを
支えるフリップチップ接合ランドうねり防止パターンで
ある。
【００２９】図５と図６は、本発明の第３の実施の形態
のフリップチップ接合ランドうねり防止パターンの構成
を示す図である。図５と図６において、フリップチップ
接合ランド１は、フリップチップを接合するランドであ
る。このフリップチップ接合ランド１を支えるため、次
の層にダミーまたはＧＮＤパターン２が設けられてい
る。
【００３０】図５は、フリップチップ３をプリント基板
５に接合した平面図である。説明の都合上、フリップチ
ップ３の大きさを枠のみで示し、フリップチップ接合ラ
ンド１とダミーパターンやグランドパターン２との寸法
関係を、略図で示している。ダミーパターンやグランド
パターン２の大きさを、フリップチップ接合ランド１で
形成されている方形の領域内で、かつ、フリップチップ
接合ランド１に一対一に対応した個々の領域に、ダミー
パターンやグランドパターン２を設けるようにしてい
る。ここでは、フリップチップ接合ランド１とダミーパ
ターンやグランドパターン２は重なって表示されてい
る。
【００３１】図６に、フリップチップ接合ランドうねり
防止パターンのＡ−Ａ’断面図を示す。フリップチップ
３の方形の外形寸法とほぼ同じ大きさのダミーパターン
やグランドパターン２を、プリント基板５に設けている
こととなり、フリップチップ接合ランド１が均一平面を
保っており、プリント基板５のうねりがなく、接合が確
実に行なわれる。
【００３２】上記のように、本発明の第３の実施の形態
では、フリップチップ接合ランドうねり防止パターンと
して、ダミーパターンやグランドパターンを、フリップ
チップ接合ランドに相当する位置に設けて、フリップチ
ップ接合ランドの全ランドを支えるように構成したの
で、プリント基板のうねりがなくなり、接合が確実にな
る。
【００３３】（第４の実施の形態）本発明に第４の実施
の形態は、プリント基板のフリップチップ接合ランドの
うねりを防止するため、ダミーパターンやグランドパタ
ーンを、フリップチップの外形に相当する領域に設け、
領域内の信号パターンとダミーパターンの間を離間させ
て、フリップチップ接合ランドの全ランドを支えるフリ
ップチップ接合ランドうねり防止パターンである。
【００３４】図７は、本発明の第４の実施の形態のフリ
ップチップ接合ランドうねり防止パターンの構成を示す
平面図である。製品のパターン設計上、ダミーまたはＧ
ＮＤパターン２のエリアに、信号パターン４が存在する
ことがある。その場合、ダミーまたはＧＮＤパターン２
を削り、信号パターン４でランド１を支える。
【００３５】図７では、フリップチップ３の方形の外形
寸法とほぼ同じ大きさのダミーパターンやグランドパタ
ーン２を、プリント基板５に設けた例である。ダミーま
たはグランドパターン２の領域に、信号パターン４があ
る場合を示している。ダミーパターンやグランドパター
ン２の領域と信号パターン４を、一定の幅を隔てて分離
している。この例では、フリップチップ接合ランド１と
信号パターン４の間隔を一定幅として、信号パターン４
を囲うＵ字型にダミーパターン２を削っている。この例
でも、断面方向から見れば、全体としてフリップチップ
３の方形の外形寸法とほぼ同じ大きさのダミーパターン
やグランドパターン２を、プリント基板５に設けている
こととなり、フリップチップ接合ランド１が均一平面を
保っており、プリント基板のうねりがなく、接合が確実
に行なわれる。
【００３６】上記のように、本発明の第４の実施の形態
では、フリップチップ接合ランドうねり防止パターンと
して、ダミーパターンやグランドパターンを、フリップ
チップの外形に相当する領域に設け、領域内の信号パタ
ーンとダミーパターンの間を離間させて、フリップチッ
プ接合ランドの全ランドを支えるように構成したので、
プリント基板のうねりがなくなり、接合が確実に行なわ
れる。
【００３７】（第５の実施の形態）本発明に第５の実施
の形態は、プリント基板のフリップチップ接合ランドの
うねりを防止するため、ダミーパターンやグランドパタ
ーンを、フリップチップ接合ランドのある所定幅の領域
に設けて、領域内の信号パターンとダミーパターンの間
を離間させて、フリップチップ接合ランドの全ランドを
支えるフリップチップ接合ランドうねり防止パターンで
ある。
【００３８】図８は、本発明の第５の実施の形態のフリ
ップチップ接合ランドうねり防止パターンの構成を示す
ものである。図８では、フリップチップ３の方形の外形
寸法とほぼ同じ大きさのダミーパターンやグランドパタ
ーン２を、プリント基板５に設けた例の内、ダミーパタ
ーンやグランドパターン２の大きさを、フリップチップ
接合ランド１で形成されている方形の領域で、かつ、フ
リップチップ接合ランド１で囲まれた内側の領域を除外
した形、言い換えると、フリップチップ接合ランド１の
幅で方形に描かれた領域に、ダミーパターンやグランド
パターン２を設けた例であって、ダミーまたはグランド
パターン２の領域の内側に、信号パターン４の一部が入
り込んだ場合を示している。ここでは、ダミーパターン
やグランドパターン２の領域と信号パターン４を、信号
パターン４の両側に一定の幅を隔てている。この例で
も、断面方向から見れば、全体としてフリップチップ３
の方形の外形寸法とほぼ同じ大きさのダミーパターンや
グランドパターン２を、プリント基板５に設けているこ
ととなり、フリップチップ接合ランド１が均一平面を保
っており、プリント基板のうねりがなく、接合が確実に
行なわれることに変わりはない。
【００３９】上記のように、本発明の第５の実施の形態
では、フリップチップ接合ランドうねり防止パターンと
して、ダミーパターンやグランドパターンを、フリップ
チップ接合ランドのある所定幅の領域に設けて、領域内
の信号パターンとダミーパターンの間を離間させて、フ
リップチップ接合ランドの全ランドを支える構成とした
ので、プリント基板のうねりがなくなり、接合が確実に
行なわれる。
【００４０】（第６の実施の形態）本発明に第６の実施
の形態は、プリント基板のフリップチップ接合ランドの
うねりを防止するため、ダミーパターンやグランドパタ
ーンを、フリップチップ接合ランドに相当する位置に設
けて、その位置に信号パターンがある場合はダミーパタ
ーンを除き、フリップチップ接合ランドの全ランドを支
えるフリップチップ接合ランドうねり防止パターンであ
る。
【００４１】図９は、本発明の第６の実施の形態のフリ
ップチップ接合ランドうねり防止パターンの構成を示す
ものである。図９において、フリップチップ接合ランド
１は、フリップチップを接合するランドである。このフ
リップチップ接合ランド１を支えるため、次の層にダミ
ーまたはＧＮＤパターン２が設けられている。
【００４２】図９は、フリップチップ３をプリント基板
５に接合した平面図である。説明の都合上、フリップチ
ップ３の大きさを枠のみで示し、フリップチップ接合ラ
ンド１とダミーパターンやグランドパターン２との寸法
関係を、略図で示している。ダミーパターンやグランド
パターン２の大きさを、フリップチップ接合ランド１で
形成されている方形の領域内で、かつ、フリップチップ
接合ランド１に一対一に対応した個々の領域に、ダミー
パターンやグランドパターン２を設けるようにしてい
る。ここでは、フリップチップ接合ランド１とダミーパ
ターンやグランドパターン２は重なって表示されてい
る。フリップチップ３の方形の外形寸法とほぼ同じ大き
さのダミーパターンやグランドパターン２を、プリント
基板５に設けていることとなり、フリップチップ接合ラ
ンド１が均一平面を保っており、プリント基板５のうね
りがなく、接合が確実に行なわれる。
【００４３】信号パターン４がダミーパターン２と重な
る場合は、ダミーパターン２を除く。信号パターン４で
フリップチップ接合ランド１を支えることになるので、
フリップチップ接合ランド１が均一平面を保っており、
プリント基板５のうねりがなく、接合が確実に行なわれ
る。
【００４４】上記のように、本発明の第６の実施の形態
では、フリップチップ接合ランドうねり防止パターンと
して、ダミーパターンやグランドパターンを、フリップ
チップ接合ランドに相当する位置に設けて、その位置に
信号パターンがある場合はダミーパターンを除き、フリ
ップチップ接合ランドの全ランドを支える構成としたの
で、プリント基板のうねりがなくなり、接合が確実に行
なわれる。
【００４５】
【発明の効果】上記実施の形態より明らかなように、本
発明では、フリップチップ接合ランドうねり防止パター
ンを、プリント基板のフリップチップ接合ランドの次の
層に、フリップチップ接合ランドの全ランドを支えるダ
ミーパターンまたはＧＮＤパターンまたは信号パターン
を設け、フリップチップ接合ランドをほぼ平面状に並ぶ
ように形成したので、ダミーパターンまたはＧＮＤパタ
ーンによって、フリップチップ接合ランドを支え、うね
りを防止することで、高い接合品質を得ることができる
という効果が得られる。
【００４６】本発明は、接合の不安定になる部分にダミ
ーパターンを部分的に設けるのでなく、ダミーパターン
やグランドパターンをフリップチップの外形形状に相当
する領域に設けて、フリップチップ接合の全ランドを支
えるように構成したので、フリップチップ接合ランドが
均一平面に保たれ、多層プリント基板のうねりが少なく
なり、接合が確実に行なわれるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のフリップチップ接
合ランドうねり防止パターンの平面図、
【図２】本発明の第１の実施の形態のフリップチップ接
合ランドうねり防止パターンの断面図、
【図３】本発明の第２の実施の形態のフリップチップ接
合ランドうねり防止パターンの平面図、
【図４】本発明の第２の実施の形態のフリップチップ接
合ランドうねり防止パターンの断面図、
【図５】本発明の第３の実施の形態のフリップチップ接
合ランドうねり防止パターンの平面図、
【図６】本発明の第３の実施の形態のフリップチップ接
合ランドうねり防止パターンの断面図、
【図７】本発明の第４の実施の形態のフリップチップ接
合ランドうねり防止パターンの平面図、
【図８】本発明の第５の実施の形態のフリップチップ接
合ランドうねり防止パターンの平面図、
【図９】本発明の第６の実施の形態のフリップチップ接
合ランドうねり防止パターンの平面図、
【図１０】従来のフリップチップ接合ランドの断面図で
ある。
【符号の説明】
１ フリップチップ接合ランド ２ ダミーまたはＧＮＤパターン ３ フリップチップ ４ 信号パターン ５ プリント基板 ６ 充填層

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 プリント基板のフリップチップ接合ラン
    ドの次の層の、フリップチップの外形形状に相当する領
    域に、前記フリップチップ接合ランドの全ランドを平面
    状に並ぶように支えるパターンを設けたことを特徴とす
    るフリップチップ接合ランドうねり防止パターン。
  2. 【請求項２】 プリント基板のフリップチップ接合ラン
    ドの次の層の、フリップチップの外形形状に相当する領
    域の内、前記フリップチップ接合ランドのある所定幅の
    領域に、前記フリップチップ接合ランドの全ランドを平
    面状に並ぶように支えるパターンを設けたことを特徴と
    するフリップチップ接合ランドうねり防止パターン。
  3. 【請求項３】 プリント基板のフリップチップ接合ラン
    ドの次の層の、フリップチップの外形形状に相当する領
    域の内、前記フリップチップ接合ランドのある所定幅の
    領域内であって前記フリップチップ接合ランドに相当す
    る位置に、前記フリップチップ接合ランドの全ランドを
    平面状に並ぶように支えるパターンを設けたことを特徴
    とするフリップチップ接合ランドうねり防止パターン。
  4. 【請求項４】 プリント基板のフリップチップ接合ラン
    ドの次の層の、フリップチップの外形形状に相当する領
    域に、前記フリップチップ接合ランドの全ランドを平面
    状に並ぶように支える支持パターンを設け、前記領域内
    の信号パターンと前記支持パターンの間を前記フリップ
    チップの接合ランド間の幅を延長した形状で離間させた
    ことを特徴とするフリップチップ接合ランドうねり防止
    パターン。
  5. 【請求項５】 プリント基板のフリップチップ接合ラン
    ドの次の層の、フリップチップの外形形状に相当する領
    域の内、前記フリップチップ接合ランドのある所定幅の
    領域に、前記フリップチップ接合ランドの全ランドを平
    面状に並ぶように支える支持パターンを設け、前記領域
    内の信号パターンと前記支持パターンの間を前記フリッ
    プチップの接合ランド間の幅で離間させたことを特徴と
    するフリップチップ接合ランドうねり防止パターン。
  6. 【請求項６】 プリント基板のフリップチップ接合ラン
    ドの次の層の、フリップチップの外形形状に相当する領
    域の内、前記フリップチップ接合ランドのある所定幅の
    領域内であって、前記フリップチップ接合ランドに相当
    する位置の内、信号パターンがない位置に、前記フリッ
    プチップ接合ランドの全ランドを平面状に並ぶように支
    える支持パターンを設けたことを特徴とするフリップチ
    ップ接合ランドうねり防止パターン。
JP10125390A 1998-04-21 1998-04-21 フリップチップ接合ランドうねり防止パターン Pending JPH11307886A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10125390A JPH11307886A (ja) 1998-04-21 1998-04-21 フリップチップ接合ランドうねり防止パターン
DE69939794T DE69939794D1 (de) 1998-04-21 1999-04-13 Anschlussfläche für Flipchip-Bonding
EP99107191A EP0954020B1 (en) 1998-04-21 1999-04-13 Flip chip bonding lands
US09/291,314 US6291775B1 (en) 1998-04-21 1999-04-14 Flip chip bonding land waving prevention pattern
CNB991051572A CN1146977C (zh) 1998-04-21 1999-04-21 安装倒装片的结构和防止倒装片键合区起伏的图案

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10125390A JPH11307886A (ja) 1998-04-21 1998-04-21 フリップチップ接合ランドうねり防止パターン

Publications (1)

Publication Number Publication Date
JPH11307886A true JPH11307886A (ja) 1999-11-05

Family

ID=14908963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10125390A Pending JPH11307886A (ja) 1998-04-21 1998-04-21 フリップチップ接合ランドうねり防止パターン

Country Status (5)

Country Link
US (1) US6291775B1 (ja)
EP (1) EP0954020B1 (ja)
JP (1) JPH11307886A (ja)
CN (1) CN1146977C (ja)
DE (1) DE69939794D1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098251A (ja) * 2006-10-06 2008-04-24 Nec Electronics Corp 配線基板
KR101007328B1 (ko) 2009-05-12 2011-01-13 삼성전기주식회사 카메라 모듈용 인쇄회로기판 및 카메라 모듈
JPWO2016158109A1 (ja) * 2015-03-27 2017-12-28 京セラ株式会社 撮像用部品およびこれを備える撮像モジュール
JP2020136624A (ja) * 2019-02-26 2020-08-31 新日本無線株式会社 半導体装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971899B (zh) * 1997-10-17 2010-05-12 揖斐电株式会社 封装基板
US6759596B1 (en) * 2000-05-12 2004-07-06 Shipley Company Sequential build circuit board
US6683387B1 (en) * 2000-06-15 2004-01-27 Advanced Micro Devices, Inc. Flip chip carrier package with adapted landing pads
US6894399B2 (en) * 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6888240B2 (en) * 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
SG122743A1 (en) 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
JP4222882B2 (ja) * 2003-06-03 2009-02-12 日東電工株式会社 配線回路基板
TWM243783U (en) * 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
KR100975521B1 (ko) * 2003-10-04 2010-08-12 삼성전자주식회사 발광 소자 조립체
KR100730077B1 (ko) * 2005-11-25 2007-06-19 삼성전기주식회사 이미지센서 모듈과 카메라모듈 패키지
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
US7679002B2 (en) * 2006-08-22 2010-03-16 Texas Instruments Incorporated Semiconductive device having improved copper density for package-on-package applications
EP2357877B1 (en) * 2008-10-31 2018-06-27 Taiyo Yuden Co., Ltd. Method for manufacturing a printed wiring board
TWI389604B (zh) * 2008-12-29 2013-03-11 Au Optronics Corp 電路板結構與其製造方法及液晶顯示器
TWI455263B (zh) * 2009-02-16 2014-10-01 Ind Tech Res Inst 晶片封裝結構及晶片封裝方法
US20160154234A1 (en) * 2014-03-24 2016-06-02 Gerald McMorrow Enhanced closed loop, optical feedback synchronization system for imaging applications
US9972590B2 (en) * 2016-07-05 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor package having a solder-on-pad structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6052084A (ja) * 1983-08-31 1985-03-23 株式会社東芝 印刷配線基板
JPH02143583A (ja) * 1988-11-25 1990-06-01 Mitsubishi Electric Corp メモリモジュール
JPH0690068A (ja) * 1992-09-08 1994-03-29 Ibiden Co Ltd プリント配線板
US5510758A (en) * 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
JP3383398B2 (ja) * 1994-03-22 2003-03-04 株式会社東芝 半導体パッケージ
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JPH07302858A (ja) * 1994-04-28 1995-11-14 Toshiba Corp 半導体パッケージ
JP3608226B2 (ja) * 1994-08-26 2005-01-05 富士通株式会社 半導体チップの実装方法及び半導体装置
JP3202525B2 (ja) * 1995-03-27 2001-08-27 キヤノン株式会社 電気回路基板及びそれを備えた表示装置
JPH09223715A (ja) * 1996-02-15 1997-08-26 Pfu Ltd フリップチップまたはフリップチップキャリアの接続構造
JPH09321390A (ja) * 1996-05-31 1997-12-12 Olympus Optical Co Ltd 両面フレキシブル配線板
JPH1013003A (ja) * 1996-06-26 1998-01-16 Casio Comput Co Ltd 半導体装置
JP2845219B2 (ja) * 1996-10-07 1999-01-13 セイコーエプソン株式会社 電気的接続構造及び液晶装置
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098251A (ja) * 2006-10-06 2008-04-24 Nec Electronics Corp 配線基板
KR101007328B1 (ko) 2009-05-12 2011-01-13 삼성전기주식회사 카메라 모듈용 인쇄회로기판 및 카메라 모듈
JPWO2016158109A1 (ja) * 2015-03-27 2017-12-28 京セラ株式会社 撮像用部品およびこれを備える撮像モジュール
JP2020136624A (ja) * 2019-02-26 2020-08-31 新日本無線株式会社 半導体装置

Also Published As

Publication number Publication date
CN1233849A (zh) 1999-11-03
EP0954020A3 (en) 2000-12-27
US6291775B1 (en) 2001-09-18
EP0954020B1 (en) 2008-10-29
CN1146977C (zh) 2004-04-21
EP0954020A2 (en) 1999-11-03
DE69939794D1 (de) 2008-12-11

Similar Documents

Publication Publication Date Title
JPH11307886A (ja) フリップチップ接合ランドうねり防止パターン
US6756663B2 (en) Semiconductor device including wiring board with three dimensional wiring pattern
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
US6853058B2 (en) Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member
US20070035021A1 (en) Printed circuit board and electronic apparatus including printed circuit board
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
JP2000332055A (ja) フリップチップ実装構造及び実装方法
US8035225B2 (en) Semiconductor chip assembly and fabrication method therefor
EP1301945A1 (en) Multi-metal layer circuit
JP3490303B2 (ja) 半導体装置の実装体
JP2000068328A (ja) フリップチップ実装用配線基板
JP5104315B2 (ja) 半導体パッケージ、電子部品、及び電子機器
WO2000019515A1 (fr) Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
JP4408598B2 (ja) カード型記録媒体
JP2002289735A (ja) 半導体装置
JP2009010201A (ja) プリント回路板、及び電子機器
JP3844079B2 (ja) 半導体装置の製造方法
JP3424515B2 (ja) 電子部品の実装構造
JPH09223715A (ja) フリップチップまたはフリップチップキャリアの接続構造
JP2003152021A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3269506B2 (ja) 半導体装置
JP3912888B2 (ja) パッケージ型半導体装置
JP2006165333A (ja) 半導体素子搭載装置及び半導体素子搭載方法
JPH1146053A (ja) 電子部品の実装構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050405