JPH09223715A - フリップチップまたはフリップチップキャリアの接続構造 - Google Patents
フリップチップまたはフリップチップキャリアの接続構造Info
- Publication number
- JPH09223715A JPH09223715A JP2717896A JP2717896A JPH09223715A JP H09223715 A JPH09223715 A JP H09223715A JP 2717896 A JP2717896 A JP 2717896A JP 2717896 A JP2717896 A JP 2717896A JP H09223715 A JPH09223715 A JP H09223715A
- Authority
- JP
- Japan
- Prior art keywords
- flip chip
- footprint
- pattern
- chip carrier
- connection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 本発明は、半導体素子の多端子部品をプリン
ト配線板に接続してなる半導体装置に係わり、特にフリ
ップチップまたはフリップチップキャリアの接続構造の
改善に関する。 【解決手段】 本発明は、フットプリントに係る接触圧
力を均一化するために、少なくともダミーパターンを前
記フットプリントの隣接層の一つに配置することで、プ
リント配線板の基材厚みを均等化し、電気的接続信頼性
を向上する。
ト配線板に接続してなる半導体装置に係わり、特にフリ
ップチップまたはフリップチップキャリアの接続構造の
改善に関する。 【解決手段】 本発明は、フットプリントに係る接触圧
力を均一化するために、少なくともダミーパターンを前
記フットプリントの隣接層の一つに配置することで、プ
リント配線板の基材厚みを均等化し、電気的接続信頼性
を向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の多端
子部品をプリント配線板に接続してなる半導体装置に係
わり、特にフリップチップまたはフリップチップキャリ
アの接続構造の改善に関する。
子部品をプリント配線板に接続してなる半導体装置に係
わり、特にフリップチップまたはフリップチップキャリ
アの接続構造の改善に関する。
【０００２】
【従来の技術】近年、半導体素子の進歩により小型化が
進み、小型サイズである上に端子数が多い素子が多くな
ってきている。それに伴い、フリップチップまたはフリ
ップチップキャリアをフェイスダウンマウントする例も
多くなっている。そのマウントの実現構造として、図５
の従来例の接続構造図に示すように、フリップチップま
たはフリップチップキャリア２０のバンプ２１に対応し
て、プリント配線板２２にフットプリント２３を設け、
当該バンプ２１とフットプリント２３との間でフェイス
ダウンマウントする構造が一般的に採用されている。
進み、小型サイズである上に端子数が多い素子が多くな
ってきている。それに伴い、フリップチップまたはフリ
ップチップキャリアをフェイスダウンマウントする例も
多くなっている。そのマウントの実現構造として、図５
の従来例の接続構造図に示すように、フリップチップま
たはフリップチップキャリア２０のバンプ２１に対応し
て、プリント配線板２２にフットプリント２３を設け、
当該バンプ２１とフットプリント２３との間でフェイス
ダウンマウントする構造が一般的に採用されている。
【０００３】
【発明が解決しようとする課題】このような従来のフリ
ップチップまたはフリップチップキャリアのフェイスダ
ウンマウント構造では、図５（ｂ）の断面拡大図に示す
ようにフットプリント２３の真下の隣接層にパターンが
無い場合、例えばガラスエポキシで成る層間基材の厚み
が厚くなる、ガラスエポキシは例えば銅からなるパター
ンに比べ弾性率が低く変形しやすいため、フェイスダウ
ンマウント時の接続媒体の溶融や硬化のための加圧加熱
により、フットプリント側に沈み込みや変形が、フット
プリント２３の真下の隣接層にパターンが有る場合より
発生しやすい。そのことによりフットプリントにかかる
接触圧力の均一性を失い、電気的接続信頼性を失う要因
となるという問題点がある。この要因はフットプリント
のサイズが小さくなる程に重大な問題となる。
ップチップまたはフリップチップキャリアのフェイスダ
ウンマウント構造では、図５（ｂ）の断面拡大図に示す
ようにフットプリント２３の真下の隣接層にパターンが
無い場合、例えばガラスエポキシで成る層間基材の厚み
が厚くなる、ガラスエポキシは例えば銅からなるパター
ンに比べ弾性率が低く変形しやすいため、フェイスダウ
ンマウント時の接続媒体の溶融や硬化のための加圧加熱
により、フットプリント側に沈み込みや変形が、フット
プリント２３の真下の隣接層にパターンが有る場合より
発生しやすい。そのことによりフットプリントにかかる
接触圧力の均一性を失い、電気的接続信頼性を失う要因
となるという問題点がある。この要因はフットプリント
のサイズが小さくなる程に重大な問題となる。
【０００４】
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、フリップチップまたはフリップチップキ
ャリアのバンプをプリント配線板にフェイスダウンマウ
ントする構造において、フリップチップまたはフリップ
チップキャリアのバンプに対応して配置するフットプリ
ント表面をマウント時の接続媒体の溶融や硬化のための
加圧加熱に対応して、 少なくともダミーパターンを前記フットプリントの隣
接層の一つに配置する。 フットプリント直下の隣接層でパターンがない箇所の
バンプに対応する位置にダミーパターンを設けること。 前記ダミーパターンを、フットプリント真下の隣接層
でバンプに対応した全ての位置に配置すること。 前記ダミーパターンを、複数のフットプリントに対応
する一面パターンとすること。 前記ダミーパターンを、電源またはグランドに接続さ
れる一面の層として構成した内層パターンとすることの
技術手段を採用した。
めに本発明は、フリップチップまたはフリップチップキ
ャリアのバンプをプリント配線板にフェイスダウンマウ
ントする構造において、フリップチップまたはフリップ
チップキャリアのバンプに対応して配置するフットプリ
ント表面をマウント時の接続媒体の溶融や硬化のための
加圧加熱に対応して、 少なくともダミーパターンを前記フットプリントの隣
接層の一つに配置する。 フットプリント直下の隣接層でパターンがない箇所の
バンプに対応する位置にダミーパターンを設けること。 前記ダミーパターンを、フットプリント真下の隣接層
でバンプに対応した全ての位置に配置すること。 前記ダミーパターンを、複数のフットプリントに対応
する一面パターンとすること。 前記ダミーパターンを、電源またはグランドに接続さ
れる一面の層として構成した内層パターンとすることの
技術手段を採用した。
【０００５】
【発明の実施の形態】まず、図１に示す第１実施例にお
いては、フリップチップまたはフリップチップキャリア
１０のバンプ１に対応して配置するプリント配線板２の
フットプリント３真下の隣接層でパターンがない箇所の
バンプ１に対応する位置にダミーパターン４を設ける。
この手段によりマウント時の接続媒体の溶融や硬化のた
めの加圧加熱によるフットプリント３側への沈み込みや
変形のばらつきが発生し難くなるように、層間基材厚さ
を均等化してフットプリント３にかかる接触圧力の均一
性を保ち、接続信頼性を失う要因を排除する作用を得
る。
いては、フリップチップまたはフリップチップキャリア
１０のバンプ１に対応して配置するプリント配線板２の
フットプリント３真下の隣接層でパターンがない箇所の
バンプ１に対応する位置にダミーパターン４を設ける。
この手段によりマウント時の接続媒体の溶融や硬化のた
めの加圧加熱によるフットプリント３側への沈み込みや
変形のばらつきが発生し難くなるように、層間基材厚さ
を均等化してフットプリント３にかかる接触圧力の均一
性を保ち、接続信頼性を失う要因を排除する作用を得
る。
【０００６】次に、図２に示す第２実施例においては、
前記ダミーパターン４を、フットプリント３真下の隣接
層でバンプ１に対応した全ての位置に配置する。この手
段により第１実施例と同様に、マウント時の接続媒体の
溶融や硬化のための加圧加熱によるフットプリント３側
への沈み込みや変形のばらつきが発生し難くなるよう
に、層間基材厚さを均等化してフットプリント３にかか
る接触圧力の均一性を保ち、接続信頼性を失う要因を排
除する作用を得る。
前記ダミーパターン４を、フットプリント３真下の隣接
層でバンプ１に対応した全ての位置に配置する。この手
段により第１実施例と同様に、マウント時の接続媒体の
溶融や硬化のための加圧加熱によるフットプリント３側
への沈み込みや変形のばらつきが発生し難くなるよう
に、層間基材厚さを均等化してフットプリント３にかか
る接触圧力の均一性を保ち、接続信頼性を失う要因を排
除する作用を得る。
【０００７】また、図３に示す第３実施例においては、
ダミーパターン４を、複数のフットプリント３に対応す
る一面パターン５とする。この手段によりフットプリン
ト３側への沈み込みや変形のばらつきが確実に発生し難
くなるように、層間基材厚さと基材の応力を均等化して
フットプリント３にかかる接触圧力の均一性を保ち、接
続信頼性を失う要因を排除する作用を得る。
ダミーパターン４を、複数のフットプリント３に対応す
る一面パターン５とする。この手段によりフットプリン
ト３側への沈み込みや変形のばらつきが確実に発生し難
くなるように、層間基材厚さと基材の応力を均等化して
フットプリント３にかかる接触圧力の均一性を保ち、接
続信頼性を失う要因を排除する作用を得る。
【０００８】さらに、図４に示す第４実施例において
は、前述のダミーパターン４を、電源またはグランドに
接続される一面の層として構成した内層パターン６とす
る。この手段により第３実施例と同様に、フットプリン
ト３側への沈み込みや変形のばらつきが確実に発生し難
くなるように、層間基材厚さと基材の応力を均等化して
フットプリント３にかかる接触圧力の均一性を保ち、接
続信頼性を失う要因を排除する作用を得る。
は、前述のダミーパターン４を、電源またはグランドに
接続される一面の層として構成した内層パターン６とす
る。この手段により第３実施例と同様に、フットプリン
ト３側への沈み込みや変形のばらつきが確実に発生し難
くなるように、層間基材厚さと基材の応力を均等化して
フットプリント３にかかる接触圧力の均一性を保ち、接
続信頼性を失う要因を排除する作用を得る。
【０００９】
【実施例】以下、図１ないし図４の本発明に関わる多層
プリント配線板採用時での実施例の図面に基づいて説明
する。図１は、第１実施例の接続構造の平面図（ａ）と
断面図（ｂ）である。同図において、フリップチップま
たはフリップチップキャリア１０のバンプ１に対応して
配置するプリント配線板２のフットプリント３真下の隣
接層にパターン７のない箇所でフリップチップまたはフ
リップチップキャリア１０のバンプ１に対応する位置
に、表面層のフットプリント３と同じ大きさのダミーパ
ターン４を設けた。このようにフットプリント３の真下
の弾性率が低い基材の厚みを均等化したことで、フット
プリント３側に沈み込みや変形のばらつきが発生し難く
できる。
プリント配線板採用時での実施例の図面に基づいて説明
する。図１は、第１実施例の接続構造の平面図（ａ）と
断面図（ｂ）である。同図において、フリップチップま
たはフリップチップキャリア１０のバンプ１に対応して
配置するプリント配線板２のフットプリント３真下の隣
接層にパターン７のない箇所でフリップチップまたはフ
リップチップキャリア１０のバンプ１に対応する位置
に、表面層のフットプリント３と同じ大きさのダミーパ
ターン４を設けた。このようにフットプリント３の真下
の弾性率が低い基材の厚みを均等化したことで、フット
プリント３側に沈み込みや変形のばらつきが発生し難く
できる。
【００１０】図２は、第２実施例の接続構造の平面図
（ａ）と断面図（ｂ）である。同図において、ダミーパ
ターン４を、フットプリント３真下の隣接層でバンプ１
に対応した全ての位置に表面層のフットプリント３と同
じ大きさで配置する。なお当該ダミーパターン４を隣接
層のパターンの一部として利用したダミー兼用パターン
８も形成できる。またこの接続構造により、パターンの
ない箇所のダミーパターン４の設定もれの防止もでき
る。このようにフットプリント３の真下の弾性率が低い
基材の厚みを均等化したことで、フットプリント３側に
沈み込みや変形のばらつきが発生し難くできる。なおダ
ミーパターン４は、第１、第２実施例ともに隣接層全て
にまたは複数層に配置してもよい。
（ａ）と断面図（ｂ）である。同図において、ダミーパ
ターン４を、フットプリント３真下の隣接層でバンプ１
に対応した全ての位置に表面層のフットプリント３と同
じ大きさで配置する。なお当該ダミーパターン４を隣接
層のパターンの一部として利用したダミー兼用パターン
８も形成できる。またこの接続構造により、パターンの
ない箇所のダミーパターン４の設定もれの防止もでき
る。このようにフットプリント３の真下の弾性率が低い
基材の厚みを均等化したことで、フットプリント３側に
沈み込みや変形のばらつきが発生し難くできる。なおダ
ミーパターン４は、第１、第２実施例ともに隣接層全て
にまたは複数層に配置してもよい。
【００１１】図３は、第３実施例の接続構造の平面図
（ａ）と断面図（ｂ）である。同図において、ダミーパ
ターン４を、シールド効果を得ることが可能なように、
複数のフットプリント３に対応する広い一面パターン５
とする。この接続構造により、フットプリント３の真下
の弾性率が低い基材の厚みを均等化したことで、フット
プリント３側に沈み込みや変形のばらつきが確実に発生
し難くできる。
（ａ）と断面図（ｂ）である。同図において、ダミーパ
ターン４を、シールド効果を得ることが可能なように、
複数のフットプリント３に対応する広い一面パターン５
とする。この接続構造により、フットプリント３の真下
の弾性率が低い基材の厚みを均等化したことで、フット
プリント３側に沈み込みや変形のばらつきが確実に発生
し難くできる。
【００１２】図４は、第４実施例の接続構造の平面図
（ａ）と断面図（ｂ）である。同図において、ダミーパ
ターン４を、シールドおよび放熱効果を得ることが可能
なように、電源もしくはグランドに接続される一面の層
として構成した内層パターン６とする。この接続構造に
より、ダミーパターン４がプリント配線板全面に配置で
き、フットプリント３の真下の弾性率が低い基材の厚み
を均等化したことで、フットプリント３側に沈み込みや
変形のばらつきが確実に発生し難くできる。
（ａ）と断面図（ｂ）である。同図において、ダミーパ
ターン４を、シールドおよび放熱効果を得ることが可能
なように、電源もしくはグランドに接続される一面の層
として構成した内層パターン６とする。この接続構造に
より、ダミーパターン４がプリント配線板全面に配置で
き、フットプリント３の真下の弾性率が低い基材の厚み
を均等化したことで、フットプリント３側に沈み込みや
変形のばらつきが確実に発生し難くできる。
【００１３】
【発明の効果】以上説明した本発明の効果について，請
求項順に説明する。請求項１記載の構成を備えた接続構
造では、少なくともダミーパターンをフリップチップま
たはフリップチップキャリアのバンプに対応して配置す
るプリント配線板のフットプリント真下の隣接層の一つ
に配置する。これにより、フットプリントにかかる接触
圧力の均一性を保ち、電気的接続信頼性が向上する。
求項順に説明する。請求項１記載の構成を備えた接続構
造では、少なくともダミーパターンをフリップチップま
たはフリップチップキャリアのバンプに対応して配置す
るプリント配線板のフットプリント真下の隣接層の一つ
に配置する。これにより、フットプリントにかかる接触
圧力の均一性を保ち、電気的接続信頼性が向上する。
【００１４】請求項２記載の構成を備えた接続構造で
は、フリップチップまたはフリップチップキャリアのバ
ンプに対応して配置するプリント配線板のフットプリン
ト真下の隣接層にパターンがない場合、隣接層のバンプ
に対応する位置にダミーパターンを設け層間基材厚さを
均等化するので、プリント配線板の表面を平面化し、フ
ットプリントにかかる接触圧力の均一性を保ち、電気的
接続信頼性が向上する。
は、フリップチップまたはフリップチップキャリアのバ
ンプに対応して配置するプリント配線板のフットプリン
ト真下の隣接層にパターンがない場合、隣接層のバンプ
に対応する位置にダミーパターンを設け層間基材厚さを
均等化するので、プリント配線板の表面を平面化し、フ
ットプリントにかかる接触圧力の均一性を保ち、電気的
接続信頼性が向上する。
【００１５】請求項３記載の構成を備えた接続構造で
は、ダミーパターンを、フットプリント真下の隣接層の
バンプに対応した全ての位置に配置しておき、当該ダミ
ーパターンを隣接層のパターンの一部として利用したダ
ミー兼用パターンも形成できるので、パターンのない箇
所のダミーパターンの設定もれの防止もでき、層間基材
厚さを均等化してフットプリントにかかる接触圧力の均
一性を保ち、電気的接続信頼性が向上する。
は、ダミーパターンを、フットプリント真下の隣接層の
バンプに対応した全ての位置に配置しておき、当該ダミ
ーパターンを隣接層のパターンの一部として利用したダ
ミー兼用パターンも形成できるので、パターンのない箇
所のダミーパターンの設定もれの防止もでき、層間基材
厚さを均等化してフットプリントにかかる接触圧力の均
一性を保ち、電気的接続信頼性が向上する。
【００１６】請求項４記載の構成を備えた接続構造で
は、ダミーパターンを、シールド効果を得ることが可能
な複数のフットプリントに対応する一面パターンとする
ので、請求項２の効果に加え、電源またはグランドに接
続してシールド効果も得られる。
は、ダミーパターンを、シールド効果を得ることが可能
な複数のフットプリントに対応する一面パターンとする
ので、請求項２の効果に加え、電源またはグランドに接
続してシールド効果も得られる。
【００１７】請求項５記載の構成を備えた接続構造で
は、シールドおよび放熱効果を得ることが可能な一面の
層として構成した内層パターンとするので、請求項２の
効果に加え、電源もしくはグランドに接続してシールド
および放熱効果も得られる。
は、シールドおよび放熱効果を得ることが可能な一面の
層として構成した内層パターンとするので、請求項２の
効果に加え、電源もしくはグランドに接続してシールド
および放熱効果も得られる。
【図１】第１実施例のフリップチップまたはフリップチ
ップキャリアの接続構造図。
ップキャリアの接続構造図。
【図２】第２実施例のフリップチップまたはフリップチ
ップキャリアの接続構造図。
ップキャリアの接続構造図。
【図３】第３実施例のフリップチップまたはフリップチ
ップキャリアの接続構造図。
ップキャリアの接続構造図。
【図４】第４実施例のフリップチップまたはフリップチ
ップキャリアの接続構造図。
ップキャリアの接続構造図。
【図５】従来例のフリップチップまたはフリップチップ
キャリアの接続構造図。
キャリアの接続構造図。
１ バンプ ２ プリント配線板 ３ フットプリント ４ ダミーパターン ５ 一面パターン ６ 内層パターン ７ パターン ８ ダミー兼用パターン ９ 内層回路パターン １０ フリップチップまたはフリップチップキャリア
Claims (5)
- 【請求項１】 バンプをプリント配線板にフェイスダウ
ンマウントするフリップチップまたはフリップチップキ
ャリアの接続構造において、 フットプリント（３）の表面を平面化するために、少な
くともダミーパターン（４）を前記フットプリント
（３）の隣接層の一つに配置することを特徴とするフリ
ップチップまたはフリップチップキャリアの接続構造。 - 【請求項２】 前記ダミーパターン（４）は、フットプ
リント（３）の真下の隣接層でパターンがない箇所のバ
ンプ（１）に対応する位置に設けられていることを特徴
とする請求項１記載のフリップチップまたはフリップチ
ップキャリアの接続構造。 - 【請求項３】 前記ダミーパターン（４）は、フットプ
リント（３）の真下の隣接層でバンプ（１）に対応する
全ての位置に配置されていることを特徴とする請求項１
記載のフリップチップまたはフリップチップキャリアの
接続構造。 - 【請求項４】 前記ダミーパターン（４）は、複数のフ
ットプリント（３）に対応する一面パターン（５）とす
ることを特徴とする請求項１記載のフリップチップまた
はフリップチップキャリアの接続構造。 - 【請求項５】 前記ダミーパターン（４）は、電源また
はグランドに接続される一面の層として構成した内層パ
ターン（６）とすることを特徴とする請求項１記載のフ
リップチップまたはフリップチップキャリアの接続構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2717896A JPH09223715A (ja) | 1996-02-15 | 1996-02-15 | フリップチップまたはフリップチップキャリアの接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2717896A JPH09223715A (ja) | 1996-02-15 | 1996-02-15 | フリップチップまたはフリップチップキャリアの接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09223715A true JPH09223715A (ja) | 1997-08-26 |
Family
ID=12213829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2717896A Pending JPH09223715A (ja) | 1996-02-15 | 1996-02-15 | フリップチップまたはフリップチップキャリアの接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09223715A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0954020A2 (en) * | 1998-04-21 | 1999-11-03 | Matsushita Electric Industrial Co., Ltd. | Flip chip bonding lands |
| US6717069B2 (en) | 2000-03-30 | 2004-04-06 | Shinko Electric Industries Co., Ltd. | Surface-mounting substrate and structure comprising substrate and part mounted on the substrate |
| JPWO2016158109A1 (ja) * | 2015-03-27 | 2017-12-28 | 京セラ株式会社 | 撮像用部品およびこれを備える撮像モジュール |
-
1996
- 1996-02-15 JP JP2717896A patent/JPH09223715A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0954020A2 (en) * | 1998-04-21 | 1999-11-03 | Matsushita Electric Industrial Co., Ltd. | Flip chip bonding lands |
| EP0954020A3 (en) * | 1998-04-21 | 2000-12-27 | Matsushita Electric Industrial Co., Ltd. | Flip chip bonding lands |
| US6291775B1 (en) | 1998-04-21 | 2001-09-18 | Matsushita Electric Industrial Co., Ltd. | Flip chip bonding land waving prevention pattern |
| US6717069B2 (en) | 2000-03-30 | 2004-04-06 | Shinko Electric Industries Co., Ltd. | Surface-mounting substrate and structure comprising substrate and part mounted on the substrate |
| JPWO2016158109A1 (ja) * | 2015-03-27 | 2017-12-28 | 京セラ株式会社 | 撮像用部品およびこれを備える撮像モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756663B2 (en) | Semiconductor device including wiring board with three dimensional wiring pattern | |
| EP0954020B1 (en) | Flip chip bonding lands | |
| US6985362B2 (en) | Printed circuit board and electronic package using same | |
| KR100396787B1 (ko) | 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법 | |
| CN100438007C (zh) | 互连衬底和半导体器件 | |
| KR100385766B1 (ko) | 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스 | |
| US20030133274A1 (en) | Integrated circuit package and method of manufacture | |
| US20020121689A1 (en) | Flip chip type semiconductor device and method for manufacturing the same | |
| US6720644B2 (en) | Semiconductor device using interposer substrate and manufacturing method therefor | |
| KR20010067467A (ko) | 플립 칩 접합된 반도체 장치 | |
| JP2881029B2 (ja) | プリント配線板 | |
| JPH06302728A (ja) | セラミック多層基板上におけるｌｓｉ放熱構造 | |
| JPH09223715A (ja) | フリップチップまたはフリップチップキャリアの接続構造 | |
| JP4295395B2 (ja) | 回路基板の製造方法及びリードフレームの製造方法 | |
| US20230254970A1 (en) | Circuit board | |
| JP2000106410A (ja) | 半導体装置 | |
| JP2004319779A (ja) | 半導体チップ搭載用配線基板及びその製造方法 | |
| JP3783754B2 (ja) | 絶縁性基板および半導体装置および半導体実装装置 | |
| JPH0730055A (ja) | マルチチップモジュール実装型プリント配線板 | |
| US20030039102A1 (en) | Semiconductor chip mounting substrate and semiconductor device using it | |
| JPH10284846A (ja) | ボールグリッドアレイパッケージ形半導体部品の実装構造 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH0738225A (ja) | 半導体装置及びその製造方法 | |
| JPH0969586A (ja) | 半導体装置及びその製造方法 | |
| JPH08181239A (ja) | フリップチップ実装用回路基板 |