JPWO2016158109A1 - 撮像用部品およびこれを備える撮像モジュール - Google Patents

撮像用部品およびこれを備える撮像モジュール Download PDF

Info

Publication number
JPWO2016158109A1
JPWO2016158109A1 JP2017509390A JP2017509390A JPWO2016158109A1 JP WO2016158109 A1 JPWO2016158109 A1 JP WO2016158109A1 JP 2017509390 A JP2017509390 A JP 2017509390A JP 2017509390 A JP2017509390 A JP 2017509390A JP WO2016158109 A1 JPWO2016158109 A1 JP WO2016158109A1
Authority
JP
Japan
Prior art keywords
imaging
electrode pad
conductor pattern
imaging component
electrode pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017509390A
Other languages
English (en)
Other versions
JP6454001B2 (ja
Inventor
渡邉　慎司
慎司 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2016158109A1 publication Critical patent/JPWO2016158109A1/ja
Application granted granted Critical
Publication of JP6454001B2 publication Critical patent/JP6454001B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

撮像用部品１０は、樹脂材料から成る積層基板１と、積層基板１の上面に設けられた、撮像素子４が実装される複数の電極パッド２と、積層基板１の層間に設けられて複数の電極パッド２のいずれかにそれぞれ接続された帯状の複数の導体パターン３とを備えており、少なくとも１つの導体パターン３の一部は、接続されていないいずれかの電極パッド２の直下に位置する部位が幅広とされた幅広部３１を有している。

Description

本開示は、撮像用部品およびこれを備える撮像モジュールに関するものである。
撮像用部品として、例えば、特開２００４−１０４０７８号公報（以下、特許文献１ともいう）に記載のカメラモジュールが知られている。特許文献１に記載のカメラモジュールはフレキシブルシートとフレキシブルシートの表面に実装された撮像素子とを備えている。
特開２００４−１０４０７８号公報
本開示の撮像用部品は、樹脂材料から成る積層基板と、該積層基板の上面に設けられた、撮像素子が実装される複数の電極パッドと、前記積層基板の層間に設けられて複数の前記電極パッドのいずれかにそれぞれ接続された帯状の複数の導体パターンとを備えており、少なくとも１つの該導体パターンの一部は、接続されていないいずれかの前記電極パッドの直下に位置する部位が幅広とされた幅広部を備えている。
撮像用部品および撮像モジュールを示す断面図である。 図１に示す撮像用部品のうち積層基板の表面の様子を示す模式図である。 図１に示す撮像用部品のうち導体パターンの配線形状を示す模式図である。 電極パッドおよび導体パターンを示す部分平面透視図である。 電極パッド、導体パターンの第１部分および積層基板を示す部分平面透視図である。 電極パッドおよび導体パターンを示す部分平面透視図である。 電極パッドおよび導体パターンを示す部分平面透視図である。 電極パッドおよび導体パターンを示す部分平面透視図である。
以下、図面を参照して、撮像用部品１０について説明する。図１に示すように撮像用部品１０は、積層基板１と、積層基板１の上面に設けられた電極パッド２と、積層基板１の層間に設けられ電極パッド２と電気的に接続された導体パターン３とを備えている。また、撮像モジュール１００は、撮像用部品１０と撮像用部品１０の電極パッド２に実装された撮像素子４とを備えている。
積層基板１は、樹脂材料から成る。樹脂材料としては、例えば、エポキシ樹脂が用いられる。なお、ここでいう「樹脂材料から成る」とは、必ずしも積層基板が樹脂材料のみから成るという意味ではなく、他の材料を含んでいてもよい。具体的には、ガラス繊維にエポキシ樹脂を染み込ませたような、いわゆるガラスエポキシ等から成っていてもよい。積層基板１は、例えば、ガラスエポキシ基板を積層することによって作製することができる。図２に示すように、積層基板１は、例えば、主面の形状が四角形状の板状である。積層基板１の寸法は、積層基板１が四角形状の場合には、例えば、縦を１５〜２０ｍｍ、横を１５〜２０ｍｍ、厚みを０．５〜２ｍｍに設定できる。より具体的には、積層基板１は複数の層１１を有している。複数の層１１のそれぞれの層の厚みは、例えば、０．０５〜０．２ｍｍである。
電極パッド２は、撮像素子４を積層基板１に実装するための部材である。電極パッド２は、積層基板１の上面に複数設けられている。図１および図２に示すように、電極パッド２は、例えば、断面視したときの形状が矩形状であり、平面視したときの形状が円形状である。なお、図２においては、撮像素子４、電極パッド２および半田ボール６を透過して積層基板１の表面の様子を描いている。
電極パッド２は、例えば、銅または金等の金属材料から成る。電極パッド２の寸法は、電極パッド２を平面視したときの形状が円形状の場合には、例えば、直径を０．１〜１ｍｍ、厚みを０．０１〜０．０５ｍｍに設定できる。撮像素子４を実装するための方法としては、例えば、ボールグリッドアレイ等を用いることができる。図１に示すように、本開示の撮像用部品１０においては、ボールグリッドアレイを用いて撮像素子４が実装されており、複数の半田ボール６が撮像素子４の下面と電極パッド２の上面との間に設けられている。
導体パターン３は、電極パッド２に実装される撮像素子４から発せられた信号をモニター等の他の電子部品５に伝えるための部材である。導体パターン３は帯状の部材である。導体パターン３は、積層基板１の層間に設けられている。導体パターン３は、例えば、銅または金等の金属材料から成る。
ここで、本開示の撮像用部品１０においては、図２、３に示すように、少なくとも１つの導体パターン３の一部は、接続されていないいずれかの電極パッド２の直下に位置する部位が幅広とされた幅広部３１を備えている。ここでいう、「幅広部」とは、一定の幅で伸びる導体パターン３において部分的に幅が広くなった部分を指している。具体的には、図３に示すように、導体パターン３が帯状に伸びている場合には、導体パターン３の伸びる方向で見たときに導体パターン３の幅が変わりだした部分と幅が変わり終えた部分に、導体パターン３の伸びる方向に対して垂直な仮想線を引く。導体パターン３のうち、この２本の仮想線に挟まれた領域を幅広部３１として見なすことができる。
言い換えると、撮像用部品１０は、樹脂材料から成る複数の層１１が積層された積層基板１と、積層基板１の表面上に設けられた複数の電極パッド２と、複数の層１１の間に設けられた複数の導体パターン３とを備えている。複数の導体パターン３は帯状である。複数の導体パターン３の少なくとも１つは第１部分３１および第２部分３２を有している。第１部分３１は複数の電極パッド２の１つと複数の層１１の積層方向に重なっている。第２部分３２は複数の電極パッド２と積層方向に重なっていない。第１部分３１の幅が第２部分３２の幅よりも大きい。導体パターン３は、複数の層１１を積層する際に複数の層１１の表面にプリントすることで形成できる。
なお、図３に示す導体パターン３においては、理解を助けるために導体パターン３を意図的に簡略化して直線状に記載している。導体パターン３は、複雑な形状に形成されていてもよい。したがって、図２と図３とは対応関係が取れているが、厳密な意味では図１の導体パターン３の配置と図３の導体パターン３の配置は対応していない。また、ここでいう「接続されていないいずれかの電極パッド２」とは、電極パッド２と導体パターン３とが完全に電気的に独立しているという意味ではない。具体的には、導体パターン３の幅広部３１と、この直上に位置する電極パッド２とが、スルーホール等によって直接的に接続させている場合を除外しているものであって、電源またはグランド等が共通していることによって間接的に接続されていたとしても構わない。
このように、導体パターン３のうち電極パッド２の直下に位置する部分に幅広部３１を有することによって、積層基板１のうち電極パッド２の直下の部分が沈んでしまうことを低減できる。また、導体パターン３のうち電極パッド２の直下に位置する部分以外の領域を電極パッド２の直下に位置する部分よりも幅を狭くすることによって、導体パターン３の高密度な引き回しが可能になる。その結果、導体パターン３を高密度に引き回しつつも、撮像素子４の位置精度の低下が低減された撮像用部品１０とすることができる。
ここで、平面透視において、幅広部３１の外形が、電極パッド２の外形と同形状であってもよい。言い換えると、積層基板１の表面に対して垂直な方向から見たときに、第１部分３１の外形と第１部分３１に重なる電極パッド２の外形とが同じ形状であってもよい。このような構成とすることで、導体パターン３の表面における電極パッド２から伝わる応力の偏りを低減できる。そのため、撮像用部品１０に生じる変形を低減できる。
なお、ここでいう「同形状」とは、幅広部３１の外形のうち導体パターン３の伸びる方向以外の部分の形状が、電極パッドの外形と同じ形状であることを意味している。例えば、図３においては、幅広部３１の外形のうち導体パターン３の伸びる方向以外の部分の形状が円形状になっていると見なすことができる。そして、図２に示すように、電極パッド２は円形状である。すなわち、本開示においては、幅広部３１と電極パッド２とが同形状である。
また、図４に示すように、導体パターン３のうち、幅広部３１が電極パッド２よりもさらに幅広であってもよい。言い換えると、積層基板１の表面に対して垂直な方向から見たときに、第１部分３１が第１部分３１に重なる電極パッド２よりも幅が大きくてもよい。これにより、ヒートサイクル下において、電極パッド２と導体パターン３との位置関係にずれが生じたとしても、電極パッド２の直下に導体パターン３を位置させることができる。より具体的には、例えば、電極パッド２の平面視したときの形状が円形状の場合には、導体パターン３の幅広な部分の形状を電極パッド２よりも大きな円形状にすればよい。
また、図５、６に示すように、積層基板１の表面に対して垂直な方向から見たときに、第１部分３１が第１部分３１に重なる電極パッド２よりも幅が大きく、かつ、第１部分３１のそれぞれの重心が、第１部分３１に重なる電極パッド２のそれぞれの重心よりも、積層基板１の重心から遠くに位置していてもよい。図５においては、理解を助けるために、導体パターン３のうち第１部分３１のみを示している。より具体的には、積層基板１の重心と電極パッド２の重心とを結ぶ直線の延長線上に第１部分３１の重心が位置していてもよい。
ヒートサイクル下において、積層基板１の内部よりも表面の方が熱膨張および熱収縮が大きくなる。第１部分３１の幅を電極パッド２の幅よりも大きくしつつ、かつ、重心を積層基板１の外側にずらしておくことによって、ヒートサイクル下において電極パッド２の位置がずれたとしても、第１部分３１に重なりやすくすることができる。
また、図７に示すように、導体パターン３のうち折れ曲がる部分に第１部分３１が位置してもよい。言い換えると、導体パターン３のうち折れ曲がる部分において幅が大きくなっていてもよい。一般的に導体パターン３のうち折れ曲がる部分は、他の部分からの熱応力の影響を受けやすい。具体的には、導体パターン３のうち直線状の部分は、主に、長さ方向に熱膨張が生じる。これに対して、導体パターン３のうち折れ曲がる部分は、折れ曲がる部分と隣接する２つの直線状の部分から熱応力を受けることから、熱膨張が生じる方向を制御することが困難になる。ここで、図７に示すように、導体パターン３のうち折れ曲がる部分に第１部分３１を位置させておくことによって、折れ曲がる部分自体の熱膨張を大きくすることができる。これにより、他の部分が熱膨張することによって生じた熱応力によって第１部分３１が予想外の方向に熱膨張してしまうおそれを低減できる。これにより、撮像用部品１０のヒートサイクル下における信頼性を向上できる。
また、図８に示すように、隣り合うの第１部分３１同士の間隔が等しくなるように配列されていてもよい。第１部分３１が等間隔に並んでいることによって、ヒートサイクル下における積層基板１における熱膨張量に偏りが生じるおそれを低減できる。そのため、積層基板１に歪みが生じてしまうおそれを低減できる。
１：積層基板
１１：層
２：電極パッド
３：導体パターン
３１：幅広部
４：撮像素子
５：電子部品
１０：撮像用部品
１００：撮像モジュール

Claims (8)

  1. 樹脂材料から成る積層基板と、該積層基板の上面に設けられた、撮像素子が実装される複数の電極パッドと、前記積層基板の層間に設けられて複数の前記電極パッドのいずれかにそれぞれ接続された帯状の複数の導体パターンとを備えており、少なくとも１つの該導体パターンの一部は、接続されていないいずれかの前記電極パッドの直下に位置する部位が幅広とされた幅広部を備えている撮像用部品。
  2. 平面透視において、前記幅広部の外形が、前記電極パッドの外形と同形状である請求項１に記載の撮像用部品。
  3. 請求項１または請求項２に記載の撮像用部品と、該撮像用部品の前記電極パッドに実装された撮像素子とを備えた撮像モジュール。
  4. 樹脂材料から成る複数の層が積層された積層基板と、該積層基板の表面上に設けられた複数の電極パッドと、前記複数の層の間に設けられた複数の導体パターンとを備えており、該複数の導体パターンは帯状であって、該複数の導体パターンの少なくとも１つは第１部分および第２部分を有しており、前記第１部分は前記複数の電極パッドの１つと前記複数の層の積層方向に重なっており、前記第２部分は前記複数の電極パッドと前記積層方向に重なっておらず、前記第１部分の幅が前記第２部分の幅よりも大きい撮像用部品。
  5. 前記表面に対して垂直な方向から見たときに、前記第１部分の外形と前記第１部分に重なる前記電極パッドの外形とが同形状である請求項４に記載の撮像用部品。
  6. 前記表面に対して垂直な方向から見たときに、前記第１部分が前記第１部分に重なる前記電極パッドよりも幅が大きい請求項４に記載の撮像用部品。
  7. 前記表面に対して垂直な方向から見たときに、前記第１部分の重心が、前記第１部分に重なる前記電極パッドの重心よりも、前記積層基板の重心から遠くに位置している請求項６に記載の撮像用部品。
  8. 請求項４乃至請求項７のいずれかに記載の撮像用部品と、該撮像用部品の前記複数の電極パッドに実装された撮像素子とを備えた撮像モジュール。
JP2017509390A 2015-03-27 2016-02-25 撮像用部品およびこれを備える撮像モジュール Active JP6454001B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015067248 2015-03-27
JP2015067248 2015-03-27
PCT/JP2016/055575 WO2016158109A1 (ja) 2015-03-27 2016-02-25 撮像用部品およびこれを備える撮像モジュール

Publications (2)

Publication Number Publication Date
JPWO2016158109A1 true JPWO2016158109A1 (ja) 2017-12-28
JP6454001B2 JP6454001B2 (ja) 2019-01-16

Family

ID=57005690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017509390A Active JP6454001B2 (ja) 2015-03-27 2016-02-25 撮像用部品およびこれを備える撮像モジュール

Country Status (5)

Country Link
US (1) US20180130841A1 (ja)
EP (1) EP3277065B1 (ja)
JP (1) JP6454001B2 (ja)
CN (1) CN107409471B (ja)
WO (1) WO2016158109A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017128568A1 (de) * 2017-12-01 2019-06-06 Infineon Technologies Ag Halbleiterchip mit einer vielzahl von externen kontakten, chip-anordnung und verfahren zum überprüfen einer ausrichtung einer position eines halbleiterchips

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5136059U (ja) * 1974-09-11 1976-03-17
JPS60175494A (ja) * 1984-02-20 1985-09-09 松下電器産業株式会社 金属ベ−ス回路基板の製造方法
JPH04286392A (ja) * 1991-03-15 1992-10-12 Fujitsu Ltd 印刷回路基板
JPH05152382A (ja) * 1991-12-02 1993-06-18 Matsushita Electric Ind Co Ltd 回路装置
JPH05235547A (ja) * 1992-02-26 1993-09-10 Fujitsu Ltd 薄膜基板の配線構造
JPH07106764A (ja) * 1993-10-08 1995-04-21 Fujitsu Ltd セラミック多層回路基板
JPH08500467A (ja) * 1991-12-31 1996-01-16 テッセラ、インク． 多層回路製造方法、顧客別特殊仕様構造物およびその構成要素
JPH09223715A (ja) * 1996-02-15 1997-08-26 Pfu Ltd フリップチップまたはフリップチップキャリアの接続構造
JPH11307886A (ja) * 1998-04-21 1999-11-05 Matsushita Electric Ind Co Ltd フリップチップ接合ランドうねり防止パターン
JP2004104078A (ja) * 2002-06-28 2004-04-02 Sanyo Electric Co Ltd カメラモジュールおよびその製造方法
JP2004214586A (ja) * 2002-11-14 2004-07-29 Kyocera Corp 多層配線基板
JP2005268259A (ja) * 2004-03-16 2005-09-29 Kyocera Corp 多層配線基板
WO2006129762A1 (ja) * 2005-06-02 2006-12-07 Sony Corporation 半導体イメージセンサ・モジュール及びその製造方法
JP2008227429A (ja) * 2007-03-16 2008-09-25 Alps Electric Co Ltd 電子回路モジュールおよび多層配線板
WO2010131529A1 (ja) * 2009-05-12 2010-11-18 株式会社村田製作所 回路基板及びその製造方法
WO2014054353A1 (ja) * 2012-10-05 2014-04-10 株式会社村田製作所 電子部品内蔵モジュール及び通信端末装置
US20140146505A1 (en) * 2012-11-27 2014-05-29 Omnivision Technologies, Inc. Ball grid array and land grid array having modified footprint

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326214A (ja) * 1993-05-17 1994-11-25 Nkk Corp 多層配線構造及びその形成方法
JP2000208665A (ja) * 1999-01-13 2000-07-28 Pfu Ltd 小型半導体装置および小型半導体装置の実装構造
US6879492B2 (en) * 2001-03-28 2005-04-12 International Business Machines Corporation Hyperbga buildup laminate
JP4304163B2 (ja) * 2005-03-09 2009-07-29 パナソニック株式会社 撮像モジュールおよびその製造方法
JP5407667B2 (ja) * 2008-11-05 2014-02-05 株式会社村田製作所 半導体装置
JP5547594B2 (ja) * 2010-09-28 2014-07-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2013093538A (ja) * 2011-10-04 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US9117825B2 (en) * 2012-12-06 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate pad structure
KR102214512B1 (ko) * 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5136059U (ja) * 1974-09-11 1976-03-17
JPS60175494A (ja) * 1984-02-20 1985-09-09 松下電器産業株式会社 金属ベ−ス回路基板の製造方法
JPH04286392A (ja) * 1991-03-15 1992-10-12 Fujitsu Ltd 印刷回路基板
JPH05152382A (ja) * 1991-12-02 1993-06-18 Matsushita Electric Ind Co Ltd 回路装置
JPH08500467A (ja) * 1991-12-31 1996-01-16 テッセラ、インク． 多層回路製造方法、顧客別特殊仕様構造物およびその構成要素
JPH05235547A (ja) * 1992-02-26 1993-09-10 Fujitsu Ltd 薄膜基板の配線構造
JPH07106764A (ja) * 1993-10-08 1995-04-21 Fujitsu Ltd セラミック多層回路基板
JPH09223715A (ja) * 1996-02-15 1997-08-26 Pfu Ltd フリップチップまたはフリップチップキャリアの接続構造
JPH11307886A (ja) * 1998-04-21 1999-11-05 Matsushita Electric Ind Co Ltd フリップチップ接合ランドうねり防止パターン
JP2004104078A (ja) * 2002-06-28 2004-04-02 Sanyo Electric Co Ltd カメラモジュールおよびその製造方法
JP2004214586A (ja) * 2002-11-14 2004-07-29 Kyocera Corp 多層配線基板
JP2005268259A (ja) * 2004-03-16 2005-09-29 Kyocera Corp 多層配線基板
WO2006129762A1 (ja) * 2005-06-02 2006-12-07 Sony Corporation 半導体イメージセンサ・モジュール及びその製造方法
JP2008227429A (ja) * 2007-03-16 2008-09-25 Alps Electric Co Ltd 電子回路モジュールおよび多層配線板
WO2010131529A1 (ja) * 2009-05-12 2010-11-18 株式会社村田製作所 回路基板及びその製造方法
WO2014054353A1 (ja) * 2012-10-05 2014-04-10 株式会社村田製作所 電子部品内蔵モジュール及び通信端末装置
US20140146505A1 (en) * 2012-11-27 2014-05-29 Omnivision Technologies, Inc. Ball grid array and land grid array having modified footprint

Also Published As

Publication number Publication date
WO2016158109A1 (ja) 2016-10-06
CN107409471A (zh) 2017-11-28
EP3277065B1 (en) 2021-08-11
CN107409471B (zh) 2020-07-21
US20180130841A1 (en) 2018-05-10
EP3277065A1 (en) 2018-01-31
JP6454001B2 (ja) 2019-01-16
EP3277065A4 (en) 2018-12-12

Similar Documents

Publication Publication Date Title
JP2017130651A (ja) 高周波伝送線路基板
US8928803B2 (en) Solid state apparatus
JP5265183B2 (ja) 半導体装置
US20110266672A1 (en) Integrated-circuit attachment structure with solder balls and pins
KR20070078775A (ko) 다층 구조의 프린트 배선 기판 및 프린트 배선 기판의 제조방법
US10504829B2 (en) Semiconductor package and semiconductor module including the same
KR101488733B1 (ko) 기판 장치
KR20140118908A (ko) 배선 기판
JP4921286B2 (ja) 撮像装置および光電変換素子パッケージ保持ユニット
US9831583B2 (en) Connector
JP6454001B2 (ja) 撮像用部品およびこれを備える撮像モジュール
US10134693B2 (en) Printed wiring board
JP2020009879A (ja) 回路基板および回路モジュール
KR20190099709A (ko) 인쇄회로기판
JP6483435B2 (ja) 磁気検出装置
JP2014090147A (ja) 配線基板およびこれを用いた実装構造体
JP2009081180A (ja) 回路装置
JP2021022615A (ja) プリント配線板
JP2011166001A (ja) 半導体装置
JP2019207979A (ja) プリント配線板
JP5651096B2 (ja) フレキシブルプリント基板および平面表示装置
JP2013089853A (ja) プリント配線板
US8335086B2 (en) Semiconductor module
JP2009088043A (ja) フレキシブル配線基板
JP2015146404A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181213

R150 Certificate of patent or registration of utility model

Ref document number: 6454001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150