KR20140118908A - 배선 기판 - Google Patents

배선 기판 Download PDF

Info

Publication number
KR20140118908A
KR20140118908A KR1020140036172A KR20140036172A KR20140118908A KR 20140118908 A KR20140118908 A KR 20140118908A KR 1020140036172 A KR1020140036172 A KR 1020140036172A KR 20140036172 A KR20140036172 A KR 20140036172A KR 20140118908 A KR20140118908 A KR 20140118908A
Authority
KR
South Korea
Prior art keywords
region
semiconductor element
connection pad
hole
arrangement density
Prior art date
Application number
KR1020140036172A
Other languages
English (en)
Inventor
히로유키 후쿠시마
후미오 쿠모카와
Original Assignee
쿄세라 에스엘시 테크놀로지 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 에스엘시 테크놀로지 가부시키가이샤 filed Critical 쿄세라 에스엘시 테크놀로지 가부시키가이샤
Publication of KR20140118908A publication Critical patent/KR20140118908A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

다수의 스루홀(5)을 갖는 코어 기판과, 이 코어 기판의 상하면에 교대로 적층된 빌드업 절연층과 빌드업 배선층을 구비하고, 코어 기판(1)에 있어서의 반도체 소자 접속 패드 형성 영역(A)에 대향하는 제 1 영역(X) 내에 제 1 스루홀군이 제 1 배열 밀도로 배열되어 있고, 또한 코어 기판(1)의 외주부이고 제 1 영역(X)으로부터 이간된 제 2 영역(Y) 내에 제 2 스루홀군이 상기 제 1 배열 밀도보다 낮은 제 2 배열 밀도로 배열되고, 제 1 영역(X)과 제 2 영역(Y) 사이의 제 3 영역(Z) 내에 제 3 스루홀군이 제 2 배열 밀도보다 높은 제 3 배열 밀도로 배열되어 있는 배선 기판이 제공된다.

Description

배선 기판{WIRING SUBSTRATE}
본 발명은 반도체 집적 회로 소자 등의 반도체 소자를 탑재하기 위한 배선 기판에 관한 것이다.
종래, 반도체 집적 회로 소자 등의 반도체 소자를 배선 기판 상에 탑재하는 실장 방식으로서, 일본 특허 공개 2001-7155 호 공보에 기재된 바와 같이 플립칩 방식이 알려져 있다.
이 플립칩 방식에 사용되는 배선 기판으로서 빌드업법에 의해 형성된 배선 기판이 알려져 있다. 도 4는 빌드업법에 의해 형성된 종래의 배선 기판(20)을 나타내는 개략적인 단면도이다. 도 5는 도 4의 절단선 I-I를 따른 배선 기판(20)의 수평 단면도이다.
도 4에 나타낸 바와 같이, 종래의 배선 기판(20)은 코어 기판(11)의 상하면에 빌드업 절연층(12) 및 빌드업 배선층(13)이 교대로 적층되어 있다.
코어 기판(11)의 상하면에는 구리박이나 구리 도금층으로 이루어진 코어 도체층(14)이 피착되어 있다. 또한, 코어 기판(11)의 상면으로부터 하면에 걸쳐서는 코어 도체층(14)의 일부로서 기능하는 구리 도금층이 피착된 다수의 스루홀(15)이 형성되어 있다. 스루홀(15)의 내부는 수지에 의해 충전되어 있다.
각 빌드업 절연층(12)에는 복수의 비아홀(16)이 형성되어 있다. 이 비아홀(16)을 포함하는 각 빌드업 절연층(12)의 표면에는 구리 도금층으로 이루어진 빌드업 배선층(13)이 피착 형성되어 있다.
상하에 인접하는 빌드업 배선층(13, 13)은 비아홀(16)을 통해서 서로 전기적으로 접속되어 있다. 빌드업 배선층(13)은 스루홀(15)에 전기적으로 접속되어 있다. 배선 기판(20)의 상면측에 위치하는 최외층의 빌드업 배선층(13)의 일부는 반도체 소자(S)의 전극(T)에 전기적으로 접속되는 원형의 반도체 소자 접속 패드(17)를 형성하고 있다. 이것들 반도체 소자 접속 패드(17)는 반도체 소자(S)에 대응한 사각형 영역인 반도체 소자 접속 패드 형성 영역(A) 내에 반도체 소자(S)의 전극(T)에 대응한 격자 형상으로 배열되어 있다. 배선 기판(20)의 하면측에 위치하는 최외층의 빌드업 배선층(13)의 일부는 도시하지 않은 외부 전기 회로 기판의 배선 도체에 전기적으로 접속되는 원형의 외부 접속 패드(18)를 형성하고 있다. 이 외부 접속 패드(18)는 격자 형상으로 배열되어 있다.
최외층의 빌드업 절연층(12) 및 그 위의 빌드업 배선층(13) 상에는 반도체 소자 접속 패드(17) 및 외부 접속 패드(18)를 노출시키는 솔더 레지스트층(19)이 피착되어 있다. 솔더 레지스트층(19)으로부터 노출되는 반도체 소자 접속 패드(17)에는 땜납 범프(B)가 용착되어 있다. 반도체 소자 접속 패드(17)의 노출부에 반도체 소자(S)의 전극(T)이 땜납 범프(B)를 통해서 전기적으로 접속된다. 솔더 레지스트층(19)으로부터 노출되는 외부 접속 패드(18)는 도시하지 않은 외부 전기 회로 기판의 배선 도체에 땜납 볼을 통해서 전기적으로 접속된다.
그런데, 반도체 소자(S)는 배선 기판(20)으로부터의 충분한 전원 공급을 확보하기 위해서 그 하면의 중앙부에 접지용과 전원용의 전극(T)이 다수 형성되고, 또한 그 하면의 외주부에 신호용 전극(T)이 다수 형성된 단자 배치를 채용하는 경우가 증가하고 있다.
이와 같은 반도체 소자(S)를 배선 기판에 탑재할 경우, 도 5에 나타낸 바와 같이 접지용 스루홀(15G) 및 전원용 스루홀(15P)은 반도체 소자 접속 패드 형성 영역(A)에 대향하는 영역(X) 내에 높은 배열 밀도로 형성되어 있다. 한편, 신호용 스루홀(15S)은 영역(X) 외의 코어 기판(11)의 외주부에 낮은 배열 밀도로 형성된다. 접지용 스루홀(15G) 및 전원용 스루홀(15P)이 반도체 소자 접속 패드 형성 영역(A)에 대향하는 영역(X) 내에 높은 배열 밀도로 형성됨으로써, 접지용 반도체 소자 접속 패드(17)와 접지용 스루홀(15G), 및 전원용 반도체 소자 접속 패드(17)와 전원용 스루홀(15P)을 각각 단거리로 접속시키는 것이 가능해진다.
또한, 접지용 외부 접속 패드(18) 및 전원용 외부 접속 패드(18)는 배선 기판(20)의 하면 중앙부에 배치되어 있다. 이것에 의해, 접지용 스루홀(15G)과 접지용 외부 접속 패드(18), 및 전원용 스루홀(15P)과 전원용 외부 접속 패드(18)를 각각 단거리로 접속시키는 것이 가능해진다. 그 결과, 접지용 반도체 소자 접속 패드(17)와 접지용 외부 접속 패드(18), 및 전원용 반도체 소자 접속 패드(17)와 전원용 외부 접속 패드(18)를 각각 연결하는 전류 경로의 인덕턴스가 작아지게 되어 반도체 소자(S)에 충분한 전원 공급이 가능해진다.
일본 특허 공개 2011-159734 호 공보에 나타낸 바와 같이 종래의 배선 기판에서는 스루홀(15)의 배열 밀도가 반도체 소자 접속 패드 형성 영역(A)에 대향하는 코어 기판의 영역(X) 내에서 높아지고, 그 외측의 영역에서 낮아진다. 그러나, 스루홀(15)의 배열 밀도가 높은 영역과 낮은 영역에서는 열팽창 및 열수축의 거동이나 강성이 다르다. 이와 같은 열팽창 및 열수축의 거동의 차나 강성의 차는 반도체 소자(S)의 전극(T)이 땜납 범프(B)를 통해서 반도체 소자 접속 패드(17)에 접속될 때에 배선 기판(20)에 휨을 발생시키는 요인 중 하나로 된다.
그 때문에, 종래의 배선 기판(20) 상에 반도체 소자(S)를 탑재하면 예를 들면 도 6에 나타낸 바와 같이 배선 기판(20)의 상면측이 오목해지는 오목한 휨이 발생한다. 이와 같은 오목한 휨이 발생하면, 반도체 소자 접속 패드 형성 영역(A) 내의 외주부에 형성되어 있는 반도체 소자 접속 패드(17)와 반도체 소자(S)의 전극(T)의 간격이 좁아져 땜납 범프(B)가 크게 눌려 찌부러져 버린다. 서로 인접하는 땜납 범프(B)가 크게 눌려 찌부러지면, 그것들 땜납 범프(B)끼리가 접촉해서 전기적인 단락을 발생시켜버려 반도체 소자(S)를 정상적으로 작동시킬 수 없게 되어 버린다.
본 발명의 주된 과제는 반도체 소자 접속 패드에 반도체 소자의 전극을 땜납 범프를 통해서 접속시킬 때에 땜납 범프가 크게 눌려 찌부러지지 않아 땜납 범프끼리의 전기적인 단락을 없애 탑재하는 반도체 소자를 정상적으로 작동시키는 것이 가능한 배선 기판을 제공하는 것이다.
본 발명의 배선 기판은 다수의 스루홀을 갖는 코어 기판과, 이 코어 기판의 상하면에 교대로 적층된 빌드업 절연층과 빌드업 배선층을 구비하고, 상면 중앙부에 상기 빌드업 배선층으로 이루어진 다수의 반도체 소자 접속 패드가 격자 형상으로 배열된 반도체 소자 접속 패드 형성 영역을 갖고, 상기 코어 기판에 있어서의 상기 반도체 소자 접속 패드 형성 영역에 대향하는 제 1 영역 내에 제 1 스루홀군이 제 1 배열 밀도로 배열되어 있고, 또한 상기 코어 기판의 외주부에 위치하고 상기 제 1 영역으로부터 이간된 제 2 영역 내에 제 2 스루홀군이 상기 제 1 배열 밀도보다 낮은 제 2 배열 밀도로 배열되어 이루어진다. 그리고, 상기 제 1 영역과 상기 제 2 영역 사이의 제 3 영역 내에는 제 3 스루홀군이 상기 제 2 배열 밀도보다 높은 제 3 배열 밀도로 배열되어 있다.
본 발명의 배선 기판에 의하면, 제 1 영역과 제 2 영역 사이의 제 3 영역에 제 3 스루홀군이 제 2 배열 밀도보다 높은 제 3 배열 밀도로 배열되어 있기 때문에, 스루홀의 배열 밀도의 차에 기인하는 열팽창 및 열수축의 거동이나 강성의 변화점의 위치가 반도체 소자 접속 패드 형성 영역으로부터 멀어지게 된다. 이것에 의해, 반도체 소자의 전극을 땜납 범프를 통해서 반도체 소자 접속 패드에 접속시킬 때에 반도체 소자 접속 패드 형성 영역에 대한 영향이 작아져 반도체 소자 접속 패드 형성 영역에 있어서의 휨을 작게 할 수 있다. 그 결과, 외주부의 반도체 소자 접속 패드에 있어서의 반도체 소자의 전극과의 간격이 좁아지는 것이 완화되므로 땜납 범프가 크게 눌려 찌부러지지 않는다. 따라서, 땜납 범프끼리의 전기적인 단락이 발생하지 않아 탑재하는 반도체 소자를 정상적으로 작동시킬 수 있다.
도 1은 본 발명의 배선 기판의 일실시형태를 나타내는 개략 단면도이다.
도 2는 도 1의 Ｉ-I선 수평 단면도이다.
도 3은 본 발명의 일실시형태에 의한 배선 기판 상에 반도체 소자를 탑재한 상태를 나타내는 개략 단면도이다.
도 4는 종래의 배선 기판을 나타내는 개략 단면도이다.
도 5는 도 4의 Ｉ-I선 수평 단면도이다.
도 6은 종래의 배선 기판 상에 반도체 소자를 탑재한 상태를 나타내는 개략 단면도이다.
이하, 본 발명에 의한 배선 기판에 대해서 도면을 참조해서 상세히 설명한다. 도 1은 본 발명의 일실시형태에 의한 배선 기판(10)을 나타내는 개략 단면도이다. 도 2는 도 1의 Ｉ-I선 수평 단면도이다.
도 1에 나타낸 바와 같이, 배선 기판(10)은 코어 기판(1)과, 이 코어 기판(1)의 상하면에 교대로 적층된 복수의 빌드업 절연층(2) 및 빌드업 배선층(3)을 구비한다.
코어 기판(1)은 두께가 50~800㎛ 정도이다. 코어 기판(1)은 예를 들면 유리 섬유 다발을 종횡으로 짠 유리 클로스에 비스말레이미드트리아진 수지나 에폭시 수지 등의 열경화성 수지를 함침시킨 전기 절연 재료로 이루어진 절연 기판이다. 코어 기판(1)의 상하면에 구리박이나 구리 도금층으로 이루어진 코어 도체층(4)이 피착되어 있다. 코어 기판(1)(절연 기판)의 상면으로부터 하면에 걸쳐서 코어 도체층(4)의 일부로서 기능하는 구리 도금층이 내주면에 피착된 다수의 스루홀(5)이 형성되어 있다. 스루홀(5)의 직경은 100~300㎛ 정도이다. 스루홀(5)의 내부는 수지에 의해 충전되어 있다.
빌드업 절연층(2)은 두께가 20~50㎛ 정도이다. 빌드업 절연층(2)은 에폭시 수지 등의 열경화성 수지에 산화규소 등의 무기 절연 필러를 분산시킨 전기 절연 재료로 이루어진다. 각 빌드업 절연층(2)에는 직경이 35~100㎛ 정도의 복수의 비아홀(6)이 형성되어 있다.
빌드업 절연층(2)의 표면 및 비아홀(6)의 내면에는 빌드업 배선층(3)이 피착 형성되어 있다. 빌드업 배선층(3)은 스루홀(5)에 전기적으로 접속되어 있다.
배선 기판(10)의 상면측에 위치하는 최외층의 빌드업 배선층(3)의 일부는 원형의 반도체 소자 접속 패드(7)를 형성하고 있다. 이것들 반도체 소자 접속 패드(7)는 격자 형상으로 배열되어 있다. 반도체 소자 접속 패드(7)는 외주부가 솔더 레지스트층(9)에 의해 덮여 있다. 반도체 소자 접속 패드(7) 상면의 중앙부는 솔더 레지스트층(9)으로부터 노출되어 있다. 반도체 소자 접속 패드(7)의 노출부에 반도체 소자(S)의 전극(T)이 땜납 범프(B)를 통해서 전기적으로 접속된다.
한편, 배선 기판(10)의 하면측에 위치하는 최외층의 빌드업 배선층(3)의 일부는 원형의 외부 접속 패드(8)를 형성하고 있다. 이것들 외부 접속 패드(8)는 격자 형상으로 배열되어 있다. 외부 접속 패드(8)는 외주부가 솔더 레지스트층(9)에 의해 덮여 있다. 외부 접속 패드(8) 하면의 중앙부는 솔더 레지스트층(9)으로부터 노출되어 있다. 외부 접속 패드(8)의 노출부에 도시하지 않은 외부 전기 회로 기판의 배선 도체가 땜납 볼을 통해서 전기적으로 접속된다. 솔더 레지스트층(9)은 최외층의 빌드업 배선층(3)을 보호하고, 또한 반도체 소자 접속 패드(7)나 외부 접속 패드(8)의 노출부를 획정한다.
반도체 소자(S)는 배선 기판(10)으로부터의 충분한 전원 공급을 확보하기 위해 그 하면의 중앙부에 접지용과 전원용의 전극(T)이 다수 형성되고, 또한 하면의 외주부에 신호용 전극(T)이 다수 형성된 단자 배치를 채용하고 있다.
이 반도체 소자(S)를 탑재하는 배선 기판(10)에서는 도 2에 나타낸 바와 같이 다수의 접지용 스루홀(5G) 및 전원용 스루홀(5P)(제 1 스루홀군)이 반도체 소자 접속 패드 형성 영역(A)에 대향하는 제 1 영역(X) 내에 높은 배열 밀도(제 1 배열 밀도)로 형성되어 있다.
다수의 신호용 스루홀(5S)(제 2 스루홀군)은 제 1 영역(X)으로부터 이간된 코어 기판(1) 외주부의 제 2 영역(Y) 내에 제 1 영역(X)에 있어서의 스루홀(5G) 및 스루홀(5P)의 배열 밀도(제 1 배열 밀도)보다 낮은 배열 밀도(제 2 배열 밀도)로 형성되어 있다.
접지용 스루홀(5G) 및 전원용 스루홀(5P)이 제 1 영역(X) 내에 높은 배열 밀도로 형성됨으로써 접지용 반도체 소자 접속 패드(7)와 접지용 스루홀(5G), 및 전원용 반도체 소자 접속 패드(7)와 전원용 스루홀(5P)을 각각 단거리로 접속시키는 것이 가능해진다.
접지용 외부 접속 패드(8) 및 전원용 외부 접속 패드(8)는 배선 기판(10)의 하면 중앙부에 배치되어 있다. 이것에 의해, 접지용 스루홀(5G)과 접지용 외부 접속 패드(8), 및 전원용 스루홀(5P)과 전원용 외부 접속 패드(8)를 단거리로 접속시키는 것이 가능해진다.
그 결과, 접지용 반도체 소자 접속 패드(7)와 접지용 외부 접속 패드(8), 및 전원용 반도체 소자 접속 패드(7)와 전원용 외부 접속 패드(8)를 각각 연결하는 전류 경로의 인덕턴스가 작아지게 되어 반도체 소자(S)에 충분한 전원 공급이 가능해진다.
배선 기판(10)의 코어 기판(1)에서는 제 1 영역(X)과 제 2 영역(Y) 사이의 제 3 영역(Z) 내에 더미 스루홀(5D)(제 3 스루홀군)이 형성되어 있다. 더미 스루홀(5D)의 배열 밀도(제 3 배열 밀도)는 제 2 영역(Y) 내의 스루홀(5S)의 배열 밀도보다 높고, 또한 제 1 영역(X) 내의 스루홀(5G) 및 스루홀(5P)의 배열 밀도와 동일하거나, 그것보다 작은 것이 바람직하다. 더미 스루홀(5D)이란 비아홀(6)에 전기적으로 접속되어 있지 않은 스루홀이다.
제 3 영역(Z) 내의 스루홀(5)의 배열 피치는 영역(X) 내의 스루홀(5G, 5P)의 배열 피치에 대하여 1.6배 이하가 좋다. 배열 피치는 도 2에 나타낸 평면에서의 종방향 및 횡방향에서의 스루홀(5)의 피치이다.
코어 기판(1)에서는 제 1 영역(X)과 제 2 영역(Y) 사이의 제 3 영역(Z) 내에 더미 스루홀(5D)을 제 2 영역(Y) 내에 배열된 스루홀(5S)의 배열 밀도(제 2 배열 밀도)보다 높은 배열 밀도(제 3 배열 밀도)로 형성함으로써, 스루홀(5)의 배열 밀도의 차에 기인하는 열팽창 및 열수축의 거동이나 강성의 변화점의 위치가 반도체 소자 접속 패드 형성 영역(A)에 대응하는 영역(X)으로부터 멀어지게 된다.
상술한 바와 같이, 스루홀(5)의 배열 밀도의 차에 기인하는 열팽창 및 열수축의 거동이나 강성의 변화점의 위치가 반도체 소자 접속 패드 형성 영역(A)에 대응하는 제 1 영역(X)으로부터 멀어짐으로써, 도 3에 나타낸 바와 같이 반도체 소자(S)의 전극(T)을 땜납 범프(B)를 통해서 반도체 소자 접속 패드(7)에 접속시킬 때에 반도체 소자 접속 패드 형성 영역(A)에 대한 영향이 작아져 반도체 소자 접속 패드 형성 영역(A)에 있어서의 휨을 작게 할 수 있다. 그 결과, 외주부의 반도체 소자 접속 패드(7)와 반도체 소자(S)의 전극(T)의 간격이 좁아지는 것이 완화되므로 땜납 범프(B)가 크게 눌려 찌부러지지 않는다. 따라서, 배선 기판(10)에 의하면 땜납 범프(B)끼리의 전기적인 단락이 발생하지 않아 탑재하는 반도체 소자(S)를 정상적으로 작동시킬 수 있다.
더미 스루홀(5D)은 전기적으로 독립되어 있어도 좋고, 접지 전위나 전원 전위에 전기적으로 접속되어 있어도 좋다. 스루홀(5)의 내부는 수지로 충전되어 있는 것에 한정되지 않고, 구리 도금에 의해 충전되어 있어도 좋다.

Claims (6)

  1. 다수의 스루홀을 갖는 코어 기판과, 이 코어 기판의 상하면에 교대로 적층된 빌드업 절연층과 빌드업 배선층을 구비하고,
    상면 중앙부에 상기 빌드업 배선층으로 이루어진 다수의 반도체 소자 접속 패드가 격자 형상으로 배열된 반도체 소자 접속 패드 형성 영역을 갖고,
    상기 코어 기판에 있어서의 상기 반도체 소자 접속 패드 형성 영역에 대향하는 제 1 영역 내에 제 1 스루홀군이 제 1 배열 밀도로 배열되어 있고, 또한
    상기 코어 기판의 외주부에 위치하고, 상기 제 1 영역으로부터 이간된 제 2 영역 내에 제 2 스루홀군이 상기 제 1 배열 밀도보다 낮은 제 2 배열 밀도로 배열되어 이루어진 배선 기판으로서,
    상기 제 1 영역과 상기 제 2 영역 사이의 제 3 영역 내에 제 3 스루홀군이 상기 제 2 배열 밀도보다 높은 제 3 배열 밀도로 배열되어 있는 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    하면 중앙부에 상기 빌드업 배선층으로 이루어진 외부 접속 패드가 배치되어 있는 것을 특징으로 하는 배선 기판.
  3. 제 1 항에 있어서,
    상기 제 3 배열 밀도는 상기 제 1 배열 밀도와 동일하거나, 그것보다 작은 것을 특징으로 하는 배선 기판.
  4. 제 1 항에 있어서,
    제 1 스루홀군은 접지용 스루홀 및 전원용 스루홀을 포함하고 있는 것을 특징으로 하는 배선 기판.
  5. 제 1 항에 있어서,
    제 2 스루홀군은 신호용 스루홀을 포함하고 있는 것을 특징으로 하는 배선 기판.
  6. 제 1 항에 있어서,
    제 3 스루홀군은 더미 스루홀인 것을 특징으로 하는 배선 기판.
KR1020140036172A 2013-03-28 2014-03-27 배선 기판 KR20140118908A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013068185A JP6013960B2 (ja) 2013-03-28 2013-03-28 配線基板
JPJP-P-2013-068185 2013-03-28

Publications (1)

Publication Number Publication Date
KR20140118908A true KR20140118908A (ko) 2014-10-08

Family

ID=51619705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140036172A KR20140118908A (ko) 2013-03-28 2014-03-27 배선 기판

Country Status (4)

Country Link
US (1) US9277657B2 (ko)
JP (1) JP6013960B2 (ko)
KR (1) KR20140118908A (ko)
TW (1) TWI573229B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170110514A (ko) * 2016-03-23 2017-10-11 쿄세라 코포레이션 배선 기판

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6332680B2 (ja) * 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法
TWI526129B (zh) 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
KR102486558B1 (ko) 2015-06-24 2023-01-10 삼성전자주식회사 회로 기판 및 이를 구비한 반도체 패키지
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
JP2017139433A (ja) 2016-02-05 2017-08-10 大日本印刷株式会社 貫通電極基板及びその製造方法
KR20180112832A (ko) * 2016-03-22 2018-10-12 젠썸 인코포레이티드 불균일한 열전달 특징을 가진 분포된 열전 장치
JP6263286B1 (ja) * 2017-01-13 2018-01-17 日本特殊陶業株式会社 スパークプラグの製造方法
JP2018061063A (ja) * 2018-01-05 2018-04-12 大日本印刷株式会社 貫通電極基板及びその製造方法
JP7017995B2 (ja) * 2018-07-26 2022-02-09 京セラ株式会社 配線基板
KR102262073B1 (ko) * 2018-07-26 2021-06-08 교세라 가부시키가이샤 배선 기판
CN115397110B (zh) * 2022-08-02 2023-06-09 中山芯承半导体有限公司 一种带台阶槽及埋入式线路的基板制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100947A (ja) * 1987-10-14 1989-04-19 Oki Electric Ind Co Ltd スルーホール構造
JP2001007155A (ja) 1999-06-21 2001-01-12 Sharp Corp フリップチップ接続構造体
CN100521868C (zh) * 1999-10-26 2009-07-29 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
US6582979B2 (en) * 2000-11-15 2003-06-24 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier with embedded antenna
US6611055B1 (en) * 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
JP2002324952A (ja) * 2001-04-24 2002-11-08 Denso Corp プリント基板
KR101107974B1 (ko) * 2003-04-07 2012-01-30 이비덴 가부시키가이샤 다층프린트배선판
KR100971104B1 (ko) * 2004-02-24 2010-07-20 이비덴 가부시키가이샤 반도체 탑재용 기판
JP4373841B2 (ja) * 2004-04-26 2009-11-25 京セラ株式会社 配線基板
JP4509972B2 (ja) * 2005-09-01 2010-07-21 日本特殊陶業株式会社 配線基板、埋め込み用セラミックチップ
KR101248738B1 (ko) * 2005-12-07 2013-03-28 엔지케이 스파크 플러그 캄파니 리미티드 유전체 구조체, 유전체 구조체의 제조방법 및 유전체구조체를 포함한 배선기판
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
JP4764731B2 (ja) * 2006-01-30 2011-09-07 富士通株式会社 多層構造のプリント配線基板
TWI416673B (zh) * 2007-03-30 2013-11-21 Sumitomo Bakelite Co 覆晶半導體封裝用之接續構造、增層材料、密封樹脂組成物及電路基板
JP5138277B2 (ja) * 2007-05-31 2013-02-06 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
JP2010010521A (ja) * 2008-06-30 2010-01-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP5461212B2 (ja) * 2010-01-29 2014-04-02 京セラＳｌｃテクノロジー株式会社 配線基板
JP2012069926A (ja) * 2010-08-21 2012-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5536682B2 (ja) * 2011-01-18 2014-07-02 日本特殊陶業株式会社 部品内蔵配線基板
JP5833398B2 (ja) * 2011-06-27 2015-12-16 新光電気工業株式会社 配線基板及びその製造方法、半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170110514A (ko) * 2016-03-23 2017-10-11 쿄세라 코포레이션 배선 기판

Also Published As

Publication number Publication date
US20140291005A1 (en) 2014-10-02
TW201448131A (zh) 2014-12-16
JP6013960B2 (ja) 2016-10-25
TWI573229B (zh) 2017-03-01
US9277657B2 (en) 2016-03-01
JP2014192432A (ja) 2014-10-06

Similar Documents

Publication Publication Date Title
KR20140118908A (ko) 배선 기판
KR102666151B1 (ko) 반도체 패키지
JP5222509B2 (ja) 半導体装置
KR102591624B1 (ko) 반도체 패키지
JP5522077B2 (ja) 半導体装置
US20150305155A1 (en) Wiring board
KR20170014958A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP2013236039A (ja) 半導体装置
TWI618199B (zh) 佈線基板
US10021791B2 (en) Multilayer wiring substrate
KR101060936B1 (ko) 인터커넥션 구조, 인터포저, 반도체 패키지 및 인터커넥션 구조의 제조 방법
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
JP2019140226A (ja) 回路基板、回路基板の製造方法及び電子装置
JP2012033786A (ja) 配線基板
JP6469441B2 (ja) 多層配線板
JP5959395B2 (ja) 配線基板
JP2017152448A (ja) 多数個取り配線基板
US20150000970A1 (en) Wiring board
JP2016127134A (ja) 配線基板
TW201526188A (zh) 半導體封裝
JP2020013917A (ja) 配線基板
JP6470095B2 (ja) 配線基板
JP2012243800A (ja) 半導体装置
JP5892695B2 (ja) 配線基板
WO2017141547A1 (ja) 半導体デバイス及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid