JP5461212B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5461212B2
JP5461212B2 JP2010019109A JP2010019109A JP5461212B2 JP 5461212 B2 JP5461212 B2 JP 5461212B2 JP 2010019109 A JP2010019109 A JP 2010019109A JP 2010019109 A JP2010019109 A JP 2010019109A JP 5461212 B2 JP5461212 B2 JP 5461212B2
Authority
JP
Japan
Prior art keywords
diameter
hole
wiring
copper plating
small
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010019109A
Other languages
English (en)
Other versions
JP2011159734A (ja
Inventor
誠一 阿部
Original Assignee
京セラSlcテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラSlcテクノロジー株式会社 filed Critical 京セラSlcテクノロジー株式会社
Priority to JP2010019109A priority Critical patent/JP5461212B2/ja
Publication of JP2011159734A publication Critical patent/JP2011159734A/ja
Application granted granted Critical
Publication of JP5461212B2 publication Critical patent/JP5461212B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体集積回路素子を搭載するための配線基板に関するものである。
従来、半導体集積回路素子を搭載するための配線基板として、ビルドアップ法により形成された配線基板が知られている。図4はビルドアップ法により形成された従来の配線基板の一例を示す概略断面図であり、図5は図4の切断線A−Aにおける横断面図である。
図4に示すように、従来の配線基板20は、コア基板11の上下面にビルドアップ絶縁層12およびビルドアップ配線層13が交互に積層されている。
コア基板11の上下面には銅箔や銅めっき層から成るコア導体層14が被着されている。また、コア基板11の上面から下面にかけてコア導体層14の一部として機能する銅めっき層が被着された多数のスルーホール15が形成されている。
ビルドアップ絶縁層12には、それぞれに複数のビアホール16が形成されており、ビアホール16を含む各ビルドアップ絶縁層12の表面には銅めっき層から成るビルドアップ配線層13が被着形成されている。そしてビルドアップ配線層13は、ビアホール16を介して上下のものが互い接続されているとともにスルーホール15に電気的に接続している。さらに、このビルドアップ配線層13のうち、上面側における最外層のビルドアップ絶縁層12上に被着された一部は、半導体集積回路素子Sの電極端子に導電バンプB1を介して電気的に接続される円形の半導体素子接続パッド13aを形成しており、これらの半導体素子接続パッド13aは格子状の並びに多数並んで形成されている。また、下面側における最外層のビルドアップ絶縁層12上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド13bであり、この外部接続パッド13bは格子状の並びに複数並んで形成されている。
さらに、最外層のビルドアップ絶縁層12およびその上のビルドアップ配線層13上には、半導体素子接続パッド13aおよび外部接続パッド13bを露出させるソルダーレジスト層17が被着されている。そして、半導体素子接続パッド13aの露出部に半導体集積回路素子Sの電極端子が半田や金等から成る導電バンプB1を介して電気的に接続されるとともに外部接続パッド13bの露出部に図示しない外部電気回路基板の配線導体が半田ボールB2を介して電気的に接続される。
ところで、半導体集積回路素子Sは、配線基板20からの十分な電源供給を確保するためにその下面の中央部に接地用と電源用との電極端子を多数設けるとともに下面の外周部に信号用の電極端子を多数設けた端子配置を採用する場合が増えている。このような半導体素子Sを搭載する場合、配線基板20におけるビルドアップ配線層13の接地配線および電源配線を介してコア基板11の中央部に設けたスルーホール15に接続し、信号配線をコア基板11の外周部に設けたスルーホール15に接続する方法が採用されている。さらに、近時の配線基板においては、図5に示すように、コア基板11の中央部に例えば直径が100μmの小径のスルーホール15Sを300μmのピッチで設けるとともにコア基板11の外周部に例えば直径が300μmの大径のスルーホール15Lを600μmのピッチで設け、中央部の小径のスルーホール15Sには接地配線および電源配線を接続し、外周部の大径のスルーホール15Lには信号配線を接続することにより、多数の電源線および接地線を設けて電源供給を行なう配線基板が提案されている。
しかしながら、信号配線を直径が300μmの大径のスルーホールに接続した場合、その大径のスルーホールと接地配線や電源配線との間に形成される静電容量が大きくなるため大径のスルーホールにおけるインピーダンスが小さくなって、大径のスルーホールに接続した信号配線に例えば2.5GHzを超える高速信号を伝送させると、信号の反射損が大きくなり、信号を良好に伝送することができなくなってしまう。また、スルーホールの直径が300μmと大径である場合、スルーホール内にめっき液が良好に供給されるので例えば15〜20μm程度の厚みの銅めっき層を容易に被着させることが可能であるが、スルーホールの直径を100μm程度の小径なものとした場合、そのような小径のスルーホール内にはめっき液を十分に供給することが困難であることから、厚みが15〜20μm程度の厚い銅めっき層を被着させることができず、必然的にスルーホール内に被着させた銅めっき層の厚みが薄いものとなる。スルーホール内に被着させた銅めっき層の厚みが薄い場合、スルーホールにおける電気抵抗がその分高くなるので、例えば直径が100μm程度のスルーホールを300μmの狭いピッチで多数設けて、それらに接地配線や電源配線を接続したとしても十分な電源供給を行なうことはできなくなってしまう。
特許第4282190号公報
本発が解決しようとする課題は、信号配線に例えば2.5GHzを超える高速信号を低損失で良好に伝送させることが可能であるとともに、良好な電源供給が可能な配線基板を提供することにある。
外周部および中央部に、銅めっき層が被着された多数のスルーホールを有するコア基板の上下面にビルドアップ絶縁層を介して信号配線および接地配線および電源配線を含むビルドアップ配線層を積層してなる配線基板であって、前記外周部に小径スルーホールを第1の隣接間隔で配列するとともに前記中央部に大径スルーホールを前記第1の隣接間隔以下の第2の隣接間隔で配置し、かつ前記大径スルーホールの直径を、該大径スルーホールに被着された前記銅めっき層の総横断面積が、前記小径スルーホールと同径のスルーホールを前記中央部に前記第2の隣接間隔で配置して該同径のスルーホールに前記銅めっき層と同じ厚みの銅めっき層を被着させた場合の該銅めっき層の総横断面積よりも大きくなる大きさとし、前記小径スルーホールに前記信号線を接続するとともに前記大径スルーホールに前記接地配線および電源配線を接続したことを特徴とするものである。
本発明の配線基板によると、信号配線を小径スルーホールに接続したことから、信号配線に接続された小径スルーホールにおける接地配線または電源配線との間に形成される静電容量を小さいものとしてインピーダンスの低下を防止することができ、それにより、信号の反射を低減して例えば2.5GHzを超える高速の信号を低損失で良好に伝送させることができる。また、接地配線および電源配線が接続される大径スルーホールを小径スルーホールの隣接間隔以下の隣接間隔で配列し、かつ大径スルーホールの直径を、大径スルーホールに被着された銅めっき層の総横断面積が、小径スルーホールと同径のスルーホールをコア基板の中央部に大径スルーホールと同じ隣接間隔で配置してそれらの同径のスルーホールに大径スルーホールに被着された銅めっき層と同じ厚みの銅めっき層を被着させた場合の、それらの同径のスルーホールに被着される銅めっき層の総横断面積よりも大きくなる大きさとすることにより、大径スルーホールに被着された銅めっき層の総横断面積を大きなものとすることでき、それにより、良好な電源供給が行なえる。
図1は、本発明の配線基板の実施形態の一例を示す概略断面図である。 図2は、図1の切断線A−Aにおける横断面図である。 図3は、多数のスルーホールを所定の面積の領域に所定の隣接間隔で配列した場合におけるスルーホール内の銅めっき層の総横断面積を示すグラフである。 図4は、従来の配線基板を示す概略断面図である。 図5は、図4の切断線A−Aにおける横断面図である。
以下、本発明にかかる配線基板について図面を参照して詳細に説明する。
図1は、本発明における配線基板の実施形態の一例を示す概略断面図であり、半導体集積回路素子をフリップチップ接続により搭載した場合を示している。
図1に示すように、本例の配線基板10は、コア基板1の上下面に複数のビルドアップ絶縁層2およびビルドアップ配線層3が交互に積層されている。
コア基板1は、厚みが50〜800μm程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る絶縁基板の上下面に銅箔や銅めっき層から成るコア導体層4が被着されているとともに絶縁基板の上面から下面にかけてコア導体層4の一部として機能する銅めっき層が被着された多数のスルーホール5が形成されている。なお、スルーホール5の直径は100〜300μm程度であり、その内部は樹脂により充填されている。
ビルドアップ絶縁層2は、厚みが20〜50μm程度であり、それぞれに直径が35〜100μm程度の複数のビアホール6が形成されており、各ビルドアップ絶縁層2の表面およびビアホール6の内面には、ビルドアップ配線層3が被着形成されている。そしてビルドアップ配線層3は、スルーホール5に電気的に接続している。さらに、このビルドアップ配線層3のうち、配線基板10の上面側における最外層のビルドアップ絶縁層2上に被着された一部は、半導体集積回路素子Sの電極端子に導電バンプB1を介してフリップチップ接続により電気的に接続される円形の半導体素子接続パッド3aを形成しており、これらの半導体素子接続パッド3aは格子状の並びに複数並んで形成されている。そして、これらの半導体素子接続パッド3aはその外周部がソルダーレジスト層7により覆われているとともに上面の中央部がソルダーレジスト層7から露出しており、半導体素子接続パッド3aの露出部に半導体素子Sの電極端子が半田や金等から成る導電バンプB1を介して電気的に接続される。
他方、配線基板10の下面側における最外層のビルドアップ絶縁層2上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド3bであり、この外部接続パッド3bは格子状の並びに複数並んで形成されている。この外部接続パッド3bはその外周部がソルダーレジスト層7により覆われているとともに、その下面中央部がソルダーレジスト層7から露出しており、外部接続パッド7の露出部に、図示しない外部電気回路基板の配線導体が半田ボールB2を介して電気的に接続される。なお、ソルダーレジスト層7は、最外層のビルドアップ配線層3を保護するとともに、半導体素子接続パッド3aや外部接続パッド3bの露出部を画定する。なお、ビルドアップ配線層3は、信号配線および接地配線および電源配線を含んでいる。
そして、配線基板10においては、コア基板1の外周部に形成されたスルーホール5が例えば直径が100〜200μm程度の小径スルーホール5Sであり、コア基板1の中央部に形成されたスルーホール5が例えば直径が250〜350μm程度の大径スルーホール5Lである。
小径スルーホール5Sは、互いの隣接間隔が例えば250μm以上となる第1の隣接間隔で配列されており、信号配線が接続されている。小径スルーホール5Sは、その直径が例えば100〜200μmと小さく、スルーホール5Sと接地配線や電源配線との間に形成される静電容量を小さいものとすることができる。したがって、小径スルーホール5Sに接続される信号配線に例えば2.5GHzを超える高速の信号を伝送させたとしても、その信号を低損失で良好に伝送させることができる。なお、小径スルーホール5Sは、その直径が100μm未満となると、その形成が煩雑になるとともに内面への銅めっき層の良好な被着が困難となる傾向にあり、200μmを超えると、小径スルーホール5Sと接地配線や電源配線との間に形成される静電容量が大きくなりすぎて例えば2.5GHzを超える高速の信号を低損失で伝送することが困難となる。したがって、小径スルーホール5Sは、その直径が100〜200μmであることが好ましい。
大径スルーホール5Lは、前記第1の隣接間隔以下の第2の隣接間隔で配列されており、接地配線および電源配線が接続されている。大径スルーホール5Lは、その直径が250〜300μmと大きいものの、小径のスルーホール5Sの隣接間隔以下の隣接間隔で配列することにより、250〜350μmと大径であったとしても大径スルーホール5に被着された銅めっき層の総横断面積を大きなものとすることができる。図3は、直径を50〜400μmの間でそれぞれ50μmきざみに変化させたスルーホールを10mm角の領域に隣接間隔250μmとして配列するとともにスルーホール内に15μmの銅めっき層を被着させた場合における各スルーホール径毎の銅めっき層の総横断面積を示すグラフである。図3に示すように、直径が250μmのスルーホールの場合、直径が100μmの小径スルーホールの場合と比較して銅めっき層の総横断面積は約1.4倍となる。したがって大径スルーホール5Lを介して良好に電源供給を行なうことができる。なお、大径スルーホール5Lの直径が250μm未満であると、小径スルーホール5Sを含むスルーホール5の数が増加してスルーホール5の加工に長時間を要する傾向にあり、350μmを超えると、大径スルーホール5Lに被着させた銅めっき層の総横断面積が減少して電源供給能力が低下してしまう傾向にある。さらに、大径スルーホール5Lの直径を250〜350μmとすることにより、大径スルーホール5L内に銅めっき層を被着させる際、大径スルーホール5L内にめっき液が良好に供給されるので大径スルーホール5Lに例えば15〜20μm程度の厚みの銅めっき層を容易に被着させることが可能である。したがって、大径スルーホール5Lの直径は250〜350μmの範囲が好ましい。
かくして、本発明の配線基板によれば、信号配線に例えば2.5GHzを超える高速信号を低損失で良好に伝送させることが可能であるとともに、良好な電源供給が可能な配線基板を提供することができる。
1 コア基板
2 ビルドアップ絶縁層
3 ビルドアップ配線層
5 スルーホール
5S 小径スルーホール
5L 大径スルーホール

Claims (2)

  1. 外周部および中央部に、銅めっき層が被着された多数のスルーホールを有するコア基板の上下面にビルドアップ絶縁層を介して信号配線および接地配線および電源配線を含むビルドアップ配線層を積層してなる配線基板であって、前記外周部に小径スルーホールを第1の隣接間隔で配列するとともに前記中央部に大径スルーホールを前記第1の隣接間隔以下の第2の隣接間隔で配置し、かつ前記大径スルーホールの直径を、該大径スルーホールに被着された前記銅めっき層の総横断面積が、前記小径スルーホールと同径のスルーホールを前記中央部に前記第2の隣接間隔で配置して該同径のスルーホールに前記銅めっき層と同じ厚みの銅めっき層を被着させた場合の該銅めっき層の総横断面積よりも大きくなる大きさとし、前記小径スルーホールに前記信号線を接続するとともに前記大径スルーホールに前記接地配線および電源配線を接続したことを特徴とする配線基板。
  2. 前記小径スルーホールの直径が100〜200μmであり、前記大径スルーホールの直径が250〜350μmであることを特徴とする請求項1記載の配線基板。
JP2010019109A 2010-01-29 2010-01-29 配線基板 Expired - Fee Related JP5461212B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010019109A JP5461212B2 (ja) 2010-01-29 2010-01-29 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010019109A JP5461212B2 (ja) 2010-01-29 2010-01-29 配線基板

Publications (2)

Publication Number Publication Date
JP2011159734A JP2011159734A (ja) 2011-08-18
JP5461212B2 true JP5461212B2 (ja) 2014-04-02

Family

ID=44591451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010019109A Expired - Fee Related JP5461212B2 (ja) 2010-01-29 2010-01-29 配線基板

Country Status (1)

Country Link
JP (1) JP5461212B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2793497B2 (ja) * 1994-02-28 1998-09-03 茨城日本電気株式会社 高密度回路基板のビアホールの形成方法
JP4282190B2 (ja) * 1999-12-14 2009-06-17 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
JP2003209359A (ja) * 2002-01-11 2003-07-25 Dainippon Printing Co Ltd コア基板およびその製造方法
JP2005347391A (ja) * 2004-06-01 2005-12-15 Ibiden Co Ltd プリント配線板

Also Published As

Publication number Publication date
JP2011159734A (ja) 2011-08-18

Similar Documents

Publication Publication Date Title
JP5122932B2 (ja) 多層配線基板
TWI573229B (zh) 配線基板
TWI528871B (zh) 用於印刷電路板中以改良信號完整性之同軸通孔走線的方法及結構
US20130180772A1 (en) Wiring board and method of manufacturing the same
US20090200682A1 (en) Via in via circuit board structure
KR20130087434A (ko) 배선 기판 및 그것을 사용한 실장 구조체
US20150305155A1 (en) Wiring board
JP5311653B2 (ja) 配線基板
JP5730152B2 (ja) 配線基板
US8227699B2 (en) Printed circuit board
JP5461212B2 (ja) 配線基板
JP2015211147A (ja) 配線基板
JP2010232616A (ja) 半導体装置及び配線基板
US9532468B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2012033786A (ja) 配線基板
JP2005019730A (ja) 配線基板およびそれを用いた電子装置
KR101219929B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2015012112A (ja) 配線基板
JP2010519769A (ja) 高速メモリパッケージ
JP6215784B2 (ja) 配線基板
KR20130120390A (ko) 배선 기판, 실장 구조체, 배선 기판의 제조방법 및 실장 구조체의 제조방법
JP5881170B2 (ja) 配線基板
JP4349891B2 (ja) 配線基板および電子装置
JP5890978B2 (ja) 配線基板の製造方法
US9412688B2 (en) Wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees