KR20130087434A - 배선 기판 및 그것을 사용한 실장 구조체 - Google Patents

배선 기판 및 그것을 사용한 실장 구조체 Download PDF

Info

Publication number
KR20130087434A
KR20130087434A KR1020130008690A KR20130008690A KR20130087434A KR 20130087434 A KR20130087434 A KR 20130087434A KR 1020130008690 A KR1020130008690 A KR 1020130008690A KR 20130008690 A KR20130008690 A KR 20130008690A KR 20130087434 A KR20130087434 A KR 20130087434A
Authority
KR
South Korea
Prior art keywords
hole
woven fabric
width
resin
base
Prior art date
Application number
KR1020130008690A
Other languages
English (en)
Inventor
타카유키 네지메
마사아키 하라조노
요시히로 호소이
Original Assignee
쿄세라 에스엘시 테크놀로지 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 에스엘시 테크놀로지 가부시키가이샤 filed Critical 쿄세라 에스엘시 테크놀로지 가부시키가이샤
Publication of KR20130087434A publication Critical patent/KR20130087434A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/038—Textiles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Textile Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명의 배선 기판(4)은 복수의 유리섬유(9)로 이루어지는 직포(11) 및 상기 직포(11)를 피복하는 수지(12)를 포함하는 기체(7)와, 상기 기체(7)를 두께 방향으로 관통하는 복수의 스루홀(T)과, 각각의 상기 스루홀(T)의 내벽에 피착된 복수의 스루홀 도체(8)를 구비하고, 복수의 스루홀(T)은 제 1 스루홀(T1)과 제 2 스루홀(T1)로 구성되고, 직포(11)에 있어서 제 1 스루홀(T1)이 관통하는 유리섬유(9)의 수는 제 2 스루홀(T2)이 관통하는 유리섬유(9)의 수보다 많고, 상기 제 1 스루홀(T1) 및 상기 제 2 스루홀(T2)에 있어서 각각의 가장 폭이 좁은 협폭부는 상기 직포(11)로 둘러싸여 있고, 상기 제 1 스루홀(T1)의 협폭부(N1)가 상기 제 2 스루홀(T2)의 협폭부(N2)보다 작다.

Description

배선 기판 및 그것을 사용한 실장 구조체{WIRING BOARD AND MOUNTING STRUCTURE USING THE SAME}
본 발명은 전자 기기, 예를 들면 각종 오디오비주얼 기기, 가전 기기, 통신 기기, 컴퓨터 기기 및 그 주변 기기 등에 사용되는 배선 기판 및 그것을 사용한 실장 구조체에 관한 것이다.
종래, 전자 기기에 있어서의 실장 구조체로서는 배선 기판에 전자 부품을 실장한 것이 사용되고 있다.
배선 기판에 관해서 일본 특허공개 2006-324642호 공보에는 유리 클로스에 절연성 수지를 함침시켜서 이루어지는 코어 기판에 드릴 가공으로 스루홀을 형성하고, 상기 스루홀의 측벽에 도금법 등에 의해 Cu 등으로 이루어지는 스루홀 비아(스루홀 도체)를 형성한 배선 기판이 개시되어 있다.
또한, 일본 특허공개 2003-209359호 공보에는 에폭시 수지 등을 유리 클로스로 강화한 코어 기판에 레이저 가공으로 스루홀을 형성하고, 상기 스루홀 내에 도전성 페이스트를 충전한 배선 기판이 개시되어 있다.
그런데, 코어 기판에 있어서는 유리 클로스와 수지 사이에 박리가 생기는 경우가 있다. 이 경우, 스루홀 도체에 전압이 인가되었을 때에 상기 전압에 의해 이온화한 스루홀 도체의 일부가 박리 개소로 침입해(이온 마이그레이션) 인접한 스루홀 도체끼리가 단락되는 경우가 있다. 그 때문에, 배선 기판의 전기적 신뢰성이 저하되기 쉽다.
본 발명의 주된 과제는 전기적 신뢰성을 향상시키는 요구에 부응한 배선 기판 및 그것을 사용한 실장 구조체를 제공하는 것이다.
본 발명의 배선 기판은 복수의 유리섬유로 이루어지는 직포 및 상기 직포를 피복하는 수지를 포함하는 기체와, 상기 기체를 두께 방향으로 관통하는 복수의 스루홀과, 각각의 상기 스루홀의 내벽에 피착된 복수의 스루홀 도체를 구비하고, 상기 복수의 스루홀은 제 1 스루홀과 제 2 스루홀로 구성되고, 상기 직포에 있어서 상기 제 1 스루홀이 관통하는 상기 유리섬유의 수는 상기 제 2 스루홀이 관통하는 상기 유리섬유의 수보다 많고, 상기 제 1 스루홀 및 상기 제 2 스루홀에 있어서 각각의 가장 폭이 좁은 협폭부는 상기 직포로 둘러싸여져 있고, 상기 제 1 스루홀의 협폭부가 상기 제 2 스루홀의 협폭부보다 작다.
본 발명의 배선 기판에 의하면, 관통하는 유리섬유의 수가 많은 제 1 스루홀에 있어서는 직포로 둘러싸인 영역에 있어서의 최소 지름을 작게 함으로써 이온 마이그레이션을 저감하여 배선 기판의 전기적 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일실시형태에 의한 실장 구조체의 평면도이다.
도 2는 도 1에 나타내는 실장 구조체에 포함되는 직포의 평면도이다.
도 3의 (a)는 도 1에 나타내는 실장 구조체의 Ｉ-Ｉ선으로 두께 방향으로 절단한 단면도이고, (b)는 도 1에 나타내는 실장 구조체의 Ⅱ-Ⅱ선으로 두께 방향으로 절단한 단면도이다.
도 4의 (a) 및 (b)는 도 1의 (a)에 나타내는 실장 구조체의 제조 공정을 설명하는 I-I선으로 두께 방향으로 절단한 단면도이다.
도 5의 (a) 및 (b)는 도 1의 (a)에 나타내는 실장 구조체의 제조 공정을 설명하는 I-I선으로 두께 방향으로 절단한 단면도이다.
도 6의 (a)는 본 발명의 실시예에 있어서 직포의 고밀도 영역에서 코어 기판을 두께 방향으로 절단한 단면을 금속현미경을 이용하여 촬영한 사진이고, (b)는 본 발명의 실시예에 있어서 직포의 저밀도 영역에서 코어 기판을 두께 방향으로 절단한 단면을 금속현미경을 이용하여 촬영한 사진이다.
이하, 본 발명의 일실시형태에 의한 배선 기판 및 실장 구조체를 도면에 의거하여 상세하게 설명한다.
도 1~도 3에 나타낸 실장 구조체(1)는, 예를 들면 각종 오디오비주얼 기기, 가전 기기, 통신 기기, 컴퓨터 장치 또는 그 주변 기기 등의 전자 기기에 사용되는 것이다. 이 실장 구조체(1)는 전자 부품(2)과, 전자 부품(2)이 범프(3)를 통하여 플립칩 실장된 평판 형상의 배선 기판(4)을 포함하고 있다.
전자 부품(2)은 IC, LSI 등의 반도체 소자이고, 예를 들면 실리콘, 게르마늄, 갈륨비소, 갈륨비소인, 질화갈륨, 탄화규소 등의 반도체 재료에 의해 형성되어 있다. 이 전자 부품(2)은 두께가 예를 들면 0.1㎜ 이상 1㎜ 이하로 설정되어 있다.
범프(3)는 예를 들면 납, 주석, 은, 금, 구리, 아연, 비스무트, 인듐, 또는 알루미늄을 포함하는 땜납 등의 도전 재료에 의해 구성되어 있다.
배선 기판(4)은 평판 형상의 코어 기판(5)과, 코어 기판(5)의 상하에 형성된 1쌍의 배선층(6)을 포함하고 있다.
코어 기판(5)은 배선 기판(4)의 강도를 높이면서 1쌍의 배선층(6) 간의 도통을 도모하는 것이다. 이 코어 기판(5)은 평판 형상의 기체(7)와, 이 기체(7)를 두께 방향으로 관통하는 복수의 스루홀(T)과, 스루홀(T)에 충전된 스루홀 도체(8)를 포함하고 있다.
기체(7)는 코어 기판(5)의 강성을 높이는 것이고, 도 3에 나타내는 바와 같이 복수의 유리섬유(9)로 이루어지는 섬유다발(10)을 종횡(X방향 및 Y방향)으로 짜 넣어서 이루어지는 직포(11)와, 상기 직포(11)를 피복하는 수지(12)를 포함하고 있다. 수지(12)에는 무기 절연 입자(13)가 분산되어 있다.
이 기체(7)에 있어서, 직포(11) 및 상기 직포(11)의 유리섬유(9) 사이에 배치된 수지(12)(제 1 수지)로 이루어지는 층을 섬유층(14)이라고 한다. 또한, 각 섬유층(14) 사이에 배치되고, 유리섬유를 포함하지 않으며, 수지(12)(제 2 수지) 및 무기 절연 입자(13)로 이루어지는 층을 수지층(15)이라고 한다. 이 섬유층(14)과 수지층(15)의 경계는 섬유층(14)의 유리섬유(9)와 수지층(15)의 수지(12)의 계면에 의해 구성된다. 또한, 섬유층(14)은 유리섬유(9) 사이에 무기 절연 입자(13)를 포함해도 상관없다.
도 3에 나타내는 실시형태에 있어서, 기체(7)는 수지(12)로 피복된 직포(11)를 1층 포함하고 있다. 이 때문에, 기체(7)는 1층의 섬유층(14)과, 이 섬유층(14)의 상하에 배치된 1쌍의 수지층(15)을 포함하고 있다.
기체(7)는 두께가 예를 들면 0.03㎜ 이상 0.4㎜ 이하로 설정된다. 기체(7)에 있어서 평면 방향으로의 열팽창률이 예를 들면 4ppm/℃ 이상 15ppm/℃ 이하로 설정되고, 두께 방향으로의 열팽창률이 예를 들면 11ppm/℃ 이상 30ppm/℃ 이하로 설정되며, 두께 방향으로의 열팽창률이 평면 방향으로의 열팽창률의 예를 들면 2배 이상 2.8배 이하로 설정되고, 영률이 예를 들면 20㎬ 이상 30㎬ 이하로 설정되어 있다.
기체(7)의 열팽창률은 시판의 TMA 장치를 이용하여 JIS K7197-1991에 준한 측정 방법에 의해 측정된다. 영률은 MTS 시스템즈사제 Nano Indentor XP/DCM을 이용하여 측정된다.
기체(7)에 포함되는 직포(11)는 기체(7)의 강성을 높임과 아울러 평면 방향으로의 열팽창률을 저감시키는 것이다. 이 직포(11)를 구성하는 섬유다발(10)은 서로 평행한 복수의 유리섬유(9)의 다발이고, 가늘고 긴 형상임과 아울러 길이 방향에 수직인 단면이 타원 형상이다. 이러한 섬유다발(10)이 종횡으로 짜 넣어져 있기 때문에 직포(11)는 두께 방향에 있어서 유리섬유(9)의 수가 많은 고밀도 영역[도 3(a)]과, 두께 방향에 있어서 유리섬유(9)의 수가 적은 저밀도 영역[도 3(b)]을 포함하고 있다.
이 섬유다발(10)은 폭이 두께보다 크게 설정되어 있다. 섬유다발(10)은 폭이 예를 들면 300㎛ 이상 500㎛ 이하로 설정되고, 두께가 예를 들면 20㎛ 이상 100㎛ 이하로 설정되어 있다. 1개의 섬유다발(10)은 유리섬유(9)를 예를 들면 50개 이상 200개 이하 포함하고 있다.
섬유다발(10)을 구성하는 유리섬유(9)로서는 T유리, S유리 또는 E유리 등의 유리로 이루어지는 섬유를 들 수 있다. 유리섬유(9)의 길이 방향에 수직인 단면의 지름이 예를 들면 4㎛ 이상 9㎛ 이하로 설정되어 있고, 길이 방향 및 폭 방향으로의 열팽창률이 2.5ppm/℃ 이상 6ppm/℃ 이하로 설정되며, 영률이 70㎬ 이상 85㎬ 이하로 설정되어 있다.
직포(11)를 피복하는 수지(12)로서는, 예를 들면 에폭시 수지, 비스말레이미드트리아진 수지, 시아네이트 수지, 폴리파라페닐렌벤즈비스옥사졸 수지, 전방향족 폴리아미드 수지, 폴리이미드 수지, 방향족 액정 폴리에스테르 수지, 폴리에테르에테르케톤 수지 또는 폴리에테르케톤 수지 등을 들 수 있다. 이 수지(12)는 평면 방향 및 두께 방향으로의 열팽창률이 예를 들면 20ppm/℃ 이상 50ppm/℃ 이하로 설정되고, 영률이 예를 들면 3㎬ 이상 10㎬ 이하로 설정되어 있다.
무기 절연 입자(13)는 기체(7)의 열팽창률을 저감함과 아울러 기체(7)의 강성을 높이는 것이고, 수산화알루미늄, 수산화마그네슘 또는 산화규소 등의 무기 절연 재료를 들 수 있다. 이들 무기 절연 재료 중에서도 열팽창률이나 영률 등의 특성이 유리섬유에 가까운 산화규소를 포함하는 것이 바람직하다. 그 결과, 수지층(15)의 열팽창률이나 영률을 섬유층(14)에 가깝게 할 수 있다. 무기 절연 입자(13)가 산화규소를 포함할 경우 무기 절연 입자(13)는 산화규소를 65중량% 이상 100중량% 이하 함유하는 것이 바람직하다. 무기 절연 입자(13)는 산화규소 이외에 산화알루미늄, 산화마그네슘, 산화칼슘, 질화알루미늄, 수산화알루미늄 또는 탄산칼슘 등을 함유해도 상관없다.
이 무기 절연 입자(13)는 예를 들면 구 형상으로 형성되어 있고, 입경이 예를 들면 0.5㎛ 이상 5.0㎛ 이하로 설정되고, 각 방향으로의 열팽창률이 예를 들면 2.7ppm/℃ 이상 6ppm/℃ 이하로 설정되고, 영률이 70㎬ 이상 85㎬ 이하로 설정되어 있다. 또한, 무기 절연 입자(13)로서 유리섬유를 작게 절단해서 입자 형상으로 한 것을 이용하여도 상관없다.
무기 절연 입자(13)는 수지층(15)에 있어서의 함유량이 40체적% 이상 75체적% 이하로 설정되어 있는 것이 바람직하다. 무기 절연 입자(13)의 함유량이 40체적% 이상임으로써 수지층(15)의 열팽창률 및 영률을 섬유층(14)에 가깝게 할 수 있다. 또한, 무기 절연 입자(13)의 함유량이 75체적% 이하임으로써 스루홀(T) 내벽에 위치하는 무기 절연 입자(13)와 수지(12)의 접착 강도를 높일 수 있다. 그 결과, 무기 절연 입자(13)와 수지(12)의 박리가 저감되고, 또한 스루홀 도체(8)와 수지층(15)의 박리를 저감할 수 있다.
무기 절연 입자(13)의 입경은 기체(7)의 단면을 전계방출형 전자현미경으로 관찰하여 각 입자의 최대 지름을 계측하고, 그 평균치를 산출함으로써 측정된다. 수지층(15)에 있어서의 무기 절연 입자(13)의 함유량(체적%)은 수지층(15)의 단면을 전계방출형 전자현미경으로 관찰하고, 수지층(15)에 대하여 무기 절연 입자(13)가 차지하는 면적비율(면적%)을 계측하고, 그 평균치를 산출해서 함유량(체적%)이라고 간주함으로써 측정된다.
한편, 복수의 스루홀(T)은 기체(7)의 양 주면(主面)에 개구(O)를 가짐과 아울러 기체(7)의 양 주면으로부터 기체(7)의 중앙을 향해서 폭이 좁아져 있다. 1개의 스루홀(T)에 있어서 가장 폭이 좁은 협폭부(N)는 직포(11)로 둘러싸여져 있다.
복수의 스루홀(T) 중 직포(11)의 고밀도 영역을 관통하는 것을 제 1 스루홀(T1)이라고 하고, 직포(11)의 저밀도 영역을 관통하는 것을 제 2 스루홀(T2)이라고 한다. 이 경우, 직포(11)에 있어서 제 1 스루홀(T1)이 관통하는 유리섬유(9)의 수는 제 2 스루홀(T2)이 관통하는 유리섬유(9)의 수보다도 많다. 제 1 스루홀(T1)및 제 2 스루홀(T2)은 협폭부(N)의 폭이 섬유다발(10)의 폭보다 작게 설정되어 있고, 그 결과 고밀도 영역 또는 저밀도 영역을 관통하고 있다.
제 1 스루홀(T1)의 협폭부(N)를 제 1 협폭부(N1)라고 하고, 제 2 스루홀(T2)의 협폭부(N)를 제 2 협폭부(N2)라고 한다. 제 1 스루홀(T1)의 양 주면에 있어서의 개구(O)를 제 1 개구(O1)라고 하고, 제 2 스루홀(T2)의 양 주면에 있어서의 개구(O)를 제 2 개구(O2)라고 한다.
제 1 개구(O1)의 폭은, 예를 들면 30㎛ 이상 105㎛ 이하로 설정되어 있다. 또한, 제 1 스루홀(T1)의 직포(11)로 둘러싸인 영역에 있어서의 최소폭, 즉 제 1 협폭부(N1)의 폭은 예를 들면 15㎛ 이상 60㎛ 이하로 설정되어 있다.
제 2 개구(O2)의 폭은 예를 들면 30㎛ 이상 105㎛ 이하로 설정되어 있다. 또한, 제 2 스루홀(T2)의 직포(11)로 둘러싸인 영역에 있어서의 최소폭, 즉 제 2 협폭부(N2)의 폭은 예를 들면 20㎛ 이상 95㎛ 이하로 설정되어 있다.
기체(7)의 일주면에 있어서 제 1 개구(O1)의 폭은, 예를 들면 제 2 개구(O2)의 폭의 0.9배 이상 1.1배 이하로 설정되어 있다. 바람직하게는 제 1 개구(O1)의 폭은 제 2 개구(O2)의 폭과 같다. 제 1 스루홀(T1)의 직포(11)로 둘러싸인 영역에 있어서의 최소폭[제 1 협폭부(N1)]은 제 2 스루홀(T2)의 직포(11)로 둘러싸인 영역에 있어서의 최소폭[제 2 협폭부(N2)]보다 작다. 스루홀(T)은 기체(7)의 두께 방향을 따른 단면에서 기체(7)의 양 주면의 개구(O) 각각으로부터 협폭부(N)에 걸쳐서 테이퍼 형상으로 형성되어 있다. 제 1 스루홀(T1)에 있어서의 테이퍼의 정도(테이퍼율)는 제 2 스루홀(T2)에 있어서의 테이퍼의 정도보다 크고, 보다 끝이 가는 형상으로 되어 있다. 제 1 협폭부(N1)의 폭은 예를 들면 제 2 협폭부(N2)의 폭의 0.5배 이상 0.9배 미만으로 설정되어 있다.
또한, 섬유다발(10), 개구(O) 및 협폭부(N) 각각의 폭은 기체(7)를 두께 방향을 따라 절단한 단면에서 측정된다.
이 스루홀(T)의 내벽에 피착된 스루홀 도체(8)는 코어 기판(5) 상하의 배선층(6)끼리를 전기적으로 접속시키는 것이다. 이 스루홀 도체(8)로서는, 예를 들면 구리, 알루미늄 또는 니켈 등의 도전 재료를 들 수 있다. 이들 중에서도 도전성이 높은 구리를 사용하는 것이 바람직하다. 이 스루홀 도체(8)는 관통 방향 및 폭 방향으로의 열팽창률이 예를 들면 16ppm/℃ 이상 25ppm/℃ 이하로 설정되고, 영률이 예를 들면 60㎬ 이상 210㎬ 이하로 설정되어 있다. 구리의 열팽창률은 18ppm/℃ 정도이다. 또한, 스루홀 도체(8)의 열팽창률 및 영률은 기체(7)와 마찬가지로 측정된다.
코어 기판(5)의 양측에는 상술한 바와 같이, 1쌍의 배선층(6)이 형성되어 있다. 배선층(6)은 기체(7) 상에 적층되고, 두께 방향으로 관통되는 비아 구멍(V)이 형성된 절연층(16)과, 기체(7) 표면 또는 절연층(16) 표면에 형성된 도전층(17)과, 비아 구멍(V) 내에 형성되고, 도전층(17)에 전기적으로 접속된 비아 도체(18)를 포함하고 있다.
절연층(16)은 무기 절연 입자가 분산된 수지로 형성되어 있고, 도전층(17)을 지지하는 지지 부재로서 기능할 뿐만 아니라, 도전층(17)끼리의 단락을 방지하는 절연 부재로서 기능한다. 이 절연층(16)은 두께가 예를 들면 5㎛ 이상 40㎛ 이하로설정되고, 평면 방향 및 두께 방향으로의 열팽창률이 예를 들면 15ppm/℃ 이상 45ppm/℃ 이하로 설정되며, 영률이 예를 들면 5㎬ 이상 40㎬ 이하로 설정되어 있다. 절연층(16)의 열팽창률 및 영률은 기체(7)와 마찬가지로 측정된다.
절연층(16)을 형성하고 있는 수지로서는 예를 들면 에폭시 수지, 비스말레이미드트리아진 수지, 시아네이트 수지, 폴리파라페닐렌벤즈비스옥사졸 수지, 전방향족 폴리아미드 수지, 폴리이미드 수지, 방향족 액정 폴리에스테르 수지, 폴리에테르에테르케톤 수지 또는 폴리에테르케톤 수지 등을 들 수 있다.
절연층(16)에 포함되는 무기 절연 입자로서는 상기 기체(7)에 포함되는 무기 절연 입자(13)를 들 수 있다.
도전층(17)은 예를 들면 접지용 배선, 전력공급용 배선 또는 신호용 배선으로서 기능하는 것이다. 이 도전층(17)은 예를 들면 구리, 은, 금, 알루미늄, 니켈 또는 크롬 등의 금속 재료로 형성된다. 이들 중에서도 도전성이 높은 구리를 사용하는 것이 바람직하다. 이 도전층(17)은 두께가 예를 들면 3㎛ 이상 20㎛ 이하로 설정되고, 평면 방향 및 두께 방향으로의 열팽창률이 예를 들면 5ppm/℃ 이상 25ppm/℃ 이하로 설정되며, 영률이 50㎬ 이상 250㎬ 이하로 설정되어 있다.
비아 도체(18)는 두께 방향으로 서로 이간된 도전층(17)끼리를 서로 접속시키는 것이다. 이 비아 도체(18)는 예를 들면 폭이 코어 기판(5)을 향해서 작아지는 테이퍼 형상으로 형성되어 있고, 예를 들면 구리, 은, 금, 알루미늄, 니켈 또는 크롬의 도전 재료로 형성된다. 이들 중에서도 도전성이 높은 구리가 바람직하다.
그런데, 유리섬유(9)와 수지(12)는 열팽창률이 다르기 때문에 배선 기판(4)에 열이 가해지면 유리섬유(9)와 수지(12) 사이에 열응력이 인가되어 유리섬유(9)와 수지(12)가 박리되는 경우가 있다. 이 경우, 스루홀 도체(8)에 전압이 인가되었을 때에 이 전압에 의해 이온화된 스루홀 도체(8)의 일부가 박리 개소로 침입하고, 인접한 스루홀 도체(8)를 향해서 이동하기 쉬워진다(이온 마이그레이션).
상술한 바와 같이, 유리섬유(9)의 수가 많은 고밀도 영역에 있어서 제 1 스루홀(T1)의 직포(11)로 둘러싸인 영역에 있어서의 최소폭[제 1 협폭부(N1)]을 작게 함으로써 인접하는 스루홀(T)끼리의 직포(11)에 있어서의 거리를 크게 할 수 있다. 따라서, 이온 마이그레이션에 기인한 인접하는 스루홀 도체(8)끼리의 단락을 저감할 수 있고, 나아가서는 전기적 신뢰성이 우수한 배선 기판(4)을 얻을 수 있다. 또한, 이렇게 인접하는 스루홀 도체(8)끼리의 단락을 저감함으로써 전기적 신뢰성을 담보하면서 스루홀 도체(8)끼리를 접근시켜서 고밀도 배선의 배선 기판(4)을 얻을 수 있다.
한편, 유리섬유(9)의 수가 적은 저밀도 영역에 있어서 제 2 스루홀(T2)의 직포(11)로 둘러싸인 영역에 있어서의 최소폭[제 2 협폭부(N2)]을 크게 함으로써 스루홀 도체(8)의 폭을 크게 하여 스루홀 도체(8)를 형성할 때에 제 2 스루홀(T2) 내로 도금액이 침입하기 쉬워진다. 그 때문에, 제 2 스루홀(T2) 내에 있어서 스루홀 도체(8)를 높은 수율로 형성할 수 있고, 배선 기판(4)의 전기적 신뢰성을 높일 수 있다.
제 2 스루홀(T2)의 직포(11)로 둘러싸인 영역에 있어서의 최소폭을 크게 함으로써 스루홀 도체(8)의 전기 저항을 저감하고, 나아가서는 배선 기판(4)의 전기 특성을 높일 수 있다.
상술한 실장 구조체(1)는 배선 기판(4)을 통하여 공급되는 전원이나 신호에 의거하여 전자 부품(2)을 구동 또는 제어함으로써 원하는 기능을 발휘한다.
이어서, 상술한 실장 구조체(1)의 제조 방법을 도 4 및 도 5에 의거하여 설명한다.
(기체의 준비)
도 4(a)에 나타내는 바와 같이, 기체(7)와 상기 기체(7)의 상하에 배치된 동박(17x)으로 이루어지는 동장 적층판(5x)을 준비한다. 구체적으로는 이하와 같이 행한다.
우선, 미경화 수지(12) 및 무기 절연 입자(13)를 포함하는 바니시를 준비하고, 상기 바니시를 직포(11)에 함침시켜서 수지 시트를 형성한다. 바니시를 직포(11)에 함침시킬 때에 무기 절연 입자(13)는 직포(11)의 유리섬유(9) 사이에 침입하기 어렵기 때문에 직포(11) 이외의 영역[수지층(15)이 되는 영역]에 농축된다. 또한, 미경화란 ISO472 : 1999에 준하는 A-스테이지 또는 B-스테이지의 상태를 말한다. 이어서, 상기 수지 시트의 상하에 동박(17x)을 적층해서 적층체를 형성한 후 상기 적층체를 두께 방향으로 가열 가압함으로써 상기 수지(12)를 열경화시켜서 기체(7)를 형성함과 아울러 상술한 동장 적층판(5x)을 제작한다.
이렇게 기체(7)를 형성할 때에 수지 시트의 직포(11) 및 그 유리섬유(9) 사이의 수지가 섬유층(14)이 되고, 인접하는 수지 시트의 직포(11) 이외의 영역끼리가 접착해서 수지층(15)이 된다.
(스루홀의 형성)
도 4(b)에 나타내는 바와 같이, 샌드 블라스트법을 이용하여 동장 적층판(5x)에 스루홀(T)을 형성한다. 구체적으로는 이하와 같이 행한다.
우선, 동장 적층판(5x)의 양면에 스루홀(T)의 형성 개소에 개구를 갖는 레지스트를 형성한다. 이 레지스트는, 예를 들면 감광성 수지의 노광·현상에 의해 형성할 수 있다. 이어서, 샌드 블라스트 장치의 노즐로부터 동장 적층판(5x)의 일주면에 미립자를 분사함으로써 상기 레지스트의 개구를 통하여 스루홀(T)의 일부분(비관통)을 형성한다. 이어서, 동장 적층판(5x)의 타주면에 미립자를 분사함으로써 기체(7)를 관통하는 스루홀(T)을 형성한다. 스루홀(T)은 동장 적층판(5x)의 일주면에만 미립자를 분사함으로써 형성해도 상관없다. 이어서, 예를 들면 1~3중량% 수산화나트륨 용액 등을 이용하여 레지스트를 제거한다. 이어서, 스루홀(T)의 내벽을 고압 수세함으로써 잔존한 미립자나 스루홀(T)의 가공 잔사를 제거한다.
이렇게 샌드 블라스트법을 사용했을 경우, 미립자의 분사에 의해 스루홀(T)을 형성하기 때문에 드릴 가공과 비교하여 유리섬유(9)와 수지(12)의 경계에 인가되는 응력 및 열을 저감할 수 있다. 또한, 레이저 가공과 비교하여 유리섬유(9)와 수지(12)의 경계에 인가되는 열을 저감할 수 있다. 그 때문에, 샌드 블라스트법을 사용한 경우 드릴 가공이나 레이저 가공과 비교하여 유리섬유(9)와 수지(12)의 박리를 저감할 수 있다. 그 때문에, 인접하는 스루홀 도체(8)끼리의 단락을 저감하면서 간격을 좁게 할 수 있고, 나아가서는 배선 기판(4)의 배선 밀도를 높일 수 있다.
또한, 기체(7)에 있어서의 무기 절연 입자(13)의 함유량을 증가시켰을 경우에 드릴 가공과 같이 드릴이 마모되지 않고, 또한 레이저 가공보다 용이하게 스루홀(T)을 형성할 수 있다. 그 때문에, 기체(7)에 있어서의 무기 절연 입자(13)의 함유량이 높을 경우 샌드 블라스트법을 사용하면 효율적으로 스루홀(T)을 형성할 수 있다.
특히, 수지층(15)에 있어서의 무기 절연 입자(13)의 함유량은 상기와 같이 40체적% 이상 75체적% 이하로 설정되어 있는 것이 바람직하다. 무기 절연 입자(13)의 함유량을 40체적% 이상으로 함으로써 샌드 블라스트법에 의한 수지층(15)의 절삭성을 높일 수 있다. 무기 절연 입자(13)의 함유량을 75체적% 이하로 함으로써 스루홀(T)을 형성할 때에 스루홀(T) 내벽으로부터의 무기 절연 입자(13)의 탈립을 저감할 수 있다. 그 결과, 탈립에 기인한 함몰에 기포가 잔존하여 스루홀(T) 내벽과 스루홀 도체(8)의 밀착 강도가 저하되는 것을 저감할 수 있다.
레지스트를 사용해서 샌드 블라스트를 행하고 있기 때문에 미립자를 광범위하게 분사해서 복수의 스루홀(T)을 동시에 가공할 수 있기 때문에 드릴 가공이나 레이저 가공과 비교하여 스루홀(T)을 효율적으로 형성할 수 있다. 특히, 기체(7)의 두께가 0.03㎜ 이상 0.4㎜ 이하로 얇게 설정되어 있으면 샌드 블라스트법을 이용하여 효율적으로 스루홀(T)을 형성할 수 있다.
이상과 같이, 샌드 블라스트법으로 스루홀(T)을 형성하기 위해서는 샌드 블라스트법을 예를 들면 이하의 조건으로 행할 수 있다.
샌드 블라스트법은 드라이 블라스트에 의해 행하여진다. 그 결과, 웨트 블라스트와 비교하여 미립자에 대한 저항이 작기 때문에 스루홀(T)의 절삭성을 높임과 아울러 절삭시의 가공 잔사의 잔류를 저감하여 가공 잔사에 의한 절삭 저해를 저감할 수 있다.
샌드 블라스트에서 분사하는 미립자는 유리보다 경도가 높은 무기 절연 재료로 이루어지는 파쇄 입자를 사용하는 것이 바람직하다. 그 결과, 유리섬유(9)보다 단단한 파쇄 입자의 뾰족한 단부에 의해 스루홀(T)의 내벽에 노출된 유리섬유(9)를 효율적으로 절삭할 수 있다. 따라서, 유리섬유(9)와 수지(12) 사이에 인가되는 응력을 저감하면서 스루홀(T)을 효율적으로 형성할 수 있다.
유리보다 경도가 높은 무기 절연 재료로서는, 예를 들면 알루미나, 탄화규소 또는 지르코니아 등을 들 수 있다. 이것들 중에서도 알루미나를 사용하는 것이 바람직하다. 경도로서는 비커스 경도를 사용할 수 있다.
미립자의 입경은 10㎛ 이상 30㎛ 이하로 설정되어 있는 것이 바람직하다. 입경을 10㎛ 이상으로 함으로써 미립자에 의한 절삭성을 높여 스루홀(T)을 용이하게 형성할 수 있다. 입경을 30㎛ 이하로 함으로써 미립자가 구멍을 막는 일없이 스루홀(T)을 형성할 수 있다. 미립자의 입경은 각 입자의 최대 지름의 평균치이다.
미립자를 분사하는 압력은 0.1㎫ 이상 0.22㎫ 이하로 설정되어 있는 것이 바람직하다. 압력을 0.1㎫ 이상으로 함으로써 스루홀(T) 내의 유리섬유(9)를 효율적으로 절삭 가공할 수 있다. 압력을 0.22㎫ 이하로 함으로써 파쇄 입자끼리가 서로 충돌하여 스루홀(T) 내벽의 수지(12)가 과잉으로 절삭되지 않도록 가공할 수 있다.
미립자의 분사량은 30g/min 이상 200g/min 이하로 설정되어 있는 것이 바람직하다.
1개의 스루홀(T)에 대하여 미립자를 분사하는 횟수(스캔 횟수)는 기체(7)의 두께에 따라 설정된다. 예를 들면, 코어 기판(5)의 두께가 80㎛ 이상 400㎛ 이하인 경우에는 4회 이상 20회 이하로 설정되어 있다.
샌드 블라스트법으로 형성한 스루홀(T)의 내벽은 디스미어(desmear) 처리를 행하지 않아도 된다. 샌드 블라스트법으로 스루홀(T)을 형성하면 드릴 가공이나 레이저 가공과 비교하여 스루홀(T)의 내벽에 인가되는 열이 저감되기 때문에 탄화된 수지의 잔재를 저감할 수 있다. 또한, 물리적으로 분자 간의 결합이 절단되기 때문에 스루홀(T) 내벽에 노출된 수지(12) 표면의 반응 활성을 높일 수 있다.
그 때문에, 디스미어 처리를 행하지 않아도 스루홀(T)의 내벽과 스루홀 도체(8)의 접착 강도를 높일 수 있다. 이렇게 디스미어 처리를 행하지 않음으로써 수지(12)만이 선택적으로 에칭되어서 유리섬유(9)의 측면이 크게 노출되는 것을 저감하여 수지(12)와 유리섬유(9)의 박리를 저감할 수 있다.
상술한 샌드 블라스트법에 있어서는 유리섬유(9)의 에칭 레이트(단위 시간당절삭량)는 수지(12)의 에칭 레이트와 비교해서 작다. 따라서, 샌드 블라스트법을 행할 때에 직포(11)의 두께 방향에 있어서의 유리섬유(9)의 수가 많은 고밀도 영역에 있어서는 제 1 협폭부(N1)의 폭이 작은 제 1 스루홀(T1)이 형성되고, 직포(11)의 두께 방향에 있어서의 유리섬유(9)의 수가 적은 저밀도 영역에 있어서는 제 2 협폭부(N2)의 폭이 큰 제 2 스루홀(T2)이 형성된다.
이렇게 제 1 스루홀(T1) 및 제 2 스루홀(T2)을 형성하기 위해서는 이하의 조건으로 샌드 블라스트법을 행하는 것이 바람직하다.
우선, 미립자를 분사하는 압력은 0.1㎫ 이상 0.15㎫인 것이 바람직하다. 이렇게 분사 압력을 작게 함으로써 유리섬유(9)의 에칭 레이트가 저하되어 제 1 협폭부(N1)의 폭과 제 2 협폭부(N2)의 폭의 차를 크게 할 수 있다.
미립자의 입경은 스루홀(T)의 개구 지름의 1/3 이하가 바람직하다. 이렇게 입자지름을 작게 함으로써 유리섬유(9)의 에칭 레이트가 저하되어 제 1 협폭부(N1)의 폭과 제 2 협폭부(N2)의 폭의 차를 크게 할 수 있다.
레지스트의 개구를 동일 형상으로 하면서 제 1 스루홀(T1) 및 제 2 스루홀(T2)을 형성함으로써 제 1 스루홀(T1)의 제 1 개구(O1)의 폭과 제 2 스루홀(T2)의 제 2 개구(O2)의 폭을 같게 할 수 있다.
(스루홀 도체의 형성)
도 5(a)에 나타내는 바와 같이, 기체(7)에 스루홀 도체(8) 및 도전층(17)을 형성하여 코어 기판(5)을 제작한다. 구체적으로는 이하와 같이 행한다.
우선, 종래 주지의 에칭에 의해 동박(17x)을 제거한다. 이어서, 예를 들면 무전해 도금법 및 전기 도금법을 사용한 세미애더티브법에 의해 스루홀(T)의 내벽에 도전 재료를 피착시킨다. 또한, 스루홀(T) 내에 도전 재료를 충전하여 스루홀 도체(8)를 형성함과 아울러 기체(7)의 양 주면에 도전 재료를 피착시켜서 도전층(17)을 형성한다. 또한, 도전 재료의 피착에는 무전해 도금법 및 전기 도금법 이외에 증착법, CVD법 또는 스퍼터링법을 이용하여도 상관없다. 또한, 세미애더티브법 이외에 서브트랙티브법 또는 풀애더티브법을 이용하여도 상관없다.
이상과 같이 하여 코어 기판(5)을 제작할 수 있다.
(배선층의 형성)
도 5(b)에 나타내는 바와 같이, 코어 기판(5)의 양측에 1쌍의 배선층(6)을 형성함으로써 배선 기판(4)을 제작한다. 구체적으로는 이하와 같이 행한다.
우선, 미경화 수지를 도전층(17) 상에 배치하고, 수지를 가열해서 유동 밀착시키면서 더욱 가열해서 수지를 경화시킴으로써 도전층(17) 상에 절연층(16)을 형성한다. 이어서, 레이저 가공으로 비아 구멍(V)을 형성하고, 비아 구멍(V) 내에 도전층(17)의 적어도 일부를 노출시킨다. 이렇게, 레이저 가공으로 비아 구멍(V)을 형성함으로써 샌드 블라스트법과 비교하여 비아 구멍(V) 내에 노출시키는 도전층(17)의 손상을 저감할 수 있다. 이어서, 예를 들면 세미애더티브법, 서브트랙티브법 또는 풀애더티브법 등에 의해 비아 구멍(V)에 비아 도체(18)를 형성함과 아울러 절연층(16)의 상면에 도전층(17)을 형성한다.
이상과 같이 하여 배선 기판(4)을 제작할 수 있다. 본 공정을 반복함으로써 배선층(6)에 있어서 절연층(16) 및 도전층(17)을 다층화시켜도 상관없다.
(전자 부품의 실장)
최상층의 도전층(17) 상면에 범프(3)를 형성함과 아울러 범프(3)를 통하여 배선 기판(4)에 전자 부품(2)을 플립칩 실장한다.
이상과 같이 하여 도 1~도 3에 나타낸 실장 구조체(1)를 제작할 수 있다.
본 발명은 상술한 실시형태에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위에 있어서 다양한 변경, 개량, 조합 등이 가능하다.
상술한 실시형태에 있어서, 전자 부품으로서 반도체 소자를 사용한 구성을 예로 들어 설명했지만 전자 부품으로서는 콘덴서 등을 이용하여도 상관없다.
상술한 실시형태에 있어서, 전자 부품을 배선 기판 상에 플립칩 실장한 구성을 예로 들어 설명했지만 전자 부품을 배선 기판에 와이어 본딩 실장해도 상관없고, 전자 부품을 배선 기판의 내부에 실장해도 상관없다.
상술한 실시형태에 있어서, 배선층이 절연층을 1층 포함하는 구성을 예로 들어 설명했지만 배선층은 절연층을 몇 층 포함해도 상관없다.
상술한 실시형태에 있어서, 기체가 직포를 1층 포함하는 구성을 예로 들어 설명했지만 기체는 직포를 몇 층 포함해도 상관없다.
상술한 실시형태에 있어서, 섬유층의 제 1 수지와 수지층의 제 2 수지가 동일한 것인 구성을 예로 들어 설명했지만 섬유층의 제 1 수지와 수지층의 제 2 수지는 다른 것이어도 상관없다.
상술한 실시형태에 있어서, 스루홀에 스루홀 도체가 충전된 구성을 예로 들어 설명했지만 스루홀 도체는 스루홀의 내벽에 피착되어 있으면 된다. 예를 들면, 스루홀 도체는 스루홀의 내벽에 피착되어 원통 형상으로 형성되어 있어도 상관없다. 이 경우, 원통 형상인 스루홀 도체로 둘러싸인 영역에는 예를 들면 에폭시 수지 등의 수지로 이루어지는 절연체가 충전된다.
상술한 실시형태에 있어서, 기체를 준비하는 공정에서 동박을 사용한 구성을 예로 들어 설명했지만 동박 대신에, 예를 들면 철 니켈 합금 또는 철 니켈 코발트 합금 등의 금속 재료로 이루어지는 금속박을 이용하여도 상관없다.
실시예
이하, 본 발명을 실시예에 의해 상세하게 설명하지만, 본 발명은 실시예에 의해 한정되는 것은 아니고, 본 발명의 취지를 일탈하지 않는 범위의 변경, 실시의 형태는 모두 본 발명의 범위 내에 포함된다.
(평가 방법)
기체의 양 표면에 동박을 적층해서 동장 적층판을 제작하고, 샌드 블라스트법으로 스루홀을 형성했다. 이어서, 동박을 에칭액으로 제거한 후 무전해 도금법 및 전기 도금법을 이용하여 스루홀의 내벽에 스루홀 도체를 형성하고, 코어 기판을 형성했다. 그 후, 직포의 고밀도 영역 및 저밀도 영역 각각에 있어서 코어 기판을 두께 방향으로 절단하고, 금속현미경을 이용하여 절단면을 관찰했다.
(동장 적층판의 제작 조건)
우선, 미경화의 에폭시 수지(수지), 실리카 필러(무기 절연 입자) 및 유리 클로스(직포)를 포함하는 수지 시트를 준비했다. 수지 시트는 실리카 필러를 60체적% 포함하고 있다. 이어서, 수지 시트의 양 표면에 동박을 적층해서 적층체를 형성했다. 이어서, 적층체를 90분간 두께 방향으로 가열 가압(220℃ 및 3㎫)함으로써 상술한 동장 적층판을 제작했다.
(스루홀 가공 조건)
샌드 블라스트법은 이하의 조건으로 행했다.
미립자의 분사량 : 50g/min
미립자를 분사하는 압력 : 0.15㎫
미립자의 형상 : 파쇄 입자
미립자의 입경 : #800(26㎛)
미립자의 재료 : 알루미나
(결과)
도 6(a)에 나타내는 바와 같이, 관통하는 유리섬유의 수가 많은 제 1 스루홀에 있어서는 제 1 협폭부의 폭이 작아져 있었다. 한편, 도 6(b)에 나타내는 바와 같이, 관통하는 유리섬유의 수가 적은 제 2 스루홀에 있어서는 제 2 협폭부의 폭이 커져 있었다.

Claims (8)

  1. 복수의 유리섬유로 이루어지는 직포 및 상기 직포를 피복하는 수지를 포함하는 기체와,
    상기 기체를 두께 방향으로 관통하는 복수의 스루홀과,
    각각의 상기 스루홀의 내벽에 피착된 복수의 스루홀 도체를 구비하고,
    상기 복수의 스루홀은 제 1 스루홀과 제 2 스루홀로 구성되고,
    상기 직포에 있어서 상기 제 1 스루홀이 관통하는 상기 유리섬유의 수는 상기 제 2 스루홀이 관통하는 상기 유리섬유의 수보다 많고,
    상기 제 1 스루홀 및 상기 제 2 스루홀에 있어서 각각의 가장 폭이 좁은 협폭부는 상기 직포로 둘러싸여져 있고, 상기 제 1 스루홀의 협폭부가 상기 제 2 스루홀의 협폭부보다 작은 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 제 1 스루홀 및 상기 제 2 스루홀은 상기 기체의 양 주면으로부터 상기 기체의 중앙을 향해서 폭이 좁아지는 형상을 갖는 것을 특징으로 하는 배선 기판.
  3. 제 1 항에 있어서,
    상기 기체의 일주면에 있어서의 상기 제 1 스루홀의 개구의 폭은 상기 기체의 일주면에 있어서의 상기 제 2 스루홀의 개구의 폭의 0.9배 이상 1.1배 이하인 것을 특징으로 하는 배선 기판.
  4. 제 3 항에 있어서,
    상기 기체의 일주면에 있어서의 상기 제 1 스루홀의 개구의 폭은 상기 기체의 일주면에 있어서의 상기 제 2 스루홀의 개구의 폭과 같은 것을 특징으로 하는 배선 기판.
  5. 제 1 항에 있어서,
    상기 제 1 스루홀의 상기 직포로 둘러싸인 영역에 있어서의 최소폭은 상기 제 2 스루홀의 상기 직포로 둘러싸인 영역에 있어서의 최소폭의 0.5배 이상 0.9배 미만인 것을 특징으로 하는 배선 기판.
  6. 제 1 항에 있어서,
    상기 직포는 복수의 유리섬유로 이루어지는 섬유다발을 종횡으로 짜 넣어서 이루어지고, 상기 제 1 스루홀 및 상기 제 2 스루홀의 협폭부의 폭은 상기 섬유다발의 폭보다 작은 것을 특징으로 하는 배선 기판.
  7. 제 1 항에 있어서,
    상기 기체의 편면 또는 양면에 배선층이 형성되어 있고,
    상기 배선층은 두께 방향으로 관통하는 비아 구멍이 형성된 절연층과, 상기 기체 표면 및 상기 절연층 표면에 형성된 도전층과, 상기 비아 구멍 내에 형성되어 상기 도전층에 전기적으로 접속된 비아 도체를 포함하는 것을 특징으로 하는 배선 기판.
  8. 상기 스루홀 도체에 전기적으로 접속된 전자 부품과 제 1 항에 기재된 배선 기판을 구비한 것을 특징으로 하는 실장 구조체.
KR1020130008690A 2012-01-27 2013-01-25 배선 기판 및 그것을 사용한 실장 구조체 KR20130087434A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-014851 2012-01-27
JP2012014851A JP2013157366A (ja) 2012-01-27 2012-01-27 配線基板およびそれを用いた実装構造体

Publications (1)

Publication Number Publication Date
KR20130087434A true KR20130087434A (ko) 2013-08-06

Family

ID=48838300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130008690A KR20130087434A (ko) 2012-01-27 2013-01-25 배선 기판 및 그것을 사용한 실장 구조체

Country Status (5)

Country Link
US (1) US8890001B2 (ko)
JP (1) JP2013157366A (ko)
KR (1) KR20130087434A (ko)
CN (1) CN103228103A (ko)
TW (1) TWI548312B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101382811B1 (ko) * 2012-03-14 2014-04-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP2013214568A (ja) * 2012-03-30 2013-10-17 Fujitsu Ltd 配線基板及び配線基板の製造方法
GB2522954B (en) * 2013-11-04 2018-08-08 Ftg Circuits Inc High temperature multilayer flexible printed wiring board
JP2016082163A (ja) * 2014-10-21 2016-05-16 イビデン株式会社 プリント配線板
KR20170002179A (ko) * 2015-06-29 2017-01-06 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
CN105142331A (zh) * 2015-09-02 2015-12-09 浪潮电子信息产业股份有限公司 一种改善pcb板caf效应的过孔摆放方法
JP6829057B2 (ja) * 2016-11-22 2021-02-10 京セラ株式会社 配線基板
CN107949150A (zh) * 2017-11-22 2018-04-20 广州兴森快捷电路科技有限公司 印制电路板及印制电路板的制作方法
US11668026B2 (en) * 2018-09-19 2023-06-06 Apple Inc. Fabric items with electrical components
CN215268953U (zh) * 2018-09-27 2021-12-21 株式会社村田制作所 树脂多层基板
JP2020136633A (ja) * 2019-02-26 2020-08-31 京セラ株式会社 配線基板およびその製造方法
CN114501800B (zh) * 2020-10-27 2024-08-16 鹏鼎控股(深圳)股份有限公司 电路板的制作方法及电路板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208763A (ja) * 2000-11-09 2002-07-26 Matsushita Electric Ind Co Ltd 回路基板とその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2440563A1 (fr) * 1978-11-02 1980-05-30 Labo Electronique Physique Dispositif de liaison entre fibres optiques et/ou dispositifs electro-optiques, et procede pour assurer leur positionnement optimal
JPH07336002A (ja) * 1994-06-08 1995-12-22 Hitachi Chem Co Ltd 配線板及びその製造法
JP4442938B2 (ja) * 1998-06-30 2010-03-31 パナソニック電工株式会社 積層板のレーザー穴明け方法、及びレーザー穴明け用積層板
JP4519297B2 (ja) * 2000-09-21 2010-08-04 イビデン株式会社 ビアホール形成方法
JP2002141628A (ja) * 2000-10-31 2002-05-17 Kyocera Corp 配線基板
JP2003069219A (ja) * 2001-08-22 2003-03-07 Internatl Business Mach Corp <Ibm> スルーホールの設計方法及びプリント配線板
JP2003209359A (ja) 2002-01-11 2003-07-25 Dainippon Printing Co Ltd コア基板およびその製造方法
JP2003347743A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd プリプレグ及び多層プリント配線板及びその製造方法
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
JP2004146711A (ja) * 2002-10-28 2004-05-20 Matsushita Electric Works Ltd 多層プリント配線板の製造方法およびこれにより製造した多層プリント配線板
WO2005013653A1 (ja) * 2003-07-30 2005-02-10 International Business Machines Corporation プリント配線板及びその製造方法
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP5293477B2 (ja) 2005-04-19 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2007188958A (ja) * 2006-01-11 2007-07-26 Tdk Corp 基板の加工方法
WO2009022461A1 (ja) * 2007-08-10 2009-02-19 Sanyo Electric Co., Ltd. 回路装置及びその製造方法、携帯機器
JP2009054689A (ja) * 2007-08-24 2009-03-12 Kyocera Corp 配線基板、実装基板および実装構造体、並びに配線基板の製造方法
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
WO2010140539A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
JP2011029488A (ja) * 2009-07-28 2011-02-10 Kyocera Corp 配線基板
KR101022873B1 (ko) * 2009-09-14 2011-03-16 삼성전기주식회사 인쇄회로기판의 제조방법
JP5560834B2 (ja) * 2010-03-29 2014-07-30 住友ベークライト株式会社 絶縁基板、絶縁基板の製造方法、プリント配線基板および半導体装置
KR20120136691A (ko) * 2011-06-09 2012-12-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8502391B2 (en) * 2011-12-08 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of making single layer substrate with asymmetrical fibers and reduced warpage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208763A (ja) * 2000-11-09 2002-07-26 Matsushita Electric Ind Co Ltd 回路基板とその製造方法

Also Published As

Publication number Publication date
US20130192882A1 (en) 2013-08-01
CN103228103A (zh) 2013-07-31
JP2013157366A (ja) 2013-08-15
US8890001B2 (en) 2014-11-18
TWI548312B (zh) 2016-09-01
TW201345330A (zh) 2013-11-01

Similar Documents

Publication Publication Date Title
KR20130087434A (ko) 배선 기판 및 그것을 사용한 실장 구조체
KR101692799B1 (ko) 배선 기판 및 그 실장 구조체
US8129625B2 (en) Multilayer printed wiring board
KR20130033326A (ko) 배선 기판 및 그 실장 구조체, 및 이들의 제조 방법
JP5961703B2 (ja) 配線基板およびその実装構造体
JP2011228676A (ja) 配線基板およびその実装構造体
KR20160050084A (ko) 배선 기판 및 이것을 사용한 실장 구조체
KR102117242B1 (ko) 배선 기판
KR20150094719A (ko) 배선기판 및 그 제조방법
KR101233047B1 (ko) 빌드업 기판
US9814136B2 (en) Wiring board, mounting structure equipped with the wiring board, and method for manufacturing wiring board
JP7011946B2 (ja) 配線基板
JP2012156368A (ja) 配線基板およびその実装構造体ならびに配線基板の製造方法
JP2014027163A (ja) 配線基板の製造方法、実装構造体の製造方法、配線基板および実装構造体
JP2016171339A (ja) 配線基板の製造方法
KR20130120390A (ko) 배선 기판, 실장 구조체, 배선 기판의 제조방법 및 실장 구조체의 제조방법
JP5808047B2 (ja) 配線基板およびその実装構造体
JP6001439B2 (ja) 配線基板および実装構造体
JP2013093485A (ja) 配線基板の製造方法およびそれを用いた実装構造体の製造方法
JP2013093486A (ja) 配線基板の製造方法およびそれを用いた実装構造体の製造方法
US20180146558A1 (en) Wiring board and manufacturing method for same
CN110958762A (zh) 印刷布线基板
JP2011176099A (ja) 配線基板
JP2014107526A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application