CN103228103A - 配线基板以及使用该基板的安装构造体 - Google Patents

配线基板以及使用该基板的安装构造体 Download PDF

Info

Publication number
CN103228103A
CN103228103A CN2013100197871A CN201310019787A CN103228103A CN 103228103 A CN103228103 A CN 103228103A CN 2013100197871 A CN2013100197871 A CN 2013100197871A CN 201310019787 A CN201310019787 A CN 201310019787A CN 103228103 A CN103228103 A CN 103228103A
Authority
CN
China
Prior art keywords
hole
matrix
cotton cloth
resin
wiring substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100197871A
Other languages
English (en)
Inventor
祢占孝之
原园正昭
细井义博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Publication of CN103228103A publication Critical patent/CN103228103A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/038—Textiles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Textile Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明提供一种配线基板以及使用该基板的安装构造体，其中，配线基板(4)具备：含有由多个玻璃纤维(9)构成的织布(11)以及覆盖该织布(11)的树脂(12)的基体(7)；在厚度方向贯通该基体(7)的多个通孔(T)；以及在各个通孔(T)的内壁附着的多个通孔导体(8)，多个通孔(T)由第1通孔(T1)和第2通孔(T2)构成，在织布(11)中，第1通孔(T1)贯通的玻璃纤维(9)的数量比第2通孔(T2)贯通的玻璃纤维(9)的数量多，在所述第1通孔(T1)以及所述第2通孔(T2)中，各自的宽度最窄的窄宽度部被所述织布(11)包围，且所述第1通孔(T1)的窄宽度部(N1)小于所述第2通孔(T2)的窄宽度部(N2)。

Description

配线基板以及使用该基板的安装构造体
技术领域
本发明涉及一种在电子设备，例如各种视听设备、家电设备、通信设备、电脑设备及其周边设备等中使用的配线基板以及使用该基板的安装构造体。
背景技术
目前，作为电子设备中的安装构造体，使用的是在配线基板上安装有电子部件的构造体。
关于配线基板，在日本特开2006-324642号公报中公开了一种配线基板，其中，在玻璃布中浸渗绝缘性树脂而成芯基板，在该芯基板上通过钻削加工形成通孔，通过镀敷法等在该通孔的侧壁上形成有由Cu等构成的通孔通道(通孔导体)。
另外，在日本特开2003-209359号公报中公开了一种配线基板，其中，在用玻璃布强化了环氧树脂等的芯基板上，通过激光加工形成通孔，在该通孔内填充有导电性膏剂。
但是，在芯基板中，有时在玻璃布与树脂之间产生剥离。此时，当对通孔导体施加电压时，由于该电压离子化的通孔导体的一部分侵入(离子迁移)到剥离部位，存在相邻的通孔导体彼此短路的情况。因此，配线基板的电可靠性容易下降。
发明内容
本发明的主要问题在于，提供一种与使电可靠性提高的要求相应的配线基板以及使用了该配线基板的安装构造体。本发明的配线基板，具备：基体，其含有由多个玻璃纤维构成的织布以及覆盖该织布的树脂；多个通孔，所述多个通孔在厚度方向上贯通该基体；以及多个通孔导体，所述多个通孔导体附着于各个该通孔的内壁；所述多个通孔包含第1通孔和第2通孔，在所述织布中，所述第1通孔贯通的所述玻璃纤维的数量比所述第2通孔贯通的所述玻璃纤维的数量多，在所述第1通孔以及所述第2通孔中，各自的宽度最窄的窄宽度部被所述织布包围，且所述第1通孔的窄宽度部小于所述第2通孔的窄宽度部。
根据本发明的配线基板，在贯通的玻璃纤维的数量多的第1通孔中，通过减小被织布包围的区域中的最小直径，从而可以减少离子迁移，提高配线基板的电可靠性。
附图说明
图1是本发明的一个实施方式的安装构造体的俯视图。
图2是图1所示的安装构造体所包含的织布的俯视图。
图3(a)是在图1所示的安装构造体的I-I线上沿厚度方向切断的剖面图，图3(b)是在图1所示的安装构造体的II-II线上沿厚度方向切断的剖面图。
图4(a)以及(b)是说明图1(a)所示的安装构造体的制造工序的、在I-I线沿厚度方向切断的剖面图。
图5(a)以及(b)是说明图1(a)所示的安装构造体的制造工序的、在I-I线沿厚度方向切断的剖面图。
图6(a)是在本发明的实施例中，使用金属显微镜，对在织布的高密度区域将芯基板沿厚度方向切断的剖面进行拍摄的照片，图6(b)是在本发明的实施例中，使用金属显微镜，对在织布的低密度区域将芯基板沿厚度方向切断的剖面进行拍摄的照片。
具体实施方式
以下，基于附图详细说明本发明的一个实施方式的配线基板以及安装构造体。
图1～图3所示的安装构造体1，例如是在各种视听设备、家电设备、通信设备、电脑装置或其周边设备等电子设备中使用的构件。该安装构造体1包括：电子部件2；以及借助凸块(バンプ)3倒装安装有电子部件2的平板状的配线基板4。
电子部件2是IC、LSI等半导体元件，例如由硅、锗、砷化镓、砷化镓磷砷化镓、氮化镓、碳化硅等半导体材料形成。该电子部件2的厚度例如设定为0.1mm以上1mm以下。
凸块3例如由含有铅、锡、银、金、铜、锌、铋、铟或铝的焊料等导电材料构成。
配线基板4包括：平板状的芯基板5、以及在芯基板5的上下形成的一对配线层6。
芯基板5提高配线基板4的强度，同时实现一对配线层6间的导通。该芯基板5包括：平板状的基体7、在厚度方向上贯通该基体7的多个通孔T；以及填充在通孔T中的通孔导体8。
基体7用于提高芯基板5的刚性，如图3所示，基体7包括：将由多个玻璃纤维9构成的纤维束10纵横(X方向以及Y方向)织入而成的织布11；以及覆盖该织布11的树脂12。在树脂12中分散有无机绝缘粒子13。
在该基体7中，设由织布11以及在该织布11的玻璃纤维9间配置的树脂12(第1树脂)构成的层为纤维层14。另外，设配置在各纤维层14之间、不含玻璃纤维、由树脂12(第2树脂)以及无机绝缘粒子13构成的层为树脂层15。该纤维层14与树脂层15的边界由纤维层14的玻璃纤维9与树脂层15的树脂12之间的界面构成。需要说明的是，纤维层14也可以在玻璃纤维9间含有无机绝缘粒子13。
在图3所示的实施方式中，基体7含有一层由树脂12覆盖的织布11。因此，基体7包括：一层纤维层14；以及在该纤维层14的上下配置的一对树脂层15。
基体7的厚度例如设定成0.03mm以上0.4mm以下。在基体7中，向平面方向的热膨胀率例如设定成4ppm/℃以上15ppm/℃以下，向厚度方向的热膨胀率例如设定成11ppm/℃以上30ppm/℃以下，向厚度方向的热膨胀率被设定成向平面方向的热膨胀率的例如2倍以上2.8倍以下，杨氏模量例如设定成20GPa以上30GPa以下。
基体7的热膨胀率是使用市售的TMA装置并通过基于JIS K7197-1991的测定方法而测定的。杨氏模量是使用MTS系统公司制Nano Indentor XP/DCM而测定的。
基体7中包含的织布11用于提高基体7的刚性，并且降低向平面方向的热膨胀率。构成该织布11的纤维束10是相互平行的多个玻璃纤维9的束，是细长形状，且垂直于长边方向的剖面为椭圆状。由于将这样的纤维束10纵横织入，所以织布11包括：在厚度方向上玻璃纤维9的数量多的高密度区域(图3(a))；以及在厚度方向上玻璃纤维9的数量少的低密度区域(图3(b))。
该纤维束10设定为宽度大于厚度。纤维束10的宽度例如设定成300μm以上500μm以下，厚度例如设定成20μm以上100μm以下。一个纤维束10例如含有50根以上200根以下的玻璃纤维9。
作为构成纤维束10的玻璃纤维9，可以举出由T玻璃、S玻璃或E玻璃等玻璃构成的纤维。玻璃纤维9的垂直于长边方向的剖面的直径例如设定成4μm以上9μm以下，向长边方向以及宽度方向的热膨胀率设定成2.5ppm/℃以上6ppm/℃以下，杨氏模量设定成70GPa以上85GPa以下。
作为覆盖织布11的树脂12，例如有：环氧树脂、双马来酰亚胺三嗪树脂、氰酸酯树脂、聚对苯撑苯并双噁唑树脂、全芳香族聚酰胺树脂、聚酰亚胺树脂、芳香族液晶聚酯树脂、聚醚醚酮树脂或聚醚酮树脂等。该树脂12的向平面方向以及厚度方向的热膨胀率例如设定成20ppm/℃以上50ppm/℃以下，杨氏模量例如设定成3GPa以上10GPa以下。
无机绝缘粒子13用于降低基体7的热膨胀率，并且提高基体7的刚性，可以举出氢氧化铝，氢氧化镁或氧化硅等无机绝缘材料。在这些无机绝缘材料中，优选含有热膨胀率、杨氏模量等特性接近玻璃纤维的氧化硅。其结果是，可使树脂层15的热膨胀率、杨氏模量接近纤维层14。在无机绝缘粒子13含有氧化硅的情况下，无机绝缘粒子13优选含有65重量％以上100重量％以下的氧化硅。除了氧化硅以外，无机绝缘粒子13也可以含有氧化铝、氧化镁、氧化钙、氮化铝、氢氧化铝或碳酸钙等。
该无机绝缘粒子13例如形成为球状，粒径例如设定成0.5μm以上5.0μm以下，向各方向的热膨胀率例如设定成2.7ppm/℃以上6ppm/℃以下，杨氏模量设定成70GPa以上85GPa以下。需要说明的是，作为无机绝缘粒子13，也可以将玻璃纤维细细地切断而做成粒子状来使用。
无机绝缘粒子13在树脂层15中的含量优选设定成40体积％以上75体积％以下。通过使无机绝缘粒子13的含量为40体积％以上，可使树脂层15的热膨胀率以及杨氏模量接近纤维层14。另外，通过使无机绝缘粒子13的含量为75体积％以下，可以提高位于通孔T内壁的无机绝缘粒子13与树脂12的粘接强度。其结果是，可以减少无机绝缘粒子13与树脂12的剥离，进而可以减少通孔导体8与树脂层15的剥离。
无机绝缘粒子13的粒径是通过由电场释放型电子显微镜观察基体7的剖面，测量各粒子的最大径，算出其平均值而测定的。树脂层15中的无机绝缘粒子13的含量(体积％)是通过由电场释放型电子显微镜观察树脂层15的剖面，测量无机绝缘粒子13相对于树脂层15所占的面积比率(面积％)，算出其平均值而视为含量(体积％)来测定的。
另一方面，多个通孔T在基体7的两个主面具有开口O，并且宽度从基体7的两个主面朝向基体7的中央变窄。在一个通孔T中宽度最窄的窄宽度部N被织布11包围。
在多个通孔T之中，设贯通织布11的高密度区域的通孔为第1通孔T1，设贯通织布11的低密度区域的通孔为第2通孔T2。此时，在织布11中，第1通孔T1所贯通的玻璃纤维9的数量比第2通孔T2所贯通的玻璃纤维9的数量多。第1通孔T1以及第2通孔T2设定成窄宽度部N的宽度比纤维束10的宽度小，其结果是，第1通孔T1以及第2通孔T2贯通高密度区域或低密度区域。
设第1通孔T1的窄宽度部N为第1窄宽度部N1，设第2通孔T2的窄宽度部N为第2窄宽度部N2。设第1通孔T1的两个主面上的开口O为第1开口O1，设第2通孔T2的两个主面上的开口O为第2开口O2。
第1开口O1的宽度例如设定成30μm以上105μm以下。另外，第1通孔T1的被织布11包围的区域中的最小宽度、即第1窄宽度部N1的宽度例如设定成15μm以上60μm以下。
第2开口O2的宽度例如设定成30μm以上105μm以下。另外，第2通孔T2的被织布11包围的区域中的最小宽度、即第2窄宽度部N2的宽度例如设定成20μm以上95μm以下。
在基体7的一个主面中，第1开口O1的宽度例如设定成第2开口O2的宽度的0.9倍以上1.1倍以下。优选第1开口O1的宽度与第2开口O2的宽度相同。第1通孔T1的被织布11包围的区域中的最小宽度(第1窄宽度部N1)小于第2通孔T2的被织布11包围的区域中的最小宽度(第2窄宽度部N2)。通孔T在沿基体7的厚度方向的剖面中，分别从基体7的两主面的开口O到窄宽度部N形成为锥状。第1通孔T1中的锥形的程度(锥率)大于第2通孔T2中的锥形的程度，形成为尖端更细的形状。第1窄宽度部N1的宽度例如设定成第2窄宽度部N2的宽度的0.5倍以上且不到0.9倍。
需要说明的是，纤维束10、开口O以及窄宽度部N各自的宽度是在将基体7沿厚度方向切断的剖面上测定的。
附着在该通孔T的内壁上的通孔导体8对芯基板5上下的配线层6彼此进行电连接。作为该通孔导体8，例如可以举出铜、铝或镍等导电材料。其中，优选使用导电性高的铜。该通孔导体8的向贯通方向以及宽度方向的热膨胀率例如设定成16ppm/℃以上25ppm/℃以下，杨氏模量例如设定成60GPa以上210GPa以下。铜的热膨胀率是18ppm/℃左右。另外，通孔导体8的热膨胀率以及杨氏模量与基体7同样测定。
如上所述，在芯基板5的两侧，形成有一对配线层6。配线层6包括：层叠在基体7上并形成有在厚度方向贯通的通道孔V的绝缘层16；在基体7表面或绝缘层16表面形成的导电层17；以及形成于通道孔V内且与导电层17电连接的通道导体18。
绝缘层16由分散有无机绝缘粒子的树脂形成，不仅作为支承导电层17的支承部件起作用，而且作为防止导电层17彼此短路的绝缘部件起作用。该绝缘层16的厚度例如设定成5μm以上40μm以下，向平面方向以及厚度方向的热膨胀率例如设定成15ppm/℃以上45ppm/℃以下，杨氏模量例如设定成5GPa以上40GPa以下。绝缘层16的热膨胀率以及杨氏模量与基体7同样测定。
作为形成绝缘层16的树脂，例如有：环氧树脂、双马来酰亚胺三嗪树脂、氰酸酯树脂、聚对苯撑苯并双噁唑树脂、全芳香族聚酰胺树脂、聚酰亚胺树脂、芳香族液晶聚酯树脂、聚醚醚酮树脂或聚醚酮树脂等。
作为在绝缘层16中含有的无机绝缘粒子，可以举出上述的基体7中含有的无机绝缘粒子13。
导电层17例如作为接地用配线、电力供给用配线或信号用配线起作用。该导电层17例如由铜、银、金、铝、镍或铬等金属材料形成。其中，优选使用导电性高的铜。该导电层17的厚度例如设定成3μm以上20μm以下，向平面方向以及厚度方向的热膨胀率例如设定成5ppm/℃以上25ppm/℃以下，杨氏模量设定成50GPa以上250GPa以下。
通道导体18用于对在厚度方向上相互分开的导电层17彼此进行相互连接。该通道导体18例如形成为宽度朝向芯基板5变小的锥状，例如由铜、银、金、铝、镍或铬这样的导电材料形成。其中，优选导电性高的铜。
但是，玻璃纤维9和树脂12由于热膨胀率不同，所以如果对配线基板4加热的话，则热应力施加于玻璃纤维9和树脂12之间，存在玻璃纤维9和树脂12剥离的情况。此时，在对通孔导体8施加电压时，因该电压而离子化的通孔导体8的一部分容易侵入剥离部位，并向相邻的通孔导体8移动(离子迁移)。
如上所述，在玻璃纤维9的数量多的高密度区域，通过减小第1通孔T1的被织布11包围的区域中的最小宽度(第1窄宽度部N1)，可以增大相邻的通孔T彼此的在织布11中的距离。因此，可以减少由离子迁移引起的相邻的通孔导体8彼此的短路，进而可得到电可靠性优越的配线基板4。另外，通过如此减少相邻的通孔导体8彼此的短路，能够在保证电可靠性的同时，使通孔导体8彼此接近，得到高密度配线的配线基板4。
另一方面，在玻璃纤维9的数量少的低密度区域中，通过增大第2通孔T2的被织布11包围的区域中的最小宽度(第2窄宽度部N2)，从而增大通孔导体8的宽度，在形成通孔导体8时，镀敷液容易浸入第2通孔T2内。因此，在第2通孔T2内可以成品率良好地形成通孔导体8，可以提高配线基板4的电可靠性。
通过增大第2通孔T2的被织布11包围的区域中的最小宽度，可以减小通孔导体8的电阻，进而提高配线基板4的电特性。
上述的安装构造体1通过根据经配线基板4供给的电源或信号而对电子部件2进行驱动或控制，由此发挥希望的功能。
下面，基于图4以及图5说明上述的安装构造体1的制造方法。
(基体的准备)
如图4(a)所示，准备由基体7与在该基体7的上下配置的铜箔17x构成的镀铜层叠板5x。具体地说如以下那样进行。
首先，准备含有未固化的树脂12以及无机绝缘粒子13的清漆，使该清漆浸渗于织布11而形成树脂片。在使清漆浸渗于织布11时，无机绝缘粒子13难以侵入织布11的玻璃纤维9间，因此浓缩在织布11外的区域(成为树脂层15的区域)。需要说明的是，所谓未固化，是指基于ISO472：1999的A-阶段或B-阶段的状态。接着，在该树脂片的上下层叠铜箔17x而形成层叠体，之后在厚度方向上加热加压对该层叠体，由此使该树脂12热固化而形成基体7，并且制作上述的镀铜层叠板5x。
在如此形成基体7时，树脂片的织布11及其玻璃纤维9间的树脂成为纤维层14，相邻的树脂片的织布11外的区域彼此粘接而成为树脂层15。
(通孔的形成)
如图4(b)所示，使用喷砂法在镀铜层叠板5x上形成通孔T。具体地说如以下那样进行。
首先，在镀铜层叠板5x的两面，形成在通孔T的形成部位具有开口的抗蚀剂。该抗蚀剂例如可以通过感光性树脂的曝光、显影而形成。接着，从喷砂装置的喷嘴向镀铜层叠板5x的一个主面喷射微粒，由此经该抗蚀剂的开口形成通孔T的一部分(非贯通)。接着，通过向镀铜层叠板5x的另一个主面喷射微粒，从而形成贯通基体7的通孔T。通孔T也可以通过仅对镀铜层叠板5x的一个主面喷射微粒而形成。接着，使用例如1～3重量％的氢氧化钠溶液等，除去抗蚀剂。接着，通过对通孔T的内壁进行高压水洗，除去残存的微粒、通孔T的加工屑。
在如此使用喷砂法的情况下，由于通过微粒的喷射形成通孔T，所以与钻削加工相比，可以减少施加于玻璃纤维9和树脂12的边界上的应力以及热。进而，与激光加工相比，可以减少施加于玻璃纤维9和树脂12的边界上的热。因此，在使用喷砂法的情况下，与钻削加工或激光加工相比，可以减少玻璃纤维9和树脂12的剥离。因此，能够在减少相邻的通孔导体8彼此的短路的同时，使间隔变窄，进而可以提高配线基板4的配线密度。
进而，在使基体7中的无机绝缘粒子13的含量增加的情况下，不会像钻削加工那样有钻头磨损，另外，可以比激光加工更容易形成通孔T。因此，在基体7中的无机绝缘粒子13的含量高的情况下，若使用喷砂法，则可以高效地形成通孔T。
尤其是，树脂层15中的无机绝缘粒子13的含量优选如上所述设定成40体积％以上75体积％以下。通过使无机绝缘粒子13的含量为40体积％以上，可以提高基于喷砂法的树脂层15的切削性。通过使无机绝缘粒子13的含量为75体积％以下，在形成通孔T时可使从通孔T内壁的无机绝缘粒子13的脱粒减少。其结果是，可以减少气泡残存于脱粒引起的凹陷，减少通孔T内壁与通孔导体8的密接强度下降的情况。
由于使用抗蚀剂并进行喷砂，所以能够将微粒向大范围喷射而同时加工多个通孔T，因此与钻削加工或激光加工相比，能够高效地形成通孔T。尤其，在基体7的厚度设定成0.03mm以上0.4mm以下这样薄时，可以使用喷砂法高效地形成通孔T。
如上所述，为了由喷砂法形成通孔T，例如能够在以下的条件下进行喷砂法。
喷砂法是通过干式喷砂进行的。其结果是，与湿式喷砂相比，相对于微粒的阻力小，因此能够提高通孔T的切削性，并且减少切削时的加工屑的残留，可以减少加工屑带来的切削弊害。
通过喷砂喷射的微粒优选使用由硬度高于玻璃的无机绝缘材料构成的破碎粒子。其结果是，通过比玻璃纤维9硬的破碎粒子的尖锐的端部，能够对在通孔T的内壁露出的玻璃纤维9有效地切削。因此，能够降低施加于玻璃纤维9与树脂12之间的应力，同时能够有效地形成通孔T。
作为硬度高于玻璃的无机绝缘材料，例如可以举出氧化铝、碳化硅或氧化锆等。其中优选使用氧化铝。作为硬度，可使用维氏硬度。
微粒的粒径优选设定成10μm以上30μm以下。通过使粒径为10μm以上，从而能够提高基于微粒的切削性，容易形成通孔T。通过使粒径在30μm以下，能够在微粒不堵塞孔的情况下形成通孔T。微粒的粒径是各粒子的最大径的平均值。
喷射微粒的压力优选设定成0.1MPa以上0.22MPa以下。通过使压力为0.1MPa以上，能够高效地切削加工通孔T内的玻璃纤维9。通过使压力为0.22MPa以下，能够以使破碎粒子彼此碰撞而不将通孔T内壁的树脂12过度切削的方式进行加工。
微粒的喷射量优选设定成30g/min以上200g/min以下。
对一个通孔T喷射微粒的次数(扫描次数)对应于基体7的厚度而设定。例如，在芯基板5的厚度为80μm以上400μm以下的情况下，设定成4次以上20次以下。
由喷砂法形成的通孔T的内壁可以不进行除污(desmear)处理。若通过喷砂法形成通孔T，则与钻削加工或激光加工相比，由于施加于通孔T的内壁的热降低，所以可以减少碳化的树脂的残渣。进而，由于分子间的键被物理性切断，因此可以提高在通孔T内壁露出的树脂12的表面的反应活性。
因此，即使不进行除污处理，也可以提高通孔T的内壁与通孔导体8的粘接强度。通过如此不进行除污处理，从而减少仅树脂12被有选择地蚀刻而玻璃纤维9的侧面较大地露出，可以减少树脂12与玻璃纤维9的剥离。
在上述的喷砂法中，玻璃纤维9的蚀刻速率(每单位时间的切削量)小于树脂12的蚀刻速率。因此，在进行喷砂法时，在织布11的厚度方向上的玻璃纤维9的数量多的高密度区域中，形成第1窄宽度部N1的宽度小的第1通孔T1，在织布11的厚度方向上的玻璃纤维9的数量少的低密度区域中，形成第2窄宽度部N2的宽度大的第2通孔T2。
为了如此形成第1通孔T1以及第2通孔T2，优选以以下条件进行喷砂法。
首先，喷射微粒的压力优选是0.1MPa以上0.15MPa。通过如此减小喷射压力，从而玻璃纤维9的蚀刻速率下降，能够增大第1窄宽度部N1的宽度与第2窄宽度部N2的宽度之差。
微粒的粒径优选是通孔T的开口直径的三分之一以下。通过如此减小粒子径，从而玻璃纤维9的蚀刻速率下降，能够增大第1窄宽度部N1的宽度与第2窄宽度部N2的宽度之差。
通过在将抗蚀剂的开口形成为同一形状的同时，形成第1通孔T1以及第2通孔T2，从而能够使第1通孔T1的第1开口O1的宽度与第2通孔T2的第2开口O2的宽度相同。
(通孔导体的形成)
如图5(a)所示，在基体7形成通孔导体8以及导电层17，制作芯基板5。具体而言如以下那样进行。
首先，通过目前周知的蚀刻，除去铜箔17x。接着，例如通过使用了无电解镀敷法以及电镀敷法的半加(セミァディティブ)法，使导电材料附着于通孔T的内壁。进而，在通孔T内填充导电材料并形成通孔导体8，并且在基体7的两主面附着导电材料而形成导电层17。需要说明的是，导电材料的附着除了无电解镀敷法以及电气镀敷法以外，还可以使用蒸镀法、CVD法或溅射法。进而，除半加法以外，也可以使用减去(subtractive)法或全加法。
如以上所述，可以制作芯基板5。
(配线层的形成)
如图5(b)所示，通过在芯基板5的两侧形成一对配线层6，从而制作配线基板4。具体而言如以下那样进行。
首先，将未固化的树脂配置在导电层17上，对树脂进行加热而使其流动密接，同时进而加热使树脂固化，由此在导电层17上形成绝缘层16。接着，通过激光加工形成通道孔V，使导电层17的至少一部分在通道孔V内露出。如此，通过由激光加工形成通道孔V，由此与喷砂法相比，可以减少在通道孔V内露出的导电层17的损伤。接着，例如通过半加法、减去法或全加法等，在通道孔V形成通道导体18，并且在绝缘层16的上表面形成导电层17。
如上所述，可以制作配线基板4。也可以通过重复本工序，在配线层6中使绝缘层16以及导电层17多层化。
(电子部件的安装)
在最上层的导电层17上表面形成凸块3，并且隔着凸块3将电子部件2倒装安装在配线基板4上。
如上所述，可以制作图1～图3所示的安装构造体1。
本发明不限于上述的实施方式，在不脱离本发明的要旨的范围内可以进行各种变更、改良、组合等。
在上述的实施方式中，以使用半导体元件作为电子部件的构成为例进行了说明，但也可以使用电容器等作为电子部件。
在上述的实施方式中，以将电子部件倒装安装在配线基板上的构成为例进行了说明，但也可以将电子部件引线接合安装在配线基板上，也可以将电子部件安装在配线基板的内部。
在上述的实施方式中，以配线层含有一层绝缘层的构成为例进行了说明，但配线层不管含有几层绝缘层都可以。
在上述的实施方式中，以基体含有一层织布的构成为例进行了说明，但基体不管含有几层织布都可以。
在上述的实施方式中，以纤维层的第1树脂和树脂层的第2树脂为同一树脂的构成为例进行了说明，但纤维层的第1树脂和树脂层的第2树脂也可以不同。
在上述的实施方式中，以在通孔中填充了通孔导体的构成为例进行了说明，但通孔导体只要附着于通孔的内壁即可。例如，通孔导体可以附着于通孔的内壁而形成为圆筒状。此时，在被圆筒状的通孔导体包围的区域中，填充例如由环氧树脂等树脂构成的绝缘体。
在上述的实施方式中，以在准备基体的工序中使用铜箔的构成为例进行了说明，但也可以取代铜箔，例如使用由铁镍合金或铁镍钴合金等金属材料构成的金属箔。
实施例
以下，通过实施例详细说明本发明，但本发明不限于实施例，在不脱离本发明的主旨的范围内的变更、实施方式都包含于本发明的范围内。
(评价方法)
在基体的两表面层叠铜箔并制作镀铜层叠板，通过喷砂法形成了通孔。接着，用蚀刻液除去铜箔，之后使用无电解镀敷法以及电镀敷法，在通孔的内壁形成通孔导体，形成了芯基板。之后，在织布的高密度区域以及低密度区域分别将芯基板沿厚度方向切断，使用金属显微镜观察切剖面。
(镀铜层叠板的制作条件)
首先，准备含有未固化的环氧树脂(树脂)、硅石填料(无机绝缘粒子)以及玻璃布(织布)的树脂片。树脂片含有60体积％的硅石填料。接着，在树脂片的两表面层叠铜箔而形成了层叠体。接着，在厚度方向上对层叠体加热加压(220℃以及3MPa)90分钟，由此制作了上述的镀铜层叠板。
(通孔加工条件)
喷砂法按照以下的条件进行。
微粒的喷射量：50g/min
喷射微粒的压力：0.15MPa
微粒的形状：破碎粒子
微粒的粒径：#800(26μm)
微粒的材料：氧化铝
(结果)
如图6(a)所示，在贯通的玻璃纤维的数量多的第1通孔中，第1窄宽度部的宽度变小。另一方面，如图6(b)所示，在贯通的玻璃纤维的数量少的第2通孔中，第2窄宽度部的宽度变大。

Claims (8)

1.一种配线基板，其特征在于，具备：
基体，其含有由多个玻璃纤维构成的织布以及覆盖该织布的树脂，
多个通孔，所述多个通孔在厚度方向上贯通该基体，以及
多个通孔导体，所述多个通孔导体附着于各个该通孔的内壁；
所述多个通孔包含第1通孔和第2通孔，
在所述织布中，所述第1通孔贯通的所述玻璃纤维的数量比所述第2通孔贯通的所述玻璃纤维的数量多，
在所述第1通孔以及所述第2通孔中，各自的宽度最窄的窄宽度部被所述织布包围，且所述第1通孔的窄宽度部小于所述第2通孔的窄宽度部。
2.如权利要求1所述的配线基板，其特征在于，
所述第1通孔以及所述第2通孔具有宽度从所述基体的两主面朝向所述基体的中央变窄的形状。
3.如权利要求1所述的配线基板，其特征在于，
所述基体的一个主面上的所述第1通孔的开口的宽度是所述基体的一个主面上的所述第2通孔的开口的宽度的0.9倍以上1.1倍以下。
4.如权利要求3所述的配线基板，其特征在于，
所述基体的一个主面上的所述第1通孔的开口的宽度与所述基体的一个主面上的所述第2通孔的开口的宽度相同。
5.如权利要求1所述的配线基板，其特征在于，
所述第1通孔的被所述织布包围的区域中的最小宽度是所述第2通孔的被所述织布包围的区域中的最小宽度的0.5倍以上且不到0.9倍。
6.如权利要求1所述的配线基板，其特征在于，
所述织布是通过将由多个玻璃纤维构成的纤维束纵横织入而成的，所述第1通孔以及所述第2通孔的窄宽度部的宽度小于所述纤维束的宽度。
7.如权利要求1所述的配线基板，其特征在于，
在所述基体的单面或两面形成有配线层，
所述配线层包括：形成有在厚度方向贯通的通道孔的绝缘层；在所述基体表面以及所述绝缘层表面形成的导电层；以及形成在所述通道孔内且与所述导电层电连接的通道导体。
8.一种安装构造体，其特征在于，具备与所述通孔导体电连接的电子部件和权利要求1所述的配线基板。
CN2013100197871A 2012-01-27 2013-01-18 配线基板以及使用该基板的安装构造体 Pending CN103228103A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012014851A JP2013157366A (ja) 2012-01-27 2012-01-27 配線基板およびそれを用いた実装構造体
JP2012-014851 2012-01-27

Publications (1)

Publication Number Publication Date
CN103228103A true CN103228103A (zh) 2013-07-31

Family

ID=48838300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100197871A Pending CN103228103A (zh) 2012-01-27 2013-01-18 配线基板以及使用该基板的安装构造体

Country Status (5)

Country Link
US (1) US8890001B2 (zh)
JP (1) JP2013157366A (zh)
KR (1) KR20130087434A (zh)
CN (1) CN103228103A (zh)
TW (1) TWI548312B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105142331A (zh) * 2015-09-02 2015-12-09 浪潮电子信息产业股份有限公司 一种改善pcb板caf效应的过孔摆放方法
CN107949150A (zh) * 2017-11-22 2018-04-20 广州兴森快捷电路科技有限公司 印制电路板及印制电路板的制作方法
CN110923897A (zh) * 2018-09-19 2020-03-27 苹果公司 具有电气部件的织物制品
CN114501800A (zh) * 2020-10-27 2022-05-13 鹏鼎控股(深圳)股份有限公司 电路板的制作方法及电路板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101382811B1 (ko) * 2012-03-14 2014-04-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP2013214568A (ja) * 2012-03-30 2013-10-17 Fujitsu Ltd 配線基板及び配線基板の製造方法
GB2522954B (en) * 2013-11-04 2018-08-08 Ftg Circuits Inc High temperature multilayer flexible printed wiring board
JP2016082163A (ja) * 2014-10-21 2016-05-16 イビデン株式会社 プリント配線板
KR20170002179A (ko) * 2015-06-29 2017-01-06 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
JP6829057B2 (ja) * 2016-11-22 2021-02-10 京セラ株式会社 配線基板
CN215268953U (zh) * 2018-09-27 2021-12-21 株式会社村田制作所 树脂多层基板
JP2020136633A (ja) * 2019-02-26 2020-08-31 京セラ株式会社 配線基板およびその製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07336002A (ja) * 1994-06-08 1995-12-22 Hitachi Chem Co Ltd 配線板及びその製造法
JP2000022302A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 積層板のレーザー穴明け方法、及びレーザー穴明け用積層板
JP2002100866A (ja) * 2000-09-21 2002-04-05 Ibiden Co Ltd ビアホール形成方法
JP2002141628A (ja) * 2000-10-31 2002-05-17 Kyocera Corp 配線基板
JP2002208763A (ja) * 2000-11-09 2002-07-26 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
CN1494366A (zh) * 2002-09-26 2004-05-05 富士通株式会社 具有含无机填料的芯层的布线板
JP2004146711A (ja) * 2002-10-28 2004-05-20 Matsushita Electric Works Ltd 多層プリント配線板の製造方法およびこれにより製造した多層プリント配線板
JP2007188958A (ja) * 2006-01-11 2007-07-26 Tdk Corp 基板の加工方法
JP2011210794A (ja) * 2010-03-29 2011-10-20 Sumitomo Bakelite Co Ltd 絶縁基板、絶縁基板の製造方法、プリント配線基板および半導体装置
CN102265709A (zh) * 2008-12-29 2011-11-30 揖斐电株式会社 印刷电路板及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2440563A1 (fr) * 1978-11-02 1980-05-30 Labo Electronique Physique Dispositif de liaison entre fibres optiques et/ou dispositifs electro-optiques, et procede pour assurer leur positionnement optimal
JP2003069219A (ja) * 2001-08-22 2003-03-07 Internatl Business Mach Corp <Ibm> スルーホールの設計方法及びプリント配線板
JP2003209359A (ja) 2002-01-11 2003-07-25 Dainippon Printing Co Ltd コア基板およびその製造方法
JP2003347743A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd プリプレグ及び多層プリント配線板及びその製造方法
US20080164057A1 (en) * 2003-07-30 2008-07-10 Hiroyuki Mori Printed Wiring Board And Method Of Manufacturing Same
JP5293477B2 (ja) 2005-04-19 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
US8258620B2 (en) * 2007-08-10 2012-09-04 Sanyo Electric Co., Ltd. Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module
JP2009054689A (ja) * 2007-08-24 2009-03-12 Kyocera Corp 配線基板、実装基板および実装構造体、並びに配線基板の製造方法
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
CN102460722B (zh) * 2009-06-05 2015-04-01 株式会社半导体能源研究所 光电转换装置及其制造方法
JP2011029488A (ja) * 2009-07-28 2011-02-10 Kyocera Corp 配線基板
KR101022873B1 (ko) * 2009-09-14 2011-03-16 삼성전기주식회사 인쇄회로기판의 제조방법
KR20120136691A (ko) * 2011-06-09 2012-12-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8502391B2 (en) * 2011-12-08 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of making single layer substrate with asymmetrical fibers and reduced warpage

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07336002A (ja) * 1994-06-08 1995-12-22 Hitachi Chem Co Ltd 配線板及びその製造法
JP2000022302A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 積層板のレーザー穴明け方法、及びレーザー穴明け用積層板
JP2002100866A (ja) * 2000-09-21 2002-04-05 Ibiden Co Ltd ビアホール形成方法
JP2002141628A (ja) * 2000-10-31 2002-05-17 Kyocera Corp 配線基板
JP2002208763A (ja) * 2000-11-09 2002-07-26 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
CN1494366A (zh) * 2002-09-26 2004-05-05 富士通株式会社 具有含无机填料的芯层的布线板
JP2004146711A (ja) * 2002-10-28 2004-05-20 Matsushita Electric Works Ltd 多層プリント配線板の製造方法およびこれにより製造した多層プリント配線板
JP2007188958A (ja) * 2006-01-11 2007-07-26 Tdk Corp 基板の加工方法
CN102265709A (zh) * 2008-12-29 2011-11-30 揖斐电株式会社 印刷电路板及其制造方法
JP2011210794A (ja) * 2010-03-29 2011-10-20 Sumitomo Bakelite Co Ltd 絶縁基板、絶縁基板の製造方法、プリント配線基板および半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
斑目健 等: "ガラスエポキシ基板のCO2レ一ザ穴ぁけ加工技術", 《MES2001(第11回マイクロエレクトロニクスシンポヅウム)》 *
木村 等: "ガラスクロスの薄さと機能の追及", 《ガラエレクトロニクス実装学会誌》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105142331A (zh) * 2015-09-02 2015-12-09 浪潮电子信息产业股份有限公司 一种改善pcb板caf效应的过孔摆放方法
CN107949150A (zh) * 2017-11-22 2018-04-20 广州兴森快捷电路科技有限公司 印制电路板及印制电路板的制作方法
CN110923897A (zh) * 2018-09-19 2020-03-27 苹果公司 具有电气部件的织物制品
US11668026B2 (en) 2018-09-19 2023-06-06 Apple Inc. Fabric items with electrical components
CN114501800A (zh) * 2020-10-27 2022-05-13 鹏鼎控股(深圳)股份有限公司 电路板的制作方法及电路板

Also Published As

Publication number Publication date
US8890001B2 (en) 2014-11-18
TW201345330A (zh) 2013-11-01
KR20130087434A (ko) 2013-08-06
JP2013157366A (ja) 2013-08-15
TWI548312B (zh) 2016-09-01
US20130192882A1 (en) 2013-08-01

Similar Documents

Publication Publication Date Title
CN103228103A (zh) 配线基板以及使用该基板的安装构造体
CN105679682B (zh) 具有矩形空腔阵列的聚合物框架的制造方法
KR101648365B1 (ko) 내장형 칩 제조 방법
CN103025054B (zh) 布线基板及其安装结构体、以及它们的制造方法
US7602062B1 (en) Package substrate with dual material build-up layers
KR101692799B1 (ko) 배선 기판 및 그 실장 구조체
WO2004091268A1 (ja) 多層プリント配線板
EP1568079A1 (en) Metal core substrate packaging
US20140060896A1 (en) Printed circuit board
US11322417B2 (en) Wiring board
KR101233047B1 (ko) 빌드업 기판
CN107231744B (zh) 布线基板
US6563210B2 (en) Parallel plane substrate
US20160316557A1 (en) Printed circuit board, manufacturing method thereof and electronic component module
US8186053B2 (en) Circuit board and method of manufacturing the same
JP2014027163A (ja) 配線基板の製造方法、実装構造体の製造方法、配線基板および実装構造体
CN104137658A (zh) 布线基板、使用了该布线基板的安装结构体以及布线基板的制造方法
JP2016171339A (ja) 配線基板の製造方法
US9245856B2 (en) Semiconductor device
KR20130120390A (ko) 배선 기판, 실장 구조체, 배선 기판의 제조방법 및 실장 구조체의 제조방법
JP5318393B2 (ja) 半導体装置
JP5808047B2 (ja) 配線基板およびその実装構造体
KR20110062975A (ko) 인쇄회로기판 및 그 제조방법
TWI402173B (zh) 電路板及其製造方法（一）
JP2013093486A (ja) 配線基板の製造方法およびそれを用いた実装構造体の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Kyoto Prefecture

Applicant after: Circuit science and technology Co., Ltd. of KYOCERA

Address before: Shiga

Applicant before: Kyocera SLC Technologies Corporation

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM:

Free format text: CORRECT: APPLICANT; FROM: KYOCERA SLC TECHNOLOGIES CORP. TO: KYOCERA CIRCUIT SOLUTIONS, INC.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160615

Address after: Kyoto Japan

Applicant after: KYOCERA Corporation

Address before: Kyoto Prefecture

Applicant before: Circuit science and technology Co., Ltd. of KYOCERA

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130731