CN100484372C - 印刷布线板及其制造方法 - Google Patents

印刷布线板及其制造方法 Download PDF

Info

Publication number
CN100484372C
CN100484372C CNB2004800219032A CN200480021903A CN100484372C CN 100484372 C CN100484372 C CN 100484372C CN B2004800219032 A CNB2004800219032 A CN B2004800219032A CN 200480021903 A CN200480021903 A CN 200480021903A CN 100484372 C CN100484372 C CN 100484372C
Authority
CN
China
Prior art keywords
mentioned
conductor layer
weld zone
layer
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800219032A
Other languages
English (en)
Other versions
CN1830234A (zh
Inventor
森裕幸
山中公博
儿玉靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1830234A publication Critical patent/CN1830234A/zh
Application granted granted Critical
Publication of CN100484372C publication Critical patent/CN100484372C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

提供一种印刷布线板及其制造方法，可以防止短路的发生。印刷布线板(100)具有：通路焊接区(2A)、玻璃环氧树脂层(3)、通路导体(6)、以及阻挡层(4A)。通路焊接区(2A)形成在芯层(1)上。玻璃环氧树脂层(3)形成在芯层(1)和通路焊接区(2A)上。通路导体(6)形成在通路焊接区(2A)上。阻挡层(4A)形成在通路焊接区(2A)上，在通路导体(6)和玻璃环氧树脂层(3)之间。

Description

印刷布线板及其制造方法
技术领域
本发明涉及一种印刷布线板及其制造方法，更具体地涉及具有如芯层的基底衬底(base substrate)的印刷布线板以及这种印刷布线板的制造方法。
背景技术
近年来，可以提高封装密度的印刷布线板之中的内建(build-up)布线板得到关注。如图20所示，内建布线板具有多个内建层600层叠在芯层(core layer)500上用作基底、多个通路(via)700形成在内建层600中以建立层间电连接的结构。
为了实现高密度封装，有必要缩短通路之间的距离(间距)。但是，如果通路之间的间距小，则由于迁移(migration)或背镀(backplating)而发生短路。迁移是当金属与绝缘层接触时，该绝缘层吸附水，使得金属移动至绝缘层内的现象。在印刷布线板中，由迁移引起的短路主要由以下两个原因产生。
(1)CAF(传导性阳极细丝)引起的迁移的产生
在印刷布线板中，玻璃环氧树脂材料用作绝缘层。玻璃环氧树脂材料是通过将环氧树脂注入玻璃纤维而得到的。当利用镀铜的方法在玻璃环氧树脂层中形成通路时，镀铜方法中使用的药液进入玻璃环氧树脂层的玻璃纤维和环氧树脂之间的间隙。当对该状态下的印刷布线板进行高温高湿偏置试验时，镀铜的一部分因药液的水分而电离，导致移动到玻璃纤维和环氧树脂之间的间隙之后沉积(迁移)。结果，在通路之间产生短路。
(2)中空纤维现象引起的迁移的产生
包含在用在印刷布线板中的玻璃环氧树脂层的玻璃纤维，包含中空玻璃纤维。当对印刷布线板进行高温高湿偏置试验时，铜离子移动到中空玻璃纤维内，然后沉积，导致在通路之间产生短路。
另一方面，背镀是当利用镀铜方法形成镀铜层时，玻璃环氧树脂层的玻璃纤维和环氧树脂之间的间隙被镀上铜的现象。背镀也导致通路之间的短路。
为了抑制这些短路，有必要把通路之间的间距增加到一定程度。为此，通路之间的间距不能变窄，因此封装密度不能变大。此外，即使确保通路之间的间距到一定程度，仍然存在由迁移或背镀引起的短路发生的可能性，从而也产生可靠性的问题。
[专利文献1]日本专利申请特开平9-312461号公报
[专利文献2]日本专利申请特开平9-237950号公报
发明内容
本发明的目的在于，提供一种可以防止短路发生的印刷布线板，以及这种印刷布线板的制造方法。
本发明的另一目的在于，提供一种可以实现高密度封装的印刷布线板，以及这种印刷布线板的制造方法。
根据本发明的印刷布线板包含：基底衬底、焊接区(land)导体层、绝缘层、通路导体层、以及阻挡(block)层。焊接区导体层设置在基底衬底的至少一部分上。绝缘层设置在基底衬底和焊接区导体层上，具有到达焊接区导体层的通路孔，且含有玻璃纤维。通路导体层覆盖通路孔表面和通路孔的至少开口附近的绝缘层表面，且连接到焊接区导体层。阻挡层设置在通路孔表面和通路导体层之间，以防止透过绝缘层内的玻璃纤维向通路导体层的迁移。在此，基底衬底不仅指芯层，也指内建层。
根据本发明的印刷布线板中，阻挡层设置在通路导体层和绝缘层之间。阻挡层可以防止由通路导体层和绝缘层之间的接触导致的迁移或背镀，由此防止短路的发生。此外，因为可以防止短路，所以与常规情况相比，通路焊接区之间的间距可以变窄。因此，可以提高封装密度。
优选地，阻挡层至少覆盖存在绝缘层内的玻璃纤维处的从最上端到最下端范围内绝缘层的内壁。
迁移或背镀由绝缘层中的玻璃纤维和通路导体层之间的接触导致。由此，通过形成阻挡层来防止绝缘层中的玻璃纤维和通路导体层之间的接触，可以防止短路。
优选地，阻挡层的下端位于焊接区导电层表面上方。
在这种情况下，不需要将阻挡层形成到焊接区导体层表面。由此，在印刷布线板的制造中，可以缩短形成阻挡层的工序所需要的时间。
优选地，绝缘层由埋设了玻璃纤维的树脂层形成。
优选地，上述阻挡层由绝缘层形成。
更优选地，上述阻挡层由树脂层形成。
根据本发明的印刷布线板的制造方法，包括以下步骤：(a)准备基底衬底；(b)在上述基底衬底的至少一部分上设置焊接区导体层；(c)设置含有玻璃纤维的绝缘层，使其覆盖上述基底衬底和上述焊接区导体层；(d)在上述绝缘层中设置通路孔，上述通路孔到达上述焊接区导体层；(e)在上述通路孔的表面上设置阻挡层，以防止透过上述绝缘层内的玻璃纤维进行迁移；以及(f)设置覆盖上述阻挡层和上述通路孔的至少开口附近的上述绝缘层表面、且连接到上述焊接区导体层的通路导体层。
根据本发明的印刷布线板中，阻挡层形成在通路导体层和绝缘层之间。阻挡层可以防止由通路导体层和绝缘层之间的接触导致的迁移或背镀，由此防止短路的发生。此外，因为可以防止短路，所以与常规情况相比，通路焊接区之间的间距可以变窄。因此，可以提高封装密度。
根据本发明的印刷布线板的制造方法，包括以下步骤：(a)准备基底衬底；(b)在基底衬底的至少一部分上设置焊接区导体层；(c)设置含有玻璃纤维的绝缘层，使其覆盖基底衬底和焊接区导体层；(d)在焊接区导体层上方的绝缘层中设置第一通路孔；(e)在第一通路孔的表面上设置阻挡层，以防止透过绝缘层内的玻璃纤维进行迁移；(f)在设置了阻挡层的第一通路孔中设置第二通路孔，第二通路孔到达焊接区导体层；以及(g)设置覆盖第二通路孔表面、阻挡层、以及第一通路孔的至少开口附近的绝缘层表面、且连接到焊接区导体层的通路导体层。
根据本发明的印刷布线板中，阻挡层形成在通路导体层和绝缘层之间。阻挡层可以防止由通路导体层和绝缘层之间的接触导致的迁移或背镀，由此防止短路的发生。此外，因为可以防止短路，所以与常规情况相比，通路焊接区之间的间距可以变窄。因此，可以提高封装密度。
根据本发明的印刷布线板的制造方法，包括以下步骤：(a)准备基底衬底；(b)在基底衬底的至少一部分上设置焊接区导体层；(c)设置含有玻璃纤维的绝缘层，使其覆盖基底衬底和焊接区导体层；(d)在焊接区导体层上方的绝缘层中设置第一通路孔；(e)在第一通路孔中设置第二通路孔，第二通路孔到达焊接区导体层，在第一通路孔的表面上设置阻挡层，以防止透过绝缘层内的玻璃纤维进行迁移；以及(f)设置覆盖第二通路孔表面、阻挡层、以及第一通路孔的至少开口附近的绝缘层表面、且连接到焊接区导体层的通路导体层。
根据本发明的印刷布线板中，阻挡层形成在通路导体层和绝缘层之间。阻挡层可以防止由通路导体层和绝缘层之间的接触导致的迁移或背镀，由此防止短路的发生。此外，因为可以防止短路，所以与常规情况相比，通路焊接区之间的间距可以变窄。因此，可以提高封装密度。另外，第二通路孔和阻挡层可以同时形成。
优选地，设置第二通路孔和阻挡层的步骤(e)包括以下步骤：用绝缘材料填充第一通路孔；以及去除填充的绝缘材料以及在第一通路孔的底部和焊接区导体层的表面之间的绝缘层中的、从填充的绝缘材料的表面延伸到达焊接区导体层的表面的柱形部分，以在第一通路孔的表面留下具有预定厚度的填充的绝缘材料。
在这种情况下，用绝缘材料填充第一通路孔之后，通过加工填充的绝缘材料和在第一通路孔和焊接区导体层的表面之间的绝缘层，形成第二通路孔。此时，预定厚度的绝缘材料留在第一通路孔表面，使得留下的绝缘材料用作阻挡层。由此，容易形成阻挡层。
优选地，第一通路孔的下端位于绝缘层内的玻璃纤维的最低部分之下，且位于焊接区导体层表面的上方。
在这种情况下，因为在设置第一通路孔的步骤中，不需要将第一通路孔设置到焊接区导体层表面，所以可以缩短设置第一通路孔所需的时间。此外，因为由绝缘层中的玻璃纤维和通路导体层之间的接触导致迁移或背镀，所以可以通过形成阻挡层来防止绝缘层中的玻璃纤维和通路导体层之间的接触，防止短路的发生。
附图说明
图1是根据本发明的优选实施方式1的印刷布线板的剖面图。
图2是示出图1所示的印刷布线板的制造方法中的第一工序的剖面图。
图3是示出图2的下一个工序的剖面图。
图4是示出图3的下一个工序的剖面图。
图5是示出图4的下一个工序的剖面图。
图6是示出图5的下一个工序的剖面图。
图7是示出图6的下一个工序的剖面图。
图8是示出图7的下一个工序的剖面图。
图9是示出图8的下一个工序的剖面图。
图10是示出图9的下一个工序的剖面图。
图11是示出图10的下一个工序的剖面图。
图12是根据本发明的优选实施方式2的印刷布线板的剖面图。
图13是示出图12所示的印刷布线板的制造方法中形成通路孔的工序的剖面图。
图14是示出图13的下一个工序的剖面图。
图15是示出图14的下一个工序的剖面图。
图16是示出图15的下一个工序的剖面图。
图17是示出图16的下一个工序的剖面图。
图18是示出图17的下一个工序的剖面图。
图19A和19B都是示出与通路焊接区有关的通路的位置偏移的印刷布线板的剖面图。
图20是常规的印刷布线板的剖面图。
(附图标记)
1：芯层；2、5：铜箔；3：玻璃环氧树脂层；4：绝缘层；6：通路导体；10：内建层；20、30、40、50：通路孔；60：镀铜；100、200：印刷布线板；2A：通路焊接区；3A：玻璃纤维；4A、4B：阻挡层
具体实施方式
下面，将参照附图详细说明本发明的优选实施方式。对相同或对应的部分赋予相同的附图标记，以合用其说明。
[实施方式1]
如图1所示，根据本实施方式的印刷布线板100包含芯层1和内建层10。内建层10包含通路焊接区(via land)2A、玻璃环氧树脂层3、阻挡层4A、铜箔5、以及通路导体6。通路焊接区2A具有铜箔圆片的形式，形成在芯层1上。玻璃环氧树脂层3形成在芯层1和通路焊接区2A上。玻璃环氧树脂层3是通过对玻璃纤维3A注入环氧树脂而得到的。玻璃环氧树脂层3形成有通路孔20。该通路孔形成为圆柱形，具有从玻璃环氧树脂层3的表面到通路焊接区2A的表面的深度。阻挡层4A在通路孔20的侧表面上形成为管状形状。阻挡层4A由热硬化性树脂如环氧树脂形成。通路导体6形成在形成了阻挡层4A的通路孔20内。通路导体6包含形成在通路焊接区2A上的圆片形状的底部、沿着阻挡层4A的内周面形成的管状部、以及形成在管状部的上侧的环形部。环形部的内周面和管状部的内周面互相平滑地接合。环形部的外周直径大于通路孔20，使得延伸到玻璃环氧树脂层3的一部分。通路导体6通过镀铜形成。具体地说，如后所述，通路导体6在完成无电解的镀铜之后，通过电解镀铜形成。铜箔5形成在通路导体6的环形部分的下侧的玻璃环氧树脂层3上。
在印刷布线板100中，即使在玻璃环氧树脂层3内的玻璃纤维3A和环氧树脂之间存在间隙，或即使部分玻璃纤维3A是中空的，迁移和背镀也不会产生，从而可防止短路。这是因为，阻挡层4A设置在玻璃环氧树脂3和通路导体6之间，因此形成通路导体6的镀铜或者用来镀铜的药液不会渗透到玻璃纤维3A和环氧树脂之间的间隙或中空玻璃纤维内。
另外，通路焊接区2A在本实施方式中具有圆片形状，但也可以是其它形状。此外，通路孔20在本实施方式中具有圆柱形状，但也可以是圆锥形状或者其它形状。
下面将说明具有上述结构的印刷布线板100的制造方法。图2～11是说明图1所示的印刷布线板100制造方法的剖面图。参照图2，芯层1由玻璃环氧树脂材料形成。铜箔2形成在芯层1的上下表面上。如图3所示，通过减去法(subtractive method)蚀刻形成在芯层1上的铜箔2，由此形成通路焊接区2A。
形成通路焊接区2A之后，如图4所示，将半硬化玻璃环氧树脂层3形式的预浸料坯(prepreg)放置在芯层1和通路焊接区2A上，然后将铜箔5放置在玻璃环氧树脂层3上，然后，在真空中加热它们的同时利用叠层压制机的压力将它们接合(压接)在一起(层叠)。这种情况下，玻璃环氧树脂层3的厚度为例如60μm，铜箔5的厚度为例如12μm。
层叠之后，如图5、6所示，通路孔20形成在铜箔5和玻璃环氧树脂层3中，以形成通路。首先，如图5所示，对铜箔5进行软蚀刻，使其厚度为几微米，以容易进行通路孔20的形成。软蚀刻之后，如图6所示，通路孔20形成在铜箔5和玻璃环氧树脂层3中。UV(紫外线)激光器或者二氧化碳激光器可用来形成通路孔20。形成通路孔20时，激光器的能量首先设定在激光束透过几微米的铜箔5所必需的值。当激光束透过铜箔5之后，激光器能量减少至可以加工玻璃环氧树脂材料但不能加工铜的值。通过以这种方式改变能量状态，激光加工进行到从铜箔5的表面到通路焊接区2A的表面的深度D1。因为能量小，所以没有对通路焊接区2A进行激光加工，而只对玻璃环氧树脂层3进行激光加工，以形成通路孔20。
进行激光加工之后，如图7所示，通过丝网印刷法，使用丝网掩模，由树脂填充通路孔20，以形成绝缘层4。考虑通路孔20的孔径、激光加工的加工精度、丝网印刷法中的丝网掩模的定位精度，来决定丝网掩模的孔径。作为填充孔的印剂(ink)，使用热硬化性树脂如环氧树脂。通过丝网印刷法在通路孔20内形成绝缘层4之后，绝缘层4的从铜箔5的表面凸出的部分通过研磨被去除，如图8所示。
通过研磨消除了绝缘层4的表面和铜箔5的表面之间的高度差之后，如图9所示，通过激光加工通路在绝缘层4中形成通路孔30。激光器可以是UV激光器或二氧化碳激光器。其能量设定为可以加工绝缘层4但不能加工铜的值。通过利用激光加工形成通路孔30，绝缘层4形成为管状阻挡层4A。此时，进行激光加工，使得管状阻挡层4A的(外径-内径)/2(＝W)(见图9)为约几微米。此时形成的通路孔30的孔径，例如，为30～50μm。
加工绝缘层4以在阻挡层4A中具有通路孔30之后，如图10、11所示形成通路导体6。如图10所示，通过无电解镀铜，在表面形成几微米的镀铜层60，然后，通过电解镀铜，使镀铜层60的厚度增加到十几微米。形成镀铜层60之后，如图11所示，用减去法去除镀铜层60的不需要的部分，形成通路导体6。
通过以上的工序，阻挡层4A形成在通路导体6和印刷布线板100中的玻璃环氧树脂层3之间。因此，通路导体6和玻璃环氧树脂层3之间没有直接的接触。结果，可以抑制迁移或背镀的发生，以防止短路。
[实施方式2]
如图12所示，根据优选实施方式2的印刷布线板200与图1所示的印刷布线板100的不同之处在于：取代阻挡层4A而形成了阻挡层4B。在印刷布线板100(图1)中，阻挡层4A围绕通路导体6形成为管状，且下端与通路焊接区2A接触。但在印刷布线板200(图12)中，虽然阻挡层4B围绕通路导体6形成为管状，但是其下端没有与通路焊接区2A接触。也就是说，玻璃环氧树脂层3插入到阻挡层4B的下端和通路焊接区2A之间。
迁移或者背镀产生在玻璃环氧树脂层3内的含有玻璃纤维3A的区域中。玻璃环氧树脂层3内的玻璃纤维3A的位置可以在制造内建层10时容易地获知。因此，为了防止迁移或背镀的发生，在玻璃纤维3A和通路导体6之间形成阻挡层4B就足够了。
下面，将说明具有上述结构的印刷布线板200的制造方法。图13～18是说明图12所示的印刷布线板200的制造方法的剖面图。由于在芯层1上形成通路焊接区2A、然后层叠玻璃环氧树脂层3的预浸料坯和铜箔5并进行叠层、然后对铜箔5进行软蚀刻的工序与实施方式1的工序(图2～5)相同，其说明不再重复。
如图13所示，对铜箔5进行软蚀刻之后，通过激光加工，通路孔40形成在铜箔5和玻璃环氧树脂层3中。假定通路孔40的深度为D，从铜箔5的表面到通路焊接区2A的上表面的深度为D1，从铜箔5的表面到玻璃纤维3A的最低部分的深度为D2，进行激光加工使得通路孔40的深度D成为D2≦D<D1。
印刷布线板200中的通路孔40的深度小于印刷布线板100中的通路孔20的深度。因此，通路孔40的激光加工时间比通路孔20的激光加工时间要短，从而印刷布线板200可以比印刷布线板100更加提高生产率。
激光加工之后，如图14所示，用丝网印刷法在通路孔40中填充树脂，形成绝缘层4。然后，如图15所示，绝缘层4的从铜箔5的表面凸出的部分通过研磨被去除。
研磨之后，绝缘层4以及在通路孔40的底部和通路焊接区2A的表面之间的玻璃环氧树脂层3中的、从绝缘层4的表面延伸到达通路焊接区2A的表面的柱形部分，通过激光加工被去除，以在通路孔40的表面留下具有预定厚度的绝缘层4，由此如图16所示形成通路孔50。结果，绝缘层4形成为管状阻挡层4B。
激光加工后，如图17和18所示，在布线板上形成通路导体6。首先，如图17所示，通过无电解镀铜和电解镀铜形成镀铜层60，然后，如图18所示，通过减去法形成通路导体6。
根据实施方式2的印刷布线板200的阻挡层4B的深度小于根据实施方式1的印刷布线板100的阻挡层4A的深度。由此，可以缩短形成绝缘层4的激光加工所需要的时间，提高生产率。
另外，印刷布线板200比印刷布线板100更能提高封装密度。如图19A所示，假定在印刷布线板100中管状阻挡层4A的外径D4和通路焊接区2A的直径D2A相同，当通路焊接区2A的中心点C2A从通路导体6的底部的中心点C6偏移ΔC时，在通过激光加工形成通路孔20的工序(图6)中，在通路孔20的底部出现ΔC大小的不存在通路焊接区2A的区域150。在此区域150中，通过激光加工，通路孔20的深度成为D1+ΔD。这是因为，由于通路焊接区2A不存在，导致玻璃环氧树脂层3被激光加工过分地挖除。形成通路孔20之后，填入热硬化性树脂，以形成绝缘层4(图7)。但是在这种情况下，树脂不会进入被激光加工过分挖除的区域150，使得形成空隙。如果在这个空隙中包含了水分，就出现在后面的加工中加热时，水分膨胀，在外围区域中产生裂缝等的可能性。因此，为了防止这种空隙的产生，在印刷布线板100中，通路焊接区2A的直径D2A应大于阻挡层4A的外径D4。
另一方面，如图19B所示，在印刷布线板200中，形成阻挡层4B的通路孔40的深度D设定为满足D2≦D<D1。也就是说，阻挡层4B的下端不需要与通路焊接区2A接触。因此，即使阻挡层4B的外径D4和通路焊接区2A的直径D2A相同，且通路焊接区2A的中心点C2A从通路导体6的底部的中心点C6偏移ΔC，在印刷布线板100中产生的缺点也不会发生在印刷布线板200中。
考虑到上述情况，通路焊接区2A的直径D2A可以设置为在印刷布线板200中比印刷布线板100更小。由此可以提高封装密度。
上述优选实施方式是将本发明应用于形成在芯层1上的通路导体6的例子。但是本发明也可以应用于形成在内建层上的通路。此外，本发明也可以应用于只由内建层组成、也就是没有芯层的印刷布线板。在这些情况下，通路焊接区2A和玻璃环氧树脂层3形成在内建层上而不是形成在芯层1上。
此外，虽然玻璃环氧树脂层用在上述的优选实施方式中，但是通过将除环氧树脂之外的其它树脂注入玻璃纤维而得到的层，也可代替玻璃环氧树脂层使用。
另外，在上述优选实施方式中通过减去法形成通路导体6，但是也可以通过其它方法如半添加法(semi-additive method)来形成。
在上文中，说明了本发明的优选实施方式，但是这些仅仅是实现本发明的示例。因此，本发明并不限于上述实施方式，可以在不背离本发明的要点的范围内通过适当改变上述实施方式来实现。
如上所述，根据本发明的印刷布线板作为模块板(module board)如BGA(球栅阵列)板或者用于便携型电话等中的副板(sub-board)，特别是作为需要高密度封装的板非常有用。

Claims (8)

1.一种印刷布线板，包含：
基底衬底；
焊接区导体层，设置在上述基底衬底的至少一部分上；
绝缘层，设置在上述基底衬底和上述焊接区导体层上，具有到达上述焊接区导体层的通路孔，且含有玻璃纤维；
通路导体层，覆盖上述通路孔表面和上述通路孔的至少开口附近的上述绝缘层表面，且连接到上述焊接区导体层；以及
阻挡层，设置在上述通路孔表面和上述通路导体层之间，以防止透过上述绝缘层内的玻璃纤维向上述通路导体层的迁移；
其中所述阻挡层的下端位于所述焊接区导体层的表面的上方，并且不与所述焊接区导体层的表面相接触，并且所述阻挡层至少在上述绝缘层内存在所述玻璃纤维的最上端到最低端的范围内覆盖所述绝缘层的内壁。
2.根据权利要求1所述的印刷布线板，其特征在于：
上述绝缘层由埋设了玻璃纤维的树脂层形成。
3.根据权利要求1所述的印刷布线板，其特征在于：
上述阻挡层由绝缘层形成。
4.根据权利要求1所述的印刷布线板，其特征在于：
上述阻挡层由树脂层形成。
5.一种印刷布线板的制造方法，包括以下步骤：
(a)准备基底衬底；
(b)在上述基底衬底的至少一部分上设置焊接区导体层；
(c)设置含有玻璃纤维的绝缘层，使其覆盖上述基底衬底和上述焊接区导体层；
(d)在上述焊接区导体层上方的上述绝缘层中设置第一通路孔，所述第一通路孔不与所述焊接区导体层接触；
(e)在上述第一通路孔的表面上设置阻挡层，以防止透过上述绝缘层内的玻璃纤维进行迁移；
(f)在设置了上述阻挡层的第一通路孔中设置第二通路孔，上述第二通路孔到达上述焊接区导体层；以及
(g)设置覆盖上述第二通路孔表面、上述阻挡层、以及上述第一通路孔的至少开口附近的上述绝缘层表面、且连接到上述焊接区导体层的通路导体层。
6.一种印刷布线板的制造方法，包括以下步骤：
(a)准备基底衬底；
(b)在上述基底衬底的至少一部分上设置焊接区导体层；
(c)设置含有玻璃纤维的绝缘层，使其覆盖上述基底衬底和上述焊接区导体层；
(d)在上述焊接区导体层上方的上述绝缘层中设置第一通路孔，所述第一通路孔不与所述焊接区导体层接触；
(e)在上述第一通路孔中设置第二通路孔，上述第二通路孔到达上述焊接区导体层，在上述第一通路孔的表面上设置阻挡层，以防止透过上述绝缘层内的玻璃纤维进行迁移；以及
(f)设置覆盖上述第二通路孔表面、上述阻挡层、以及上述第一通路孔的至少开口附近的上述绝缘层表面、且连接到上述焊接区导体层的通路导体层。
7.根据权利要求6所述的印刷布线板的制造方法，其特征在于：
设置上述第二通路孔和上述阻挡层的步骤(e)包括以下步骤：
用绝缘材料填充上述第一通路孔；以及
去除上述填充的绝缘材料以及在上述第一通路孔的底部和上述焊接区导体层的表面之间的上述绝缘层中的、从上述填充的绝缘材料的表面延伸到达焊接区导体层的表面的柱形部分，以在上述第一通路孔的表面留下具有预定厚度的上述填充的绝缘材料。
8.根据权利要求5或6所述的印刷布线板的制造方法，其特征在于：
上述第一通路孔的下端位于上述绝缘层内的上述玻璃纤维最低部分之下，且位于上述焊接区导体层表面的上方。
CNB2004800219032A 2003-07-30 2004-07-05 印刷布线板及其制造方法 Expired - Fee Related CN100484372C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP283129/2003 2003-07-30
JP2003283129 2003-07-30

Publications (2)

Publication Number Publication Date
CN1830234A CN1830234A (zh) 2006-09-06
CN100484372C true CN100484372C (zh) 2009-04-29

Family

ID=34113803

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800219032A Expired - Fee Related CN100484372C (zh) 2003-07-30 2004-07-05 印刷布线板及其制造方法

Country Status (7)

Country Link
US (1) US20080164057A1 (zh)
EP (1) EP1653789A4 (zh)
JP (1) JP4437989B2 (zh)
KR (1) KR100781619B1 (zh)
CN (1) CN100484372C (zh)
TW (1) TW200518647A (zh)
WO (1) WO2005013653A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005312284A (ja) * 2005-01-12 2005-11-04 Masakazu Ushijima 電流共振型放電管用インバータ回路
JP2006303054A (ja) * 2005-04-19 2006-11-02 Asahi Schwebel Co Ltd プリント配線板の製造方法
JP4728708B2 (ja) * 2005-06-17 2011-07-20 日本電気株式会社 配線基板及びその製造方法
WO2007114392A1 (ja) * 2006-03-30 2007-10-11 Kyocera Corporation 配線基板および実装構造体
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
CH699836B1 (de) * 2007-09-18 2010-05-14 Ct Concept Holding Ag Leiterkarte und Verfahren zum Herstellen einer solchen Leiterkarte.
KR100925756B1 (ko) * 2007-12-03 2009-11-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US8143532B2 (en) * 2009-02-05 2012-03-27 Xilinx, Inc. Barrier layer to prevent conductive anodic filaments
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
JP2012134456A (ja) * 2010-11-29 2012-07-12 Kyocera Corp 配線基板およびその実装構造体
JP2012191155A (ja) * 2011-02-22 2012-10-04 Yazaki Corp 配線板、および、その製造方法
JP2013157366A (ja) * 2012-01-27 2013-08-15 Kyocer Slc Technologies Corp 配線基板およびそれを用いた実装構造体
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9179556B2 (en) 2012-08-03 2015-11-03 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Preventing the formation of conductive anodic filaments in a printed circuit board
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
EP3698610A1 (en) 2017-10-18 2020-08-26 MBDA UK Limited Circuit assembly
EP3474640A1 (en) * 2017-10-18 2019-04-24 MBDA UK Limited Circuit assembly
JP7221601B2 (ja) 2018-06-11 2023-02-14 新光電気工業株式会社 配線基板、配線基板の製造方法
EP3979308A4 (en) * 2019-05-31 2023-08-16 Kyocera Corporation PRINTED CARD AND METHOD OF MAKING A PRINTED CARD
TWI803168B (zh) * 2022-01-25 2023-05-21 欣興電子股份有限公司 電路板線路訊號強化方法及其結構
US11968780B2 (en) * 2022-06-02 2024-04-23 International Business Machines Corporation Method to manufacture conductive anodic filament-resistant microvias

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125495A (ja) * 1988-11-04 1990-05-14 Sharp Corp プリント配線板の製造方法
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
JPH09237950A (ja) 1996-02-29 1997-09-09 Toshiba Corp プリント基板およびその製造方法
JP3683646B2 (ja) 1996-05-22 2005-08-17 松下電器産業株式会社 プリント配線基板とその製造方法
JP4067604B2 (ja) * 1997-08-20 2008-03-26 松下電器産業株式会社 回路形成基板および回路形成基板の製造方法
JPH1187869A (ja) * 1997-09-10 1999-03-30 Hitachi Ltd プリント配線板及びその製造方法
JP3441945B2 (ja) 1997-12-05 2003-09-02 松下電器産業株式会社 プリント配線板およびその製造方法
JP2002100869A (ja) * 2000-09-22 2002-04-05 Meiko:Kk 回路基板、それを用いた多層回路基板、およびそれらの製造方法
JP2002141628A (ja) 2000-10-31 2002-05-17 Kyocera Corp 配線基板
JP4611602B2 (ja) * 2002-05-29 2011-01-12 ルネサスエレクトロニクス株式会社 配線設計方法
US7288462B2 (en) * 2004-10-27 2007-10-30 Carleton Life Support Systems, Inc. Buffer zone for the prevention of metal migration

Also Published As

Publication number Publication date
JPWO2005013653A1 (ja) 2007-11-01
JP4437989B2 (ja) 2010-03-24
EP1653789A4 (en) 2008-09-24
KR100781619B1 (ko) 2007-12-05
EP1653789A1 (en) 2006-05-03
US20080164057A1 (en) 2008-07-10
WO2005013653A1 (ja) 2005-02-10
CN1830234A (zh) 2006-09-06
TW200518647A (en) 2005-06-01
KR20060061333A (ko) 2006-06-07

Similar Documents

Publication Publication Date Title
CN100484372C (zh) 印刷布线板及其制造方法
US9743526B1 (en) Wiring board with stacked embedded capacitors and method of making
CN101272663B (zh) 多层布线基板的制造方法
US9282626B2 (en) Printed circuit board and method for manufacturing the same
US7312103B1 (en) Method for making an integrated circuit substrate having laser-embedded conductive patterns
US20040112637A1 (en) Built-up printed circuit board with stacked via-holes and method for manufacturing the same
US8206530B2 (en) Manufacturing method of printed circuit board having electro component
US20040065960A1 (en) Electronic package with filled blinds vias
CN104332414A (zh) 嵌入式芯片的制造方法
CN102111968A (zh) 多层布线基板的制造方法及多层布线基板
CN104269384A (zh) 嵌入式芯片
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2004146836A (ja) 回路基板及びその製造方法
KR20040111198A (ko) 반도체탑재용 인쇄배선기판
CN101271848A (zh) 多层布线基板的制造方法
US20130312901A1 (en) Printed circuit board and manufacturing method thereof
US9744624B2 (en) Method for manufacturing circuit board
KR101151472B1 (ko) 인쇄회로기판 및 그 제조방법
JP2016134622A (ja) エンベデッドエンベデッド基板及びエンベデッド基板の製造方法
US8493173B2 (en) Method of cavity forming on a buried resistor layer using a fusion bonding process
JP2000183524A (ja) 多層プリント配線板製造方法
GB2203290A (en) Manufacture of printed circuit boards
US10321557B2 (en) Printed circuit board assembly with air dielectric
JP5608262B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
US20210050289A1 (en) Hybrid glass core for wafer level and panel level packaging applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20100705