CN101271848A - 多层布线基板的制造方法 - Google Patents

多层布线基板的制造方法 Download PDF

Info

Publication number
CN101271848A
CN101271848A CNA2008100872480A CN200810087248A CN101271848A CN 101271848 A CN101271848 A CN 101271848A CN A2008100872480 A CNA2008100872480 A CN A2008100872480A CN 200810087248 A CN200810087248 A CN 200810087248A CN 101271848 A CN101271848 A CN 101271848A
Authority
CN
China
Prior art keywords
mentioned
conductor portion
solder resist
layer wire
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100872480A
Other languages
English (en)
Inventor
渡边悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN101271848A publication Critical patent/CN101271848A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明提供一种多层布线基板的制造方法,能够切实地检测对位标记,在阻焊剂上的与导体电路对应的准确的位置上形成开口部。在芯部基板(12)的上表面(13)及下表面(14)上设置的层积层(15、16)上层积有树脂绝缘层(20、21、31、32)以及导体层(22、23、33、34)。在通过电镀的导体层(23、34)的形成工序中,在与导体电路不同的位置上形成有厚度比该导体电路厚的框状导体部(41)。在检测工序中,检测位置用光通过阻焊剂(29、36)照射到框状导体部(41),基于反射光检测环状导体部(41)。将框状导体部(41)作为位置基准,在阻焊剂(29、36)上配置玻璃掩模,形成开口部(30、37)。

Description

多层布线基板的制造方法
技术领域
本发明涉及一种多层布线基板的制造方法。
背景技术
近年来,随着电气设备、电子设备等的小型化,搭载在这些设备上的布线基板等也被要求小型化或高密度化。为了应对上述市场的需求,布线基板的多层化技术正在研究。作为该布线基板的多层化方法,一般采用组合(build up)法,所谓组合法是指在芯部基板的正反两面上交互地层积树脂绝缘层和导体层而形成一体。
在这种多层布线基板中,形成有覆盖最上层的导体层的阻焊剂,在该阻焊剂中,设有用于使导体层的一部分(具体来说,例如IC连接用的端子垫片)露出的开口部。在形成该多层布线基板的情况下,将布线基板侧形成的对位标记作为位置基准进行对位,同时在阻焊剂上配置曝光用玻璃掩模。并且,在该状态下通过曝光用玻璃掩模进行曝光,进而进行显影,从而在阻焊剂上开孔,形成开口部。
例如在专利文件1中公开了这种在布线基板上形成对位标记来进行玻璃掩模的对位的布线基板的制造方法。在该专利文件1的制造方法中,通过激光加工削掘阻焊剂,形成下层的导体层环状地露出的方式的对位标记。并且,通过CCD相机等摄像装置对该对位标记进行摄像。将该摄像数据读入计算机中,进行对位标记的图像识别,基于该识别的图像,进行对位,并在阻焊剂上配置玻璃掩模。
专利文件1:日本特开2005-244182号公报
但是,在上述现有技术那样通过激光加工形成对位标记的情况下,需要用于进行该激光加工的工序,因此多层布线基板的制造成本提高。并且,如果不适当地设定激光的输出,则很难均匀地削去导体层上的阻焊剂来开孔,会产生导体层由于激光加工而被削去或者在其导体层的上表面上残留阻焊剂的一部分的问题。因此,正在研究在不使对位标记露出的状态下,通过阻焊剂读取对位标记的方法。
具体来说,如图18所示,在导体层上与导体电路不同的位置上形成有对位标记71(例如直径为1mm的圆形标记),在导体层上形成阻焊剂72,覆盖该对位标记71。其后,从上方经由阻焊剂72向对位标记71照射检测位置用光L1。进而,基于该检测位置用光L1的反射光L2进行图像识别处理,检测对位标记71的位置。
但是,一般的阻焊剂是有色的,根据产品性能等也存在颜色浓的产品(例如,日立化成工业制造的SR-7200)。在利用该颜色浓的阻焊剂的情况下,不能得到充分强度的反射光L2,很难通过图像识别来准确地检测对位标记71的位置。这种情况,由于对位精度降低,因此无法将曝光用玻璃掩模配置在准确的位置上。因此,无法在与各导体层的导体电路对应的位置上形成开口部,成为导体电路精细化的障碍。
发明内容
本发明鉴于上述问题,其目的在于提供一种多层布线基板的制造方法,能够切实地检测对位标记,将该对位标记作为位置基准在与导体电路对应的正确位置上形成开口部。
作为用于解决上述问题的方案(方案1),一种多层布线基板的制造方法,该多层布线基板具有:芯部基板,具有芯部主表面;层积布线部,由构成导体电路的金属镀层以及层间树脂绝缘层层积而成、配置在上述芯部主表面上;以及有色阻焊剂,具有使上述金属镀层的一部分露出的开口部、配置在上述层积布线部上,其特征在于,包括:导体形成工序,通过在上述层间树脂绝缘层上实施电镀形成上述导体电路,并且在上述金属镀层上,在与上述导体电路不同的位置上形成具有厚度比上述导体电路厚的框状导体部,作为对位标记;阻焊剂形成工序,在上述金属镀层上形成覆盖上述导体电路及上述框状导体部的上述有色阻焊剂;检测工序,基于通过上述有色阻焊剂而照射到上述框状导体部的检测位置用光的反射光,检测上述框状导体部;以及开孔工序,将检测出的上述框状导体部用作位置基准进行对位,并在上述有色阻焊剂上开孔,形成上述开口部。
因此,根据方案1的多层布线基板的制造方法,在导体形成工序中,通过在层间树脂绝缘层上实施电镀来形成导体电路,并且在金属镀层上的与导体电路不同的位置上,作为对位标记形成有厚度比导体电路厚的框状导体部。在阻焊剂形成工序中,在金属镀层上形成有色阻焊剂,通过该阻焊剂覆盖导体电路及框状导体部。本发明的对位标记是厚度比导体电路厚的框状导体部,因此可以使覆盖该框状导体部的阻焊剂的厚度比导体电路侧的厚度薄。因此,在检测工序中,通过阻焊剂向框状导体部照射检测位置用光时,能够充分确保反射光的强度,能够基于该反射光切实地检测框状导体部的位置。这样一来,在开孔工序中,通过将框状导体部用作位置基准来进行对位,能够在与导体电路对应的正确位置上形成开口部,实现多层布线基板中的导体电路的精细化。
此处所谓“框状导体部”是指中空、仅由外形线构成的形状的导体部。框状导体部的平面图的形状并不特别限定,例如可以采用圆形(即环状)、椭圆形、三角形、四边形、六边形等。其中,考虑到图案形成的容易程度以及对位动作的容易程度等,优选采用平面图为圆形的环状导体部。
上述框状导体部例如优选比上述导体电路厚5μm以上。这样一来,能够使覆盖框状导体部的阻焊剂的厚度比导体电路部侧薄5μm以上。由此,在检测工序中能够充分确保检测位置用光的反射光的强度,基于该反射光能够切实地检测对位标记的位置。另外,上述框状导体部的厚度优选为5μm以上、10μm以下。
优选位于上述导体电路周边的上述有色阻焊剂的厚度为10μm以上,位于上述框状导体部的正上方的上述有色阻焊剂的厚度为5μm以下。这样一来,能够通过10μm以上的较厚的阻焊剂切实地保护导体电路。并且,框状导体部的正上方的阻焊剂的厚度为5μm以下,较薄,因此能够充分确保检测位置用光的反射光的强度,能够基于该反射光切实地检测对位标记的位置。同样地,优选位于上述导体电路的正上方的上述有色阻焊剂的厚度比位于上述框状导体部的正上方的上述有色阻焊剂的厚度厚,其差为5μm以上。这样一来,能够通过相对较厚的阻焊剂切实地保护导体电路,另一方面能够通过相对较薄的阻焊剂充分确保检测位置用光的反射光,能够基于该反射光切实地检测对位标记的位置。
上述框状导体部的宽度没有特别限定,但例如优选为10μm以上、进而优选在50μm以上、250μm以下。其理由是,框状导体部的宽度比50μm窄时,不能充分确保对位标记的识别精度。并且,框状导体部的宽度比250μm宽时,在通过电镀形成导体时,电镀难以析出,不能充分确保框状导体部的厚度。该宽度优选为100μm以上、200μm以下。并且,该宽度优选为恒定宽度。
上述框状导体部的中心孔的直径可以为500μm以上、1500μm以下,考虑到电镀的析出,优选为1000μm以下。这样一来,框状导体部为适当的大小,能够充分确保图像识别的框状导体部的识别精度。
优选在上述开孔工序中,将检测出的上述框状导体部作为位置基准进行对位,同时在上述有色阻焊剂上配置曝光用玻璃掩模,在该状态下通过上述曝光用玻璃掩模进行曝光,进而进行显影,从而在上述有色阻焊剂上开孔,形成上述开口部。这种情况下,通过将框状导体部用作位置基准来进行对位,能够将曝光用玻璃掩模配置在更准确的位置上,因此能够在与导体电路对应的正确的位置上形成开口部。
在上述检测工序中,优选通过利用计算机的图像识别处理检测上述对位标记的位置。
对于上述芯部基板的形成材料并没有特别的限定,可以考虑成本性、可加工性、绝缘性、机械强度等适当选择。作为芯部基板,例如有树脂基板、陶瓷基板、金属基板等。作为树脂基板的具体例子,有EP树脂(环氧树脂)基板、PI树脂(聚酰亚胺树脂)基板、BT树脂(双马来酰亚胺-三嗪树脂)基板、PPE树脂(聚苯醚树脂)基板等。此外,也可以采用由这些树脂和玻璃纤维(玻璃织布或玻璃非织布)或聚酰胺纤维等有机纤维的复合材料构成的基板。或者,也可以采用由连续多孔质PTFE等三维网格状氟类树脂基材浸透环氧树脂等热硬性树脂而成的树脂-树脂复合材料构成的基板等。作为上述陶瓷基板的具体例子,例如有氧化铝基板、氧化铍基板、玻璃陶瓷基板、结晶玻璃等低温烧结材料构成的基板等。作为上述金属基板的具体例子,例如由铜基板或铜合金基板、铜以外的金属单体构成的基板、铜以外的金属的合金构成的基板等。另外,也可以在上述芯部基板上形成贯穿其上表面及下表面的多个电镀通孔等,也可以在上述多个电镀通孔内填充填充材料。而且,上述芯部基板可以是内部形成有布线层的基板,也可以是埋设芯片电容器或芯片电阻等电子元件的基板。
作为构成上述导体电路的金属镀层的材料的例子,可以列举出铜、铜合金、镍、镍合金、锡、锡合金等。并且,上述金属镀层可以通过半添加法、全添加法等公知方法形成。具体而言,例如可以采用无电解镀铜或电解镀铜、无电解镀镍或电解镀镍等方法。
上述层间绝缘层例如可以采用具有热硬性的树脂形成。作为热硬性树脂的优选例,可以列举出EP树脂(环氧树脂)、PI树脂(聚酰亚胺树脂)、BT树脂(双马来酰亚胺-三嗪树脂)、酚醛树脂、二甲苯树脂、聚酯树脂、硅酮树脂等。其中,优选EP树脂(环氧树脂)、PI树脂(聚酰亚胺树脂)、BT树脂(双马来酰亚胺-三嗪树脂)。例如,作为环氧树脂,可以采用所谓BP(双酚)型、PN(线性酚醛)型、CN(甲酚醛)型环氧树脂。特别是,可以采用以BP(双酚)型为主体的环氧树脂,BPA(双酚A)型或BPF(双酚F)型最佳。
上述阻焊剂由具有绝缘性和耐热性的树脂构成,起到覆盖隐藏导体电路并保护该导体电路的保护膜的作用。在本发明中,利用例如具有光硬化性的树脂构成的阻焊剂,具体来说,优选使用环氧树脂或聚酯树脂等。
在此,多层布线基板具有至少一个以上的产品区域及包围上述产品区域的框状区域的情况下,作为上述对位标记的框状导体部不是形成在产品区域上,反而优选形成在框部区域上。产品区域内有多个导体电路密集,想要在其中设置框状导体部时会妨碍产品整体的小型化。对此,如果是最终不会成为产品的框部区域,则即使在其中设置框状导体部也不会特别阻碍产品的小型化,并且形成框状导体部时的配置自由度也大。
附图说明
图1是表示将本发明具体化的一个实施方式的多层布线基板的概要平面图。
图2是表示将本发明具体化的一个实施方式的多层布线基板的主要部分剖面图。
图3是表示一个实施方式的环状导体部的平面图。
图4是表示环状导体部、导体电路以及覆盖它们的树脂绝缘层的厚度的剖面图。
图5是用于说明一个实施方式的多层布线基板的制造方法的剖面图。
图6是用于说明一个实施方式的多层布线基板的制造方法的剖面图。
图7是用于说明一个实施方式的多层布线基板的制造方法的剖面图。
图8是用于说明一个实施方式的多层布线基板的制造方法的剖面图。
图9是用于说明一个实施方式的多层布线基板的制造方法的剖面图。
图10是用于说明一个实施方式的多层布线基板的制造方法的剖面图。
图11是用于说明一个实施方式的多层布线基板的制造方法的剖面图。
图12是用于说明一个实施方式的多层布线基板的制造方法的剖面图。
图13是用于说明一个实施方式的多层布线基板的制造方法的剖面图。
图14是用于说明一个实施方式的多层布线基板的制造方法的剖面图。
图15是表示一个实施方式中的环状导体部的图像的说明图。
图16是表示比较例中的对位标记的图像的说明图。
图17是表示比较例中的对位标记的图像的说明图。
图18是表示现有的对位标记的检测方法的剖面图。
具体实施方式
以下基于附图详细说明将本发明具体化的多层布线基板的一个实施方式。图1是多层布线基板的概要平面图,图2是多层布线基板的剖面图。
如图1所示,多层布线基板11在平面图中呈矩形,具有多个(在此为4×4个)产品区域100以及包围该产品区域100的框部区域101。框部区域101不会成为产品,最终在开模工序中被切断并去除。
如图2所示,构成多层布线基板11的芯部基板12是由玻璃环氧树脂构成的大致矩形板状的部件(厚度为0.8mm),具有作为芯部主表面的上表面13及下表面14。在芯部基板12的上表面13上形成有第1层积层15(层积布线部),在芯部基板12的下表面14上形成有第2层积层16(层积布线部)。在芯部基板12的产品区域100的预定部位上形成有用于使上表面13和下表面14连通的多个电镀通孔17。在位于电镀通孔17内的空洞部中填充由加入铜填充物的环氧树脂构成的填充材料18。而且,在芯部基板12的上表面13和下表面14上,由铜构成的导体层19(芯部基板导体层)形成图案,各导体层19与电镀通孔17电连接。
在芯部基板12的上表面13上形成的第一层积层15具有将由环氧树脂构成的树脂绝缘层20、21(层间树脂绝缘层)和由铜构成的导体层22、23(金属镀层)分别层积两层的结构。在本实施方式中,各树脂绝缘层20、21的厚度为40μm左右,各导体层22、23的厚度为20μm左右。
在第2层的树脂绝缘层21的表面上的多个部位阵列状地形成有构成导体层23的导体电路的端子垫片230。在第1层的树脂绝缘层20内设有多个通路孔25以及通孔导体26,在第2层的树脂绝缘层21内设有多个通路孔27及通孔导体28。通过这些通孔导体26、28,导体层19、22的导体电路190、220以及端子垫片230相互电连接。并且,在第2层的树脂绝缘层21的表面,通过有色阻焊剂29(具体来说是日立化成工业株式会社制造的SR-7200)大致整体覆盖。阻焊剂29的预定部位上形成有使端子垫片230露出的开口部30。各端子垫片230通过未图示的焊锡突起与IC芯片(半导体集成电路元件)的连接端子电连接。
在芯部基板12的下表面14上形成的第2层积层16具有与上述第1层积层15大致相同的结构。即,第2层积层16具有将由环氧树脂构成的树脂绝缘层31、32和由铜构成的导体层33、34分别层积两层的结构。在第2层的树脂绝缘层32的下表面上的多个部位上,阵列状地形成有构成导体层34的导体电路的BGA用垫片340。在第1层的树脂绝缘层31内设有多个通路孔25以及通孔导体26,在第2层的树脂绝缘层32内设有多个通路孔27以及通孔导体28。通过这些通孔导体26、28,导体层19、33的导体电路190、330及BGA用垫片340相互电连接。并且,第2层的树脂绝缘层32的下表面被阻焊剂36大致整体地覆盖。在阻焊剂36的预定部位上形成有用于使BGA用垫片340露出的开口部37。在BGA用垫片340的表面上设有用于实现与未图示的主板电连接的多个焊锡突起38,通过各焊锡突起38,多层布线基板11安装到主板上。
并且,如图1及图2所示,在多层布线基板11的框部区域101的预定位置(基板的四角的位置)上,在第2层的树脂绝缘层21、32的表面上设有作为对位标记的环状导体部41(框状导体部)。该环状导体部41用作用于在阻焊剂29、36上形成开口部30、37的位置基准。
在本实施方式中,环状导体部41的宽度W1为200μm,中心孔的直径D1为1000μm(参照图3)。并且,如图4所示,环状导体部41形成得比作为导体电路的端子垫片230厚。具体来说,环状导体部41的厚度T1为28μm,导体电路的厚度T2为20μm。进而,处于环状导体部41的正上方的阻焊剂29、36的厚度T3为5μm以下(具体来说为3μm~4μm),端子垫片230或BGA用垫片340周边的阻焊剂29、36的厚度T4+T2为10μm以上(具体来说为15μm~30μm)。并且,端子垫片230或BGA用垫片340的正上方的阻焊剂29、36的厚度T4为10μm以上(具体来说是12μm~15μm)。
接着对上述结构的多层布线基板11的制造顺序进行说明。
首先,在基板准备工序中,准备在芯部基板12双面贴付了铜箔47的双面覆铜箔层压板48(参照图5)。接着,利用YAG激光或二氧化碳气体激光进行激光开孔加工,在预定位置上预先形成贯穿双面覆铜箔层压板48的通孔。并且,通过现有公知的方法来进行无电解镀铜和电解镀铜,从而形成电镀通孔17之后,在该电镀通孔17内填充填充材料18,并使其热硬化。其后,通过进行基板两面的铜箔47的蚀刻,在芯部基板12上将导体层19(导体电路190)形成图案。具体来说,无电解镀铜之后,进行曝光及显影,形成预定图案的电镀抗蚀剂。在该状态下,将无电解镀铜层作为共同电极进行了电解镀铜之后,首先熔融去除抗蚀剂,进而蚀刻去除不需要的无电解镀铜层。其结果,在芯部基板12的产品区域100上形成预定图案的导体层19(导体电路190)(参照图6)。
在绝缘层形成工序中,在芯部基板12的上表面13及下表面14上,分别叠合以环氧树脂为主要成分的膜状绝缘树脂材料。并且,将这种层积物在真空压接热压机(未图示)中在真空下加压加热,从而使膜状绝缘树脂材料硬化,在上表面13及下表面14上分别形成第1层的树脂绝缘层20、31(参照图7)。
通过激光照射该树脂绝缘层20、31的预定位置,形成通路孔25。并且,通过进行无电解镀铜,在通路孔25内形成通孔导体26,并且在树脂绝缘层20的上表面整体上形成无电解镀铜层。其后,进行曝光及显影,形成预定图案的电镀抗蚀剂。并且,在实施了电解镀铜后,首先将抗蚀剂熔融去除,进而通过蚀刻去除不需要的无电解镀铜层。其结果在树脂绝缘层20、31上形成预定图案的导体层22、33(导体电路220、330)(参照图8)。
接着,与上述第1层的树脂绝缘层20、31的情况同样地,通过进行绝缘层形成工序形成第2层的树脂绝缘层21、32。进而,在树脂绝缘层21、32的预定位置上照射激光,形成通路孔27。
接着,在导体形成工序中,进行无电解镀铜,由此在通路孔27内形成通孔导体28,并且在树脂绝缘层21、32的上表面整体上形成无电解镀铜层。其后,进行曝光及显影,形成预定图案的电镀抗蚀剂43,实施电解镀铜(参照图9)。在此,电镀抗蚀剂43的厚度为30μm左右,在产品区域100上,在与各导体电路对应的位置上形成有厚度为20μm左右的镀层44。并且,在产品区域100上,与各导体电路对应的图案密集,与此相对,在框部区域101上仅有环状导体部41的图案,电镀时的电流密度变高。因此,框部区域101比产品区域100侧容易电镀析出,在与环状导体部41对应的位置上形成有厚度为28μm的厚度的镀层45。特别是在本实施方式中,导体部不是现有技术中的圆形,而是环状的导体部,从而该导体部的面积变小,变为容易电镀析出的状态,因此镀层45能够形成得较厚。
其后,首先熔融去除抗蚀剂,进而通过蚀刻去除不需要的无电解镀铜层。其结果,在树脂绝缘层21上,在产品区域100上形成有多个端子垫片230,并且在框部区域101上形成有环状导体部41。并且,在树脂绝缘层32上,在产品区域100上形成有多个BGA用垫片340,并且在框部区域101上形成有环状导体部41(参照图10)。
在阻焊剂形成工序中,在芯部基板12的上表面及下表面的表面上涂布感光性液状树脂材料并使其硬化,从而形成有色抗蚀剂29、36(参照图11)。另外,在本实施方式中,使用无卤型的感光性液状抗蚀剂(例如,日立化成工业株式会社制造的SR-7200)。
在检测工序中,利用环状的照射器51,通过抗蚀剂29向环状导体部41照射红外光L1(检测位置用光),基于其反射光L2检测环状的导体部41(参照图12)。具体来说,基于来自环状导体部41的反射光L2,通过CCD相机52对该环状导体部41的图像进行摄像。并且,将该CCD相机52的摄像数据读入计算机53,进行图像识别处理,基于该识别的图像检测环状导体部41的位置。另外,在该图像识别处理中,将摄像的图像二值化处理,基于该处理后的图像数据检测环状导体部41的位置。
接着,在开孔工序中,将检测出的环状导体部41用作位置基准,驱动对位装置54,进行对位,并将曝光用玻璃掩模56在抗蚀剂29的表面上重叠配置(参照图12)。另外,在曝光用玻璃掩模56中,在与环状导体部41对应的位置上形成圆形的挖空图案57(抜きパタ一ン,构成玻璃掩模56的金属层上的圆形孔),以该图案57的中心位置与环状导体部41的中心位置一致的方式配置曝光用玻璃掩模56(参照图13)。在该状态下,通过曝光用玻璃掩模56进行曝光,进而进行显影,由此在抗蚀剂29上将开口部30形成图像(参照图14)。
并且,对于芯部基板12的下表面侧的抗蚀剂36也同样地在检测工序中检测环状导体部41的位置,在开孔工序中,在抗蚀剂36的表面配置曝光用玻璃掩模56,进行曝光和显影,在抗蚀剂36上将开口部37形成图像(参照图14)。
并且,对从各开口部30露出的端子垫片230或从各开口部37露出的BGA用垫片340进行表面粗糙化处理及镀镍-金处理。其后,通过周知的方法进行焊锡突起形成工序,在BGA用垫片340的表面上形成焊锡突起38(参照图2)。具体来说,在抗蚀剂36上放置预定图案的掩模,在BGA用垫片340上印刷焊锡膏后,将该焊锡膏回流。其后,将大张状态下一体化的中间产品利用开模板等切断工具切开成单片,完成多层布线基板。
在图15中,表示在本实施方式中在检测工序中拍摄的环状导体部41(对位标记)的图像61,在图16中,将现有技术中的圆形的导体部构成的对位标记71(直径为1mm的尺寸的标记)的图像62作为比较例表示。如图15所示,在本实施方式中,与现有技术的比较例相比,能够得到环状导体部41的轮廓鲜明的图像61。因此,图像识别时的环状导体部41的识别性良好,能够更准确地检测环状导体部41的位置。
并且,本申请的发明人将环状导体部41的宽度从200μm变更为100μm,拍摄该环状导体部的图像(省略图示)。在该情况下也能够拍摄环状导体部41的轮廓鲜明的图像,能够充分确保环状导体部41的识别精度。
进而,本申请的发明者将比较例的对位标记71的直径从1mm变更为0.2mm,拍摄了对位标记的图像63(参照图17)。这样一来,在将对位标记71的尺寸变小时,与本实施方式同样地,也能够形成比导体电路侧厚的镀层,但是由于对位标记71的尺寸变小,因此不能充分确保识别精度。
因此,根据本实施方式能够得到以下效果。
(1)在本实施方式的多层布线基板11中,在没有布线电路的框部区域101上设置作为对位标记的环状导体部41。在制造该多层布线基板11时,在导体形成工序中,实施镀铜,从而将环状导体部41形成为比端子垫片230或BGA用垫片340等的导体电路厚。其结果是,能够使覆盖环状导体部41的抗蚀剂29、36的厚度T3比导体电路侧的厚度T4薄。因此,即使在使用浓色的抗蚀剂29、36的情况下,也能够充分确保通过该阻焊剂29、36照射到环状导体部41的检测位置用光L1的反射光L2的强度,能够取得环状导体部41的轮廓鲜明的图像61。并且,通过图像识别处理能够切实地检测出环状导体部41的位置,将该环状导体部41用作位置基准来进行对位,由此能够将开口部30、37形成在与端子垫片230或BGA用垫片340对应的准确位置上。因此,在多层布线基板11中,能够实现包括端子垫片230或BGA用垫片340的导体电路的精细化。
(2)在本实施方式的情况下,端子垫片230或BGA垫片340周边的阻焊剂29、360具有10μm以上的厚度,能够通过较厚的阻焊剂29、36切实地保护导体电路。并且,环状导体部41的正上方的阻焊剂29、36的厚度为5μm以下,较薄,因此能够充分确保检测位置用光L1的反射光L2的强度。其结果能够提高图像识别的环状导体部41的识别精度。
(3)在本实施方式中,环状导体部41的宽度W1为200μm,其中心孔的直径D1为1000μm。这种情况下,在通过电镀形成导体时,电镀容易析出,能够充分确保环状导体部41的厚度T1。
(4)在本实施方式的情况下,环状导体部41并未形成在产品区域100上,而形成在包围该产品区域100的框部区域101上。在多层布线基板11中,在产品区域100内,端子垫片230或BGA用垫片340等多个导体电路或通孔导体26、28密集,想要在其中设置环状导体部41会妨碍产品整体的小型化。对此,通过像本实施方式这样在最终不会成为产品的框部区域101上设置环状导体部41,由此能够实现产品的小型化。并且,形成环状导体部41时的配置的自由度也变大,在实用上也优选。
另外,本发明的实施方式也可以进行如下变更。
上述实施方式的多层布线基板11是芯部基板12由树脂材料构成的有机型的多层布线基板,但也可以将本发明适用于陶瓷材料或金属材料构成的多层布线基板。
在上述实施方式中,多层布线基板11的封装方式为BGA(球栅阵列,Ball-Gird-Array),但不仅限于BGA,例如也可以是PGA(插针网格阵列,Pin Grid Array)或LGA(接点栅格阵列,Land Grid Array)等。

Claims (11)

1.一种多层布线基板(11)的制造方法,该多层布线基板具有:芯部基板(12),具有芯部主表面(13、14);层积布线部(15、16),其具有如下结构:构成导体电路(220、230、330、340)的多个金属镀层(22、23、33、34)以及多个层间树脂绝缘层(20、21、31、32)层积在上述芯部主表面(13、14)上;以及有色阻焊剂(29、36),具有使上述金属镀层(23、34)的一部分露出的开口部(30、37)并配置在上述层积布线部(15、16)上,该多层布线基板的制造方法的特征在于,包括:
导体形成工序,通过在上述层间树脂绝缘层(21、32)上实施电镀形成上述导体电路(230、340)和框状导体部(41),其中上述框状导体部(41)形成在上述金属镀层(23、34)上的与上述导体电路(230、340)不同的位置上,并且厚度比上述导体电路(230、340)厚,作为对位标记;
阻焊剂形成工序,在上述金属镀层(23、34)上形成覆盖上述导体电路(230、340)及上述框状导体部(41)的上述有色阻焊剂(29、36);
检测工序,基于通过上述有色阻焊剂(29、36)而照射到上述框状导体部(41)的检测位置用光(L1)的反射光(L2),检测上述框状导体部(41);以及
开孔工序,将检测出的上述框状导体部(41)用作位置基准进行对位后,在上述有色阻焊剂(29、36)上形成上述开口部(30、37)。
2.根据权利要求1所述的多层布线基板(11)的制造方法,其特征在于,上述框状导体部(41)在平面图中为圆形的环状导体部。
3.根据权利要求1或2所述的多层布线基板(11)的制造方法,其特征在于,
上述框状导体部(41)比上述导体电路(230、340)厚5μm以上。
4.根据权利要求1至3中任一项所述的多层布线基板(11)的制造方法,其特征在于,
位于上述导体电路(230、340)周边的上述有色阻焊剂(29、36)的厚度为10μm以上,位于上述框状导体部(41)的正上方的上述有色阻焊剂(29、36)的厚度(T3)为5μm以下。
5.根据权利要求1至4中任一项所述的多层布线基板(11)的制造方法,其特征在于,
位于上述导体电路(230、340)的正上方的上述有色阻焊剂(29、36)的厚度(T4)比位于上述框状导体部(41)的正上方的上述有色阻焊剂(29、36)的厚度(T3)厚,
厚度(T4)与厚度(T3)的差为5μm以上。
6.根据权利要求1至5中任一项所述的多层布线基板(11)的制造方法,其特征在于,
上述框状导体部(41)的宽度为10μm以上。
7.根据权利要求1至6中任一项所述的多层布线基板(11)的制造方法,其特征在于,
上述框状导体部(41)的宽度为50μm以上、250μm以下。
8.根据权利要求1至7中任一项所述的多层布线基板(11)的制造方法,其特征在于,
在上述开孔工序中,上述开口部(30、37)以如下方式形成:将检测出的上述框状导体部(41)用作位置基准进行对位,并且将曝光用玻璃掩模(56)配置在上述有色阻焊剂(29、36)上,在该状态下对上述有色阻焊剂(29、36)进行曝光和显影。
9.一种多层布线基板(11)的制造方法,该多层布线基板具有:芯部基板(12),具有芯部主表面(13、14);层积布线部(15、16),其具有如下结构:构成导体电路(220、230、330、340)的多个金属镀层(22、23、33、34)以及多个层间树脂绝缘层(20、21、31、32)层积在上述芯部主表面(13、14)上;以及有色阻焊剂(29、36),具有使上述金属镀层(23、34)的一部分露出的开口部(30、37)并配置在上述层积布线部(15、16)上,其特征在于,包括:
导体形成工序,通过在上述层间树脂绝缘层(21、32)上实施电镀形成上述导体电路(230、340)和环状导体部(41),其中上述环状导体部(41)形成在上述金属镀层(23、34)上的与上述导体电路(230、340)不同的位置上,并且具有预定宽度,其厚度比上述导体电路(230、340)厚,作为对位标记;
阻焊剂形成工序,在上述金属镀层(23、34)上形成覆盖上述导体电路(230、340)及上述环状导体部(41)的上述有色阻焊剂(29、36);
检测工序,基于通过上述有色阻焊剂(29、36)而照射到上述环状导体部(41)的检测位置用光(L1)的反射光(L2),实施图像识别处理,并检测上述环状导体部(41);以及
开孔工序,将检测出的上述环状导体部(41)用作位置基准进行对位后,在上述有色阻焊剂(29、36)上形成上述开口部(30、37)。
10.根据权利要求9所述的多层布线基板(11)的制造方法,其特征在于,
上述环状导体部(41)的中心孔具有500μm以上、1000μm以下的直径。
11.根据权利要求9所述的多层布线基板(11)的制造方法,其特征在于,
上述多层布线基板(11)具有形成有导体电路(230、340)的产品区域(100);以及包围上述产品区域(100)的框部区域(101),
其中上述环状导体部(41)形成在上述框部区域(101)中。
CNA2008100872480A 2007-03-22 2008-03-24 多层布线基板的制造方法 Pending CN101271848A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007075663 2007-03-22
JP2007-075663 2007-03-22

Publications (1)

Publication Number Publication Date
CN101271848A true CN101271848A (zh) 2008-09-24

Family

ID=40005688

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100872480A Pending CN101271848A (zh) 2007-03-22 2008-03-24 多层布线基板的制造方法

Country Status (3)

Country Link
JP (1) JP5148334B2 (zh)
CN (1) CN101271848A (zh)
TW (1) TW200850083A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104132614A (zh) * 2014-05-20 2014-11-05 大连日佳电子有限公司 一种透过阻焊面的铜箔基准检测仪及检测方法
CN105870075A (zh) * 2015-01-22 2016-08-17 恒劲科技股份有限公司 基板结构
CN107211547A (zh) * 2015-10-19 2017-09-26 日立金属株式会社 多层陶瓷基板及其制造方法
CN112165765A (zh) * 2020-10-27 2021-01-01 惠州市特创电子科技有限公司 线路板以及电子通讯装置
CN112291944A (zh) * 2020-10-27 2021-01-29 惠州市特创电子科技有限公司 线路板及其激光开窗方法
CN112505964A (zh) * 2020-11-20 2021-03-16 合肥鑫晟光电科技有限公司 发光基板及其制备方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5293239B2 (ja) * 2009-02-04 2013-09-18 株式会社デンソー プリント基板およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162510A (ja) * 1995-12-07 1997-06-20 Sony Corp 印刷回路基板および検査方法
JP2000022331A (ja) * 1998-07-01 2000-01-21 Sumitomo Metal Electronics Devices Inc ビルドアップ多層基板の配線パターン形成方法
JP3658208B2 (ja) * 1998-10-22 2005-06-08 富士通株式会社 薄膜多層基板の製造方法
JP2003324263A (ja) * 2002-04-30 2003-11-14 Ngk Spark Plug Co Ltd プリント配線基板の製造方法
JP3908610B2 (ja) * 2002-06-25 2007-04-25 大日本印刷株式会社 多層配線基板の製造方法
JP3987781B2 (ja) * 2002-09-30 2007-10-10 日本特殊陶業株式会社 配線基板の製造方法
JP2006114859A (ja) * 2004-01-21 2006-04-27 Seiko Epson Corp アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104132614A (zh) * 2014-05-20 2014-11-05 大连日佳电子有限公司 一种透过阻焊面的铜箔基准检测仪及检测方法
CN105870075A (zh) * 2015-01-22 2016-08-17 恒劲科技股份有限公司 基板结构
CN107211547A (zh) * 2015-10-19 2017-09-26 日立金属株式会社 多层陶瓷基板及其制造方法
CN112165765A (zh) * 2020-10-27 2021-01-01 惠州市特创电子科技有限公司 线路板以及电子通讯装置
CN112291944A (zh) * 2020-10-27 2021-01-29 惠州市特创电子科技有限公司 线路板及其激光开窗方法
CN112165765B (zh) * 2020-10-27 2021-12-07 惠州市特创电子科技股份有限公司 线路板以及电子通讯装置
CN112291944B (zh) * 2020-10-27 2022-02-18 惠州市特创电子科技股份有限公司 线路板及其激光开窗方法
CN112505964A (zh) * 2020-11-20 2021-03-16 合肥鑫晟光电科技有限公司 发光基板及其制备方法、显示装置

Also Published As

Publication number Publication date
JP5148334B2 (ja) 2013-02-20
TW200850083A (en) 2008-12-16
JP2008270769A (ja) 2008-11-06

Similar Documents

Publication Publication Date Title
CN101272663B (zh) 多层布线基板的制造方法
CN102860144B (zh) 具有腔的pcb及其制造方法
CN105228341B (zh) 印刷电路板、封装基板及其制造方法
TWI517770B (zh) 印刷電路板及其製造方法
KR101095161B1 (ko) 전자부품 내장형 인쇄회로기판
EP2911484B1 (en) Printed circuit board and method of fabricating the same
US7491896B2 (en) Information handling system utilizing circuitized substrate with split conductive layer
CN100570841C (zh) 制作电路化衬底的方法
US10249503B2 (en) Printed circuit board, semiconductor package and method of manufacturing the same
CN101272661B (zh) 多层印刷布线板及其制造方法
CN101271848A (zh) 多层布线基板的制造方法
CN100484372C (zh) 印刷布线板及其制造方法
US10306778B2 (en) Printed circuit board with dam around cavity and manufacturing method thereof
US7457129B2 (en) Multilayer printed wiring board
US20140083747A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US10779414B2 (en) Electronic component embedded printed circuit board and method of manufacturing the same
JP2016134622A (ja) エンベデッドエンベデッド基板及びエンベデッド基板の製造方法
JP4203425B2 (ja) 両面型回路配線基板の製造方法
US20200203278A1 (en) Circuit board and its manufacturing method
EP1622431B1 (en) Circuit board with identifiable information and method for fabricating the same
JP2015220354A (ja) 配線基板の製造方法
CN216313508U (zh) 用于制造部件承载件的半成品和用于处理半成品的设备
JP3610769B2 (ja) 多層電子部品搭載用基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080924