JP2006114859A - アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法 - Google Patents
アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法 Download PDFInfo
- Publication number
- JP2006114859A JP2006114859A JP2005014517A JP2005014517A JP2006114859A JP 2006114859 A JP2006114859 A JP 2006114859A JP 2005014517 A JP2005014517 A JP 2005014517A JP 2005014517 A JP2005014517 A JP 2005014517A JP 2006114859 A JP2006114859 A JP 2006114859A
- Authority
- JP
- Japan
- Prior art keywords
- film
- alignment mark
- substrate
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 液相プロセスを用いてデバイスを製造する際に好適なアライメント方法を提供する。
【解決手段】 液相法を用いて基板１０上に機能膜１２を形成する工程を含むデバイスの製造過程において、前記機能膜１２が形成される基板１０に、前記機能膜１２以降に形成される膜１３に対して形状が現れるようなアライメントマークＡＭ１を形成し、該アライメントマークＡＭ１を用いて前記機能膜１２以降の膜１３のアライメントを行なう。
【選択図】 図１
【解決手段】 液相法を用いて基板１０上に機能膜１２を形成する工程を含むデバイスの製造過程において、前記機能膜１２が形成される基板１０に、前記機能膜１２以降に形成される膜１３に対して形状が現れるようなアライメントマークＡＭ１を形成し、該アライメントマークＡＭ１を用いて前記機能膜１２以降の膜１３のアライメントを行なう。
【選択図】 図１
Description
本発明は、アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法に関する。
従来の薄膜電子デバイスの製造技術は、薄膜の形成方法が重要な要素技術の１つになっており、薄膜の形成方法としてＰＶＤ（Physical Vapor Deposition）法やＣＶＤ（Chemical Vapor Deposition）法などの真空或いは減圧を用いた真空プロセスが根幹となっている。この真空プロセスは、精確に薄膜の膜厚や膜質を制御できる一方、多量のエネルギーと材料を非効率的に使用している。そこで、真空プロセスに代わるものとして低エネルギーな液相プロセス（液相法を用いたプロセス）が見直され始めている（例えば特許文献１参照）。
ここで、液相プロセスとは、基板上に液体材料を塗布し、その後自然乾燥させたり熱処理を加えたりすることで、基板上に固体の薄膜を形成する方法をいう。また、塗布方法は特定の方法に限られず、基板全面に塗布できるスピンコート法、スリットを用いる等のスピンレスコート法、スプレー法、浸漬法や基板の一部に塗布できる液滴吐出法など全ての方法が含まれる。
この液相プロセスは、従来の真空プロセスに比べて膜面を平坦にできるため、この上に形成される配線やパターンの製膜や加工が容易になる。
再公表特許ＷＯ００／５９０４０号公報
ここで、液相プロセスとは、基板上に液体材料を塗布し、その後自然乾燥させたり熱処理を加えたりすることで、基板上に固体の薄膜を形成する方法をいう。また、塗布方法は特定の方法に限られず、基板全面に塗布できるスピンコート法、スリットを用いる等のスピンレスコート法、スプレー法、浸漬法や基板の一部に塗布できる液滴吐出法など全ての方法が含まれる。
この液相プロセスは、従来の真空プロセスに比べて膜面を平坦にできるため、この上に形成される配線やパターンの製膜や加工が容易になる。
しかし、その一方で、デバイスの製造過程においては、膜面が平坦化されることが反ってマイナスに働くこともある。つまり、薄膜を液相プロセス（例えばスピンコート法）によって形成すると、この薄膜の下に配置されるパターンの凹凸は係る薄膜によって平坦化されるため、この薄膜の上に光を透過しない膜を成膜してパターニングを行なう場合には、従来のように膜面の凹凸を見てフォト工程のアライメントを行なうことは困難になる。通常アライメント工程は、可視光を用いた顕微鏡により基板のパターンを読み取るので、基板表面に可視光に対して透明な薄膜が形成されている場合は、下層のパターンを視認できるが、金属膜のような不透明膜が基板表面全面に形成されると、パターンの視認は、該不透明膜の凹凸で行われることになる。もし、凹凸のない不透明膜で表面が覆われた基板ではパターンの視認ができないことになる。例えば、薄膜トランジスタのゲート絶縁膜や層間絶縁膜を液相プロセスで形成した場合、この絶縁膜の上に形成された金属膜の表面は、凹凸のない平坦面となるため、これを下層側の半導体膜に対して正確に位置決めをすることができなくなる。
本発明はこのような事情に鑑みてなされたもので、液相プロセスを用いてデバイスを製造する際に好適なアライメント方法を提供することを目的とする。
本発明はこのような事情に鑑みてなされたもので、液相プロセスを用いてデバイスを製造する際に好適なアライメント方法を提供することを目的とする。
上記の課題を解決するため、本発明のアライメント方法は、基板上に機能膜を形成し、前記機能膜を含む前記基板上に液体材料を塗布し第１の膜を形成し、前記第１の膜上に第２の膜を形成し、前記機能膜の上方に現れた形状を利用して前記第２の膜をパターニングする、を有することを特徴とする。
このようなアライメントマークを用いることで、第２の膜以降の膜のパターニングを精度よく行なうことが可能となる。
このようなアライメントマークを用いることで、第２の膜以降の膜のパターニングを精度よく行なうことが可能となる。
なお、本明細書において、機能膜とは所定の機能をもった膜の総称であり、係る機能としては、電気・電子的機能（導電性、絶縁性、圧電性、焦電性、誘電性等）、光学的機能（光選択吸収、反射性、偏光性、光選択透過性、非線形光学性、蛍光あるいはリン光等のルミネッセンス、フォトクロミック性等）、磁気的機能（硬磁性、軟磁性、非磁性、透磁性等）、化学的機能（吸着性、脱着性、触媒性、吸水性、イオン伝導性、酸化還元性、電気化学特性、エレクトロクロミック性等）、機械的機能（耐摩耗性等）、熱的機能（伝熱性、断熱性、赤外線放射性等）、生体的機能（生体適合性、抗血栓性等）等の種々の機能がある。本発明のアライメントマークは、この機能膜からなるものであってもよく、いずれにせよ、薄膜を形成する上でアライメント用として用い得るものであれば何でも良い。好ましくは、基板の端に近い位置に形成されるものである。
また液相法とは、基板上に液体材料を配置させる方法であり、この方法としては例えばスピンコート法，スリットコート法，ディップコート法，スプレーコート法，印刷法，液滴吐出法等がある。
また液相法とは、基板上に液体材料を配置させる方法であり、この方法としては例えばスピンコート法，スリットコート法，ディップコート法，スプレーコート法，印刷法，液滴吐出法等がある。
本発明の薄膜形成基板の製造方法は、基板上にアライメントマークを形成する工程と、前記アライメントマークを含む前記基板上に液体材料を塗布し、所定の形状を有する第１の膜を形成する工程と、前記所定の形状を含む前記第１の膜上に第２の膜を形成する工程と、前記所定の形状の上方に現れた形状を利用して前記第２の膜をパターニングする工程と、を有することを特徴とする。
これは、基板上にアライメントマークを形成する工程と、前記アライメントマークを含む前記基板上に液体材料を塗布し第１の膜を形成する工程と、前記第１の膜上に第２の膜を形成する工程と、前記アライメントマークの上方に現れた形状を利用して前記第２の膜をパターニングする工程と、を有するものであってもよい。
この前記基板上にはトランジスタが形成され、前記アライメントマークはトランジスタ用の機能膜と同時に形成されたアライメント用の機能膜であっても良い。また、前記アライメントマークは半導体膜であっても、前記第２の膜は遮光性を有するものであっても構わない。
これは、基板上にアライメントマークを形成する工程と、前記アライメントマークを含む前記基板上に液体材料を塗布し第１の膜を形成する工程と、前記第１の膜上に第２の膜を形成する工程と、前記アライメントマークの上方に現れた形状を利用して前記第２の膜をパターニングする工程と、を有するものであってもよい。
この前記基板上にはトランジスタが形成され、前記アライメントマークはトランジスタ用の機能膜と同時に形成されたアライメント用の機能膜であっても良い。また、前記アライメントマークは半導体膜であっても、前記第２の膜は遮光性を有するものであっても構わない。
本発明の薄膜形成基板の製造方法の他の態様は、前記アライメントマークは前記第１の膜よりも厚く形成されるものである。また、前記第２の膜は前記アライメントマーク上の前記第１の膜が除去されてから形成されるものであってもよい。また、前記第１の膜は前記アライメントマーク上に前記液体材料に対し撥液性を有する物質を塗布してから形成されるものであってもよい。また、前記第１の膜は前記アライメントマークにマスク材が接して配置された状態で形成されてもよい。この前記アライメントマークは、前記基板上に前記マスク材を塗布した後パターニングすることで形成されるものであってもよい。
また本発明では、アライメントマークの形成工程が、第１のアライメントマークを備えた前記基板の上に透光性の前記機能膜を形成した後、該透光性の機能膜を介して視認される前記第１のアライメントマークを用いて、前記機能膜の上に新たに第２のアライメントマークを形成する工程を含むものとすることができる。本方法は、基板上に予め備えられたアライメントマーク（第１のアライメントマーク）を用いて、機能膜の形成後に、新たにアライメントマーク（第２のアライメントマーク）を作り直すものである。この場合、前記第２のアライメントマークの相対位置は、前記第１のアライメントマークの位置に基づいて決定されるようにすることができる。こうすることで、機能膜以前の膜と機能膜以降の膜との間の位置ずれを防止することができる。なお、第２のアライメントマークは必ずしも第１のアライメントマークと同じ位置に配置される必要はないが、第２のアライメントマークと第１のアライメントマークとが、平面視で略同じ位置に配置された場合には、機能膜以降の膜をより高精度に位置決めすることが可能となる。
また本発明のアライメント方法は、アライメントマークを備えた基板上に液相法を用いて機能膜を形成する工程を含むデバイスの製造過程において、前記機能膜を前記アライメントマークの形成領域以外の領域に形成し、前記アライメントマークを用いて前記機能膜以降の膜のアライメントを行なうことを特徴とする。
本方法では、アライメントマークの形成領域に機能膜が配置されないため、アライメントマークの凹凸が機能膜によって平坦化されることはない。したがって本方法でも、機能膜以降の膜のパターニングを精度よく行なうことができる。
本方法では、アライメントマークの形成領域に機能膜が配置されないため、アライメントマークの凹凸が機能膜によって平坦化されることはない。したがって本方法でも、機能膜以降の膜のパターニングを精度よく行なうことができる。
本発明において、前記機能膜の形成工程の具体的な形態としては、以下のものが考えられる。
（１）前記機能膜の形成工程が、前記アライメントマークの形成領域を撥液化する工程と、前記撥液化された領域を含む基板上の領域に、前記機能膜の形成材料を含む液体材料を配置する工程とを含む工程である場合。
（２）前記機能膜の形成工程が、前記アライメントマークの形成領域を含む基板上の領域に前記機能膜を形成する工程と、前記アライメントマーク上に位置する前記機能膜を選択的に除去する工程とを含む工程である場合。
（３）前記機能膜の形成工程が、前記機能膜の形成材料を含む液体材料を液滴吐出法により前記アライメントマークの形成領域以外の領域に選択的に滴下する工程を含む工程である場合。
（１）前記機能膜の形成工程が、前記アライメントマークの形成領域を撥液化する工程と、前記撥液化された領域を含む基板上の領域に、前記機能膜の形成材料を含む液体材料を配置する工程とを含む工程である場合。
（２）前記機能膜の形成工程が、前記アライメントマークの形成領域を含む基板上の領域に前記機能膜を形成する工程と、前記アライメントマーク上に位置する前記機能膜を選択的に除去する工程とを含む工程である場合。
（３）前記機能膜の形成工程が、前記機能膜の形成材料を含む液体材料を液滴吐出法により前記アライメントマークの形成領域以外の領域に選択的に滴下する工程を含む工程である場合。
なお（２）の形態では、機能膜のパターニングの仕方として以下のものが考えられる。
（ａ）前記機能膜の形成工程が、前記アライメントマークの形成領域を含む基板上の領域に透光性の前記機能膜を形成する工程と、該透光性の機能膜を介して視認される前記アライメントマークを用いて、前記アライメントマーク上に位置する前記機能膜のみを選択的に除去する工程とを含む工程である場合。
（ｂ）前記機能膜の除去工程が、前記アライメントマークが配置されると想定される一定の範囲の前記機能膜を選択的に除去する工程である場合。
前記（ａ）は、アライメントマークの位置を検出した上で、そこに配置される機能膜のみを正確に除去するものであり、前記（ｂ）は、アライメントマークの位置がある程度わかっている場合に、そのアライメントマークがあると予想される部分の機能膜、及び、その近傍に位置する機能膜を大雑把に除去するものである。この（ｂ）の方法では、機能膜には必ずしも透明性は要求されず、不透明な材料を用いることも可能である。
（ａ）前記機能膜の形成工程が、前記アライメントマークの形成領域を含む基板上の領域に透光性の前記機能膜を形成する工程と、該透光性の機能膜を介して視認される前記アライメントマークを用いて、前記アライメントマーク上に位置する前記機能膜のみを選択的に除去する工程とを含む工程である場合。
（ｂ）前記機能膜の除去工程が、前記アライメントマークが配置されると想定される一定の範囲の前記機能膜を選択的に除去する工程である場合。
前記（ａ）は、アライメントマークの位置を検出した上で、そこに配置される機能膜のみを正確に除去するものであり、前記（ｂ）は、アライメントマークの位置がある程度わかっている場合に、そのアライメントマークがあると予想される部分の機能膜、及び、その近傍に位置する機能膜を大雑把に除去するものである。この（ｂ）の方法では、機能膜には必ずしも透明性は要求されず、不透明な材料を用いることも可能である。
本発明の半導体装置の製造方法は、上述のアライメント方法を用いて半導体装置を製造することを特徴とする。本方法によれば、高性能な半導体装置を提供することが可能となる。
具体的には、本発明の半導体装置の製造方法は、液相法を用いて基板上に絶縁膜を形成する工程を含む半導体装置の製造方法であって、前記基板上に半導体膜を形成し、該半導体膜をパターニングして、半導体装置の能動層となる第１の半導体膜とアライメント用の第２の半導体膜とを形成する工程と、前記第２の半導体膜と整合する所定の位置に、前記絶縁膜以降に形成される膜に対して形状が現れるようなアライメントマークを形成する工程と、前記アライメントマークを用いて前記絶縁膜以降の膜のパターニングを行なう工程とを備えたことを特徴とする。
このようなアライメントマークを用いることで、絶縁膜以降の膜のパターニングを精度よく行なうことが可能となる。
このようなアライメントマークを用いることで、絶縁膜以降の膜のパターニングを精度よく行なうことが可能となる。
なお、本明細書において「整合」とは、対象物同士の位置が互いに管理された状態をいい、アライメントマークと第２の半導体膜とが整合して形成されるとは、両者が予め決められた値だけ重なる、間隔を空ける、接するなど特定の関係を満たすように形成されることをいう。また、本明細書において能動層とは、トランジスタのチャネル部のように、実際に半導体装置を構成し電気的に機能する層を意味し、アライメントマークとして利用するためだけにパターニングされた層は含まれない。また液相法とは、液体材料を用いて基板上に薄膜を配置させる方法の総称であり、この液相法には、例えばスピンコート法，スリットコート法，ディップコート法，スプレーコート法，印刷法，液滴吐出法等が含まれる。
本発明の半導体装置の製造方法では、前記アライメントマークの形成工程が、前記基板と前記絶縁膜との間に、当該絶縁膜による平坦化の程度を超える高さのアライメントマークを形成する工程を含むものとすることができる。本方法は、絶縁膜の形成前に、予め基板上に厚膜（絶縁膜による平坦化の程度を超える高さ）のアライメントマークを形成するものである。具体的には、前記アライメントマークの形成工程が、前記所定の位置にて前記絶縁膜による平坦化の程度を超える高さのアライメントマークを形成する工程を含む形態が考えられる。なお、この場合には、前記アライメントマークの形成工程が、前記所定の位置に前記絶縁膜による平坦化の程度を超える高さのアライメントマークを形成する工程を含むものとすることができる。
また、本発明の半導体装置の製造方法は、液相法を用いて基板上に絶縁膜を形成する工程を含む半導体装置の製造方法であって、前記基板上に半導体膜を形成し、該半導体膜をパターニングして、半導体装置の能動層となる第１の半導体膜とアライメント用の第２の半導体膜とを形成する工程と、前記絶縁膜を前記第２の半導体膜と整合する所定の位置以外の位置に形成する工程と、前記絶縁膜の非形成領域によって当該絶縁膜以降の膜の表面に生じる凹凸形状をアライメントマークとして利用して前記絶縁膜以降の膜のパターニングを行なう工程とを備えたことを特徴とする。
すなわち本方法は、絶縁膜に形成した凹凸（例えば開口部等）によって、当該絶縁膜以降の膜の表面に係る凹凸を反映した凹凸形状を付与し、この膜表面に現れた凹凸形状をアライメントマークとして利用して当該絶縁膜以降の膜のパターニングを行なうようにしたものである。したがって本方法でも、絶縁膜以降の膜のパターニングを精度よく行なうことができる。
すなわち本方法は、絶縁膜に形成した凹凸（例えば開口部等）によって、当該絶縁膜以降の膜の表面に係る凹凸を反映した凹凸形状を付与し、この膜表面に現れた凹凸形状をアライメントマークとして利用して当該絶縁膜以降の膜のパターニングを行なうようにしたものである。したがって本方法でも、絶縁膜以降の膜のパターニングを精度よく行なうことができる。
本発明の半導体装置の製造方法では、前記絶縁膜の非形成領域を前記第２の半導体膜の平面領域に設けることができる。この場合、前記絶縁膜以降の膜の表面に前記第２の半導体膜の形状が現れるため、前記非形成領域を別の位置に設ける場合に比べて、よりアライメントの精度は高くなる。
また本発明の半導体装置の製造方法では、前記絶縁膜の形成工程が、前記所定の位置にマスク材を形成する工程と、該マスク材を除いた基板の全面に前記絶縁膜を形成する工程と、前記マスク材を除去する工程とを含むものとすることができる。本方法は、絶縁膜形成前に予め基板上に形成しておいたマスク材を絶縁膜形成後に除去することによって、前記所定の位置に絶縁膜の非形成領域（開口部）を形成するものである。この方法では、エッチングによって絶縁膜に開口部を形成する場合に比べて基板へのダメージが少なく、又、絶縁膜が不透明な材料からなる場合にも、前記所定の位置に正確に開口部を形成することができる。
なお、この方法では、マスク材の形成工程の具体的な形態として、以下のものが考えられる。
（１）前記マスク材の形成工程が、感光性材料を基板全面に形成する工程と、該感光性材料に露光・現像処理を施して、前記所定の位置に前記感光性材料からなるマスク材を形成する工程とを含む工程である場合。
（２）前記マスク材の形成工程が、前記マスク材を液相法により前記所定の位置に形成する工程を含む工程である場合。
（１）前記マスク材の形成工程が、感光性材料を基板全面に形成する工程と、該感光性材料に露光・現像処理を施して、前記所定の位置に前記感光性材料からなるマスク材を形成する工程とを含む工程である場合。
（２）前記マスク材の形成工程が、前記マスク材を液相法により前記所定の位置に形成する工程を含む工程である場合。
また、本発明の半導体装置の製造方法は、液相法を用いて基板上に機能膜を形成する工程を含む半導体装置の製造方法であって、前記基板上にマスク材を形成する工程と、該マスク材を除いた基板の全面に液相法を用いて前記機能膜を形成する工程と、前記マスク材によって形成される前記機能膜の非形成領域をアライメントマークとして利用して前記機能膜をパターニングする工程とを備えたことを特徴とする。
本方法は、予め基板上に形成しておいたマスク材によって機能膜に当該機能膜の非形成領域（開口部）を形成し、この非形成領域をアライメントマークとして利用することで、当該機能膜を下層側の層（例えば半導体膜）に対して高精度に位置決めした状態でパターニングできるようにしたものである。
本方法は、予め基板上に形成しておいたマスク材によって機能膜に当該機能膜の非形成領域（開口部）を形成し、この非形成領域をアライメントマークとして利用することで、当該機能膜を下層側の層（例えば半導体膜）に対して高精度に位置決めした状態でパターニングできるようにしたものである。
本方法では、機能膜が不透明な膜からなる場合であっても、確実に当該機能膜を下層側の膜に対して正確に位置決めすることが可能である。
また本発明の半導体装置用基板は、複数の配線層が機能膜を介して積層されてなる基板であって、前記機能膜が液相法を用いて形成されてなるとともに、前記基板の上に前記機能膜以降の膜に対して形状が現れるようなアライメントマークが配置されたことを特徴とする。このようなアライメントマークを備えることで、機能膜以降の配線層を機能膜以前の配線層に対して正確に位置決めした状態でパターニングすることが可能となる。
また本発明の電子機器は、前述した本発明の半導体装置の製造方法により製造された半導体装置を備えたことを特徴とする。これにより、高性能な電子機器を提供することが可能となる。
また、本発明の半導体装置の製造方法は、液相法を用いて基板上に絶縁膜を形成する工程を含む半導体装置の製造方法であって、前記基板上に半導体膜を形成し、該半導体膜をパターニングして、半導体装置の能動層となる第１の半導体膜とアライメントマークとなるアライメント用の第２の半導体膜とを形成する工程と、液相法を用いることにより、前記アライメントマークが形成されたアライメント形成領域内に、少なくとも前記絶縁膜を形成する材料に対して撥液性を示す撥液膜を形成する工程と、前記撥液膜が形成された前記基板上に前記絶縁膜を形成する材料を塗布することにより、前記アライメント形成領域外に前記絶縁膜を形成する工程と、前記アライメントマークを用いて前記絶縁膜以降に形成する膜のアライメントを行う工程とを備えたことを特徴とする。
かかる構成によれば、絶縁膜を平坦に形成することができる効果と、アライメントマークを用いて精度良くアライメントを行うことができる効果を享受することが可能となる。
ここで、上記製造方法にあっては、前記絶縁膜を形成した後に行われる工程であって、前記基板上にゲート配線膜を形成する材料を塗布することにより、前記絶縁膜の上にゲート配線膜を形成する工程をさらに備え、前記撥液膜は、絶縁膜を形成する材料のほか、前記ゲート配線膜を形成する材料に対しても撥液性を示すとともに、透光性を有するようにしても良い。
ここで、上記製造方法にあっては、前記絶縁膜を形成した後に行われる工程であって、前記基板上にゲート配線膜を形成する材料を塗布することにより、前記絶縁膜の上にゲート配線膜を形成する工程をさらに備え、前記撥液膜は、絶縁膜を形成する材料のほか、前記ゲート配線膜を形成する材料に対しても撥液性を示すとともに、透光性を有するようにしても良い。
また、別の態様として、上記製造方法にあっては、前記絶縁膜を形成した後に行われる工程であって、蒸着法を用いることにより、前記絶縁膜及び前記撥液膜が形成された前記基板の全面にゲート配線膜を形成する工程をさらに備え、前記膜のアライメントを行う工程においては、前記撥液膜の形状を反映したゲート配線膜の表面に形成される凹凸形状をアライメントマークとして用いることで、当該膜のアライメントを行うようにしても良い。
さらに、別の態様として、上記製造方法にあっては、前記絶縁膜を形成した後に行われる工程であって、前記基板上に形成された前記撥液膜を除去する工程と、蒸着法を用いることにより、前記撥液膜が除去された前記基板の全面にゲート配線膜を形成する工程とをさらに備え、前記膜のアライメントを行う工程においては、前記第２の半導体膜の形状を反映したゲート配線膜の表面に形成される凹凸形状をアライメントマークとして用いることで、当該膜のアライメントを行うようにしても良い。
以下、図面を参照しながら、本発明の実施の形態について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
［第１実施形態］
まず、本発明の第１の実施の形態を図１，図２を用いて説明する。図１，図２は、本発明の半導体装置の一例である薄膜トランジスタ（ＴＦＴ）の製造方法を説明するための工程図であって、トランジスタの形成領域及びアライメントマークの形成領域のみを拡大して示す模式図である。
まず、本発明の第１の実施の形態を図１，図２を用いて説明する。図１，図２は、本発明の半導体装置の一例である薄膜トランジスタ（ＴＦＴ）の製造方法を説明するための工程図であって、トランジスタの形成領域及びアライメントマークの形成領域のみを拡大して示す模式図である。
（半導体膜の形成工程）
まず、半導体装置を製造するための基板（半導体装置用基板）として、予め図１（ａ）に示すようなアライメントマーク１０ａを備えた基板１０を用意する。基板１０としては、石英基板、ガラス基板、耐熱プラスチック等の絶縁基板の他、シリコンウェハ等の半導体基板や、ステンレス等の導電性基板を使用することができる。また、基板中に含まれるナトリウム等の可動イオンが後述の半導体膜中に混入しないように、基板１０の表面には、必要に応じて、酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜等の絶縁性物質からなる下地保護膜を形成してもよい。
まず、半導体装置を製造するための基板（半導体装置用基板）として、予め図１（ａ）に示すようなアライメントマーク１０ａを備えた基板１０を用意する。基板１０としては、石英基板、ガラス基板、耐熱プラスチック等の絶縁基板の他、シリコンウェハ等の半導体基板や、ステンレス等の導電性基板を使用することができる。また、基板中に含まれるナトリウム等の可動イオンが後述の半導体膜中に混入しないように、基板１０の表面には、必要に応じて、酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜等の絶縁性物質からなる下地保護膜を形成してもよい。
次に、図１（ｂ）に示すように、基板１０の上に半導体膜１１を形成する。本例では半導体膜１１をアモルファスシリコン膜とするが、半導体膜１１はこれ以外の半導体材料、例えばゲルマニウム等であってもよい。或いは、シリコン・ゲルマニウム，シリコン・カーバイド，ゲルマニウム・カーバイド等の４族の元素複合体の半導体膜、ガリウム・ヒ素やインジウム・アンチモン等の３族元素と５族元素との複合化合物半導体膜、又は、カドミウム・セレン等の２族元素と６族元素との複合体化合物半導体膜等としてもよい。また、シリコン・ゲルマニウム・ガリウム・ヒ素等のように更に複合化合物半導体膜やこれ等の半導体膜にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等のドナー元素を添加したＮ型半導体膜、あるいはホウ素、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のアクセプタ元素を添加したＰ型半導体膜とすることも可能である。
このような半導体膜１１は、ＡＰＣＶＤ法、ＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、あるいはスパッタ法や蒸着法などのＰＶＤ法によって形成することができる。
このような半導体膜１１は、ＡＰＣＶＤ法、ＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、あるいはスパッタ法や蒸着法などのＰＶＤ法によって形成することができる。
（半導体膜の結晶化工程）
次に、堆積した半導体膜１１の結晶化を行う。ここで、「結晶化」という言葉は、非晶質の半導体膜に対して熱エネルギーを与え、多結晶あるいは単結晶の半導体膜に変質させること、更に、微結晶膜や多結晶膜の半導体膜に対して熱エネルギを与えて、結晶膜の膜質の改善や溶融固化による再結晶化を行うことについても用いられる。本明細書では、非晶質の結晶化のみならず、多結晶質や微結晶質の結晶化をも含めて総て結晶化と称する。
次に、堆積した半導体膜１１の結晶化を行う。ここで、「結晶化」という言葉は、非晶質の半導体膜に対して熱エネルギーを与え、多結晶あるいは単結晶の半導体膜に変質させること、更に、微結晶膜や多結晶膜の半導体膜に対して熱エネルギを与えて、結晶膜の膜質の改善や溶融固化による再結晶化を行うことについても用いられる。本明細書では、非晶質の結晶化のみならず、多結晶質や微結晶質の結晶化をも含めて総て結晶化と称する。
半導体膜１１の結晶化工程は、いわゆるレーザ照射による方法、急速加熱法（ランプアニール法や熱アニール法など）、固相成長による方法等によって実現することができるが、これに限定されない。本例では、レーザアニールによってアモルファス半導体膜１１を多結晶半導体膜に結晶化する。この際、レーザ光としては、紫外線域あるいはその近傍の波長を持つエキシマレーザ、アルゴンイオンレーザ、ＹＡＧレーザの第２高調波或いは第３高調波等が好適である。例えばエキシマレーザでビームの長寸が４００ｍｍのラインビームを用い、その出力強度は例えば４００ｍＪ／ｃｍ２とする。ラインビームについては、その短寸方向におけるレーザ強度のピーク値の９０％に相当する部分が各領域毎に重なるようにラインビームを走査するのがよい。
（素子分離工程）
次に、ＴＦＴの領域を画定するための素子分離を行う。本例では素子分離にエッチングを用いるが、素子分離技術としてはＬＯＣＯＳ法、フィールドシールド法、ＳＴＩ法などを使用することもできる。この素子分離工程により、基板１０上には、図１（ｃ）に示すような所定形状の多結晶半導体膜１１ａが形成される。
次に、ＴＦＴの領域を画定するための素子分離を行う。本例では素子分離にエッチングを用いるが、素子分離技術としてはＬＯＣＯＳ法、フィールドシールド法、ＳＴＩ法などを使用することもできる。この素子分離工程により、基板１０上には、図１（ｃ）に示すような所定形状の多結晶半導体膜１１ａが形成される。
（アライメントマークの厚膜化工程）
次に、図１（ｄ）に示すように、既存のアライメントマーク（第１のアライメントマーク）１０ａの上にアライメントマークの形成材料１０ｂを継ぎ足す形で、厚膜のアライメントマーク（第２のアライメントマーク）ＡＭ１を形成する。ここでアライメントマークの形成材料１０ｂとしては、レジストその他の絶縁材料を用いることができる。例えば第１のアライメントマーク１０ａの上にレジストを継ぎ足す場合には、まず透光性のレジストをスピンコート等によって基板全面に塗布し、その後、この透光性のレジストを介して視認されるアライメントマーク１０ａを用いて当該レジストをパターニングすればよい。
また、アライメントマーク１０ａの上にレジスト以外の絶縁材料を継ぎ足す場合には、係る絶縁材料をキシレン等の溶媒又は分散媒に分散させた溶液（即ち、アライメントマークの形成材料を含む液体材料）を液滴吐出法（インクジェット法等）によってアライメントマーク１０ａの形成領域に選択的に滴下し、これを乾燥又は焼成すればよい。勿論、これ以外の公知のパターニング方法（エッチング等）を採用することも可能である。
次に、図１（ｄ）に示すように、既存のアライメントマーク（第１のアライメントマーク）１０ａの上にアライメントマークの形成材料１０ｂを継ぎ足す形で、厚膜のアライメントマーク（第２のアライメントマーク）ＡＭ１を形成する。ここでアライメントマークの形成材料１０ｂとしては、レジストその他の絶縁材料を用いることができる。例えば第１のアライメントマーク１０ａの上にレジストを継ぎ足す場合には、まず透光性のレジストをスピンコート等によって基板全面に塗布し、その後、この透光性のレジストを介して視認されるアライメントマーク１０ａを用いて当該レジストをパターニングすればよい。
また、アライメントマーク１０ａの上にレジスト以外の絶縁材料を継ぎ足す場合には、係る絶縁材料をキシレン等の溶媒又は分散媒に分散させた溶液（即ち、アライメントマークの形成材料を含む液体材料）を液滴吐出法（インクジェット法等）によってアライメントマーク１０ａの形成領域に選択的に滴下し、これを乾燥又は焼成すればよい。勿論、これ以外の公知のパターニング方法（エッチング等）を採用することも可能である。
本工程では、このようにアライメントマーク１０ａを厚膜のアライメントマークＡＭ１に作り直すことによって、この上にゲート絶縁膜（機能膜）を液相法にて形成する際に、アライメントマークＡＭ１がゲート絶縁膜の中に埋没されない（即ち、ゲート絶縁膜以降の膜に対して形状が現れる）ようにしている。つまり、ゲート絶縁膜を液体材料の塗布によって形成する場合、アライメントマークの高さが低いと、係るアライメントマークの凹凸形状は液体材料の流動性によって平坦化されてしまい、ゲート絶縁膜上に配線材となるＴａやＣｒ等の不透明な膜を成膜すると、その下のアライメントマークの位置や形状が検出できなくなってしまう。これに対して本例では、アライメントパターンを厚く形成しているので、係るアライメントパターンがゲート絶縁膜中に埋没することはなく、従って、その後の配線材のパターニングを精度よく行なうことが可能となる。
なお、新たに作り直されるアライメントマークＡＭ１の高さは、前述のような理由から、ゲート絶縁膜による平坦化の程度を超える高さであればよく、例えば１μｍ程度あれば十分である。
また、図１（ｄ）では、アライメントマークの形成材料１０ｂをアライメントマーク１０ａの直上にのみ配置した例を示したが、本発明では、このアライメントマークの形成材料１０ｂを、アライメントマーク１０ａを覆う形で当該アライメントマーク１０ａよりも広い平面積で配置することも可能である。
また、図１（ｄ）では、アライメントマークの形成材料１０ｂをアライメントマーク１０ａの直上にのみ配置した例を示したが、本発明では、このアライメントマークの形成材料１０ｂを、アライメントマーク１０ａを覆う形で当該アライメントマーク１０ａよりも広い平面積で配置することも可能である。
（ゲート絶縁膜の形成工程）
次に、図１（ｅ）に示すように、液相法を用いて、半導体膜１１ａを覆うように基板全面にＴＦＴのゲート絶縁膜（機能膜）１２を形成する。ここではまず、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃として５分間、プリベークを行なう。その後、処理温度を３５０℃としてWET O2雰囲気下で２６０分間、熱処理を行なう。このように熱処理をWET O2雰囲気下で行なうことで、分極の原因となる絶縁膜中の窒素成分を少なくすることができる。
以上により、酸化シリコン膜からなるゲート絶縁膜１２が形成される。なお本例では、前工程においてアライメントマークＡＭ１が厚膜化されているため、ゲート絶縁膜１２の表面には下地のアライメントマークＡＭ１の凹凸形状を反映した凹凸部１２Ａが形成されることになる。
次に、図１（ｅ）に示すように、液相法を用いて、半導体膜１１ａを覆うように基板全面にＴＦＴのゲート絶縁膜（機能膜）１２を形成する。ここではまず、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃として５分間、プリベークを行なう。その後、処理温度を３５０℃としてWET O2雰囲気下で２６０分間、熱処理を行なう。このように熱処理をWET O2雰囲気下で行なうことで、分極の原因となる絶縁膜中の窒素成分を少なくすることができる。
以上により、酸化シリコン膜からなるゲート絶縁膜１２が形成される。なお本例では、前工程においてアライメントマークＡＭ１が厚膜化されているため、ゲート絶縁膜１２の表面には下地のアライメントマークＡＭ１の凹凸形状を反映した凹凸部１２Ａが形成されることになる。
なお、半導体膜の形成工程とゲート絶縁膜の形成工程との間には、必要に応じて洗浄工程を設けることができる。具体的には、半導体膜１１ａのパターニングが終了したら、酸素含有ガス雰囲気下で、基板にＵＶ光を照射し、基板表面に存在する汚染物（有機物など）を分解除去する。ここで、照射するＵＶ光は、波長２５４ｎｍにピーク強度を有する低圧水銀ランプや、波長１７２ｎｍにピーク強度を有するエキシマランプを用いる。この波長領域の光は、酸素分子（Ｏ２）をオゾン（Ｏ３）に分解し、更に、このオゾンを酸素ラジカル（Ｏ＊）に分解するので、ここで生成された活性度の高いオゾンや酸素ラジカルを利用することにより、基板表面に付着した有機物を効率的に除去することが可能となる。
（ゲート配線の形成工程）
次に、図１（ｆ）に示すように、ゲート絶縁膜１２の上にゲート配線膜１３を形成する。ゲート配線膜１３の形成は、スパッタ法、ＣＶＤ法、蒸着法など、適当な堆積方法を選択して、タンタル、アルミニウム、チタンなどの適当な金属、金属窒化物、ポリシリコンなどを堆積あるいは積層することによって行なう。この工程では、不透明なゲート配線膜１３が基板全面に形成されるが、ゲート絶縁膜１２には、前述のように、厚膜のアライメントマークＡＭ１に起因した凹凸部１２Ａが形成されているので、ゲート配線膜１３の表面にも、この凹凸形状を反映した形状の凹凸部１３Ａが形成されることになる。
次に、図１（ｇ）に示すように、ゲート配線膜１３をパターニングしてゲート電極を含むゲート配線（配線層）１３ａを形成する。上述のように本例では、ゲート配線膜１３の表面に下地のアライメントマークＡＭ１の形状を反映した凹凸形状が付与されているので、ゲート配線膜１３を、下地の半導体膜１１ａに対して高精度に位置決めした状態でパターニングすることができる。
次に、図１（ｆ）に示すように、ゲート絶縁膜１２の上にゲート配線膜１３を形成する。ゲート配線膜１３の形成は、スパッタ法、ＣＶＤ法、蒸着法など、適当な堆積方法を選択して、タンタル、アルミニウム、チタンなどの適当な金属、金属窒化物、ポリシリコンなどを堆積あるいは積層することによって行なう。この工程では、不透明なゲート配線膜１３が基板全面に形成されるが、ゲート絶縁膜１２には、前述のように、厚膜のアライメントマークＡＭ１に起因した凹凸部１２Ａが形成されているので、ゲート配線膜１３の表面にも、この凹凸形状を反映した形状の凹凸部１３Ａが形成されることになる。
次に、図１（ｇ）に示すように、ゲート配線膜１３をパターニングしてゲート電極を含むゲート配線（配線層）１３ａを形成する。上述のように本例では、ゲート配線膜１３の表面に下地のアライメントマークＡＭ１の形状を反映した凹凸形状が付与されているので、ゲート配線膜１３を、下地の半導体膜１１ａに対して高精度に位置決めした状態でパターニングすることができる。
（不純物注入、活性化工程）
次に、図２（ａ）に示すように、ゲート配線１３ａをマスクとして半導体膜１１ａに不純物イオン注入を行い、ソース領域１１ｓ及びドレイン領域１１ｄを形成する。このとき、ゲート電極１３ａがイオン注入のマスクとなっているので、チャンネル領域１１ａはゲート電極下のみに形成される自己整合構造となる。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物元索のみを注入するイオン打ち込み法の二種類を適用することができる。イオン・ドーピング法の原料ガスとしては水素中に希釈されたホスフィン(ＰＨ３)やジボラン(Ｂ２Ｈ６)等の注入不純物元素の水素化物を用いることができる。
続いて、不純物の活性化を行う。活性化の方法としてはレーザ照射による方法や３００℃以上の炉で加熱する（低温熱処理）方法、ランプによる高速熱処理法などがあるが、適当な方法を選択することができる。
次に、図２（ａ）に示すように、ゲート配線１３ａをマスクとして半導体膜１１ａに不純物イオン注入を行い、ソース領域１１ｓ及びドレイン領域１１ｄを形成する。このとき、ゲート電極１３ａがイオン注入のマスクとなっているので、チャンネル領域１１ａはゲート電極下のみに形成される自己整合構造となる。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物元索のみを注入するイオン打ち込み法の二種類を適用することができる。イオン・ドーピング法の原料ガスとしては水素中に希釈されたホスフィン(ＰＨ３)やジボラン(Ｂ２Ｈ６)等の注入不純物元素の水素化物を用いることができる。
続いて、不純物の活性化を行う。活性化の方法としてはレーザ照射による方法や３００℃以上の炉で加熱する（低温熱処理）方法、ランプによる高速熱処理法などがあるが、適当な方法を選択することができる。
（アライメントマークの形成工程）
次に、図２（ｂ）に示すように、ゲート絶縁膜１２の上に新たにアライメントマークＡＭ２を形成する。このアライメントマークＡＭ２は、後述のソース配線及びドレイン配線をパターニングする際に使用するものである。すなわち本例では、後述のように、ソース配線及びドレイン配線とゲート絶縁膜１２との間に配置される層間絶縁膜（機能膜）を液相法によって形成するため、ゲート絶縁膜１２の表面に現れたアライメントマークＡＭ１の凹凸形状が係る層間絶縁膜によって平坦化されないように、新たに厚膜のアライメントマークＡＭ２を形成しているのである。なお、アライメントマークＡＭ２の高さは、前述のような理由から、層間絶縁膜による平坦化の程度を超える高さであればよい。
次に、図２（ｂ）に示すように、ゲート絶縁膜１２の上に新たにアライメントマークＡＭ２を形成する。このアライメントマークＡＭ２は、後述のソース配線及びドレイン配線をパターニングする際に使用するものである。すなわち本例では、後述のように、ソース配線及びドレイン配線とゲート絶縁膜１２との間に配置される層間絶縁膜（機能膜）を液相法によって形成するため、ゲート絶縁膜１２の表面に現れたアライメントマークＡＭ１の凹凸形状が係る層間絶縁膜によって平坦化されないように、新たに厚膜のアライメントマークＡＭ２を形成しているのである。なお、アライメントマークＡＭ２の高さは、前述のような理由から、層間絶縁膜による平坦化の程度を超える高さであればよい。
このアライメントマークＡＭ２には、前述のアライメントマーク形成材料１０ｂと同様に、レジストその他の絶縁材料を用いることができる。例えばアライメントマークＡＭ２をレジストによって形成する場合には、まず透光性のレジストをスピンコート等によって基板全面に塗布し、その後、この透光性のレジストを介して視認されるアライメントマークＡＭ１を用いて当該レジストをパターニングすればよい。また、アライメントマークＡＭ２をレジスト以外の絶縁材料によって形成する場合には、係る絶縁材料をキシレン等の溶媒又は分散媒に分散させた溶液（即ち、アライメントマークの形成材料を含む液体材料）を液滴吐出法によってアライメントマークＡＭ１の形成領域に選択的に滴下し、これを乾燥又は焼成すればよい。この際、液滴吐出ヘッドの位置決めは、ゲート絶縁膜１２を介して視認されるアライメントマークＡＭ１を用いて行なう。勿論、上述した方法以外の公知のパターニング方法（エッチング等）を採用することも可能である。
なお本工程では、アライメントマークＡＭ２の形成位置は必ずしもアライメントマークＡＭ１の形成位置と同じである必要はなく、下層側の配線層（ゲート配線１３ａ等）と上層側の配線層（例えばソース配線やドレイン配線等）との間で十分なアライメント精度が保たれるのであれば、係るアライメントマークＡＭ２を別の位置に形成してもよい。例えば、アライメントマークＡＭ２の相対位置が、下層側のアライメントマークＡＭ１の位置に基づいて管理されていれば、少なくとも上層側の配線層を下層側の配線層に対して一定の精度をもって位置決めすることができる。すなわち、下層側の配置されたアライメントマークＡＭ１を第１のアライメントマークとし、この第１のアライメントマークの位置を基準として、ゲート絶縁膜１２上の別の位置に新たに第２のアライメントマークであるアライメントマークＡＭ２を作り直したとしても、上下配線間の位置ずれは防止される。しかし、アライメントマークＡＭ１とアライメントマークＡＭ２とが平面視で略同じ位置に配置されていれば、上下の配線層間のアライメントをより高い精度で行なうことが可能である。
（層間絶縁膜の形成工程）
次に、図２（ｃ）に示すように、ゲート絶縁膜１２及びゲート配線１３ａを覆うように、基板全面に層間絶縁膜（機能膜）１４を形成する。この層間絶縁膜１４の形成方法は、ゲート絶縁膜１２の形成方法と同様である。すなわち、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃として５分間、プリベークを行なう。その後、処理温度を３５０℃としてWET O2雰囲気下で２６０分間、熱処理を行なう。
なお本例では、前工程においてゲート絶縁膜１２上に厚膜のアライメントマークＡＭ２が形成されているため、層間絶縁膜１４の表面には下地のアライメントマークＡＭ２の凹凸形状を反映した凹凸部１４Ａが形成されることになる。
次に、図２（ｃ）に示すように、ゲート絶縁膜１２及びゲート配線１３ａを覆うように、基板全面に層間絶縁膜（機能膜）１４を形成する。この層間絶縁膜１４の形成方法は、ゲート絶縁膜１２の形成方法と同様である。すなわち、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃として５分間、プリベークを行なう。その後、処理温度を３５０℃としてWET O2雰囲気下で２６０分間、熱処理を行なう。
なお本例では、前工程においてゲート絶縁膜１２上に厚膜のアライメントマークＡＭ２が形成されているため、層間絶縁膜１４の表面には下地のアライメントマークＡＭ２の凹凸形状を反映した凹凸部１４Ａが形成されることになる。
（コンタクトホールの形成工程）
次に、図２（ｄ）に示すように、層間絶縁膜１４およびゲート絶縁膜１２のソース部分，ドレイン部分に対応する位置に、それぞれコンタクトホールＨ１，コンタクトホールＨ２を開孔する。
次に、図２（ｄ）に示すように、層間絶縁膜１４およびゲート絶縁膜１２のソース部分，ドレイン部分に対応する位置に、それぞれコンタクトホールＨ１，コンタクトホールＨ２を開孔する。
（ソース配線層、ドレイン配線層の形成工程）
次に、図２（ｅ）に示すように、このコンタクトホールＨ１，Ｈ２の内壁を覆うように、アルミニウム膜、クロム膜、タンタル膜などの金属膜１５をスパッタ法やＰＶＤ法等によって形成する。この工程では、不透明な金属膜１５が基板全面に形成されるが、層間絶縁膜１４には、前述のように、厚膜のアライメントマークＡＭ２に起因した凹凸部１４Ａが形成されているので、金属膜１５の表面にも、この凹凸形状を反映した形状の凹凸部１５Ａが形成されることになる。
次に、図２（ｆ）に示すように、金属膜１５をパターニングしてソース電極を含むソース配線（配線層）１５ａ、及びドレイン電極を含むドレイン配線（配線層）１５ｂを形成する。上述のように本例では、金属膜１５の表面に下地のアライメントマークＡＭ２の形状を反映した凹凸形状が付与されているので、金属膜１５を、下地の半導体膜１１ａ及びゲート配線１３ａに対して高精度に位置決めした状態でパターニングすることができる。
なお、ソース電極１５ａ，ドレイン電極１５ｂの上には、必要に応じて、酸化シリコン，窒化シリコン，ＰＳＧ等を堆積して保護膜を形成することができる。
以上により、薄膜トランジスタ（半導体装置）１が製造される。
次に、図２（ｅ）に示すように、このコンタクトホールＨ１，Ｈ２の内壁を覆うように、アルミニウム膜、クロム膜、タンタル膜などの金属膜１５をスパッタ法やＰＶＤ法等によって形成する。この工程では、不透明な金属膜１５が基板全面に形成されるが、層間絶縁膜１４には、前述のように、厚膜のアライメントマークＡＭ２に起因した凹凸部１４Ａが形成されているので、金属膜１５の表面にも、この凹凸形状を反映した形状の凹凸部１５Ａが形成されることになる。
次に、図２（ｆ）に示すように、金属膜１５をパターニングしてソース電極を含むソース配線（配線層）１５ａ、及びドレイン電極を含むドレイン配線（配線層）１５ｂを形成する。上述のように本例では、金属膜１５の表面に下地のアライメントマークＡＭ２の形状を反映した凹凸形状が付与されているので、金属膜１５を、下地の半導体膜１１ａ及びゲート配線１３ａに対して高精度に位置決めした状態でパターニングすることができる。
なお、ソース電極１５ａ，ドレイン電極１５ｂの上には、必要に応じて、酸化シリコン，窒化シリコン，ＰＳＧ等を堆積して保護膜を形成することができる。
以上により、薄膜トランジスタ（半導体装置）１が製造される。
以上説明したように、本発明の半導体装置の製造方法は、製造工程の一部に液相プロセスを取り入れたものとなっているため、極めて平坦性の高い膜面が得られる。このため、配線を形成する際に段差によって断線等が生じる虞がなく、信頼性の高いトランジスタを高い歩留まりで製造することが可能である。
また本発明では、液相プロセスによって機能膜（本例では、ゲート絶縁膜１２や層間絶縁膜１４）を形成する前に、アライメントマークを厚膜化したり、新たに厚膜のアライメントマークを作り直したりすることによって、当該機能膜中にアライメントマークの形状が埋没されない（即ち、係る機能膜以降の膜に対してアライメントマークの形状が現れる）ようにしているため、係る機能膜以降に形成される膜を下層側の半導体膜や配線層等に対して高精度に位置決めした状態でパターニングすることが可能となる。
また本発明では、液相プロセスによって機能膜（本例では、ゲート絶縁膜１２や層間絶縁膜１４）を形成する前に、アライメントマークを厚膜化したり、新たに厚膜のアライメントマークを作り直したりすることによって、当該機能膜中にアライメントマークの形状が埋没されない（即ち、係る機能膜以降の膜に対してアライメントマークの形状が現れる）ようにしているため、係る機能膜以降に形成される膜を下層側の半導体膜や配線層等に対して高精度に位置決めした状態でパターニングすることが可能となる。
［第２実施形態］
次に、本発明の第２の実施の形態を図３，図４を用いて説明する。図３，図４は、本発明の半導体装置の一例である薄膜トランジスタ（ＴＦＴ）の製造方法を説明するための工程図であって、トランジスタの形成領域及びアライメントマークの形成領域のみを拡大して示す模式図である。なお本実施形態において、前記第１実施形態と同様の部材又は部位については同じ符号を付し、詳細な説明は省略する。
次に、本発明の第２の実施の形態を図３，図４を用いて説明する。図３，図４は、本発明の半導体装置の一例である薄膜トランジスタ（ＴＦＴ）の製造方法を説明するための工程図であって、トランジスタの形成領域及びアライメントマークの形成領域のみを拡大して示す模式図である。なお本実施形態において、前記第１実施形態と同様の部材又は部位については同じ符号を付し、詳細な説明は省略する。
（半導体膜の形成工程、結晶化工程、素子分離工程）
まず、半導体装置を製造するための基板（半導体装置用基板）として、予め図３（ａ）に示すようなアライメントマーク（第１のアライメントマーク）１０ａを備えた基板１０を用意する。そして、この基板１０の上にアモルファスシリコン膜等からなる半導体膜を形成し（図３（ｂ）参照）、これをレーザアニール等により結晶化した後、エッチング等により素子分離する。以上の工程により、基板１０上に、図３（ｃ）に示すような所定形状の多結晶半導体膜１１ａが形成される。なお、ここまでの工程は、前記第１実施形態で示したものと同様である。
まず、半導体装置を製造するための基板（半導体装置用基板）として、予め図３（ａ）に示すようなアライメントマーク（第１のアライメントマーク）１０ａを備えた基板１０を用意する。そして、この基板１０の上にアモルファスシリコン膜等からなる半導体膜を形成し（図３（ｂ）参照）、これをレーザアニール等により結晶化した後、エッチング等により素子分離する。以上の工程により、基板１０上に、図３（ｃ）に示すような所定形状の多結晶半導体膜１１ａが形成される。なお、ここまでの工程は、前記第１実施形態で示したものと同様である。
（ゲート絶縁膜の形成工程）
次に、図３（ｄ）に示すように、液相法を用いて、半導体膜１１ａの上にＴＦＴのゲート絶縁膜（機能膜）１２を形成する。本例では、ゲート絶縁膜１２をアライメントマーク１０ａの形成領域以外の領域に形成する。このようにゲート絶縁膜１２を所定の領域にのみ形成する方法としては、以下の方法を挙げることができる。
（１）アライメントマーク１０ａの形成領域を撥液化した後、この撥液化された領域を含む基板上の領域に、ゲート絶縁膜１２の形成材料を含む液体材料を配置する方法。
（２）アライメントマーク１０ａの形成領域を含む基板上の領域にゲート絶縁膜１２を形成した後、エッチング等により、アライメントマーク１０ａ上に位置するゲート絶縁膜１２を選択的に除去する方法。
（３）ゲート絶縁膜１２の形成材料を含む液体材料を液滴吐出法によりアライメントマーク１０ａの形成領域以外の領域に選択的に滴下し、これを乾燥又は焼成する方法。
次に、図３（ｄ）に示すように、液相法を用いて、半導体膜１１ａの上にＴＦＴのゲート絶縁膜（機能膜）１２を形成する。本例では、ゲート絶縁膜１２をアライメントマーク１０ａの形成領域以外の領域に形成する。このようにゲート絶縁膜１２を所定の領域にのみ形成する方法としては、以下の方法を挙げることができる。
（１）アライメントマーク１０ａの形成領域を撥液化した後、この撥液化された領域を含む基板上の領域に、ゲート絶縁膜１２の形成材料を含む液体材料を配置する方法。
（２）アライメントマーク１０ａの形成領域を含む基板上の領域にゲート絶縁膜１２を形成した後、エッチング等により、アライメントマーク１０ａ上に位置するゲート絶縁膜１２を選択的に除去する方法。
（３）ゲート絶縁膜１２の形成材料を含む液体材料を液滴吐出法によりアライメントマーク１０ａの形成領域以外の領域に選択的に滴下し、これを乾燥又は焼成する方法。
前記（１）において、基板表面の撥液性（濡れ性）を制御する方法としては、例えば、基板の表面に有機分子膜などからなる自己組織化膜を形成する方法、プラズマ処理を施す方法等を用いることができる。
自己組織膜を形成する方法では、ゲート絶縁膜１２を形成すべき基板の表面に、有機分子膜などからなる自己組織化膜を形成する。係る有機分子膜としては、基板に結合可能な官能基と、その反対側に親液基あるいは撥液基といった基板の表面性を改質する（表面エネルギーを制御する）官能基と、これらの官能基を結ぶ炭素の直鎖あるいは一部分岐した炭素鎖とを備えたものを用いる。具体的には、ヘプタデカフルオロ−１，１，２，２テトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロ−１，１，２，２テトラヒドロデシルトリメトキシシラン、ヘプタデカフルオロ−１，１，２，２テトラヒドロデシルトリクロロシラン、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリエトキシシラン、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリメトキシシラン、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン（以下「ＦＡＳ」という）を用いることができる。使用に際しては、一つの化合物を単独で用いてもよく、２種以上の化合物を組み合わせて使用してもよい。なお、ＦＡＳを用いることにより、基板との密着性と良好な撥液性とを得ることができる。係る有機分子膜は、紫外線等の照射により容易にパターニングすることができる。
一方、プラズマ処理を施す方法では、常圧又は真空中で基板にプラズマ照射する。プラズマ処理に用いるガス種は、導電膜配線を形成すべき基板の表面材質等を考慮して種々選択できる。処理ガスとしては、例えば、４フッ化メタン、パーフルオロヘキサン、パーフルオロデカン等を用いることができる。
そして、このように処理された基板の表面に、ゲート絶縁膜を形成する。具体的にはまず、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃として５分間、プリベークを行なう。その後、処理温度を３５０℃としてWET O2雰囲気下で２６０分間、熱処理を行なう。
そして、このように処理された基板の表面に、ゲート絶縁膜を形成する。具体的にはまず、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃として５分間、プリベークを行なう。その後、処理温度を３５０℃としてWET O2雰囲気下で２６０分間、熱処理を行なう。
前記（２）では、まず前記第１実施形態に示したものと同様の方法によりポリシラザン焼成膜からなるゲート絶縁膜１２を形成し、その後、エッチング等により、その一部を選択的に除去する。ゲート絶縁膜の除去方法として以下の方法を挙げることができる。
（ａ）ゲート絶縁膜を透光性の絶縁膜とし、該透光性のゲート絶縁膜１２を介して視認されるアライメントマーク１０ａを用いて、このアライメントマーク１０ａ上に位置するゲート絶縁膜１２のみを選択的に除去する方法。
（ｂ）アライメントマーク１０ａが配置されると想定される一定の範囲のゲート絶縁膜１２を選択的に除去する方法。
（ａ）ゲート絶縁膜を透光性の絶縁膜とし、該透光性のゲート絶縁膜１２を介して視認されるアライメントマーク１０ａを用いて、このアライメントマーク１０ａ上に位置するゲート絶縁膜１２のみを選択的に除去する方法。
（ｂ）アライメントマーク１０ａが配置されると想定される一定の範囲のゲート絶縁膜１２を選択的に除去する方法。
前記（ａ）は、アライメントマーク１０ａの位置を検出した上で、そこに配置されるゲート絶縁膜１２のみを正確に除去するものであり、前記（ｂ）は、アライメントマーク１０ａの位置がある程度わかっている場合に、そのアライメントマーク１０ａがあると予想される部分のゲート絶縁膜１２、及び、その近傍に位置するゲート絶縁膜１２を大雑把に除去するものである。この（ｂ）の方法では、ゲート絶縁膜１２には必ずしも透明性は要求されず、不透明な材料を用いることも可能である。
以上により、アライメントマーク１０ａの形成領域に開口部１２Ｂを有するゲート絶縁膜１２が形成される。
以上により、アライメントマーク１０ａの形成領域に開口部１２Ｂを有するゲート絶縁膜１２が形成される。
（ゲート配線の形成工程）
次に、図３（ｅ）に示すように、ゲート配線膜１３を基板全面に形成する。ゲート配線膜１３の形成は、スパッタ法、ＣＶＤ法、蒸着法など、適当な堆積方法を選択して、タンタル、アルミニウム、チタンなどの適当な金属、金属窒化物、ポリシリコンなどを堆積あるいは積層することによって行なう。この工程では、不透明なゲート配線膜１３が基板全面に形成されるが、ゲート絶縁膜１２には、前述のように、開口部１２Ｂが形成されてアライメントマーク１０ａが露出された状態になっているので、ゲート配線膜１３の表面にも、このアライメントマーク１０ａの凹凸形状を反映した形状の凹凸部１３Ｂが形成されることになる。
次に、図３（ｆ）に示すように、ゲート配線膜１３をパターニングしてゲート電極を含むゲート配線（配線層）１３ａを形成する。上述のように本例では、ゲート配線膜１３の表面に下地のアライメントマーク１０ａの形状を反映した凹凸形状が付与されているので、ゲート配線膜１３を、下地の半導体膜１１ａに対して高精度に位置決めした状態でパターニングすることができる。
次に、図３（ｅ）に示すように、ゲート配線膜１３を基板全面に形成する。ゲート配線膜１３の形成は、スパッタ法、ＣＶＤ法、蒸着法など、適当な堆積方法を選択して、タンタル、アルミニウム、チタンなどの適当な金属、金属窒化物、ポリシリコンなどを堆積あるいは積層することによって行なう。この工程では、不透明なゲート配線膜１３が基板全面に形成されるが、ゲート絶縁膜１２には、前述のように、開口部１２Ｂが形成されてアライメントマーク１０ａが露出された状態になっているので、ゲート配線膜１３の表面にも、このアライメントマーク１０ａの凹凸形状を反映した形状の凹凸部１３Ｂが形成されることになる。
次に、図３（ｆ）に示すように、ゲート配線膜１３をパターニングしてゲート電極を含むゲート配線（配線層）１３ａを形成する。上述のように本例では、ゲート配線膜１３の表面に下地のアライメントマーク１０ａの形状を反映した凹凸形状が付与されているので、ゲート配線膜１３を、下地の半導体膜１１ａに対して高精度に位置決めした状態でパターニングすることができる。
（不純物注入、活性化工程）
次に、図４（ａ）に示すように、ゲート配線１３ａをマスクとして半導体膜１１ａに不純物イオン注入を行い、ソース領域１１ｓ及びドレイン領域１１ｄを形成する。このとき、ゲート電極１３ａがイオン注入のマスクとなっているので、チャンネル領域１１ａはゲート電極下のみに形成される自己整合構造となる。
続いて、不純物の活性化を行う。活性化の方法としてはレーザ照射による方法や３００℃以上の炉で加熱する（低温熱処理）方法、ランプによる高速熱処理法などがあるが、適当な方法を選択することができる。
次に、図４（ａ）に示すように、ゲート配線１３ａをマスクとして半導体膜１１ａに不純物イオン注入を行い、ソース領域１１ｓ及びドレイン領域１１ｄを形成する。このとき、ゲート電極１３ａがイオン注入のマスクとなっているので、チャンネル領域１１ａはゲート電極下のみに形成される自己整合構造となる。
続いて、不純物の活性化を行う。活性化の方法としてはレーザ照射による方法や３００℃以上の炉で加熱する（低温熱処理）方法、ランプによる高速熱処理法などがあるが、適当な方法を選択することができる。
（層間絶縁膜の形成工程）
次に、図４（ｂ）に示すように、液相法により、ゲート絶縁膜１２及びゲート配線１３ａを覆うように層間絶縁膜（機能膜）１４を形成する。本例では、層間絶縁膜１４をアライメントマーク１０ａの形成領域以外の領域に形成する。このように層間絶縁膜１４の形成方法としては、前述のゲート絶縁膜の形成工程で示したものと同様の方法を用いることができる。係る方法により、ゲート絶縁膜１２の上には、該ゲート絶縁膜１２の開口部１２Ｂと連通する開口部１４Ｂを有する層間絶縁膜１４が形成される。
次に、図４（ｂ）に示すように、液相法により、ゲート絶縁膜１２及びゲート配線１３ａを覆うように層間絶縁膜（機能膜）１４を形成する。本例では、層間絶縁膜１４をアライメントマーク１０ａの形成領域以外の領域に形成する。このように層間絶縁膜１４の形成方法としては、前述のゲート絶縁膜の形成工程で示したものと同様の方法を用いることができる。係る方法により、ゲート絶縁膜１２の上には、該ゲート絶縁膜１２の開口部１２Ｂと連通する開口部１４Ｂを有する層間絶縁膜１４が形成される。
（コンタクトホールの形成工程）
次に、図４（ｃ）に示すように、層間絶縁膜１４およびゲート絶縁膜１２のソース部分，ドレイン部分に対応する位置に、それぞれコンタクトホールＨ１，コンタクトホールＨ２を開孔する。
次に、図４（ｃ）に示すように、層間絶縁膜１４およびゲート絶縁膜１２のソース部分，ドレイン部分に対応する位置に、それぞれコンタクトホールＨ１，コンタクトホールＨ２を開孔する。
（ソース配線層、ドレイン配線層の形成工程）
次に、図４（ｄ）に示すように、このコンタクトホールＨ１，Ｈ２及び開口部１４Ｂ，１２Ｂの内壁を覆うように、アルミニウム膜、クロム膜、タンタル膜などの金属膜１５をスパッタ法やＰＶＤ法等によって形成する。この工程では、不透明な金属膜１５が基板全面に形成されるが、層間絶縁膜１４には、前述のように、開口部１４Ｂが形成されてアライメントマーク１０ａが露出された状態になっているので、金属膜１５の表面にも、このアライメントマーク１０ａの凹凸形状を反映した形状の凹凸部１５Ｂが形成されることになる。
次に、図４（ｅ）に示すように、金属膜１５をパターニングしてソース電極を含むソース配線（配線層）１５ａ、及びドレイン電極を含むドレイン配線（配線層）１５ｂを形成する。上述のように本例では、金属膜１５の表面に下地のアライメントマーク１０ａの形状を反映した凹凸形状が付与されているので、金属膜１５を、下地の半導体膜１１ａ及びゲート配線１３ａに対して高精度に位置決めした状態でパターニングすることができる。
なお、ソース電極１５ａ，ドレイン電極１５ｂの上には、必要に応じて、酸化シリコン，窒化シリコン，ＰＳＧ等を堆積して保護膜を形成することができる。
以上により、薄膜トランジスタ（半導体装置）２が製造される。
次に、図４（ｄ）に示すように、このコンタクトホールＨ１，Ｈ２及び開口部１４Ｂ，１２Ｂの内壁を覆うように、アルミニウム膜、クロム膜、タンタル膜などの金属膜１５をスパッタ法やＰＶＤ法等によって形成する。この工程では、不透明な金属膜１５が基板全面に形成されるが、層間絶縁膜１４には、前述のように、開口部１４Ｂが形成されてアライメントマーク１０ａが露出された状態になっているので、金属膜１５の表面にも、このアライメントマーク１０ａの凹凸形状を反映した形状の凹凸部１５Ｂが形成されることになる。
次に、図４（ｅ）に示すように、金属膜１５をパターニングしてソース電極を含むソース配線（配線層）１５ａ、及びドレイン電極を含むドレイン配線（配線層）１５ｂを形成する。上述のように本例では、金属膜１５の表面に下地のアライメントマーク１０ａの形状を反映した凹凸形状が付与されているので、金属膜１５を、下地の半導体膜１１ａ及びゲート配線１３ａに対して高精度に位置決めした状態でパターニングすることができる。
なお、ソース電極１５ａ，ドレイン電極１５ｂの上には、必要に応じて、酸化シリコン，窒化シリコン，ＰＳＧ等を堆積して保護膜を形成することができる。
以上により、薄膜トランジスタ（半導体装置）２が製造される。
以上説明したように、本発明の半導体装置の製造方法でも、アライメントマークの形状が、液相プロセスで形成される機能膜以降の膜に対して現れるので、係る機能膜以降に形成される膜を下層側の半導体膜や配線層等に対して高精度に位置決めした状態でパターニングすることが可能となる。
＜変形例＞
以上説明した第２実施形態では、アライメントマーク１０ａの形成領域内に自己組織膜を形成することで、アライメントマークの形成領域外にゲート絶縁膜１２を形成したが、自己組織膜に限る趣旨ではなく、ゲート絶縁膜１２（場合によってはゲート配線膜１３）を形成する材料に対して撥液性を有する様々な膜（以下、撥液膜と総称）に適用可能である。
以上説明した第２実施形態では、アライメントマーク１０ａの形成領域内に自己組織膜を形成することで、アライメントマークの形成領域外にゲート絶縁膜１２を形成したが、自己組織膜に限る趣旨ではなく、ゲート絶縁膜１２（場合によってはゲート配線膜１３）を形成する材料に対して撥液性を有する様々な膜（以下、撥液膜と総称）に適用可能である。
図５は撥液膜の形成からゲート配線の形成に至るまでの製造プロセスを示す工程図であり、前掲図３（ｄ）〜（ｆ）に対応する図である。
（撥液膜の形成工程）
図５（ａ）に示すように、液相法を用いてアライメントマーク１０ａの形成領域内に該アライメントマーク１０ａを覆うように撥液膜１を形成する。具体的には、各種の樹脂（ノボラック樹脂、アクリル樹脂など）をベースとする様々なフォトレジスト材を液相法を用いてアライメントマーク１０ａを覆うように塗布する。なお、本実施形態では、ゲート絶縁膜１２を形成する材料及びゲート配線膜１３を形成する材料に対して撥液性を示し、かつ、透光性を有するフォトレジスト材を使用する。その後、かかるフォトレジスト材を１００℃〜１５０℃程度でベークすることにより、上記撥液性を示すとともに透光性を有する撥液膜１を形成する。この撥液膜１の膜厚は、少なくともアライメントマーク１０ａを覆うことができる厚さであれば良く、この後に形成されるゲート絶縁膜１２の膜厚よりも薄くても良い。なお、フォトレジスト材を用いた撥液膜１については、脱酸素雰囲気下でＵＶ光を照射し、ポリマー化することで耐熱性を向上させたり、フッ素雰囲気下でプラズマ処理を施すことにより撥液性の程度を高めるようにしても良い。
図５（ａ）に示すように、液相法を用いてアライメントマーク１０ａの形成領域内に該アライメントマーク１０ａを覆うように撥液膜１を形成する。具体的には、各種の樹脂（ノボラック樹脂、アクリル樹脂など）をベースとする様々なフォトレジスト材を液相法を用いてアライメントマーク１０ａを覆うように塗布する。なお、本実施形態では、ゲート絶縁膜１２を形成する材料及びゲート配線膜１３を形成する材料に対して撥液性を示し、かつ、透光性を有するフォトレジスト材を使用する。その後、かかるフォトレジスト材を１００℃〜１５０℃程度でベークすることにより、上記撥液性を示すとともに透光性を有する撥液膜１を形成する。この撥液膜１の膜厚は、少なくともアライメントマーク１０ａを覆うことができる厚さであれば良く、この後に形成されるゲート絶縁膜１２の膜厚よりも薄くても良い。なお、フォトレジスト材を用いた撥液膜１については、脱酸素雰囲気下でＵＶ光を照射し、ポリマー化することで耐熱性を向上させたり、フッ素雰囲気下でプラズマ処理を施すことにより撥液性の程度を高めるようにしても良い。
（ゲート絶縁膜の形成工程）
次に、図５（ｂ）に示すように、液相法を用いて半導体膜１１ａの上にＴＦＴのゲート絶縁膜（機能膜）１２を形成する。具体的にはまず、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートする。本実施例では、上記の如くアライメントマーク１０ａを覆うように撥液膜１が形成されているため、アライメントマーク１０ａの形成領域外に塗布液が塗布される。その後、処理温度を３５０℃としてWET O2雰囲気下で６０分間、熱処理を行なう。これにより、図５（ｂ）に示すように、アライメントマーク１０ａの形成領域外にゲート絶縁膜１２が形成される。
次に、図５（ｂ）に示すように、液相法を用いて半導体膜１１ａの上にＴＦＴのゲート絶縁膜（機能膜）１２を形成する。具体的にはまず、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートする。本実施例では、上記の如くアライメントマーク１０ａを覆うように撥液膜１が形成されているため、アライメントマーク１０ａの形成領域外に塗布液が塗布される。その後、処理温度を３５０℃としてWET O2雰囲気下で６０分間、熱処理を行なう。これにより、図５（ｂ）に示すように、アライメントマーク１０ａの形成領域外にゲート絶縁膜１２が形成される。
（ゲート配線の形成工程）
次に、図５（ｃ）に示すように、液相法を用いてゲート絶縁膜１２の上にゲート配線膜１３を形成する。具体的にはアルミニウム、チタン、モリブデン、タンタル、銅、銀などの金属粒子を単独或いは混合して含む塗布液を基板上に塗布する。上述したように、アライメントマーク１０ａの形成領域内には撥液膜１が形成されているため、アライメントマーク１０ａの形成領域外に塗布液が塗布される。これに熱処理等を施すことで、図５（ｃ）に示すように、ゲート絶縁膜１２の上にゲート配線膜１３が形成される。
次に、図５（ｃ）に示すように、液相法を用いてゲート絶縁膜１２の上にゲート配線膜１３を形成する。具体的にはアルミニウム、チタン、モリブデン、タンタル、銅、銀などの金属粒子を単独或いは混合して含む塗布液を基板上に塗布する。上述したように、アライメントマーク１０ａの形成領域内には撥液膜１が形成されているため、アライメントマーク１０ａの形成領域外に塗布液が塗布される。これに熱処理等を施すことで、図５（ｃ）に示すように、ゲート絶縁膜１２の上にゲート配線膜１３が形成される。
その後、図５（ｄ）に示すように、スピンコート法などを用いて基板１０の上に透光性を有するフォトレジスト材ＦＭを全面塗布し、プリベークを行う。そして、図５（ｅ）に示すように、アライメント用のパターンＰ１、ゲート電極用のパターンＰ２が形成されているフォトマスク２を利用して、ゲート電極（絶縁膜以降に形成される膜）のアライメントを行う。具体的には、図６に示すように基板上に形成されたアライメントマーク１０ａとフォトマスク上に形成されたアライメント用のパターンＰ１を利用して、ゲート電極のアライメントを行う。上述したように、アライメントマーク１０ａの上に形成されている撥液膜１及びフォトレジストＦＭはいずれも透光性を有しているため、精度良くアライメントを行うことができる。
ゲート電極のアライメントを行った後、露光・現像を行い、ゲート電極に対応するレジストマスクＲＭを形成する（図５（ｆ）参照）。そして、図５（ｇ）に示すように、レジストマスクＲＭを利用してゲート配線膜１３のエッチングを行うことにより、ゲート電極を含むゲート配線（配線層）１３ａを形成し、フォトレジストを除去する。なお、その後の工程については、上述した第２実施形態と同様であるため（図４参照）、これ以上の説明は割愛する。
以上説明した変形例では、各種の樹脂（ノボラック樹脂、アクリル樹脂など）をベースとする様々なフォトレジスト材を用いて撥液膜１を形成したが、他の材料（例えば、シロキサンをアルコールなどの有機溶剤で希釈した溶液など）を用いて撥液膜１を形成しても良い。具体的には、まず、該溶液をアライメントマーク１０ａを覆うように塗布する。そして、３００℃〜４００℃で焼成を行うことにより、撥液膜１を形成する。この撥液膜１の膜厚は、少なくともアライメントマーク１０ａを覆うことができる厚さであればよく、この後に形成されるゲート絶縁膜１２の膜厚よりも薄くても良い。なお、かかる膜厚は、シロキサン濃度やシロキサンのポリマー度合い、塗布条件などで調整可能である。
＜その他＞
上述した変形例では、アライメントパターン１０ａの形成領域外にゲート配線膜１３を形成する態様を例示したが（図５（ｃ）参照）、アライメントパターン１０ａの形成領域内（以下、パターン形成領域内）にゲート配線膜１３を形成するようにしても良い。
図７（ａ）、（ｂ）は、それぞれ図５（ｃ）に対応する工程図であり、図７（ａ）は撥液膜１を残したままパターン形成領域内にゲート配線膜１３を形成する場合の工程図、図７（ｂ）は撥液膜１を除去した後パターン形成領域内にゲート配線膜１３を形成する場合の工程図である。
上述した変形例では、アライメントパターン１０ａの形成領域外にゲート配線膜１３を形成する態様を例示したが（図５（ｃ）参照）、アライメントパターン１０ａの形成領域内（以下、パターン形成領域内）にゲート配線膜１３を形成するようにしても良い。
図７（ａ）、（ｂ）は、それぞれ図５（ｃ）に対応する工程図であり、図７（ａ）は撥液膜１を残したままパターン形成領域内にゲート配線膜１３を形成する場合の工程図、図７（ｂ）は撥液膜１を除去した後パターン形成領域内にゲート配線膜１３を形成する場合の工程図である。
図７（ａ）に示すように、スパッタ法などの蒸着法を用いることにより、ゲート絶縁膜１２及び撥液膜１が形成された基板１０の全面にゲート配線膜１３を形成すると、撥液膜１の形状を反映した凹凸がゲート配線膜１３の表面に形成される。この凹凸形状をアライメントパターンとして利用することで、上記と同様、ゲート電極などのアライメントを精度良く行なうことができる。なお、撥液膜１の材料としてはゲート絶縁膜１２などの本焼成工程に耐え得る耐熱性の高い材料を使用することが望ましい。ただし、本実施例に係る撥液膜１は、透光性を有する必要がないため、上記変形例と比較して撥液膜１を形成する材料選択の幅が広がるといったメリットがある。
一方、図７（ｂ）に示すように、いったんアライメントパターン１０ａの上に形成した撥液膜１を有機溶媒や熱濃硫酸などで除去した後、スパッタ法などの蒸着法を用いることにより、該撥液膜１が除去された基板１０の全面にゲート配線膜１３を形成すると、アライメントパターン１０ａの形状を反映した凹凸がゲート配線膜１３の表面に形成される。この凹凸形状をアライメントパターンとして利用することで、上記と同様、ゲート電極などのアライメントを精度良く行なうことができる。このように、撥液膜１を除去してゲート配線膜１３を形成することで、撥液膜１を残してゲート配線膜１３を形成する場合に生じ得る問題、すなわち撥液膜１からガスが放出され、悪影響が出てしまう等の問題を未然に防止することができる。さらに、撥液膜１はゲート配線膜１３を形成する前に除去してしまうため、かかる材料の選択の幅も更に広がるといったメリットがある。
なお、以上説明した変形例等においては、アライメントマーク１０ａは予め基板１０上に配置されるものとしたが、このアライメントマーク１０ａを基板上に最初に形成される半導体膜１０ａと共に形成してもよい。
なお、以上説明した変形例等においては、アライメントマーク１０ａは予め基板１０上に配置されるものとしたが、このアライメントマーク１０ａを基板上に最初に形成される半導体膜１０ａと共に形成してもよい。
［第３実施形態］
次に、本発明の第３の実施の形態を図８，図９を用いて説明する。図８，図９は、本発明の半導体装置の一例である薄膜トランジスタ（ＴＦＴ）の製造方法を説明するための工程図であって、ＴＦＴの形成される領域（素子エリア）Ｅ１及びアライメントマークの形成される領域（アライメントエリア）Ｅ２のみを拡大して示す断面模式図である。
次に、本発明の第３の実施の形態を図８，図９を用いて説明する。図８，図９は、本発明の半導体装置の一例である薄膜トランジスタ（ＴＦＴ）の製造方法を説明するための工程図であって、ＴＦＴの形成される領域（素子エリア）Ｅ１及びアライメントマークの形成される領域（アライメントエリア）Ｅ２のみを拡大して示す断面模式図である。
（半導体膜の形成工程）
まず、ＴＦＴを製造するための基板１１０を用意する。基板１１０としては、石英基板、ガラス基板、耐熱プラスチック等の絶縁基板の他、シリコンウェハ等の半導体基板や、ステンレス等の導電性基板を使用することができる。また、基板中に含まれるナトリウム等の可動イオンが後述の半導体膜中に混入しないように、基板１１０の表面には、必要に応じて、酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜等の絶縁性物質からなる下地保護膜を形成してもよい。
まず、ＴＦＴを製造するための基板１１０を用意する。基板１１０としては、石英基板、ガラス基板、耐熱プラスチック等の絶縁基板の他、シリコンウェハ等の半導体基板や、ステンレス等の導電性基板を使用することができる。また、基板中に含まれるナトリウム等の可動イオンが後述の半導体膜中に混入しないように、基板１１０の表面には、必要に応じて、酸化シリコン膜，窒化シリコン膜，酸窒化シリコン膜等の絶縁性物質からなる下地保護膜を形成してもよい。
次に、基板１１０の上にＴＦＴの能動層を形成するための半導体膜を成膜する。本例では、この半導体膜をアモルファスシリコン膜とするが、半導体膜はこれ以外の半導体材料、例えばゲルマニウム等であってもよい。或いは、シリコン・ゲルマニウム，シリコン・カーバイド，ゲルマニウム・カーバイド等の４族の元素複合体の半導体膜、ガリウム・ヒ素やインジウム・アンチモン等の３族元素と５族元素との複合化合物半導体膜、又は、カドミウム・セレン等の２族元素と６族元素との複合体化合物半導体膜等としてもよい。また、シリコン・ゲルマニウム・ガリウム・ヒ素等のように更に複合化合物半導体膜やこれ等の半導体膜にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等のドナー元素を添加したＮ型半導体膜、あるいはホウ素、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のアクセプタ元素を添加したＰ型半導体膜とすることも可能である。
このような半導体膜は、ＡＰＣＶＤ法、ＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、あるいはスパッタ法や蒸着法などのＰＶＤ法によって形成することができる。
このような半導体膜は、ＡＰＣＶＤ法、ＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、あるいはスパッタ法や蒸着法などのＰＶＤ法によって形成することができる。
（半導体膜の結晶化工程）
次に、堆積した半導体膜の結晶化を行なう。ここで、「結晶化」という言葉は、非晶質の半導体膜に対して熱エネルギーを与え、多結晶あるいは単結晶の半導体膜に変質させること、更に、微結晶膜や多結晶膜の半導体膜に対して熱エネルギを与えて、結晶膜の膜質の改善や溶融固化による再結晶化を行なうことについても用いられる。本明細書では、非晶質の結晶化のみならず、多結晶質や微結晶質の結晶化をも含めて総て結晶化と称する。
次に、堆積した半導体膜の結晶化を行なう。ここで、「結晶化」という言葉は、非晶質の半導体膜に対して熱エネルギーを与え、多結晶あるいは単結晶の半導体膜に変質させること、更に、微結晶膜や多結晶膜の半導体膜に対して熱エネルギを与えて、結晶膜の膜質の改善や溶融固化による再結晶化を行なうことについても用いられる。本明細書では、非晶質の結晶化のみならず、多結晶質や微結晶質の結晶化をも含めて総て結晶化と称する。
半導体膜の結晶化工程は、いわゆるレーザ照射による方法、急速加熱法（ランプアニール法や熱アニール法など）、固相成長による方法等によって実現することができるが、これに限定されない。本例では、レーザアニールによってアモルファス半導体膜を多結晶半導体膜（例えばポリシリコン膜）に結晶化する。この際、レーザ光としては、紫外線域あるいはその近傍の波長を持つエキシマレーザ、アルゴンイオンレーザ、ＹＡＧレーザの第２高調波或いは第３高調波等が好適である。例えばエキシマレーザでビームの長寸が４００ｍｍのラインビームを用い、その出力強度は例えば４００ｍＪ／ｃｍ２とする。ラインビームについては、その短寸方向におけるレーザ強度のピーク値の９０％に相当する部分が各領域毎に重なるようにラインビームを走査するのがよい。
（素子分離工程、第１のアライメントマークの形成工程）
次に、半導体膜をパターニングして、素子エリアＥ１とアライメントエリアＥ２にそれぞれ、ＴＦＴの能動層となる第１の半導体膜１１１ａと第１のアライメントマークとしての第２の半導体膜１１１ｂとを形成する。この第２の半導体膜１１１ｂは、第１の半導体膜１１１ａ以降の膜、例えばゲート配線のアライメントに使用されるものであり、その形状等については公知のものを用いることができる。例えば本例では、アライメントマーク１１１ｂの形状を「田」の字型の形状とするが、これを「ロ」の字型の形状としたり、十字型の形状としたり、「く」の字型の形状とすることも可能である。なお、アライメントマーク１１１ｂの形成されるアライメントエリアＥ２は基板１１０の縁部に左右一対設けられ、ＴＦＴの形成される基板中央部の素子エリアＥ１とは区別されている。図では一方
のアライメントエリアＥ２のみ示す。
以上により、基板１１０上には、図８（ａ）に示すような所定形状の多結晶半導体膜１１１ａと、アライメントマーク１１１ｂとが形成される。
次に、半導体膜をパターニングして、素子エリアＥ１とアライメントエリアＥ２にそれぞれ、ＴＦＴの能動層となる第１の半導体膜１１１ａと第１のアライメントマークとしての第２の半導体膜１１１ｂとを形成する。この第２の半導体膜１１１ｂは、第１の半導体膜１１１ａ以降の膜、例えばゲート配線のアライメントに使用されるものであり、その形状等については公知のものを用いることができる。例えば本例では、アライメントマーク１１１ｂの形状を「田」の字型の形状とするが、これを「ロ」の字型の形状としたり、十字型の形状としたり、「く」の字型の形状とすることも可能である。なお、アライメントマーク１１１ｂの形成されるアライメントエリアＥ２は基板１１０の縁部に左右一対設けられ、ＴＦＴの形成される基板中央部の素子エリアＥ１とは区別されている。図では一方
のアライメントエリアＥ２のみ示す。
以上により、基板１１０上には、図８（ａ）に示すような所定形状の多結晶半導体膜１１１ａと、アライメントマーク１１１ｂとが形成される。
（マスク材の形成工程）
次に、図８（ｂ）に示すように、アライメントエリアＥ２に柱状のマスクピラー（マスク材）Ｍを形成する。このマスクピラーＭは、後述のゲート絶縁膜１１２にアライメントマーク１１１ｂに通じる開口部１１２Ａを形成するためのものである。本例では、この開口部１１２Ａ内にアライメントマーク１１１ｂを露出させることによって、ゲート絶縁膜１１２上に形成されるゲート配線膜１１３の表面にアライメントマーク１１１ｂの形状が現れるようにし、これにより、ゲート配線１１３ａと下層側の第１の半導体膜１１１ａとのアライメントを可能としている。
次に、図８（ｂ）に示すように、アライメントエリアＥ２に柱状のマスクピラー（マスク材）Ｍを形成する。このマスクピラーＭは、後述のゲート絶縁膜１１２にアライメントマーク１１１ｂに通じる開口部１１２Ａを形成するためのものである。本例では、この開口部１１２Ａ内にアライメントマーク１１１ｂを露出させることによって、ゲート絶縁膜１１２上に形成されるゲート配線膜１１３の表面にアライメントマーク１１１ｂの形状が現れるようにし、これにより、ゲート配線１１３ａと下層側の第１の半導体膜１１１ａとのアライメントを可能としている。
このマスクピラーＭは、レジスト等の感光性材料を基板全面に塗布した後、露光・現像・ベーク処理等を施すことによって形成することができる。また、絶縁材料を含む液体材料を液滴吐出法により開口部１１２Ａを形成する位置に選択的に滴下し、これを乾燥・焼成することによって形成することもできる。
この際、マスクピラーＭの厚み（高さ）は、このあと形成されるゲート絶縁膜１１２の厚みと同じかそれ以上とする。これにより、マスクピラーＭがゲート絶縁膜１１２の中に埋没されない（即ち、マスクピラーＭの上部がゲート絶縁膜１１２の表面から突出する）ようにすることができる。なお本例では、マスクピラーＭをアライメントマーク１１１ｂの平面領域内に形成するが、マスクピラーＭの形成位置は必ずしもこの位置に限定される必要はない。例えば、マスクピラーＭとアライメントマーク１１１ｂとの相対位置が管理される限りにおいて、マスクピラーＭをアライメントエリアＥ２内の別の位置に配置することもできる。この場合、ゲート絶縁膜１１２の開口部にアライメントマーク１１１ｂは露出されなくなるが、係る開口部によって、ゲート絶縁膜１１２上に形成されるゲート配
線膜１１３の表面には凹部が形成されるため、この凹部による凹凸形状をアライメントパターンとして利用することで、ゲート配線膜１１３を下地の半導体膜１１１ａに対して高精度に位置決めすることができる。
この際、マスクピラーＭの厚み（高さ）は、このあと形成されるゲート絶縁膜１１２の厚みと同じかそれ以上とする。これにより、マスクピラーＭがゲート絶縁膜１１２の中に埋没されない（即ち、マスクピラーＭの上部がゲート絶縁膜１１２の表面から突出する）ようにすることができる。なお本例では、マスクピラーＭをアライメントマーク１１１ｂの平面領域内に形成するが、マスクピラーＭの形成位置は必ずしもこの位置に限定される必要はない。例えば、マスクピラーＭとアライメントマーク１１１ｂとの相対位置が管理される限りにおいて、マスクピラーＭをアライメントエリアＥ２内の別の位置に配置することもできる。この場合、ゲート絶縁膜１１２の開口部にアライメントマーク１１１ｂは露出されなくなるが、係る開口部によって、ゲート絶縁膜１１２上に形成されるゲート配
線膜１１３の表面には凹部が形成されるため、この凹部による凹凸形状をアライメントパターンとして利用することで、ゲート配線膜１１３を下地の半導体膜１１１ａに対して高精度に位置決めすることができる。
このマスクピラーＭには、必要に応じて硬化処理を行なうことができる。マスクピラーＭの硬化処理は、次のようにして行なう。まず、マスクピラーＭを形成した基板１１０を図示しない真空チャンバに搬入し、真空チャンバ内を例えば１．３ｋＰａ（１０Ｔｏｒｒ）以下、例えば０．２Ｔｏｒｒ程度に減圧する。そして、マスクピラーＭを所定の温度、例えば１００〜１５０℃（例えば１３０℃）程度の、通常のフォトレジストのポストベーク温度に加熱するとともに、マスクピラーＭにＵＶ光（例えば波長２５４ｎｍ程度の紫外線）を数分間照射する。これにより、マスクピラーＭは、溶存している水分が脱水されるとともに、紫外線により架橋反応が促進される。しかも、マスクピラーＭは、酸素や水分の影響を受けないため、架橋反応が進んで緻密となり、耐熱性、耐薬品性が向上する。
さらに、マスクピラーＭの硬化処理は、必要に応じてマスクピラーＭをポストベーク温度以上に加熱する熱処理を行なうものとしても良い。この熱処理は、例えば３００℃〜４５０℃の温度で１０分間程度行なう。これにより、非常に耐熱性、耐薬品性に優れたマスクピラーとすることができ、各種の液体成膜材料の使用が可能となる。なお、紫外線照射雰囲気は、減圧状態以外にも、例えば酸素及び水分が実質的に存在しない雰囲気（例えば窒素雰囲気）であっても良い。
（ゲート絶縁膜の形成工程）
次に、図８（ｃ）に示すように、液相法を用いてマスクピラーＭの周囲、即ち、マスクピラーＭを除いた基板の全面に酸化シリコン等からなるゲート絶縁膜１１２を形成する。ここではまず、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃〜１５０℃として５分間、プリベークを行なう。なお本工程では、マスクピラーＭの上部に液体材料が付着するのを防ぐために、液体材料を塗布する前に、予めマスクピラーＭに撥液処理を施しておくことが望ましい。このマスクピラーＭの撥液処理は、四フッ化炭素などのフッ素原子を含むガスを大気圧プラズマによって分解して活性なフッ素単原子やイオンを生成し、この活性なフッ素にマスクピラーを晒すことによって行なうことができる。ただし、マスクピラーＭをフッ素原子を含む撥液性のフォトレジストによって形成した場合には、このような撥液処理は不要である。
以上により、ゲート絶縁膜１１２が形成される。
次に、図８（ｃ）に示すように、液相法を用いてマスクピラーＭの周囲、即ち、マスクピラーＭを除いた基板の全面に酸化シリコン等からなるゲート絶縁膜１１２を形成する。ここではまず、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃〜１５０℃として５分間、プリベークを行なう。なお本工程では、マスクピラーＭの上部に液体材料が付着するのを防ぐために、液体材料を塗布する前に、予めマスクピラーＭに撥液処理を施しておくことが望ましい。このマスクピラーＭの撥液処理は、四フッ化炭素などのフッ素原子を含むガスを大気圧プラズマによって分解して活性なフッ素単原子やイオンを生成し、この活性なフッ素にマスクピラーを晒すことによって行なうことができる。ただし、マスクピラーＭをフッ素原子を含む撥液性のフォトレジストによって形成した場合には、このような撥液処理は不要である。
以上により、ゲート絶縁膜１１２が形成される。
なお本例では、液体材料の塗布方法としてスピンコート法を用いたが、塗布方法としてはこれ以外にも例えば、ディップコート法，ロールコート法，カーテンコート法，スプレー法，液滴吐出法（インクジェット法）等の公知の方法を用いることができる。また、前述の液体材料としては、上述のポリシラザンの他、ポリイミドやＨｉｇｈ−Ｋ材等をキシレン等の所定の溶媒に分散ないし溶解させたものを使用することができる。
また、半導体膜の形成工程とゲート絶縁膜の形成工程との間には、必要に応じて洗浄工程を設けることができる。具体的には、半導体膜１１１ａ，１１１ｂのパターニングが終了したら、酸素含有ガス雰囲気下で、基板にＵＶ光を照射し、基板表面に存在する汚染物（有機物など）を分解除去する。ここで、照射するＵＶ光は、波長２５４ｎｍにピーク強度を有する低圧水銀ランプや、波長１７２ｎｍにピーク強度を有するエキシマランプを用いる。この波長領域の光は、酸素分子（Ｏ２）をオゾン（Ｏ３）に分解し、更に、このオゾンを酸素ラジカル（Ｏ＊）に分解するので、ここで生成された活性度の高いオゾンや酸素ラジカルを利用することにより、基板表面に付着した有機物を効率的に除去することが可能となる。
また、半導体膜の形成工程とゲート絶縁膜の形成工程との間には、必要に応じて洗浄工程を設けることができる。具体的には、半導体膜１１１ａ，１１１ｂのパターニングが終了したら、酸素含有ガス雰囲気下で、基板にＵＶ光を照射し、基板表面に存在する汚染物（有機物など）を分解除去する。ここで、照射するＵＶ光は、波長２５４ｎｍにピーク強度を有する低圧水銀ランプや、波長１７２ｎｍにピーク強度を有するエキシマランプを用いる。この波長領域の光は、酸素分子（Ｏ２）をオゾン（Ｏ３）に分解し、更に、このオゾンを酸素ラジカル（Ｏ＊）に分解するので、ここで生成された活性度の高いオゾンや酸素ラジカルを利用することにより、基板表面に付着した有機物を効率的に除去することが可能となる。
（マスク材の除去工程）
次に、図８（ｄ）に示すように、マスクピラーＭを剥離液（例えば熱濃硫酸）を用いて除去する。これにより、ゲート絶縁膜１１２に開口部１１２Ａが形成され、この開口部１１２Ａ内にアライメントマーク１１１ｂが露出された状態となる。
続いて、ゲート絶縁膜１１２のポリシラザンを本焼成する。このポリシラザンの本焼成は、例えば処理温度を３００℃〜４００℃としてWET O2雰囲気下で６０分間、熱処理することにより行なう。このように熱処理をWET O2雰囲気下で行なうことで、分極の原因となる絶縁膜中の窒素成分を少なくすることができる。以上により、ゲート絶縁膜１１２のポリシラザンは完全な酸化シリコン膜に転化される。なお、前述のゲート絶縁膜の形成工程では、レジスト等からなる耐熱性の低いマスクピラーＭが基板上に残っていたので、プリベークのみで留め、マスクピラー除去後にポリシラザンを本焼成したが、マスクピラーＭが耐熱性の高い無機材料（例えばポリシラザンや金属微粒子含有の液体材料によって形成されたもの）からなる場合には、マスクピラーＭを基板上に残した状態でポリシラザンを本焼成してもよい。また、マスクピラーＭが有機材料からなる場合であっても、前述のような硬化処理によって耐熱性を高めたものである場合には、同様に、マスクピラーＭを基板上に残した状態でポリシラザンを本焼成することができる。こうすることで、ポリシラザンゲート絶縁膜への熱処理（プリベークと本焼成）を一貫して行なうことができ、工程が容易となる。
次に、図８（ｄ）に示すように、マスクピラーＭを剥離液（例えば熱濃硫酸）を用いて除去する。これにより、ゲート絶縁膜１１２に開口部１１２Ａが形成され、この開口部１１２Ａ内にアライメントマーク１１１ｂが露出された状態となる。
続いて、ゲート絶縁膜１１２のポリシラザンを本焼成する。このポリシラザンの本焼成は、例えば処理温度を３００℃〜４００℃としてWET O2雰囲気下で６０分間、熱処理することにより行なう。このように熱処理をWET O2雰囲気下で行なうことで、分極の原因となる絶縁膜中の窒素成分を少なくすることができる。以上により、ゲート絶縁膜１１２のポリシラザンは完全な酸化シリコン膜に転化される。なお、前述のゲート絶縁膜の形成工程では、レジスト等からなる耐熱性の低いマスクピラーＭが基板上に残っていたので、プリベークのみで留め、マスクピラー除去後にポリシラザンを本焼成したが、マスクピラーＭが耐熱性の高い無機材料（例えばポリシラザンや金属微粒子含有の液体材料によって形成されたもの）からなる場合には、マスクピラーＭを基板上に残した状態でポリシラザンを本焼成してもよい。また、マスクピラーＭが有機材料からなる場合であっても、前述のような硬化処理によって耐熱性を高めたものである場合には、同様に、マスクピラーＭを基板上に残した状態でポリシラザンを本焼成することができる。こうすることで、ポリシラザンゲート絶縁膜への熱処理（プリベークと本焼成）を一貫して行なうことができ、工程が容易となる。
（ゲート配線の形成工程、第２のアライメントマークの形成工程）
次に、図８（ｅ）に示すように、ゲート絶縁膜１１２の上に、当該ゲート絶縁膜１１２の表面及び開口部１１２Ａの内部を覆うゲート配線膜１１３を形成する。ゲート配線膜１１３の形成は、ＣＶＤ法、ＰＶＤ法など、適当な方法を選択して、タンタル、アルミニウム、チタンなどの適当な金属、金属窒化物、ポリシリコンなどを厚膜（例えば３００ｎｍ〜５００ｎｍ程度の厚み）に堆積あるいは積層することによって行なう。この工程では、不透明なゲート配線膜１１３が基板全面に形成されるが、ゲート絶縁膜１１２には、前述のように、第１のアライメントマーク１１１ｂを露出させる開口部１１２Ａが形成されているので、ゲート配線膜１１３の表面にも、この第１のアライメントマーク１１１ｂの形状を反映した形状の凹凸部１１３Ａが形成されることになる。
次に、図８（ｆ）に示すように、ゲート配線膜１１３をパターニングして、素子エリアＥ１にゲート電極を含むゲート配線１１３ａを形成し、アライメントエリアＥ２に前述の凹凸部１１３Ａを持った第２のアライメントマーク１１３ｂを形成する。前述のように本例では、ゲート配線膜１１３の表面に、下地のアライメントマーク１１１ｂの形状を反映した凹凸形状（凹凸部１１３Ａ）が付与されているので、この凹凸部１１３Ａをアライメントマークとして利用することで、ゲート配線膜１１３を下地の半導体膜１１１ａに対して高精度に位置決めした状態でパターニングすることができる。
次に、図８（ｅ）に示すように、ゲート絶縁膜１１２の上に、当該ゲート絶縁膜１１２の表面及び開口部１１２Ａの内部を覆うゲート配線膜１１３を形成する。ゲート配線膜１１３の形成は、ＣＶＤ法、ＰＶＤ法など、適当な方法を選択して、タンタル、アルミニウム、チタンなどの適当な金属、金属窒化物、ポリシリコンなどを厚膜（例えば３００ｎｍ〜５００ｎｍ程度の厚み）に堆積あるいは積層することによって行なう。この工程では、不透明なゲート配線膜１１３が基板全面に形成されるが、ゲート絶縁膜１１２には、前述のように、第１のアライメントマーク１１１ｂを露出させる開口部１１２Ａが形成されているので、ゲート配線膜１１３の表面にも、この第１のアライメントマーク１１１ｂの形状を反映した形状の凹凸部１１３Ａが形成されることになる。
次に、図８（ｆ）に示すように、ゲート配線膜１１３をパターニングして、素子エリアＥ１にゲート電極を含むゲート配線１１３ａを形成し、アライメントエリアＥ２に前述の凹凸部１１３Ａを持った第２のアライメントマーク１１３ｂを形成する。前述のように本例では、ゲート配線膜１１３の表面に、下地のアライメントマーク１１１ｂの形状を反映した凹凸形状（凹凸部１１３Ａ）が付与されているので、この凹凸部１１３Ａをアライメントマークとして利用することで、ゲート配線膜１１３を下地の半導体膜１１１ａに対して高精度に位置決めした状態でパターニングすることができる。
（不純物の注入工程）
次に、図８（ｇ）に示すように、ゲート配線１１３ａをマスクとして半導体膜１１１ａに不純物イオン注入を行い、半導体膜１１１ａにソース領域１１１ｓ及びドレイン領域１１１ｄを形成する。このとき、ゲート電極１１３ａがイオン注入のマスクとなっているので、チャンネル領域１１１ａはゲート電極下のみに形成される自己整合構造となる。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物元索のみを注入するイオン打ち込み法の二種類を適用することができる。イオン・ドーピング法の原料ガスとしては水素中に希釈されたホスフィン(ＰＨ３)やジボラン(Ｂ２Ｈ６)等の注入不純物元素の水素化物を用いることができる。
次に、図８（ｇ）に示すように、ゲート配線１１３ａをマスクとして半導体膜１１１ａに不純物イオン注入を行い、半導体膜１１１ａにソース領域１１１ｓ及びドレイン領域１１１ｄを形成する。このとき、ゲート電極１１３ａがイオン注入のマスクとなっているので、チャンネル領域１１１ａはゲート電極下のみに形成される自己整合構造となる。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物元索のみを注入するイオン打ち込み法の二種類を適用することができる。イオン・ドーピング法の原料ガスとしては水素中に希釈されたホスフィン(ＰＨ３)やジボラン(Ｂ２Ｈ６)等の注入不純物元素の水素化物を用いることができる。
（層間絶縁膜の形成工程、不純物の活性化工程）
次に、図９（ａ）に示すように、ゲート絶縁膜１１２，ゲート配線１１３ａ，第２のアライメントマーク１１３ｂを覆うように、基板全面に層間絶縁膜１１４を形成する。この層間絶縁膜１１４の形成方法は、ゲート絶縁膜１１２の形成方法と同様である。すなわち、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃〜１５０℃として５分間、プリベークを行なう。その後、処理温度を３００℃〜４００℃としてWET O2雰囲気下で６０分間、熱処理を行なう。なお本例では、最後の熱処理は、半導体膜１１１ａに注入された不純物の活性化を兼ねて行なわれるが、この不純物の活性化工程は、前述の不純物の注入工程に続けて行なうこともできる。この場合、活性化の方法としては、レーザ照射による方法や３００℃以上の炉で加熱する（低温熱処理）方法、ランプによる高速熱処理法などがあるが、適当な方法を選択することができる。
次に、図９（ａ）に示すように、ゲート絶縁膜１１２，ゲート配線１１３ａ，第２のアライメントマーク１１３ｂを覆うように、基板全面に層間絶縁膜１１４を形成する。この層間絶縁膜１１４の形成方法は、ゲート絶縁膜１１２の形成方法と同様である。すなわち、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃〜１５０℃として５分間、プリベークを行なう。その後、処理温度を３００℃〜４００℃としてWET O2雰囲気下で６０分間、熱処理を行なう。なお本例では、最後の熱処理は、半導体膜１１１ａに注入された不純物の活性化を兼ねて行なわれるが、この不純物の活性化工程は、前述の不純物の注入工程に続けて行なうこともできる。この場合、活性化の方法としては、レーザ照射による方法や３００℃以上の炉で加熱する（低温熱処理）方法、ランプによる高速熱処理法などがあるが、適当な方法を選択することができる。
（コンタクトホールの形成工程）
次に、図９（ｂ）に示すように、層間絶縁膜１１４およびゲート絶縁膜１１２のソース部分，ドレイン部分に対応する位置に、それぞれ開口部（コンタクトホール）Ｈ１１，Ｈ１２を開孔する。
次に、図９（ｂ）に示すように、層間絶縁膜１１４およびゲート絶縁膜１１２のソース部分，ドレイン部分に対応する位置に、それぞれ開口部（コンタクトホール）Ｈ１１，Ｈ１２を開孔する。
（ソース配線層、ドレイン配線層の形成工程）
次に、図９（ｃ）に示すように、層間絶縁膜１１４の表面及び開口部Ｈ１１，Ｈ１２の内部を覆うように、アルミニウム膜、クロム膜、タンタル膜などの金属膜１１５をスパッタ法やＰＶＤ法等によって形成する。この工程では、不透明な金属膜１１５が基板全面に形成されるが、層間絶縁膜１１４には、コンタクトホールＨ１１，Ｈ１２が形成されているので、金属膜１１５の表面には、このコンタクトホールＨ１１,Ｈ１２の凹凸形状を反映した形状の凹凸部１１５Ａが形成されることになる。
次に、図９（ｄ）に示すように、金属膜１１５をパターニングしてソース電極を含むソース配線１１５ａ、及びドレイン電極を含むドレイン配線１１５ｂを形成する。上述のように本例では、金属膜１１５の表面に下地のアライメントマーク１１３ｂの形状を反映した凹凸形状（凹凸部１１５Ａ）が付与されているので、この凹凸部１１５Ａをアライメントマークとして利用することで、金属膜１１５を下地の半導体膜１１１ａ及びゲート配線１１３ａに対して高精度に位置決めした状態でパターニングすることができる。
なお、ソース電極１１５ａ，ドレイン電極１１５ｂの上には、必要に応じて、酸化シリコン，窒化シリコン，ＰＳＧ等を堆積して保護膜を形成することができる。
以上により、薄膜トランジスタ３が製造される。
次に、図９（ｃ）に示すように、層間絶縁膜１１４の表面及び開口部Ｈ１１，Ｈ１２の内部を覆うように、アルミニウム膜、クロム膜、タンタル膜などの金属膜１１５をスパッタ法やＰＶＤ法等によって形成する。この工程では、不透明な金属膜１１５が基板全面に形成されるが、層間絶縁膜１１４には、コンタクトホールＨ１１，Ｈ１２が形成されているので、金属膜１１５の表面には、このコンタクトホールＨ１１,Ｈ１２の凹凸形状を反映した形状の凹凸部１１５Ａが形成されることになる。
次に、図９（ｄ）に示すように、金属膜１１５をパターニングしてソース電極を含むソース配線１１５ａ、及びドレイン電極を含むドレイン配線１１５ｂを形成する。上述のように本例では、金属膜１１５の表面に下地のアライメントマーク１１３ｂの形状を反映した凹凸形状（凹凸部１１５Ａ）が付与されているので、この凹凸部１１５Ａをアライメントマークとして利用することで、金属膜１１５を下地の半導体膜１１１ａ及びゲート配線１１３ａに対して高精度に位置決めした状態でパターニングすることができる。
なお、ソース電極１１５ａ，ドレイン電極１１５ｂの上には、必要に応じて、酸化シリコン，窒化シリコン，ＰＳＧ等を堆積して保護膜を形成することができる。
以上により、薄膜トランジスタ３が製造される。
以上説明したように、本発明の半導体装置の製造方法は、製造工程の一部に液相プロセスを取り入れたものとなっているため、極めて平坦性の高い膜面が得られる。このため、配線を形成する際に段差によって断線等が生じる虞がなく、信頼性の高いトランジスタを高い歩留まりで製造することが可能である。
また本発明では、液相プロセスによって形成した絶縁膜（本例では、ゲート絶縁膜１１２や層間絶縁膜１１４）の上に導電膜を形成する前に、当該絶縁膜に開口部を形成して下地のアライメントマークを露出させたり、当該絶縁膜に開口部を形成したりすることによって、この絶縁膜以降の膜に対してアライメントマークの形状が現れるようにしているため、係る絶縁膜以降に形成される膜を下層側の半導体膜や配線層等に対して高精度に位置決めした状態でパターニングすることができる。
また本発明では、液相プロセスによって形成した絶縁膜（本例では、ゲート絶縁膜１１２や層間絶縁膜１１４）の上に導電膜を形成する前に、当該絶縁膜に開口部を形成して下地のアライメントマークを露出させたり、当該絶縁膜に開口部を形成したりすることによって、この絶縁膜以降の膜に対してアライメントマークの形状が現れるようにしているため、係る絶縁膜以降に形成される膜を下層側の半導体膜や配線層等に対して高精度に位置決めした状態でパターニングすることができる。
なお本実施形態では、マスクピラーＭの形成／除去によってゲート絶縁膜１１２をアライメントマーク１１１ｂの形成領域以外の領域に形成したが、この代わりに、ゲート絶縁膜１１２を基板全面に成膜し、そのあと通常のフォトエッチング技術を使って、アライメントマーク１１１ｂの形成領域に位置するゲート絶縁膜を除去しても、本実施形態と同様の形状をつくり出すことができる。しかし、本実施形態の方法（マスクピラーＭの形成／除去）を用いれば、仮にゲート絶縁膜が不透明な材料によって構成されたとしても、アライメントマーク部分のゲート絶縁膜を確実に開口することができる。
また本実施形態では、マスクピラーＭをアライメントマーク１１１ｂの平面領域に形成したが、このマスクピラーＭは必ずしもこの位置に形成される必要はなく、両者の相対位置が管理される限りにおいて、これとは別の位置に形成することも可能である。すなわち、少なくともマスクピラーＭとアライメントマーク１１１ｂとが整合して形成されていれば、前述したのと同様の効果が得られる。しかし、本実施形態のようにマスクピラーＭをアライメントマーク１１１ｂの平面領域に形成した場合には、このアライメントマーク１１１ｂの形状がゲート配線膜１１３の表面に現れるため、マスクピラーＭを別の位置に形成する場合に比べて、よりアライメントの精度は高くなる。
また本実施形態では、マスクピラーＭをアライメントマーク１１１ｂの平面領域に形成したが、このマスクピラーＭは必ずしもこの位置に形成される必要はなく、両者の相対位置が管理される限りにおいて、これとは別の位置に形成することも可能である。すなわち、少なくともマスクピラーＭとアライメントマーク１１１ｂとが整合して形成されていれば、前述したのと同様の効果が得られる。しかし、本実施形態のようにマスクピラーＭをアライメントマーク１１１ｂの平面領域に形成した場合には、このアライメントマーク１１１ｂの形状がゲート配線膜１１３の表面に現れるため、マスクピラーＭを別の位置に形成する場合に比べて、よりアライメントの精度は高くなる。
［第４実施形態］
次に、本発明の第４の実施の形態を図１０を用いて説明する。本実施形態において、前記第３の実施の形態と同様の部材又は部位については同じ符号を付し、詳細な説明は省略する。
本実施形態は、前記第１実施形態において、ソース配線１１５ａ及びドレイン配線１１５ｂの形成方法を変形したものである。すなわち、前記第１の実施形態では金属膜１１５をスパッタ等の真空プロセスを用いて形成したが、本実施形態では金属膜１１５を液相プロセス、例えばスピンコートを用いて成膜している。しかしこの場合、係る金属膜１１５を厚く形成すると、膜の表面に下地の凹凸形状が反映されなくなるため、単に金属膜１１５をスピンコートするだけでは、その後のエッチング工程においてアライメントをとることができなくなる。よって、この場合には、金属膜を形成する前に、何らかの方法で基板上にアライメントマークとなるようなものを作りこんでおく必要がある。
次に、本発明の第４の実施の形態を図１０を用いて説明する。本実施形態において、前記第３の実施の形態と同様の部材又は部位については同じ符号を付し、詳細な説明は省略する。
本実施形態は、前記第１実施形態において、ソース配線１１５ａ及びドレイン配線１１５ｂの形成方法を変形したものである。すなわち、前記第１の実施形態では金属膜１１５をスパッタ等の真空プロセスを用いて形成したが、本実施形態では金属膜１１５を液相プロセス、例えばスピンコートを用いて成膜している。しかしこの場合、係る金属膜１１５を厚く形成すると、膜の表面に下地の凹凸形状が反映されなくなるため、単に金属膜１１５をスピンコートするだけでは、その後のエッチング工程においてアライメントをとることができなくなる。よって、この場合には、金属膜を形成する前に、何らかの方法で基板上にアライメントマークとなるようなものを作りこんでおく必要がある。
図１０は、その方法の一例を示す工程図である。この方法ではまず、図９（ｂ）に示した状態から、アライメントエリアＥ２に柱状のマスクピラー（マスク材）Ｍ２を形成する（図１０（ａ）参照）。このマスクピラーＭ２は、後述の金属膜１１５に開口部１１５Ｂ（金属膜１１５の非形成領域）を形成するためのものである。このマスクピラーＭ２の形成位置は、必ずしもアライメントマーク１１１ｂと同じ位置である必要はない。しかし、金属膜１１５を下地の半導体膜１１１ａに対して正確に位置決めする必要から、少なくともマスクピラーＭ２の位置はアライメントマーク１１１ｂの形成位置に基づいて決定される必要がある。本例では、この開口部１１５Ｂをアライメントマークとして利用することで、ソース配線１１５ａ及びドレイン配線１１５ｂと下層側の半導体膜１１１ａとのアライメントを行なう。
このマスクピラーＭ２の形成方法は、前述のマスクピラーＭと同様である。この際、マスクピラーＭ２の厚み（高さ）は、このあと形成される金属膜１１５の厚みと同じかそれ以上とする。これにより、マスクピラーＭ２が金属膜１１５の中に埋没されない（即ち、マスクピラーＭ２の上部がゲート絶縁膜１１２の表面から突出する）ようにすることができる。
このマスクピラーＭ２の形成方法は、前述のマスクピラーＭと同様である。この際、マスクピラーＭ２の厚み（高さ）は、このあと形成される金属膜１１５の厚みと同じかそれ以上とする。これにより、マスクピラーＭ２が金属膜１１５の中に埋没されない（即ち、マスクピラーＭ２の上部がゲート絶縁膜１１２の表面から突出する）ようにすることができる。
次に、図１０（ｂ）に示すように、液相法を用いてマスクピラーＭ２の周囲、即ち、マスクピラーＭ２を除いた基板の全面に、金属を含む液体材料をスピンコートし、これを乾燥,焼成して金属膜（機能膜）１１５とする。この際、マスクピラーＭ２は、必要に応じて焼成前に除去しておく。ただし、マスクピラーＭ２に対して前述のような硬化処理を施した場合には、マスクピラーＭ２を除去することなく焼成処理を行なうことができる。
このように予めマスクピラーＭ２を作りこんでおいた場合、金属膜１１５には、このマスクピラーＭ２の形成位置に開口部１１５Ｂが形成されることになる。
次に、図１０（ｃ）に示すように、金属膜１１５をパターニングしてソース電極を含むソース配線１１５ａ、及びドレイン電極を含むドレイン配線１１５ｂを形成する。この際、前述の開口部１１５Ｂをアライメントマークとして利用することで、金属膜１１５を下地の半導体膜１１１ａ及びゲート配線１１３ａに対して高精度に位置決めした状態でパターニングすることができる。
このように予めマスクピラーＭ２を作りこんでおいた場合、金属膜１１５には、このマスクピラーＭ２の形成位置に開口部１１５Ｂが形成されることになる。
次に、図１０（ｃ）に示すように、金属膜１１５をパターニングしてソース電極を含むソース配線１１５ａ、及びドレイン電極を含むドレイン配線１１５ｂを形成する。この際、前述の開口部１１５Ｂをアライメントマークとして利用することで、金属膜１１５を下地の半導体膜１１１ａ及びゲート配線１１３ａに対して高精度に位置決めした状態でパターニングすることができる。
以上説明したように、本実施形態では不透明な金属膜を液相法を用いて形成する前に、下層側のアライメントマークに基づいて、予め基板上にマスクピラーＭ２を作りこんでいるため、その後形成される金属膜１１５には、このマスクピラーＭ２に対応して開口部１１５Ｂ（非形成領域）が形成されることになる。このため、この開口部１１５Ｂを新たなアライメントマークとして利用することで、金属膜１１５を下地の半導体膜１１１ａに対して正確に位置決めした状態でパターニングすることが可能となる。
なお本実施形態では、ソース配線等の形成工程に本方法を適用したが、この方法はこれ以外の工程、例えばゲート配線１１３ａの形成工程に適用することも可能である。また本実施形態では、金属膜を本発明の機能膜の一例として示したが、機能膜はこのようなものに限定されない。例えば本方法を絶縁膜等の透明な膜のパターニングに適用することもできるが、前述したような経緯から、本方法は特に金属等の不透明な膜をパターニングする場合に効果がある。
なお本実施形態では、ソース配線等の形成工程に本方法を適用したが、この方法はこれ以外の工程、例えばゲート配線１１３ａの形成工程に適用することも可能である。また本実施形態では、金属膜を本発明の機能膜の一例として示したが、機能膜はこのようなものに限定されない。例えば本方法を絶縁膜等の透明な膜のパターニングに適用することもできるが、前述したような経緯から、本方法は特に金属等の不透明な膜をパターニングする場合に効果がある。
［第５実施形態］
次に、本発明の第５の実施の形態を図１１を用いて説明する。図１１は、本発明の薄膜トランジスタ（ＴＦＴ）の製造方法を説明するための工程図であって、ＴＦＴの形成される領域（素子エリア）Ｅ１及びアライメントマークの形成される領域（アライメントエリア）Ｅ２のみを拡大して示す断面模式図である。なお本実施形態において、前記第３実施形態と同様の部材又は部位については同じ符号を付し、詳細な説明は省略する。
次に、本発明の第５の実施の形態を図１１を用いて説明する。図１１は、本発明の薄膜トランジスタ（ＴＦＴ）の製造方法を説明するための工程図であって、ＴＦＴの形成される領域（素子エリア）Ｅ１及びアライメントマークの形成される領域（アライメントエリア）Ｅ２のみを拡大して示す断面模式図である。なお本実施形態において、前記第３実施形態と同様の部材又は部位については同じ符号を付し、詳細な説明は省略する。
（半導体膜の形成工程、第１のアライメントマークの形成工程）
まず、基板１１０上にアモルファスシリコン膜等からなる半導体膜を形成し、これをレーザアニール等により結晶化した後、エッチング等によりパターニングする。以上の工程により、図１１（ａ）に示すように、素子エリアＥ１に所定形状の多結晶半導体膜（第１の半導体膜）１１１ａが形成され、アライメントエリアＥ２に第１のアライメントマークとしての第２の半導体膜１１１ｂが形成される。
まず、基板１１０上にアモルファスシリコン膜等からなる半導体膜を形成し、これをレーザアニール等により結晶化した後、エッチング等によりパターニングする。以上の工程により、図１１（ａ）に示すように、素子エリアＥ１に所定形状の多結晶半導体膜（第１の半導体膜）１１１ａが形成され、アライメントエリアＥ２に第１のアライメントマークとしての第２の半導体膜１１１ｂが形成される。
（マスク材の形成工程）
次に、図１１（ｂ）に示すように、アライメントエリアＥ２に柱状のマスクピラー（マスク材）Ｍを形成する。このマスクピラーＭは、後述のゲート絶縁膜１１２にアライメントマーク１１１ｂに通じる開口部１１２Ａを形成するためのものである。本例では、この開口部１１２Ａ内にアライメントマーク１１１ｂを露出させることによって、ゲート絶縁膜１１２上に形成されるゲート配線膜１１３の表面にアライメントマーク１１１ｂの形状が現れるようにし、これにより、ゲート配線１１３ａと下層側の第１の半導体膜１１１ａとのアライメントを可能としている。
次に、図１１（ｂ）に示すように、アライメントエリアＥ２に柱状のマスクピラー（マスク材）Ｍを形成する。このマスクピラーＭは、後述のゲート絶縁膜１１２にアライメントマーク１１１ｂに通じる開口部１１２Ａを形成するためのものである。本例では、この開口部１１２Ａ内にアライメントマーク１１１ｂを露出させることによって、ゲート絶縁膜１１２上に形成されるゲート配線膜１１３の表面にアライメントマーク１１１ｂの形状が現れるようにし、これにより、ゲート配線１１３ａと下層側の第１の半導体膜１１１ａとのアライメントを可能としている。
このマスクピラーＭは、インクジェット装置等の液滴吐出装置を用いて、レジスト等の液体有機材料をアライメントマーク１１１ｂ上、或いはアライメントマーク１１１ｂを含む領域に選択的に滴下し、これを固化することによって形成される。この際、マスクピラーＭの厚み（高さ）は、このあと形成されるゲート絶縁膜１１２の厚みと同じかそれ以上とする。これにより、マスクピラーＭがゲート絶縁膜１１２の中に埋没されないようにすることができる。なお、この工程では、滴下された液体材料がアライメントマーク１１１ｂの形成位置を超えて周囲に大きく広がるのを防ぐために、滴下前に、予め基板においてアライメントマーク１１１ｂの周囲に撥液処理を施すようにしてもよい。この撥液処理は、例えばフッ素樹脂等の撥液膜を上記開口部の周囲に形成することによって行なうことができる。
（ゲート絶縁膜の形成工程）
次に、図１１（ｃ）に示すように、液相法を用いてマスクピラーＭの周囲、即ち、マスクピラーＭを除いた基板の全面に酸化シリコン等からなるゲート絶縁膜１１２を形成する。ここではまず、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃〜１５０℃として５分間、プリベークを行なう。この際、マスクピラーＭの上部に液体材料が付着するのを防ぐために、液体材料を塗布する前に、予めマスクピラーＭに撥液処理を施しておくことが望ましい。
以上により、ゲート絶縁膜１１２が形成される。
次に、図１１（ｃ）に示すように、液相法を用いてマスクピラーＭの周囲、即ち、マスクピラーＭを除いた基板の全面に酸化シリコン等からなるゲート絶縁膜１１２を形成する。ここではまず、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃〜１５０℃として５分間、プリベークを行なう。この際、マスクピラーＭの上部に液体材料が付着するのを防ぐために、液体材料を塗布する前に、予めマスクピラーＭに撥液処理を施しておくことが望ましい。
以上により、ゲート絶縁膜１１２が形成される。
（マスク材の除去工程）
次に、図１１（ｄ）に示すように、マスクピラーＭを剥離液（例えば熱濃硫酸）を用いて除去する。これにより、ゲート絶縁膜１１２に開口部１１２Ａが形成され、この開口部１１２Ａ内にアライメントマーク１１１ｂが露出された状態となる。続いて、ゲート絶縁膜１１２のポリシラザンを本焼成する。
次に、図１１（ｄ）に示すように、マスクピラーＭを剥離液（例えば熱濃硫酸）を用いて除去する。これにより、ゲート絶縁膜１１２に開口部１１２Ａが形成され、この開口部１１２Ａ内にアライメントマーク１１１ｂが露出された状態となる。続いて、ゲート絶縁膜１１２のポリシラザンを本焼成する。
（ゲート配線の形成工程、第２のアライメントマークの形成工程）
次に、図１１（ｅ）に示すように、ゲート絶縁膜１１２の上に、タンタル、アルミニウム、チタンなどの適当な金属、金属窒化物、ポリシリコンなどからなる厚膜のゲート配線膜１１３を形成する。この工程では、不透明なゲート配線膜１１３が基板全面に形成されるが、ゲート絶縁膜１１２には、前述のように、第１のアライメントマーク１１１ｂを露出させる開口部１１２Ａが形成されているので、ゲート配線膜１１３の表面にも、この第１のアライメントマーク１１１ｂの形状を反映した形状の凹凸部１１３Ａが形成されることになる。
次に、図１１（ｆ）に示すように、ゲート配線膜１１３をパターニングして、素子エリアＥ１にゲート電極を含むゲート配線１１３ａを形成し、アライメントエリアＥ２に前述の凹凸部１１３Ａを持った第２のアライメントマーク１１３ｂを形成する。前述のように本例では、ゲート配線膜１１３の表面に、下地のアライメントマーク１１１ｂの形状を反映した凹凸形状（凹凸部１１３Ａ）が付与されているので、この凹凸部１１３Ａをアライメントマークとして利用することで、ゲート配線膜１１３を下地の半導体膜１１１ａに対して高精度に位置決めした状態でパターニングすることができる。
次に、図１１（ｅ）に示すように、ゲート絶縁膜１１２の上に、タンタル、アルミニウム、チタンなどの適当な金属、金属窒化物、ポリシリコンなどからなる厚膜のゲート配線膜１１３を形成する。この工程では、不透明なゲート配線膜１１３が基板全面に形成されるが、ゲート絶縁膜１１２には、前述のように、第１のアライメントマーク１１１ｂを露出させる開口部１１２Ａが形成されているので、ゲート配線膜１１３の表面にも、この第１のアライメントマーク１１１ｂの形状を反映した形状の凹凸部１１３Ａが形成されることになる。
次に、図１１（ｆ）に示すように、ゲート配線膜１１３をパターニングして、素子エリアＥ１にゲート電極を含むゲート配線１１３ａを形成し、アライメントエリアＥ２に前述の凹凸部１１３Ａを持った第２のアライメントマーク１１３ｂを形成する。前述のように本例では、ゲート配線膜１１３の表面に、下地のアライメントマーク１１１ｂの形状を反映した凹凸形状（凹凸部１１３Ａ）が付与されているので、この凹凸部１１３Ａをアライメントマークとして利用することで、ゲート配線膜１１３を下地の半導体膜１１１ａに対して高精度に位置決めした状態でパターニングすることができる。
（不純物の注入工程、層間絶縁膜の形成工程、ソース配線・ドレイン配線の形成工程）
次に、ゲート配線１１３ａをマスクとして半導体膜１１１ａに不純物イオン注入を行い、ソース領域１１１ｓ及びドレイン領域１１１ｄを形成する。
続いて、液相法により、ゲート絶縁膜１１２，ゲート配線１１３ａ，第２のアライメントマーク１１３ｂを覆うように基板全面に層間絶縁膜１１４を形成し、この層間絶縁膜１１４およびゲート絶縁膜１１２のソース部分，ドレイン部分に対応する位置に、それぞれコンタクトホールＨ１１，コンタクトホールＨ１２を開孔する。
次に、ゲート配線１１３ａをマスクとして半導体膜１１１ａに不純物イオン注入を行い、ソース領域１１１ｓ及びドレイン領域１１１ｄを形成する。
続いて、液相法により、ゲート絶縁膜１１２，ゲート配線１１３ａ，第２のアライメントマーク１１３ｂを覆うように基板全面に層間絶縁膜１１４を形成し、この層間絶縁膜１１４およびゲート絶縁膜１１２のソース部分，ドレイン部分に対応する位置に、それぞれコンタクトホールＨ１１，コンタクトホールＨ１２を開孔する。
続いて、このコンタクトホールＨ１１，Ｈ１２の内壁を覆うように、アルミニウム膜、クロム膜、タンタル膜などの金属膜をスパッタ法やＰＶＤ法等によって形成し、パターニングにより、ソース電極を含むソース配線１１５ａ、及びドレイン電極を含むドレイン配線１１５ｂを形成する。この工程では、不透明な金属膜が基板全面に形成されるが、層間絶縁膜１１４には、コンタクトホールＨ１１,Ｈ１２が形成されているので、金属膜の表面には、このコンタクトホールＨ１１,Ｈ１２の凹凸形状を反映した形状の凹凸部１１５Ａが形成されることになる。したがって、この金属膜表面に現れた凹凸部１１５Ａをアライメントマークとして利用することで、金属膜を下地の半導体膜１１１ａ及びゲート配線１１３ａに対して高精度に位置決めした状態でパターニングすることができる。図１１（ｇ）はソース配線１１５ａやドレイン配線１１５ｂ等の配線を形成した後の状態を示す図である。
この後、ソース電極１１５ａ，ドレイン電極１１５ｂの上には、必要に応じて、酸化シリコン，窒化シリコン，ＰＳＧ等を堆積して保護膜を形成することができる。
以上により、薄膜トランジスタ４が製造される。
この後、ソース電極１１５ａ，ドレイン電極１１５ｂの上には、必要に応じて、酸化シリコン，窒化シリコン，ＰＳＧ等を堆積して保護膜を形成することができる。
以上により、薄膜トランジスタ４が製造される。
以上説明したように、本実施形態の薄膜トランジスタの製造方法でも、アライメントマークの形状が、液相プロセスで形成される絶縁膜以降の膜に対して現れるので、係る絶縁膜以降に形成される膜を下層側の半導体膜や配線層等に対して高精度に位置決めした状態でパターニングすることができる。
［第６実施形態］
次に、本発明の第６の実施の形態を図１２を用いて説明する。図１２は、本発明の薄膜トランジスタ（ＴＦＴ）の製造方法を説明するための工程図であって、ＴＦＴの形成される領域（素子エリア）Ｅ１及びアライメントマークの形成される領域（アライメントエリア）Ｅ２のみを拡大して示す断面模式図である。なお本実施形態において、前記第３又は第４実施形態と同様の部材又は部位については同じ符号を付し、詳細な説明は省略する。
次に、本発明の第６の実施の形態を図１２を用いて説明する。図１２は、本発明の薄膜トランジスタ（ＴＦＴ）の製造方法を説明するための工程図であって、ＴＦＴの形成される領域（素子エリア）Ｅ１及びアライメントマークの形成される領域（アライメントエリア）Ｅ２のみを拡大して示す断面模式図である。なお本実施形態において、前記第３又は第４実施形態と同様の部材又は部位については同じ符号を付し、詳細な説明は省略する。
（半導体膜の形成工程、第１のアライメントマークの形成工程）
まず、基板１１０上にアモルファスシリコン膜等からなる半導体膜を形成し、これをレーザアニール等により結晶化した後、エッチング等によりパターニングする。以上の工程により、図１２（ａ）に示すように、素子エリアＥ１に所定形状の多結晶半導体膜（第１の半導体膜）１１１ａが形成され、アライメントエリアＥ２に第１のアライメントマークとしての第２の半導体膜１１１ｂが形成される。
まず、基板１１０上にアモルファスシリコン膜等からなる半導体膜を形成し、これをレーザアニール等により結晶化した後、エッチング等によりパターニングする。以上の工程により、図１２（ａ）に示すように、素子エリアＥ１に所定形状の多結晶半導体膜（第１の半導体膜）１１１ａが形成され、アライメントエリアＥ２に第１のアライメントマークとしての第２の半導体膜１１１ｂが形成される。
（マスク材の形成工程）
次に、図１２（ｂ）に示すように、アライメントエリアＥ２に柱状のマスクピラー（マスク材）Ｍを形成する。このマスクピラーＭは、後述のゲート配線膜１１３の表面に、前記アライメントマーク１１１ｂの形状を反映した凹凸形状（凹凸部１１３Ａ）を付与する（即ち、ゲート配線膜１１３の表面にアライメントマーク１１１ｂの形状が現れるようにする）ためのものである。本例では、この凹凸部１１３Ａを利用してゲート配線膜１１３をパターニングすることにより、ゲート配線１１３ａと下層側の半導体膜１１１ａとを高精度に位置決めできるようにしている。
次に、図１２（ｂ）に示すように、アライメントエリアＥ２に柱状のマスクピラー（マスク材）Ｍを形成する。このマスクピラーＭは、後述のゲート配線膜１１３の表面に、前記アライメントマーク１１１ｂの形状を反映した凹凸形状（凹凸部１１３Ａ）を付与する（即ち、ゲート配線膜１１３の表面にアライメントマーク１１１ｂの形状が現れるようにする）ためのものである。本例では、この凹凸部１１３Ａを利用してゲート配線膜１１３をパターニングすることにより、ゲート配線１１３ａと下層側の半導体膜１１１ａとを高精度に位置決めできるようにしている。
このマスクピラーＭは、インクジェット装置等の液滴吐出装置を用いて、マスク材の構成材料を含む液体材料をアライメントマーク１１１ｂ上、或いはアライメントマーク１１１ｂを含む領域に選択的に滴下し、これを固化することによって形成される。この際、マスクピラーＭの厚み（高さ）は、このあと形成されるゲート絶縁膜１１２の厚みと同じかそれ以上（即ち、液相法で形成されるゲート絶縁膜１１２による平坦化の程度を超える高さ）とする。これにより、マスクピラーＭによる凹凸形状がゲート絶縁膜１１２の中に埋没されないようにすることができる。具体的には、マスクピラー部分のゲート絶縁膜１１２が、その周囲よりも盛り上がるような状態や、マスクピラーＭの上部がゲート絶縁膜１１２の表面から突出されるような状態をつくり出すことができる。なお本例では、前述の第１，第２の実施形態と違って、このマスクピラーＭを除去せずにゲート絶縁膜の形成以降も基板上に残すため、マスクピラーＭの材料としては、ゲート絶縁膜１１２や層間絶縁膜１１４の本焼成工程に耐え得るような耐熱性の高い材料（例えば例えばポリシラザンや金属微粒子含有の液体材料によって形成された無機材料）を使用することが望ましい。
（ゲート絶縁膜の形成工程）
次に、図１２（ｃ）に示すように、液相法を用いてマスクピラーＭの周囲、即ち、マスクピラーＭを除いた基板の全面に酸化シリコン等からなるゲート絶縁膜１１２を形成する。ここではまず、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃〜１５０℃として５分間、プリベークを行なう。この際、マスクピラーＭの上部に液体材料が付着するのを防ぐために、液体材料を塗布する前に、予めマスクピラーＭに撥液処理を施しておくことが望ましい。
プリベークが終了したら、処理温度を３００℃〜４００℃としてWET O2雰囲気下で６０分間、熱処理する（ポリシラザンの本焼成工程）。
以上により、酸化シリコン膜からなるゲート絶縁膜１１２が形成される。
次に、図１２（ｃ）に示すように、液相法を用いてマスクピラーＭの周囲、即ち、マスクピラーＭを除いた基板の全面に酸化シリコン等からなるゲート絶縁膜１１２を形成する。ここではまず、ポリシラザンをキシレンに混合した塗布液（ポリシラザンを含む液体材料）を基板上にスピンコートし、処理温度を１００℃〜１５０℃として５分間、プリベークを行なう。この際、マスクピラーＭの上部に液体材料が付着するのを防ぐために、液体材料を塗布する前に、予めマスクピラーＭに撥液処理を施しておくことが望ましい。
プリベークが終了したら、処理温度を３００℃〜４００℃としてWET O2雰囲気下で６０分間、熱処理する（ポリシラザンの本焼成工程）。
以上により、酸化シリコン膜からなるゲート絶縁膜１１２が形成される。
（ゲート配線の形成工程、第２のアライメントマークの形成工程）
次に、図１２（ｄ）に示すように、ゲート絶縁膜１１２及びマスクピラーＭの上に、タンタル、アルミニウム、チタンなどの適当な金属、金属窒化物、ポリシリコンなどからなる厚膜のゲート配線膜１１３を形成する。この工程では、不透明なゲート配線膜１１３が基板全面に形成されるが、ゲート絶縁膜１１２の表面には、マスクピラーＭ及び第１のアライメントマーク１１１ｂを合成したような凹凸形状が付与されているので、ゲート配線膜１１３の表面にも、この凹凸形状を反映した形状の凹凸部１１３Ａが形成されることになる。
次に、図１２（ｅ）に示すように、ゲート配線膜１１３をパターニングして、素子エリアＥ１にゲート電極を含むゲート配線１１３ａを形成し、アライメントエリアＥ２に前述の凹凸部１１３Ａを持った第２のアライメントマーク１１３ｂを形成する。前述のように本例では、ゲート配線膜１１３の表面に、下地のアライメントマーク１１１ｂの形状を反映した凹凸形状（凹凸部１１３Ａ）が付与されているので、この凹凸部１１３Ａをアライメントマークとして利用することで、ゲート配線膜１１３を下地の半導体膜１１１ａに対して高精度に位置決めした状態でパターニングすることができる。
次に、図１２（ｄ）に示すように、ゲート絶縁膜１１２及びマスクピラーＭの上に、タンタル、アルミニウム、チタンなどの適当な金属、金属窒化物、ポリシリコンなどからなる厚膜のゲート配線膜１１３を形成する。この工程では、不透明なゲート配線膜１１３が基板全面に形成されるが、ゲート絶縁膜１１２の表面には、マスクピラーＭ及び第１のアライメントマーク１１１ｂを合成したような凹凸形状が付与されているので、ゲート配線膜１１３の表面にも、この凹凸形状を反映した形状の凹凸部１１３Ａが形成されることになる。
次に、図１２（ｅ）に示すように、ゲート配線膜１１３をパターニングして、素子エリアＥ１にゲート電極を含むゲート配線１１３ａを形成し、アライメントエリアＥ２に前述の凹凸部１１３Ａを持った第２のアライメントマーク１１３ｂを形成する。前述のように本例では、ゲート配線膜１１３の表面に、下地のアライメントマーク１１１ｂの形状を反映した凹凸形状（凹凸部１１３Ａ）が付与されているので、この凹凸部１１３Ａをアライメントマークとして利用することで、ゲート配線膜１１３を下地の半導体膜１１１ａに対して高精度に位置決めした状態でパターニングすることができる。
（不純物の注入工程、層間絶縁膜の形成工程、ソース配線・ドレイン配線の形成工程）
次に、ゲート配線１１３ａをマスクとして半導体膜１１１ａに不純物イオン注入を行い、ソース領域１１１ｓ及びドレイン領域１１１ｄを形成する。
続いて、液相法により、ゲート絶縁膜１１２，ゲート配線１１３ａ，第２のアライメントマーク１１３ｂを覆うように基板全面に層間絶縁膜１１４を形成し、この層間絶縁膜１１４およびゲート絶縁膜１１２のソース部分，ドレイン部分に対応する位置に、それぞれコンタクトホールＨ１１，コンタクトホールＨ１２を開孔する。
次に、ゲート配線１１３ａをマスクとして半導体膜１１１ａに不純物イオン注入を行い、ソース領域１１１ｓ及びドレイン領域１１１ｄを形成する。
続いて、液相法により、ゲート絶縁膜１１２，ゲート配線１１３ａ，第２のアライメントマーク１１３ｂを覆うように基板全面に層間絶縁膜１１４を形成し、この層間絶縁膜１１４およびゲート絶縁膜１１２のソース部分，ドレイン部分に対応する位置に、それぞれコンタクトホールＨ１１，コンタクトホールＨ１２を開孔する。
続いて、このコンタクトホールＨ１１，Ｈ１２の内壁を覆うように、アルミニウム膜、クロム膜、タンタル膜などの金属膜をスパッタ法やＰＶＤ法等によって形成する。この工程では、不透明な金属膜が基板全面に形成されるが、層間絶縁膜１１４には、コンタクトホールＨ１１,Ｈ１２が形成されているので、金属膜の表面には、このコンタクトホールＨ１１,Ｈ１２の凹凸形状を反映した形状の凹凸部１１５Ａが形成されることになる。
次に、この金属膜をパターニングして、図１２（ｆ）に示すように、ソース電極を含むソース配線１１５ａ、及びドレイン電極を含むドレイン配線１１５ｂを形成する。上述のように、本例では金属膜の表面に下地のコンタクトホールＨ１１,Ｈ１２の凹凸形状を反映した形状の凹凸部１１５Ａが形成されているので、この凹凸部１１５Ａをアライメントマークとして利用することで、金属膜を下地の半導体膜１１１ａ及びゲート配線１１３ａに対して高精度に位置決めした状態でパターニングすることができる。
この後、ソース電極１１５ａ，ドレイン電極１１５ｂの上には、必要に応じて、酸化シリコン，窒化シリコン，ＰＳＧ等を堆積して保護膜を形成することができる。
以上により、薄膜トランジスタ５が製造される。
次に、この金属膜をパターニングして、図１２（ｆ）に示すように、ソース電極を含むソース配線１１５ａ、及びドレイン電極を含むドレイン配線１１５ｂを形成する。上述のように、本例では金属膜の表面に下地のコンタクトホールＨ１１,Ｈ１２の凹凸形状を反映した形状の凹凸部１１５Ａが形成されているので、この凹凸部１１５Ａをアライメントマークとして利用することで、金属膜を下地の半導体膜１１１ａ及びゲート配線１１３ａに対して高精度に位置決めした状態でパターニングすることができる。
この後、ソース電極１１５ａ，ドレイン電極１１５ｂの上には、必要に応じて、酸化シリコン，窒化シリコン，ＰＳＧ等を堆積して保護膜を形成することができる。
以上により、薄膜トランジスタ５が製造される。
以上説明したように、本実施形態の薄膜トランジスタの製造方法でも、アライメントマークの形状が、液相プロセスで形成される絶縁膜以降の膜に対して現れるので、係る絶縁膜以降に形成される膜を下層側の半導体膜や配線層等に対して高精度に位置決めした状態でパターニングすることができる。
なお本例では、ゲート配線膜１１３の表面に凹凸形状を付与するためのマスクピラーＭをアライメントマーク１１１ｂの上に継ぎ足す形で形成した。しかし、マスクピラーＭは必ずしもアライメントマーク１１１ｂの平面領域内に形成する必要はなく、両者の相対位置が管理される限りにおいて、これとは別の位置に形成することも可能である。すなわち、少なくともマスクピラーＭとアライメントマーク１１１ｂとが整合して形成されていれば、前述したのと同様の効果が得られる。
なお本例では、ゲート配線膜１１３の表面に凹凸形状を付与するためのマスクピラーＭをアライメントマーク１１１ｂの上に継ぎ足す形で形成した。しかし、マスクピラーＭは必ずしもアライメントマーク１１１ｂの平面領域内に形成する必要はなく、両者の相対位置が管理される限りにおいて、これとは別の位置に形成することも可能である。すなわち、少なくともマスクピラーＭとアライメントマーク１１１ｂとが整合して形成されていれば、前述したのと同様の効果が得られる。
［電子機器］
次に、本発明の電子機器について説明する。
図１３は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話１３００は、筐体の内部或いは表示部１３０１に、前述の方法を用いて製造された半導体装置を備えている。なお、図中、符号１３０２は操作ボタン１３０２、符号１３０３は受話口、符号１３０４は送話口を示している。
前記各実施の形態の半導体装置は、前記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々、種々の電子機器に適用することができる。いずれの電子機器においても、本発明の半導体装置を適用することで、高機能化を実現することができる。
次に、本発明の電子機器について説明する。
図１３は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話１３００は、筐体の内部或いは表示部１３０１に、前述の方法を用いて製造された半導体装置を備えている。なお、図中、符号１３０２は操作ボタン１３０２、符号１３０３は受話口、符号１３０４は送話口を示している。
前記各実施の形態の半導体装置は、前記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々、種々の電子機器に適用することができる。いずれの電子機器においても、本発明の半導体装置を適用することで、高機能化を実現することができる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。
例えば、第１及び第２の実施形態では、アライメントマーク１０ａは予め基板１０上に配置されるものとしたが、このアライメントマーク１０ａは基板上に最初に形成される半導体膜１０ａと共に形成されるものとしてもよい。つまり、最初の半導体膜１１ａの位置を純粋にパターニング装置の機械的な精度によって決定し、これ以降の膜の位置決めを、当該半導体膜１１ａと同時に形成したアライメントマーク１０ａを用いて行なうようにしてもよい。逆に、第３〜第６の実施形態では、アライメントマーク１１１ｂは、基板上に最初に形成される半導体膜１１１ａと共に形成されるものとしたが、このアライメントマーク１１１ｂは、半導体膜の形成前に予め基板１１０上に配置されるものとしてもよい。
例えば、第１及び第２の実施形態では、アライメントマーク１０ａは予め基板１０上に配置されるものとしたが、このアライメントマーク１０ａは基板上に最初に形成される半導体膜１０ａと共に形成されるものとしてもよい。つまり、最初の半導体膜１１ａの位置を純粋にパターニング装置の機械的な精度によって決定し、これ以降の膜の位置決めを、当該半導体膜１１ａと同時に形成したアライメントマーク１０ａを用いて行なうようにしてもよい。逆に、第３〜第６の実施形態では、アライメントマーク１１１ｂは、基板上に最初に形成される半導体膜１１１ａと共に形成されるものとしたが、このアライメントマーク１１１ｂは、半導体膜の形成前に予め基板１１０上に配置されるものとしてもよい。
また前記実施形態では、各工程の順序を前記のようなものとしたが、その工程順はこれに限られるわけではない。例えば素子分離をゲート絶縁膜１２，１１２の形成後に行う、あるいは、ゲート配線膜１３，１１３の形成前に、レジストマスクあるいはその他メタルマスクなどを利用して不純物注入を行う、あるいは、ゲート配線膜１３，１１３の形成前に、レジストマスクあるいはその他メタルマスクなどを利用して不純物注入を行うなど、工程順を適宜に入れ変えてもよい。
また前記実施形態では、半導体膜１１ａ，１１１ａを多結晶化したが、アモルファス状態の半導体膜（アモルファスシリコン膜）をトランジスタの能動層に使用することも可能である。また前記実施形態では、ゲート絶縁膜１２，１１２と層間絶縁膜１４，１１４の双方をポリシラザン焼成膜としたが、一方の絶縁膜をポリシラザン焼成膜以外の膜（例えばＣＶＤ膜やＰＶＤ膜）とすることも可能である。また前記実施形態では、ゲート絶縁膜１２，１１２や層間絶縁膜１４，１１４等の絶縁膜、ゲート配線膜１１５ａやドレイン配線膜１１５ｂ等の導電膜を本発明の機能膜の一例として示したが、機能膜はこのようなものに限定されない。他の機能性材料を液相法で形成する場合にも本発明を適用することができる。また前記実施形態では、これらの膜をスピンコート法や液滴吐出法により形成したが、上述の機能膜の形成方法としては、これ以外の方法、例えばスリットコート法，ディップコート法，スプレーコート法，印刷法等の公知の成膜方法を適用することも可能である。
また前記実施形態では、本発明の半導体装置の製造方法をトップゲート型のトランジスタの製造方法に適用した例を示したが、本発明はこれに限らず、本発明をボトムゲート型のトランジスタの製造方法や、トランジスタ以外の半導体装置の製造方法に適用することも可能である。
さらに、上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
さらに、上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
１，２，３，４，５・・・薄膜トランジスタ（半導体装置）、１０，１１０・・・基板、１０ａ，ＡＭ１，ＡＭ２・・・アライメントマーク、１１ａ・・・多結晶半導体膜、１２，１１２・・・ゲート絶縁膜（機能膜）、１３・・・ゲート配線（配線層）、１４，１１４・・・層間絶縁膜（機能膜）、１５，１１５・・・金属膜（機能膜）、１５ａ・・・ソース配線（配線層）、１５ｂ・・・ドレイン配線（配線層）、１１１ａ・・・第１の半導体膜、１１１ｂ・・・第２の半導体膜（第１のアライメントマーク）、１１３ｂ・・・第２のアライメントマーク、１３００・・・電子機器、Ｍ・・・マスクピラー（マスク材）
Claims (13)
- 基板上にアライメントマークを形成し、
前記アライメントマークを含む前記基板上に液体材料を塗布し第１の膜を形成し、
前記第１の膜上に第２の膜を形成し、
前記機能膜の上方に現れた形状を利用して前記第２の膜をパターニングする、
を有することを特徴とするアライメント方法。 - 基板上にアライメントマークを形成する工程と、
前記アライメントマークを含む前記基板上に液体材料を塗布し、所定の形状を有する第１の膜を形成する工程と、
前記所定の形状を含む前記第１の膜上に第２の膜を形成する工程と、
前記所定の形状の上方に現れた形状を利用して前記第２の膜をパターニングする工程と、
を有することを特徴とする薄膜形成基板の製造方法。 - 基板上にアライメントマークを形成する工程と、
前記アライメントマークを含む前記基板上に液体材料を塗布し第１の膜を形成する工程と、
前記第１の膜上に第２の膜を形成する工程と、
前記アライメントマークの上方に現れた形状を利用して前記第２の膜をパターニングする工程と、
を有することを特徴とする薄膜形成基板の製造方法。 - 請求項２又は３において、
前記基板上にはトランジスタが形成され、
前記アライメントマークはトランジスタ用の機能膜と同時に形成されたアライメント用の機能膜であることを特徴とする薄膜形成基板の製造方法。 - 請求項２乃至４のいずれかにおいて、
前記アライメントマークは半導体膜であることを特徴とする薄膜形成基板の製造方法。 - 請求項２乃至５のいずれかにおいて、
前記第２の膜は遮光性を有することを特徴とする薄膜形成基板の製造方法。 - 請求項２乃至６のいずれかにおいて、
前記アライメントマークは前記第１の膜よりも厚く形成されることを特徴とする薄膜形成基板の製造方法。 - 請求項２乃至６のいずれかにおいて、
前記第２の膜は前記アライメントマーク上の前記第１の膜が除去されてから形成されることを特徴とする薄膜形成基板の製造方法。 - 請求項２乃至６のいずれかにおいて、
前記第１の膜は前記アライメントマーク上に前記液体材料に対し撥液性を有する物質を塗布してから形成されることを特徴とする薄膜形成基板の製造方法。 - 請求項２乃至６のいずれかにおいて、
前記第１の膜は前記アライメントマークにマスク材が接して配置された状態で形成されることを特徴とする薄膜形成基板の製造方法。 - 請求項１０において、
前記アライメントマークは前記基板上に前記マスク材を塗布した後パターニングすることで形成されることを特徴とする薄膜形成基板の製造方法。 - 請求項２乃至１１に記載の薄膜形成基板を用いることを特徴とする半導体装置の製造方法。
- 請求項１２に記載の半導体装置を用いることを特徴とする電子機器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005014517A JP2006114859A (ja) | 2004-01-21 | 2005-01-21 | アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004013025 | 2004-01-21 | ||
| JP2004046153 | 2004-02-23 | ||
| JP2004272018 | 2004-09-17 | ||
| JP2005014517A JP2006114859A (ja) | 2004-01-21 | 2005-01-21 | アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006114859A true JP2006114859A (ja) | 2006-04-27 |
Family
ID=36383089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005014517A Pending JP2006114859A (ja) | 2004-01-21 | 2005-01-21 | アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006114859A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008270769A (ja) * | 2007-03-22 | 2008-11-06 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
| JP2009123852A (ja) * | 2007-11-14 | 2009-06-04 | Dainippon Printing Co Ltd | 半導体装置及びその製造方法 |
| JP2012019092A (ja) * | 2010-07-08 | 2012-01-26 | Canon Inc | 電子装置、電子装置の素子分離方法、電子装置の製造方法、及び電子装置を備えた表示装置 |
| JP2012134396A (ja) * | 2010-12-22 | 2012-07-12 | Shinko Electric Ind Co Ltd | 配線基板及び半導体パッケージ |
| JP2012248840A (ja) * | 2011-05-24 | 2012-12-13 | Boe Technology Group Co Ltd | 有機薄膜トランジスタアレイ基板及びその製造方法 |
| JP2014067956A (ja) * | 2012-09-27 | 2014-04-17 | Toshiba Corp | パターン形成方法及びリソグラフィ原版の製造方法 |
| WO2014157262A1 (ja) * | 2013-03-27 | 2014-10-02 | 株式会社ニコン | マーク形成方法、マーク検出方法、及びデバイス製造方法 |
| WO2016170571A1 (ja) * | 2015-04-20 | 2016-10-27 | 堺ディスプレイプロダクト株式会社 | 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル |
| JP2019138966A (ja) * | 2018-02-07 | 2019-08-22 | 三菱電機株式会社 | フィルムレジスト、および、半導体装置の製造方法 |
-
2005
- 2005-01-21 JP JP2005014517A patent/JP2006114859A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008270769A (ja) * | 2007-03-22 | 2008-11-06 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
| JP2009123852A (ja) * | 2007-11-14 | 2009-06-04 | Dainippon Printing Co Ltd | 半導体装置及びその製造方法 |
| JP2012019092A (ja) * | 2010-07-08 | 2012-01-26 | Canon Inc | 電子装置、電子装置の素子分離方法、電子装置の製造方法、及び電子装置を備えた表示装置 |
| JP2012134396A (ja) * | 2010-12-22 | 2012-07-12 | Shinko Electric Ind Co Ltd | 配線基板及び半導体パッケージ |
| JP2012248840A (ja) * | 2011-05-24 | 2012-12-13 | Boe Technology Group Co Ltd | 有機薄膜トランジスタアレイ基板及びその製造方法 |
| JP2014067956A (ja) * | 2012-09-27 | 2014-04-17 | Toshiba Corp | パターン形成方法及びリソグラフィ原版の製造方法 |
| WO2014157262A1 (ja) * | 2013-03-27 | 2014-10-02 | 株式会社ニコン | マーク形成方法、マーク検出方法、及びデバイス製造方法 |
| JPWO2014157262A1 (ja) * | 2013-03-27 | 2017-02-16 | 株式会社ニコン | マーク形成方法、マーク検出方法、及びデバイス製造方法 |
| WO2016170571A1 (ja) * | 2015-04-20 | 2016-10-27 | 堺ディスプレイプロダクト株式会社 | 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル |
| JPWO2016170571A1 (ja) * | 2015-04-20 | 2018-02-22 | 堺ディスプレイプロダクト株式会社 | 薄膜トランジスタの製造方法及び表示パネル |
| JP2019138966A (ja) * | 2018-02-07 | 2019-08-22 | 三菱電機株式会社 | フィルムレジスト、および、半導体装置の製造方法 |
| JP7005370B2 (ja) | 2018-02-07 | 2022-01-21 | 三菱電機株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1557882A2 (en) | Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment | |
| JP2006114859A (ja) | アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法 | |
| TWI390737B (zh) | 薄膜電晶體陣列配置、具有該配置之有機發光二極體顯示裝置及其製造方法 | |
| US7745267B2 (en) | Method of fabricating active layer of thin film transistor | |
| KR102049685B1 (ko) | 저온 폴리실리콘 어레이 기판의 제조방법 | |
| US20040169176A1 (en) | Methods of forming thin film transistors and related systems | |
| US7405134B2 (en) | Method of manufacturing a semiconductor device and electronic equipment | |
| US7754548B2 (en) | Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same | |
| KR100696200B1 (ko) | 능동 구동 표시 장치 및 그 제조방법 | |
| US7288792B2 (en) | Method of manufacturing semiconductor device, method of manufacturing electronic apparatus, semiconductor device, and electronic apparatus | |
| US7897442B2 (en) | Method for fabricating pixel structure | |
| WO2017028499A1 (zh) | 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置 | |
| KR20020057382A (ko) | 반도체 소자 제조 방법 및 장치 | |
| US7858450B2 (en) | Optic mask and manufacturing method of thin film transistor array panel using the same | |
| US8052790B2 (en) | Mask for silicon crystallization, method of forming poly-silicon thin film, and manufacturing method of thin film transistor | |
| JP2005236187A (ja) | 半導体装置の製造方法、電子機器 | |
| KR20070003228A (ko) | 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판 | |
| KR100840323B1 (ko) | 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법 | |
| KR101258080B1 (ko) | 액정표시소자 및 그 제조방법 | |
| TWI393975B (zh) | 畫素結構及接觸窗開口的製作方法 | |
| KR20010056035A (ko) | 박막트랜지스터의 제조방법 | |
| KR20050024641A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| JP2012043878A (ja) | デバイスの製造方法 | |
| KR20020082346A (ko) | 다결정 실리콘의 저온 불순물 활성화를 위한 자외선열처리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080409 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080626 |