JP2012134396A - 配線基板及び半導体パッケージ - Google Patents

配線基板及び半導体パッケージ Download PDF

Info

Publication number
JP2012134396A
JP2012134396A JP2010286677A JP2010286677A JP2012134396A JP 2012134396 A JP2012134396 A JP 2012134396A JP 2010286677 A JP2010286677 A JP 2010286677A JP 2010286677 A JP2010286677 A JP 2010286677A JP 2012134396 A JP2012134396 A JP 2012134396A
Authority
JP
Japan
Prior art keywords
layer
wiring
solder resist
wiring board
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010286677A
Other languages
English (en)
Other versions
JP2012134396A5 (ja
JP5680401B2 (ja
Inventor
Fumihisa Miyasaka
文久 宮坂
Junji Sato
淳史 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010286677A priority Critical patent/JP5680401B2/ja
Priority to US13/330,944 priority patent/US8587104B2/en
Publication of JP2012134396A publication Critical patent/JP2012134396A/ja
Publication of JP2012134396A5 publication Critical patent/JP2012134396A5/ja
Application granted granted Critical
Publication of JP5680401B2 publication Critical patent/JP5680401B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】配線基板の両面側の検査に用いる装置及びその装置の設定を共通化し易い配線基板、及び前記配線基板に半導体チップを搭載した半導体パッケージを提供すること。
【解決手段】本配線基板は、複数の絶縁層と複数の配線層とが交互に積層された積層体と、前記積層体の一方の側に露出する配線層を覆うように形成されたソルダーレジスト層と、を有し、前記積層体の他方の側に絶縁層が露出しており、前記ソルダーレジスト層は透明又は半透明の淡黄色である。
【選択図】図１

Description

配線層と絶縁層とが積層された配線基板、及び前記配線基板に半導体チップを搭載した半導体パッケージに関する。
従来より、複数の配線層と複数の絶縁層とが交互に積層され、絶縁層を介して隣接する配線層同士が、隣接する配線層に挟持された絶縁層を貫通するビアホールで接続された所謂ビルドアップ配線基板が知られている。ビルドアップ配線基板には、支持体となるコア基板を有するものも存在するが、特に、薄型化の観点から、支持体となるコア基板を有さないコアレスのビルドアップ配線基板が注目されている。
一般的に、コアレスのビルドアップ配線基板の一方の側（以降、第１主面側とする）には淡黄色の絶縁層が露出し、他方の側（以降、第２主面側とする）には緑色のソルダーレジスト層が露出している。すなわち、ビルドアップ配線基板の第１主面側と第２主面側とで外観色調が異なっている。
特許３８２１９９３号
ところで、前述のコアレスのビルドアップ配線基板において、画像認識装置を用いた外観検査等が行われる場合がある。その際に、第１主面側と第２主面側とで外観色調が異なると、第１主面側の検査に用いる画像認識装置とは別に第２主面側の検査に用いる画像認識装置を準備したり、或いは、第１主面側及び第２主面側の検査に共通の画像認識装置を用いる場合には設定を変更したりする必要があった。
本発明は、上記の点に鑑みてなされたものであり、配線基板の両面側の検査に用いる装置及びその装置の設定を共通化し易い配線基板、及び前記配線基板に半導体チップを搭載した半導体パッケージを提供することを課題とする。
本配線基板は、複数の絶縁層と複数の配線層とが交互に積層された積層体と、前記積層体の一方の側に露出する配線層を覆うように形成されたソルダーレジスト層と、を有し、前記積層体の他方の側に絶縁層が露出しており、前記ソルダーレジスト層は透明又は半透明の淡黄色であることを要件とする。
開示の技術によれば、配線基板の両面側の検査に用いる装置及びその装置の設定を共通化し易い配線基板、及び前記配線基板に半導体チップを搭載した半導体パッケージを提供できる。
第１の実施の形態に係る配線基板を例示する断面図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その５）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その６）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その７）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その８）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その９）である。 第１の実施の形態に係るソルダーレジスト層に開口部を形成する様子を例示する模式図である。 第１の実施の形態に係るソルダーレジスト層に開口部を形成した例を示すＳＥＭ写真である。 比較例１に係るソルダーレジスト層に開口部を形成する様子を例示する模式図である。 第１の実施の形態に係るソルダーレジスト層に開口部を形成した例を示すＳＥＭ写真である。 第１の実施の形態の変形例１に係る配線基板を例示する断面図である。 比較例２に係る識別マークについて説明するための断面図である。 第１の実施の形態の変形例２に係る配線基板を例示する断面図である。 第２の実施の形態に係る半導体パッケージを例示する断面図（その１）である。 第２の実施の形態に係る半導体パッケージを例示する断面図（その２）である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する断面図である。図１を参照するに、第１の実施の形態に係る配線基板１０は、第１配線層１１、第１絶縁層１２、第２配線層１３、第２絶縁層１４、第３配線層１５、第３絶縁層１６、第４配線層１７が順次積層された積層体と、この積層体の一方の側に露出する第４配線層１７を覆うように形成されたソルダーレジスト層１８と、を有するコアレスのビルドアップ配線基板である。
なお、本実施の形態では、便宜上、第１絶縁層１２側を下、ソルダーレジスト層１８側を上とする。例えば第１絶縁層１２の第２絶縁層１４と接する面は上面であり、第１絶縁層１２の露出面（第２絶縁層１４と接する面の反対面）は下面である。又、配線基板１０において、第１絶縁層１２の下面側を第１主面、ソルダーレジスト層１８の上面側を第２主面と称する場合がある。
配線基板１０において、第１配線層１１は、第１層１１ａ及び第２層１１ｂを有する。第１層１１ａとしては、例えば金（Ａｕ）膜、パラジウム（Ｐｄ）膜、ニッケル（Ｎｉ）膜を、金（Ａｕ）膜が配線基板１０の外部に露出するように、この順番で順次積層した導電層を用いることができる。第１層１１ａとして、例えば金（Ａｕ）膜とニッケル（Ｎｉ）膜を、金（Ａｕ）膜が配線基板１０の外部に露出するように、この順番で順次積層した導電層を用いても良い。第２層１１ｂとしては、例えば銅（Ｃｕ）層等を含む導電層を用いることができる。第１配線層１１の厚さは、例えば１０〜２０μｍ程度とすることができる。
第１配線層１１の一部（第１層１１ａの下面）は第１絶縁層１２から露出しており、第１絶縁層１２の下面と略面一とされている。第１配線層１１の一部（第１層１１ａの下面）は、半導体チップ等（図示せず）と電気的に接続される電極パッドとして機能する。以降、第１絶縁層１２から露出する第１配線層１１を第１電極パッド１１と称する場合がある。本実施の形態では、第１電極パッド１１側が半導体チップ搭載側である。第１電極パッド１１の平面形状は例えば円形であり、その直径は例えば４０〜１２０μｍ程度とすることができる。第１電極パッド１１のピッチは、例えば１００〜２００μｍ程度とすることができる。
第１絶縁層１２は、第１配線層１１の上面（第２配線層１３のビア配線と接続される面）と側面とを覆い、下面（第２配線層１３のビア配線と接続される面の反対面）を露出するように形成されている。第１絶縁層１２の材料としては、例えばエポキシ系樹脂を主成分とする絶縁性樹脂等を用いることができる。第１絶縁層１２の材料である絶縁性樹脂としては、例えば熱硬化性樹脂を用いることができる。第１絶縁層１２の厚さは、例えば１５〜３５μｍ程度とすることができる。第１絶縁層１２は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
第１絶縁層１２の色は、例えば淡黄色とすることができる。但し、第１絶縁層１２自体の色が淡黄色であっても、第１絶縁層１２からは第１配線層１１を構成する金（Ａｕ）膜が露出しており、又、第２配線層１３の材料である銅（Ｃｕ）等が透視される場合もあるため、第１主面側全体の外観色調は薄茶色から茶色となる。
第２配線層１３は、第１絶縁層１２上に形成されている。第２配線層１３は、第１絶縁層１２を貫通し第１配線層１１の上面を露出する第１ビアホール１２ｘ内に充填されたビア配線、及び第１絶縁層１２上に形成された配線パターンを含んで構成されている。第１ビアホール１２ｘは、第２絶縁層１４側に開口されていると共に、第１配線層１１の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。つまり、ビア配線は、絶縁層を貫通する貫通配線であり、各配線層を相互に接続している。なお、ビア配線（貫通配線）の第２主面側の径は第１主面側の径よりも大きい。
第２配線層１３は、第１ビアホール１２ｘの底部に露出した第１配線層１１と電気的に接続されている。第２配線層１３の材料としては、例えば銅（Ｃｕ）等を用いることができる。第２配線層１３を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
第２絶縁層１４は、第１絶縁層１２上に、第２配線層１３を覆うように形成されている。第２絶縁層１４の材料としては、第１絶縁層１２と同様の絶縁性樹脂を用いることができる。第２絶縁層１４の厚さは、例えば１５〜３５μｍ程度とすることができる。第２絶縁層１４は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。第２絶縁層１４の色は、例えば淡黄色とすることができる。
第３配線層１５は、第２絶縁層１４上に形成されている。第３配線層１５は、第２絶縁層１４を貫通し第２配線層１３の上面を露出する第２ビアホール１４ｘ内に充填されたビア配線、及び第２絶縁層１４上に形成された配線パターンを含んで構成されている。第２ビアホール１４ｘは、第３絶縁層１６側に開口されていると共に、第２配線層１３の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。
第３配線層１５は、第２ビアホール１４ｘの底部に露出した第２配線層１３と電気的に接続されている。第３配線層１５の材料としては、例えば銅（Ｃｕ）等を用いることができる。第３配線層１５を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
第３絶縁層１６は、第２絶縁層１４上に、第３配線層１５を覆うように形成されている。第３絶縁層１６の材料としては、第１絶縁層１２及び第２絶縁層１４と同様の絶縁性樹脂を用いることができる。第３絶縁層１６の厚さは、例えば１５〜３５μｍ程度とすることができる。第３絶縁層１６は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。第３絶縁層１６の色は、例えば淡黄色とすることができる。
第４配線層１７は、第３絶縁層１６上に形成されている。第４配線層１７は、第３絶縁層１６を貫通し第３配線層１５の上面を露出する第３ビアホール１６ｘ内に充填されたビア配線、及び第３絶縁層１６上に形成された配線パターンを含んで構成されている。第３ビアホール１６ｘは、ソルダーレジスト層１８側に開口されていると共に、第３配線層１５の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。
第４配線層１７は、第３ビアホール１６ｘの底部に露出した第３配線層１５と電気的に接続されている。第４配線層１７の材料としては、例えば銅（Ｃｕ）等を用いることができる。第４配線層１７を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
ソルダーレジスト層１８は、第３絶縁層１６上に、第４配線層１７を覆うように形成されている。ソルダーレジスト層１８は開口部１８ｘを有し、開口部１８ｘの底部には第４配線層１７の一部が露出している。開口部１８ｘの底部に露出する第４配線層１７は、マザーボード等の実装基板（図示せず）と電気的に接続される電極パッドとして機能する。必要に応じ、開口部１８ｘの底部に露出する第４配線層１７上に、金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
更に、開口部１８ｘの底部に露出する第４配線層１７上に（開口部１８ｘの底部に露出する第４配線層１７上に金属層が形成されている場合には、金属層の上に）はんだボールやリードピン等の外部接続端子を形成しても構わない。外部接続端子は、マザーボード等の実装基板（図示せず）と電気的に接続するための端子となる。但し、開口部１８ｘの底部に露出する第４配線層１７（第４配線層１７上に金属層が形成されている場合には、金属層）自体を、外部接続端子としても良い。
以降、開口部１８ｘの底部に露出する第４配線層１７を第２電極パッド１７と称する場合がある。本実施の形態では、第２電極パッド１７側が外部接続端子側である。第２電極パッド１７の平面形状は例えば円形であり、その直径は例えば２００〜１０００μｍ程度とすることができる。第２電極パッド１７のピッチは、前述の第１電極パッド１１のピッチ（例えば１００〜２００μｍ程度）よりも広く、例えば５００〜１２００μｍ程度とすることができる。
なお、配線基板１０において、第４配線層１７を構成する配線パターンを第３絶縁層１６上に引き出して形成し、第３絶縁層１６上に引き出された配線パターンをソルダーレジスト層１８の開口部１８ｘから露出させ、第２電極パッド１７としても良い。つまり、第４配線層１７の第３ビアホール１６ｘ上以外の部分を第２電極パッド１７としても良い。
ここで、ソルダーレジスト層１８について、更に詳しく説明する。本実施の形態では、ソルダーレジスト層１８の色を透明又は半透明な淡黄色としている。透明又は半透明な淡黄色のソルダーレジスト層１８は、例えばエポキシ系樹脂やエポキシ系樹脂及びアクリル系樹脂等を主成分とする絶縁性樹脂に、例えば所定の淡黄色系顔料を含有することにより実現できる。所定の淡黄色系顔料の一例としては、モノアゾイエロー：Ｃ．Ｉ．ピグメントイエロー１，４，５，９，６５，７４、ベンツイミダゾールイエロー：１２０，１５１，１７５，１８０，１８１，１９４、フラバントイエロー：２４、アゾメチルイエロー：１１７，１２９、アントラキノンイエロー：１２３，１４７、イソインドリンイエロー：１３９，１８５、ジスアゾイエロー：１５５等を挙げることができる。但し、絶縁性樹脂自体の外観色調により、透明又は半透明な淡黄色を実現できる場合には、必ずしも淡黄色系顔料を含有しなくても構わない。
又、ソルダーレジスト層１８は、シリカ（ＳｉＯ２）、硫酸バリウム（ＢａＳＯ４）、炭酸カルシウム（ＣａＣＯ３）、タルク（Ｍｇ３Ｓｉ４Ｏ１０（ＯＨ２））等のフィラーを含有しても構わない。
ソルダーレジスト層１８の厚さは、５〜５０μｍ程度であることが好ましい。ソルダーレジスト層１８の厚さが５０μｍを超えると、フォトリソグラフィ法により開口部１８ｘを形成することが困難となるためである。但し、開口部１８ｘをレーザ加工法やブラスト処理で形成する場合には、ソルダーレジスト層１８の厚さは、５〜１００μｍ程度とすることができる。なお、ソルダーレジスト層１８の厚さが５μｍを下回ると、配線パターンを被覆する機能が充分に果たせなくなる。
ソルダーレジスト層１８において、淡黄色とは以下のように定義する。すなわち、厚み１〜５ｍｍのガラス基板にソルダーレジスト層１８の材料を厚み２０〜５０μｍにて塗布し、１５０℃にて６０分間加熱して硬化させ、ガラス基板上にソルダーレジスト層１８を形成する。そして、ソルダーレジスト層１８が形成されたガラス基板を純白の紙面上に載置し、外観色調を観察したときのパントーン数値が表１の１〜１５の何れか一に該当する場合に淡黄色であると規定する。なお、表１のパントーン数値は、THE PANTONE Process Color System（Ｒ）のProcess Chips Process Color Specifierにより規定される数値である。
又、ソルダーレジスト層１８において、透明又は半透明とは以下のように定義する。すなわち、厚み１〜５ｍｍのガラス基板にソルダーレジスト層１８の材料を厚み２０〜５０μｍにて塗布し、１５０℃にて６０分間加熱して硬化させ、ガラス基板上にソルダーレジスト層１８を形成する。そして、ソルダーレジスト層１８が形成されたガラス基板の透過率を、ＵＶ可視スペクトル測定装置である日立製作所製『スペクトルメーター、Ｕ２０００』を用いて測定する。そして、所定の波長の光に対する透過率が表２に示す範囲内であれば、透明又は半透明であると規定する。
表２に示すように、ソルダーレジスト層１８は、短波長側の透過率よりも長波長側の透過率の方が高いため、下層の第４配線層１７の材料である銅（Ｃｕ）等の色（波長６００〜８００ｎｍ程度）を効果的に透過させることができる。その結果、ソルダーレジスト層１８からは下層の第４配線層１７の材料である銅（Ｃｕ）等が視認可能である。
本実施の形態において、ソルダーレジスト層１８の色を透明又は半透明な淡黄色とする理由について説明する。前述のように、第１絶縁層１２自体の色が、例えば淡黄色であっても、第１絶縁層１２からは第１配線層１１を構成する金（Ａｕ）膜が露出しており、又、第２配線層１３の材料である銅（Ｃｕ）等が透視される場合もあるため、第１主面側全体の外観色調は薄茶色から茶色となる。
一方、第１配線層１１、第１絶縁層１２、第２配線層１３、第２絶縁層１４、第３配線層１５、第３絶縁層１６、第４配線層１７が順次積層された積層体において、第４配線層１７側の外観色調は、第３絶縁層１６を透過する第３配線層１５の材料である銅（Ｃｕ）等の色調と第４配線層１７の材料である銅（Ｃｕ）等の色調により、薄茶色から茶色となる。従って、この積層体の第４配線層１７を覆うように形成されたソルダーレジスト層１８の色を透明又は半透明な淡黄色とすると、ソルダーレジスト層１８は、この積層体の第４配線層１７側の外観色調を透過するため、第２主面側の外観色調は第１主面側の外観色調と同類の薄茶色から茶色となる。
このように、第１主面側と第２主面側とが同類の外観色調（薄茶色から茶色）になると、配線基板１０の外観検査等を行う際に、第１主面側及び第２主面側の検査に共通の画像認識装置を用いることができ、かつ、設定も略同一にすることができる。その結果、設備投資費用の低減や製造工程の簡略化が可能となり、配線基板１０の低価格化を実現できる。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図２〜図１０は、第１の実施の形態に係る配線基板の製造工程を例示する図である。
まず、図２に示す工程では、支持体２１を準備する。支持体２１としては、シリコン板、ガラス板、金属箔等を用いることができるが、本実施の形態では、支持体２１として銅箔を用いる。後述する図４に示す工程等において電解めっきを行う際の給電層として利用でき、後述する図１０に示す工程の後に容易にエッチングで除去可能だからである。支持体２１の厚さは、例えば３５〜１００μｍ程度とすることができる。
次に、図３に示す工程では、支持体２１の一方の面に、第１配線層１１に対応する開口部２２ｘを有するレジスト層２２を形成する。具体的には、支持体２１の一方の面に、例えばエポキシ系樹脂やアクリル系樹脂等を含む感光性樹脂組成物からなる液状又はペースト状のレジストを塗布する。或いは、支持体２１の一方の面に、例えばエポキシ系樹脂やアクリル系樹脂等を含む感光性樹脂組成物からなるフィルム状のレジスト（例えば、ドライフィルムレジスト等）をラミネートする。そして、塗布又はラミネートしたレジストを露光及び現像することで開口部２２ｘを形成する。これにより、開口部２２ｘを有するレジスト層２２が形成される。なお、予め開口部２２ｘを形成したフィルム状のレジストを支持体２１の一方の面にラミネートしても構わない。
開口部２２ｘは、後述の図４に示す工程で形成される第１配線層１１に対応する位置に形成されるが、その配設ピッチは、例えば１００〜２００μｍ程度とすることができる。開口部２２ｘの平面形状は、例えば円形であり、その直径は例えば４０〜１２０μｍ程度とすることができる。
次に、図４に示す工程では、支持体２１をめっき給電層に利用する電解めっき法等により、支持体２１の一方の面の開口部２２ｘ内に、第１層１１ａ及び第２層１１ｂから構成される第１配線層１１を形成する。
第１層１１ａは、例えば金（Ａｕ）膜、パラジウム（Ｐｄ）膜、ニッケル（Ｎｉ）膜をこの順番で順次積層した構造を有する。よって、第１配線層１１を形成するには、先ず、支持体２１をめっき給電層に利用する電解めっき法等により、金（Ａｕ）膜、パラジウム（Ｐｄ）膜、ニッケル（Ｎｉ）膜を順にめっきして第１層１１ａを形成し、続いて、支持体２１をめっき給電層に利用する電解めっき法等により、第１層１１ａ上に銅（Ｃｕ）等からなる第２層１１ｂを形成すれば良い。なお、第１層１１ａは、金（Ａｕ）膜とニッケル（Ｎｉ）膜をこの順番で順次積層した構造としても良い。
次に、図５に示す工程では、図４に示すレジスト層２２を除去した後、第１配線層１１を覆うように支持体２１の一方の面に第１絶縁層１２を形成する。第１絶縁層１２の材料としては、例えばエポキシ系樹脂を主成分とする絶縁性樹脂等を用いることができる。第１絶縁層１２の厚さは、例えば１５〜３５μｍ程度とすることができる。第１絶縁層１２は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。第１絶縁層１２の色は、例えば淡黄色とすることができる。
第１絶縁層１２の材料として、例えば熱硬化性を有するフィルム状のエポキシ系樹脂を主成分とする絶縁性樹脂等を用いた場合には、第１配線層１１を覆うように支持体２１の一方の面にフィルム状の第１絶縁層１２をラミネートする。そして、ラミネートした第１絶縁層１２を押圧しつつ、第１絶縁層１２を硬化温度以上に加熱して硬化させる。なお、第１絶縁層１２を真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止できる。
第１絶縁層１２の材料として、例えば熱硬化性を有する液状又はペースト状のエポキシ系樹脂を主成分とする絶縁性樹脂等を用いた場合には、第１配線層１１を覆うように支持体２１の一方の面に液状又はペースト状の第１絶縁層１２を例えばスピンコート法等により塗布する。そして、塗布した第１絶縁層１２を硬化温度以上に加熱して硬化させる。
次に、図６に示す工程では、第１絶縁層１２に、第１絶縁層１２を貫通し第１配線層１１の上面を露出させる第１ビアホール１２ｘを形成する。第１ビアホール１２ｘは、例えばＣＯ２レーザ等を用いたレーザ加工法により形成できる。レーザ加工法により形成した第１ビアホール１２ｘは、第２絶縁層１４が形成される側に開口されていると共に、第１配線層１１の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となる。なお、他のビアホールもレーザ加工法により形成すると同様の形状となる。第１ビアホール１２ｘをレーザ加工法により形成した場合には、デスミア処理を行い、第１ビアホール１２ｘの底部に露出する第１配線層１１の上面に付着した第１絶縁層１２の樹脂残渣を除去することが好ましい。
次に、図７に示す工程では、第１絶縁層１２上に第２配線層１３を形成する。第２配線層１３は、第１ビアホール１２ｘ内に充填されたビア配線、及び第１絶縁層１２上に形成された配線パターンを含んで構成される。第２配線層１３は、第１ビアホール１２ｘの底部に露出した第１配線層１１と電気的に接続される。第２配線層１３の材料としては、例えば銅（Ｃｕ）等を用いることができる。
第２配線層１３は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できるが、一例としてセミアディティブ法を用いて第２配線層１３を形成する方法を以下に示す。
まず、無電解めっき法又はスパッタ法により、第１ビアホール１２ｘの底部に露出した第１配線層１１の上面、及び第１ビアホール１２ｘの側壁を含む第１絶縁層１２上に銅（Ｃｕ）等からなるシード層（図示せず）を形成する。更に、シード層上に第２配線層１３に対応する開口部を備えたレジスト層（図示せず）を形成する。そして、シード層を給電層に利用した電解めっき法により、レジスト層の開口部に銅（Ｃｕ）等からなる配線層（図示せず）を形成する。続いて、レジスト層を除去した後に、配線層をマスクにして、配線層に覆われていない部分のシード層をエッチングにより除去する。これにより、第１絶縁層１２上に第１ビアホール１２ｘ内に充填されたビア配線、及び第１絶縁層１２上に形成された配線パターンを含んで構成される第２配線層１３が形成される。
次に、図８に示す工程では、上記と同様な工程を繰り返すことにより、第１絶縁層１２上に、第２絶縁層１４、第３配線層１５、第３絶縁層１６、及び第４配線層１７を積層する。すなわち、第１絶縁層１２上に第２配線層１３を被覆する第２絶縁層１４を形成した後に、第２絶縁層１４を貫通し第２配線層１３の上面を露出する第２ビアホール１４ｘを形成する。第２絶縁層１４の材料としては、第１絶縁層１２と同様の絶縁性樹脂を用いることができる。第２絶縁層１４の厚さは、例えば１５〜３５μｍ程度とすることができる。第２絶縁層１４は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。第２絶縁層１４の色は、例えば淡黄色とすることができる。
更に、第２絶縁層１４上に、第２ビアホール１４ｘを介して第２配線層１３に接続される第３配線層１５を形成する。第３配線層１５は、第２ビアホール１４ｘ内を充填するビア配線、及び第２絶縁層１４上に形成された配線パターンを含んで構成されている。第３配線層１５は、第２ビアホール１４ｘの底部に露出した第２配線層１３と電気的に接続される。第３配線層１５の材料としては、例えば銅（Ｃｕ）等を用いることができる。第３配線層１５は、例えばセミアディティブ法により形成される。第３配線層１５を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
更に、第２絶縁層１４上に第３配線層１５を被覆する第３絶縁層１６を形成した後、第３絶縁層１６を貫通し第３配線層１５の上面を露出する第３ビアホール１６ｘを形成する。第３絶縁層１６の材料としては、第１絶縁層１２及び第２絶縁層１４と同様の絶縁性樹脂を用いることができる。第３絶縁層１６の厚さは、例えば１５〜３５μｍ程度とすることができる。第３絶縁層１６は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。第３絶縁層１６の色は、例えば淡黄色とすることができる。
更に、第３絶縁層１６上に、第３ビアホール１６ｘを介して第３配線層１５に接続される第４配線層１７を形成する。第４配線層１７は、第３ビアホール１６ｘ内に充填されたビア配線、及び第３絶縁層１６上に形成された配線パターンを含んで構成されている。第４配線層１７は、第３ビアホール１６ｘの底部に露出した第３配線層１５と電気的に接続される。第４配線層１７の材料としては、例えば銅（Ｃｕ）等を用いることができる。第４配線層１７は、例えばセミアディティブ法により形成される。第４配線層１７を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
このようにして、支持体２１の一方の面に所定のビルドアップ配線層が形成される。本実施の形態では、３層のビルドアップ配線層（第２配線層１３、第３配線層１５、及び第４配線層１７）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
次に、図９に示す工程では、第３絶縁層１６上に第４配線層１７を被覆するソルダーレジスト層１８を形成する。ソルダーレジスト層１８は、例えば前述の淡黄色系顔料を含有した液状又はペースト状の感光性のエポキシ系絶縁性樹脂を、第４配線層１７を被覆するように第３絶縁層１６上にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば前述の淡黄色系顔料を含有したフィルム状の感光性のエポキシ系絶縁性樹脂を、第４配線層１７を被覆するように第３絶縁層１６上にラミネートすることにより形成してもよい。但し、エポキシ系絶縁性樹脂等の絶縁性樹脂自体の外観色調により、透明又は半透明な淡黄色を実現できる場合には、必ずしも淡黄色系顔料を含有しなくても構わない。
次に、図１０に示す工程では、図９に示す工程で塗布又はラミネートした縁性樹脂を露光及び現像することで開口部１８ｘを形成する（フォトリソグラフィ法）。これにより、開口部１８ｘを有するソルダーレジスト層１８が形成される。なお、予め開口部１８ｘを形成したフィルム状の絶縁性樹脂を、第４配線層１７を被覆するように第３絶縁層１６上にラミネートしても構わない。なお、ソルダーレジスト層１８の材料として、非感光性の絶縁性樹脂を用いてもよい。この場合には、第３絶縁層１６上にソルダーレジスト層１８を形成して硬化させた後、例えばＣＯ２レーザ等を用いたレーザ加工法や、アルミナ砥粒等の研磨剤を用いたブラスト処理により開口部１８ｘを形成できる。
ソルダーレジスト層１８として感光性の絶縁性樹脂を用い、フォトリソグラフィ法により開口部１８ｘを形成する場合には、ソルダーレジスト層１８の厚さは５〜５０μｍ程度であることが好ましい。ソルダーレジスト層１８の厚さが５０〜１００μｍ程度の場合には、フォトリソグラフィ法により開口部１８ｘを形成することが困難であるため、ソルダーレジスト層１８の材料が感光性か非感光性かに関わらず、レーザ加工法やブラスト処理により開口部１８ｘを形成することが好ましい。
図１０に示す工程により、開口部１８ｘを有するソルダーレジスト層１８が形成され、第４配線層１７の一部が開口部１８ｘ内に露出する。開口部１８ｘ内に露出する第４配線層１７（第２電極パッド１７）は、マザーボード等の実装基板（図示せず）に設けられたパッドと電気的に接続するため電極パッドとして機能する。
必要に応じ、開口部１８ｘの底部に露出する第４配線層１７上に、例えば無電解めっき法等により金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
次に、図１０に示す工程の後、図１０に示す支持体２１を除去することにより、図１に示す配線基板１０が完成する。銅箔から構成されている支持体２１は、例えば塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。この際、第１絶縁層１２から露出する第１配線層１１の最表層は金（Ａｕ）膜等であるため、銅箔から構成されている支持体２１のみを選択的にエッチングできる。但し、第４配線層１７が銅（Ｃｕ）から構成されている場合には、開口部１８ｘの底部に露出する第４配線層１７が支持体２１とともにエッチングされることを防止するため、第４配線層１７をマスクする必要がある。
支持体２１を除去した後に、開口部１８ｘの底部に露出する第４配線層１７上に（開口部１８ｘの底部に露出する第４配線層１７上に金属層が形成されている場合には、金属層上に）はんだボールやリードピン等の外部接続端子を形成しても構わない。外部接続端子は、マザーボード等の実装基板（図示せず）と電気的に接続するための端子となる。但し、開口部１８ｘの底部に露出する第４配線層１７（第４配線層１７上に金属層が形成されている場合には、金属層）自体を、外部接続端子としても良い。又、支持体２１を除去する前に、はんだボールやリードピン等の外部接続端子を形成しても構わない。
なお、図２〜図１０では、支持体２１上に１個の配線基板１０を作製する例を示したが、支持体２１上に複数の配線基板１０となる部材を作製し、支持体２１の除去後、それを個片化して複数の配線基板１０を得るような工程としても構わない。
［露光の解像性の確認］
前述の図１０に示す工程では、ソルダーレジスト層１８を露光及び現像することで開口部１８ｘを形成した（フォトリソグラフィ法）。従来は、ソルダーレジスト層には緑色の材料が用いられていたが、本実施の形態では、ソルダーレジスト層１８に透明又は半透明な淡黄色の材料を用いたため、フォトリソグラフィ法により開口部を形成する際の露光の解像性に問題がないか否か確認を行った。
図１１は、第１の実施の形態に係るソルダーレジスト層に開口部を形成する様子を例示する模式図である。図１２は、第１の実施の形態に係るソルダーレジスト層に開口部を形成した例を示すＳＥＭ写真である。図１２（ａ）は図１１に相当する断面を示しており、図１２（ｂ）は図１２（ａ）を斜め上方向から視た状態を示している。
図１１に示すように、ガラス等からなるマスク９０を介してソルダーレジスト層１８に紫外光である露光光Ｌを照射すると、マスク９０の遮光部９０ｘの端部で露光光Ｌが散乱して遮光部９０ｘの中心方向に回り込む。そのため、図１１及び図１２に示すように、露光部分を現像すると、開口部１８ｘの側壁の断面形状は第４配線層１７の上面に対して垂直にはならない。開口部１８ｘは、第４配線層１７の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となる。開口部１８ｘの底部に露出する第４配線層１７上には残渣がほとんどない良好な状態となる。
なお、発明者らの検討によれば、ソルダーレジスト層１８に透明又は半透明な淡黄色の材料を用いた場合と、従来のようにソルダーレジスト層に緑色の材料を用いた場合とでは、開口部１８ｘの側壁の傾斜や開口部１８ｘの底部に露出する第４配線層１７上の残渣は、ほぼ同等であることが確認されている。つまり、ソルダーレジスト層１８の色を緑色から透明又は半透明な淡黄色に変えても、露光の解像性は同等である。
一方、本実施の形態では、ソルダーレジスト層１８から第４配線層１７の材料である銅（Ｃｕ）等の色が透視されることにより、第２主面側の外観色調が第１主面側の外観色調と同類の薄茶色から茶色となればよいため、ソルダーレジスト層を無色透明に近い色とすることも考えられる。そこで、発明者らは、無色透明に近い色としたソルダーレジスト層１８０の露光の解像性にいついても検討を行った。その結果を、比較例１として示す。
図１３は、比較例１に係るソルダーレジスト層に開口部を形成する様子を例示する模式図である。図１４は、比較例１に係るソルダーレジスト層に開口部を形成した例を示すＳＥＭ写真である。図１４（ａ）は図１３に相当する断面を示しており、図１４（ｂ）は図１４（ａ）を斜め上方向から視た状態を示している。
図１３に示すように、ガラス等からなるマスク９０を介して比較例１に係るソルダーレジスト層１８０（無色透明に近い色のソルダーレジスト層）に紫外光である露光光Ｌを照射すると、図１１と同様に、マスク９０の遮光部９０ｘの端部で露光光Ｌが散乱して遮光部９０ｘの中心方向に回り込む。しかしながら、マスク９０の遮光部９０ｘの端部で露光光Ｌが散乱する度合いが図１１の場合よりも大きい。そのため、図１３及び図１４に示すように、開口部１８０ｘの側壁の傾斜は図１１に示す開口部１８ｘよりも緩くなり（Ｒ形状に近くなり）、開口部１８０ｘの底部に露出する第４配線層１７上には残渣１８０ｚが生じる。
このように、無色透明に近い色のソルダーレジスト層１８０を用いると、第２主面側の外観色調が第１主面側の外観色調と同類の薄茶色から茶色とはなるものの、ソルダーレジスト層が緑色や透明又は半透明な淡黄色の場合に比べて露光の解像性が劣化するため、実際の製品（配線基板）に適用することは困難である。従って、露光の解像性が緑色の場合と同等である透明又は半透明な淡黄色のソルダーレジスト層を用いることが好ましい。
このように、第１の実施の形態によれば、ソルダーレジスト層１８を透明又は半透明の淡黄色とすることにより、ソルダーレジスト層１８は、第１配線層１１、第１絶縁層１２、第２配線層１３、第２絶縁層１４、第３配線層１５、第３絶縁層１６、第４配線層１７が順次積層された積層体の第４配線層１７側の外観色調（薄茶色から茶色）を透過するため、第２主面側の外観色調は第１主面側の外観色調と同類の薄茶色から茶色となる。その結果、配線基板１０の外観検査等を行う際に、第１主面側及び第２主面側の検査に共通の画像認識装置を用いることができ、かつ、設定も略同一にすることができる。更に、設備投資費用の低減や製造工程の簡略化が可能となり、配線基板１０の低価格化を実現できる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、第４配線層の一部に識別マークを設ける例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１５は、第１の実施の形態の変形例１に係る配線基板を例示する断面図である。図１５を参照するに、第１の実施の形態の変形例１に係る配線基板１０Ａは、第４配線層１７の一部に識別マーク１７ａが設けられている点が、配線基板１０（図１参照）と相違する。ここで、識別マーク１７ａは、製品番号や認識マーク等の、製品である配線基板１０Ａの識別等を行うためのマークである。識別マーク１７ａは、例えば配線パターンと同様に形成された数字や英字であってもよいし、平面形状が円形や十字形等の図形であってもよい。識別マーク１７ａは、第４配線層１７を形成する際に、第４配線層１７となる材料（めっき層）の一部を、第４配線層１７と同様にパターニングして形成される。
識別マーク１７ａは、ソルダーレジスト層１８に被覆されている。しかし、ソルダーレジスト層１８は透明又は半透明な淡黄色であるから、ソルダーレジスト層１８に開口部を設けなくても、ソルダーレジスト層１８を介して識別マーク１７ａを視認可能である。
図１６は、比較例２に係る識別マークについて説明するための断面図である。図１６（ａ）は識別マーク１７ａ上に金属層２９０が形成されていない場合、図１６（ｂ）は識別マーク１７ａ上及び開口部２８０ｘの底部に露出する第３絶縁層１６上に金属層２９０が形成されている場合を示している。金属層２９０は、Ａｕ層やＮｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）等である。
図１６（ａ）及び図１６（ｂ）に示すソルダーレジスト層２８０は、緑色の絶縁性樹脂を用いている。従来は、ソルダーレジスト層２８０として緑色の絶縁性樹脂を用いていたため、識別マーク１７ａをソルダーレジスト層２８０で被覆すると、ソルダーレジスト層２８０を介して識別マーク１７ａを視認することができなかった。そこで、図１６（ａ）及び図１６（ｂ）に示すように、識別マーク１７ａの周囲に開口部２８０ｘを設けていた。
ところで、はんだとの接続信頼性向上等の理由から第４配線層１７上に、無電解めっき法により金属層２９０を形成する場合がある。この場合、第４配線層１７の一部である識別マーク１７ａ上にも金属層２９０が形成される。しかしながら、実際は、識別マーク１７ａ上に金属層２９０が形成されなかったり（図１６（ａ）参照）、識別マーク１７ａ上のみならず、金属層２９０を形成すべきでない開口部２８０ｘの底部に露出する第３絶縁層１６上にも金属層２９０が形成されたりする（図１６（ｂ）参照）。これは、識別マーク１７ａは、めっきの対象となる導体部分の体積が小さいため、電位が低くなり、めっきが付き難いからである。
図１６（ａ）及び図１６（ｂ）に示すような状態になると、配線基板は外観不良であると判断されるため、製造上問題となる。配線基板１０Ａによれば、開口部を設けなくても識別マーク１７ａを視認できるため、識別マーク１７ａが金属層を形成する対象とはならないため、図１６（ａ）や図１６（ｂ）のような問題は生じない。
このように、第１の実施の形態の変形例１によれば、第１の実施の形態と同様の効果を奏するが、更に、以下の効果を奏する。すなわち、ソルダーレジスト層１８を介して識別マーク１７ａを視認できるため、ソルダーレジスト層１８から識別マーク１７ａを露出させる必要がない。その結果、識別マーク１７ａが金属層を形成する対象とはならないため、識別マーク１７ａ上に金属層が形成されなかったり、不要な部分に金属層が形成されたりする外観上の問題を回避できる。
〈第１の実施の形態の変形例２〉
第１の実施の形態では、第１電極パッド１１側を半導体チップ搭載側とし、第２電極パッド１７側を外部接続端子側とする例を示した。第１の実施の形態の変形例２では、第１電極パッド１１側を外部接続端子側とし、第２電極パッド１７側を半導体チップ搭載側とする例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１７は、第１の実施の形態の変形例２に係る配線基板を例示する断面図である。図１７を参照するに、第１の実施の形態に係る配線基板１０Ｂは、配線基板１０（図１参照）と同様に、第１配線層１１、第１絶縁層１２、第２配線層１３、第２絶縁層１４、第３配線層１５、第３絶縁層１６、第４配線層１７が順次積層された積層体と、この積層体の一方の側に露出する第４配線層１７を覆うように形成されたソルダーレジスト層１８と、を有するコアレスのビルドアップ配線基板である。
但し、配線基板１０Ｂでは、第１電極パッド１１側が外部接続端子側であり、第２電極パッド１７側が半導体チップ搭載側である。第１電極パッド１１のピッチは、例えば５００〜１２００μｍ程度とすることができ、第２電極パッド１７のピッチは、第１電極パッド１１のピッチよりも狭く、例えば１００〜２００μｍ程度とすることができる。
配線基板１０Ｂの製造方法は、第１電極パッド１１や第２電極パッド１７のピッチ、各ビアホールの形成位置等が異なる点を除き、配線基板１０の製造方法と同様である。
このように、第１の実施の形態の変形例２によれば、第１電極パッド１１側を外部接続端子側とし、第２電極パッド１７側を半導体チップ搭載側としても、第１の実施の形態と同様の効果を奏する。
〈第２の実施の形態〉
第２の実施の形態では、第１の実施の形態に係る配線基板１０（図１参照）に半導体チップを搭載した半導体パッケージの例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１８は、第２の実施の形態に係る半導体パッケージを例示する断面図（その１）である。図１８を参照するに、半導体パッケージ７０は、図１に示す配線基板１０と、半導体チップ７１と、バンプ７４と、アンダーフィル樹脂７５とを有する。なお、図１８において、配線基板１０は、図１とは上下を反転して描かれている。
半導体チップ７１は、本体７２と、電極パッド７３とを有する。本体７２は、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。本体７２には、電極パッド７３が形成されている。電極パッド７３は、半導体集積回路（図示せず）と電気的に接続されている。電極パッド７３の材料としては、例えばＡｌ等を用いることができる。
バンプ７４は、半導体チップ７１の電極パッド７３と、配線基板１０の第１絶縁層１２から露出する第１配線層１１（第１層１１ａ）とを電気的に接続している。バンプ７４は、例えば、はんだバンプである。はんだバンプの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。アンダーフィル樹脂７５は、半導体チップ７１と配線基板１０の一方の面との間に充填されている。
図１９は、第２の実施の形態に係る半導体パッケージを例示する断面図（その２）である。図１９に示す半導体パッケージ８０のように、第１の実施の形態の変形例２に係る配線基板１０Ｂに半導体チップ７１を搭載してもよい。又、図示はしないが、第１の実施の形態の変形例１に係る配線基板１０Ａや第１の実施の形態の変形例２に係る配線基板１０Ｂに識別マークを設けた配線基板に半導体チップ７１を搭載してもよいことは言うまでもない。
このように、第２の実施の形態によれば、第１の実施の形態やその変形例に係る配線基板に半導体チップを搭載した半導体パッケージを実現できる。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
１０、１０Ａ、１０Ｂ 配線基板
１１ 第１配線層
１１ａ 第１層
１１ｂ 第２層
１２ 第１絶縁層
１２ｘ 第１ビアホール
１３ 第２配線層
１４ 第２絶縁層
１４ｘ 第２ビアホール
１５ 第３配線層
１６ 第３絶縁層
１６ｘ 第３ビアホール
１７ 第４配線層
１７ａ 識別マーク
１８ 第４絶縁層
１８ｘ、２２ｘ 開口部
２１ 支持体
２２ レジスト層
７０、８０ 半導体パッケージ
７１ 半導体チップ
７２ 本体
７３ 電極パッド
７４ バンプ
７５ アンダーフィル樹脂

Claims (11)

  1. 複数の絶縁層と複数の配線層とが交互に積層された積層体と、
    前記積層体の一方の側に露出する配線層を覆うように形成されたソルダーレジスト層と、を有し、
    前記積層体の他方の側に絶縁層が露出しており、
    前記ソルダーレジスト層は透明又は半透明の淡黄色である配線基板。
  2. 前記ソルダーレジスト層を介して、前記積層体の一方の側に露出する配線層が視認可能である請求項１記載の配線基板。
  3. 前記ソルダーレジスト層のパントーン数値は、DS1-4C〜1-9C、DS2-5C〜2-9C、DS3-6C〜3-8C、DS5-6C〜5-9C、DS6-6C〜6-9C、DS7-6C〜7-8C、DS9-5C〜9-8C、DS294-6C〜294-9C、DS295-6C〜295-9C、DS298-6C〜298-9C、DS299-6C〜299-9C、DS302-7C〜302-9C、DS303-7C〜303-9C、DS309-6C〜309-9C、DS310-6C〜310-9Cの何れか一に該当する請求項１又は２記載の配線基板。
  4. 前記ソルダーレジスト層の波長３６０ｎｍの光に対する透過率は０〜２０％、波長４６０ｎｍの光に対する透過率は１０〜４０％、波長５６０ｎｍの光に対する透過率は３０〜６０％、波長６６０ｎｍの光に対する透過率は４５〜７０％、波長７６０ｎｍの光に対する透過率は５０〜７５％、波長８６０ｎｍの光に対する透過率は６０〜８０％である請求項１乃至３の何れか一項記載の配線基板。
  5. 前記ソルダーレジスト層の厚さは、５〜５０μｍである請求項１乃至４の何れか一項記載の配線基板。
  6. 前記ソルダーレジスト層は、淡黄色系顔料を含有している請求項１乃至５の何れか一項記載の配線基板。
  7. 前記積層体の一方の側に露出する配線層には識別マークが形成されており、
    前記識別マークは、前記ソルダーレジスト層を介して視認可能である請求項１乃至６の何れか一項記載の配線基板。
  8. 前記積層体の他方の側に露出する絶縁層からは他の配線層が露出し、前記他の配線層は第１電極パッドとして機能し、
    前記ソルダーレジスト層は、前記積層体の一方の側に露出する配線層の一部を露出する開口部を有し、前記開口部内に露出する配線層は第２電極パッドとして機能する請求項１乃至７の何れか一項記載の配線基板。
  9. 前記第１及び前記第２電極パッドの何れか一方は、半導体チップと電気的に接続するための電極パッドであり、
    他方は、他の基板と電気的に接続するための電極パッドである請求項１乃至８の何れか一項記載の配線基板。
  10. 前記積層体は、コアとなる部材を有さず、
    各配線層は、前記絶縁層を貫通する貫通配線により相互に接続されており、
    前記貫通配線の前記積層体の一方の側の径は、前記積層体の他方の側の径よりも大きい請求項１乃至９の何れか一項記載の配線基板。
  11. 請求項１乃至１０の何れか一項記載の配線基板に半導体チップを搭載した半導体パッケージ。
JP2010286677A 2010-12-22 2010-12-22 配線基板及び半導体パッケージ Active JP5680401B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010286677A JP5680401B2 (ja) 2010-12-22 2010-12-22 配線基板及び半導体パッケージ
US13/330,944 US8587104B2 (en) 2010-12-22 2011-12-20 Wiring board and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010286677A JP5680401B2 (ja) 2010-12-22 2010-12-22 配線基板及び半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2012134396A true JP2012134396A (ja) 2012-07-12
JP2012134396A5 JP2012134396A5 (ja) 2013-10-31
JP5680401B2 JP5680401B2 (ja) 2015-03-04

Family

ID=46315636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010286677A Active JP5680401B2 (ja) 2010-12-22 2010-12-22 配線基板及び半導体パッケージ

Country Status (2)

Country Link
US (1) US8587104B2 (ja)
JP (1) JP5680401B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127486A (ja) * 2012-12-25 2014-07-07 Murata Mfg Co Ltd 多層電子部品及び集合基板
JP2015133473A (ja) * 2014-01-09 2015-07-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層基板および多層基板の製造方法
JP2015170808A (ja) * 2014-03-10 2015-09-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR20190049267A (ko) * 2017-11-01 2019-05-09 삼성전기주식회사 반도체 패키지

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI473551B (zh) * 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
JP6081875B2 (ja) * 2013-04-28 2017-02-15 京セラ株式会社 配線基板の製造方法
JP6158676B2 (ja) * 2013-10-15 2017-07-05 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
TWI689996B (zh) * 2016-04-28 2020-04-01 李志雄 半導體裝置之中介層製造方法
CN115547846A (zh) * 2019-02-21 2022-12-30 奥特斯科技(重庆)有限公司 部件承载件及其制造方法和电气装置
US11540396B2 (en) * 2020-08-28 2022-12-27 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US11991824B2 (en) * 2020-08-28 2024-05-21 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1114825A (ja) * 1997-04-28 1999-01-22 Sumitomo Chem Co Ltd カラーフィルター用緑色組成物およびカラーフィルター
JP2006114859A (ja) * 2004-01-21 2006-04-27 Seiko Epson Corp アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法
JP3821993B2 (ja) * 1999-05-31 2006-09-13 日本特殊陶業株式会社 プリント配線基板
JP2009105393A (ja) * 2007-10-05 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及び半導体装置、並びにこれらの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62276894A (ja) * 1986-02-21 1987-12-01 株式会社メイコー スル−ホ−ル付導体回路板の製造方法
US5106454A (en) * 1990-11-01 1992-04-21 Shipley Company Inc. Process for multilayer printed circuit board manufacture
JP3361903B2 (ja) * 1994-01-06 2003-01-07 凸版印刷株式会社 プリント配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1114825A (ja) * 1997-04-28 1999-01-22 Sumitomo Chem Co Ltd カラーフィルター用緑色組成物およびカラーフィルター
JP3821993B2 (ja) * 1999-05-31 2006-09-13 日本特殊陶業株式会社 プリント配線基板
JP2006114859A (ja) * 2004-01-21 2006-04-27 Seiko Epson Corp アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法
JP2009105393A (ja) * 2007-10-05 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及び半導体装置、並びにこれらの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127486A (ja) * 2012-12-25 2014-07-07 Murata Mfg Co Ltd 多層電子部品及び集合基板
JP2015133473A (ja) * 2014-01-09 2015-07-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層基板および多層基板の製造方法
JP2015170808A (ja) * 2014-03-10 2015-09-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR20190049267A (ko) * 2017-11-01 2019-05-09 삼성전기주식회사 반도체 패키지
US10446478B2 (en) 2017-11-01 2019-10-15 Samsung Electronics Co., Ltd. Semiconductor package
KR102099750B1 (ko) * 2017-11-01 2020-04-10 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
US20120161311A1 (en) 2012-06-28
US8587104B2 (en) 2013-11-19
JP5680401B2 (ja) 2015-03-04

Similar Documents

Publication Publication Date Title
JP5680401B2 (ja) 配線基板及び半導体パッケージ
CN105813403B (zh) 多层刚-柔性印刷电路板
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2013118255A (ja) 配線基板及びその製造方法、半導体パッケージ
US9232641B2 (en) Wiring board and method of manufacturing the same
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US9332658B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JPH09246719A (ja) 基板の導体層の形成方法
TW201446084A (zh) 電路板及其製作方法
JP4170266B2 (ja) 配線基板の製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2014131034A (ja) パッケージ基板及びその製造方法、並びにパッケージ−オン−パッケージ基板
CN104093272B (zh) 一种半导体封装基板结构及其制作方法
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
TWI752202B (zh) 貼附有支撐體的印刷電路板及該印刷電路板的製造方法
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
JP5438606B2 (ja) 配線基板及びその製造方法
KR100722615B1 (ko) 플립칩 패키지 기판의 제조방법
JP2017045923A (ja) バンプ付きプリント配線板およびその製造方法
KR20100107936A (ko) 박형 패키지 기판 제조 방법
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
KR100797704B1 (ko) 플립칩 패키지 기판 제조방법
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150107

R150 Certificate of patent or registration of utility model

Ref document number: 5680401

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150