JPS62276894A - スル−ホ−ル付導体回路板の製造方法 - Google Patents

スル−ホ−ル付導体回路板の製造方法

Info

Publication number
JPS62276894A
JPS62276894A JP62037625A JP3762587A JPS62276894A JP S62276894 A JPS62276894 A JP S62276894A JP 62037625 A JP62037625 A JP 62037625A JP 3762587 A JP3762587 A JP 3762587A JP S62276894 A JPS62276894 A JP S62276894A
Authority
JP
Japan
Prior art keywords
base material
metal layer
conductor circuit
plating
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62037625A
Other languages
English (en)
Other versions
JPH0466399B2 (ja
Inventor
辰男 和田
山下 慶蔵
遠山 輔
輝昭 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Electronics Co Ltd
Original Assignee
Meiko Electronics Co Ltd
Meiko Denshi Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Electronics Co Ltd, Meiko Denshi Kogyo Co Ltd filed Critical Meiko Electronics Co Ltd
Publication of JPS62276894A publication Critical patent/JPS62276894A/ja
Publication of JPH0466399B2 publication Critical patent/JPH0466399B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881Coating only between conductors, i.e. flush with the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0726Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 (産業上の利用分野) この発明は、ICカード、電子機器等に組み込まれるス
ルーホール付導体回路板の製造方法に関する。
(従来の技術及びその問題点) 近年、ICカード、電子機器等の高性能化、軽薄化等に
伴い、これらに組み込まれる導体回路板は益々回路パタ
ーンの裔密度化、薄膜化の傾向にあり、その中で、基板
の両面に導体回路を形成さすることにより配線密度を高
めた両面導体回路板が注目されている。そして、このよ
うな導体回路板を能率良く、大量に、且つ、高品質で製
造する方法が要請されている。
導体回路板を製造する従来の一般的な方法としては、ガ
ラスエボキン樹脂等の絶縁基板表面に18μm乃至は3
5μm、或いはそれ以上の膜厚を有する銅箔を接着積層
し、この銅箔面にフォトレジスト、印刷レジスト等の材
料によりマスキングを施し、逗体回路以外の不要部分を
エツチング除去する、所謂エツチング法がある。
この方法は工程上絶縁基板上の銅箔の厚さを薄くするこ
とが出来ず、導体回路板の薄膜化には木質的に不向きで
あるばかりか、銅箔製造後の表面処理、切断、絶縁基板
への積層等の工程時に物理的に加わる引張力、折曲力等
に充分に耐え得るためには銅箔厚さが18μm以上のも
のを使用する必要があり、導体回路の高密度化に必要な
、銅箔厚さが5〜lOμmの銅張基板を得ることが困難
であった。
上述のエツチング法の問題を解決するものとして、所謂
転写法により作製する導体回路板が、例えば、特公昭5
5−32239号公報、特公昭57−24080号公報
、特公昭57−39318号公報、特開昭60−147
192号公報により公知である。
特公昭55−32239号公報、特公昭57〜2408
0号公報及び特公昭5’L39318号公報Gこ開示の
導体回路板の製造方法(以下これを「ヘルド転写法」と
いう)は、金属製回転ドラムの外周面又はホリヅンクル
メノキ装置の陰極部に摺動する)1手の導電性金属帯表
面にレジストマスクを施し、この金属帯を陰楕としてこ
れを不溶性の陽極に所定の間隔を保ちながら送行させ、
金属帯と陽極間にメッキ液を高速で強制的に供給して金
属帯表面に導体回路を電解形成させ、この導体回路に予
め接着材が塗布された絶縁基材を密着させたあと、絶縁
基材と導体回路を金属帯から引き剥がし、必要に応じて
導体回路にオーバレイを積層液:Vlすることにより導
体回路板を実現させるものである。このベルト転写法は
高速メッキを行うために従来の工、チング法等より導体
回路形成速度が暑しく早く、且つ、連続的に導体回路[
反を作製できる点ですくれているが、導体回路を転写し
た絶縁基材を金属帯から引き刊がす分離工程時に、導体
回路と金属帯表面との密性強度と、レジストと金属帯表
面との密着・強度の相違等に起因して、n体回路が′4
fA縁基材側に部分的に転写しないことや、レジストマ
スク材が絶縁基材側に転写したり、転写分!過程で回路
がスイング、デフォルムを起こし、ショート、シワ、折
れ、打痕、裂は目等の欠陥が発生するという間題がある
又、ベルト転写法は導電性基材として金属帯を使用する
ので、幅広の金属帯を使用すると金属帯が送行中に波打
ち、金属帯と陽極間距離を一定に保つことが難しい。従
って、金属帯上に電解される導体回路の厚みが場所によ
って異なり、微細な回路パターンを有する導体回路では
転写時の寸法安定性に劣り、歩留りが悪いという問題が
ある。
このため、ヘルド転写法では幅広の金属帯が使用できず
、このため生産性の向上に制限がある。
更に、例えば特公昭57−24080号公ンgに開示さ
れるように、リールに巻かれたステンレス鋼の金属帯を
リールに巻き取る、所謂リール・ツー・リールの状態で
使用すると、ステンレス板表面に傷、汚れ等のFU傷を
与えたり、レジストパターン付与時にパターンに汚れ、
傷等を与え易い。しかも、レジストパターンの汚れ、傷
等に対処するために作業を中断すると、今度は回路の形
成をt員なう等の問題が生じるので、リール・ツー・リ
ール方式ではたとえレジストパターンに汚れ、傷等の損
傷が発生しても安易に作業(ライン)を中断することが
難しい。この結果、不良率の増加、作業性の低下等の問
題が生じる。
又、金属帯としてステンレス鋼を使用すると、この金属
帯表面には気孔等の避けられない物理的欠陥や電気化学
的欠陥が存在し、ベルト転写法は、このような欠陥のあ
る金属帯表面上に直接導体回路を電解析出させるので、
導体回路にピンホールが発生し易く、特に銅回路幅10
0μm以下、回路間隔100μm以下等の高密度導体回
路板では重要な問題となる。
前記特開昭6(1−147192号公報に開示の導体回
路板の製造方法(以下これを「従来転写法」という)は
、基板上に薄膜金属層を施す工程(第21図fil)と
、この薄膜金属層表面を粗面化する工程(第21図(b
))と、薄膜金属層表面に導体回路を形成する部分を除
きメツキレシストを形成する工程(第21(C1)と、
メツキレシストを形成した薄膜金属層表面にメッキを行
って導体回路を形成する工程(第21(di)と、その
後に薄膜金属層、導体回路及びメツキレシストを共に上
記基板から711離して絶縁性基材へ転写する工程(第
21(el)と、転写された薄膜金属層をエツチングに
より除去する工程(第21図(r))とからなるもので
、この従来転写法は、基板上に1〜10μm程度の薄膜
金属層を形成しておき、これを転写時にメツキレシスト
及び導体回路と共に絶縁性基材に転写することにより、
4体回路を容易且つ確実に転写することが出来る点で前
述のベルト転写法より優れている。そして、薄膜金属層
表面に塩化第二銅・塩酸混合液等を使用して化学エツチ
ング法により粗面化することによりレジスト及び導体回
路メッキ膜の薄膜金属層への密着性を良好に保つように
している。しかしながら、従来転写法は上述のように基
板上に薄膜金属層を形成させた後、この薄膜金属層表面
を粗面化する工程が必須要件であり、この粗面化処理に
時間が掛かり、生産性の向上に悪影宮を及ぼすと共に、
工f7節略化の上で好ましくない。
一方、導体回路と絶縁基材との密着性を向上させるため
には導体回路表面は所定の粗度を存しでいる必要がある
更に、上述の各転写法を両面導体回路板の製造に適用す
る場合、導体回路が形成された一対の導電性基材を導体
回路を内側にして互いに対向させ、絶縁基材を挟んで三
者を一体に加熱圧着したのち前記絶縁基材から導電性基
材のみを引き741がして絶′4&基材の両面に導体回
路を転写して残留させる事が一般的である。しかしなが
ら、上記のヘルド転写法では、原理的に両面の導体回路
の正確な位置合わせが困デにであり、両面導体回路板へ
の応用は不可能に近い。又、仮にできたとしても、絶縁
基材から導電性基材をff1ll離する時に上記したよ
うなノワ、折れ、打痕、裂は口等の問題、及びピンホー
ル等の問題に加えて、両面板に不可欠なスルーホールメ
ッキを施す工f7で、電気的に独立した導体部分つまり
島状部の導通をとることが困難であるという新たな問題
が生し、また、従来転写法では、上記したような工程の
WQMさが依然として存在する。
本発明は上述の種々の問題点を解決するためになされた
もので、生産性が高く、設備及びその設置面積が最小限
でよ(、しかも、高密度の回路パターンの形成が確実、
且つ安定的に実現でき、特に両面導体回路板のスルーホ
ール孔明は加工時に、島状部の導通を容易に確保しうる
スルーホール付導体回路板の製造方法を提供することを
目的とする。
(問題点を解決するための手段及び作用)上述の目的を
達成するために本発明者等が種々研究を重ねた結果、少
ない生産設備と少ない設置面積で高い生産性を上げるに
は、所謂高速メッキ法の採用が必要であること、特別な
粗面化処理工程を必要とせずに、高速メッキ法により所
要の粗度のメッキ面を得る電解メッキ条件を究明しti
tたこと、所謂単板プレス法によりiL導電基材薄銅膜
を介在させて導体回路を形成し、これを絶縁基(反に転
写すれば4体回路が絶縁基板に容易且つ確実に転写でき
ること、更には、スルーホール付両面導体回路板の製造
に適用した場合も同様の効果が得られるとともに、全面
に形成された薄銅膜が導通媒体として機能するため、ス
ルーホールのメッキ工程において、スルーホールを形成
した4体部が島状部であっても、容易にメッキを施すこ
とができること等の認識に基づくものである。
J’lJち、本発明のスルーホール付導体回路板の製造
方法は、表面粗度0.08〜0.23μmの平板状導電
基材を陰極として、該陰極と平板状陽極を電極問罪M3
〜30mmだけ離間させ、これらの電極に対する電解液
の接液スピードが2.6〜2Q、Qm/secとなるよ
うに電解液を強制的に供給し、電流密度0.15〜4.
OA/calの条件で電解メッキを施して前記導電基材
に1〜5μmの薄膜金属層を形成する工程と、形成した
薄膜金属層の、導体回路を形成する部分を除く表面にレ
ジストマスクを形成する工程と、レジストマスクを形成
したF!膜金金属層表面、洞イオンを含有する電解液を
用いて前記電解メッキ条件と同じ条件で電解メッキを施
して導体回路を形成する工程と、形成した導体回路表面
に粗面化処理を施す工程と、斯く導体回路が形成された
導電基材2個を夫々の導体回路が内側になるようにして
互いに対向させ、各基板の間に絶縁基材を挟んで一体に
加熱圧着し、該2個の基板を積層する工程と、該積層体
から導電基材のみを剥離して前記絶縁基材の両面に導体
回路及び薄膜金属層を転写する工程と、該絶縁基やオに
両面の導体回路を接続するためのスルーホールを孔明す
る工程と、該スルーホールの周壁面及びrm記絶縁基材
両面のスルーホール開口周縁部を除く領域にレジストマ
スクを形成する工程と、該スルーホールの周壁面及び前
記接層体両面のスルーホール開口周縁部のみを触媒化し
たのら、当該領域に電気メッキを施す工程と、前記レジ
ストマスクを除去するとともに、該レジストマスクが形
成されていた領域の前記薄膜金属層を除去する工程とか
らなることを特徴とする。
上述の薄膜金属層をIIi仮のぷ電基材と導体回路間に
介在させたことによる作用として、以下の4点を上げる
ことが出来る。
ill  薄膜金属層を介在させた導体回路付単板を絶
縁基材に重ね合わせ、プレスで所定時間加圧加温し、固
化積層後分離すると、単板と薄膜金属層が70〜120
g/cmのビーリング強度でh+u分副ができ、寸法変
化、外観不良のない転写積層が容易にできる。
12)  両面多層基板の製造において、両面間の導通
を確保するためにはスルホールメッキが姑要であり、こ
のスルホールメッキ工程時に本発明の薄膜金1ヱ層を介
在させなければ、スルホールメッキとしては、(al無
電解メッキで所要の膜厚のスルホールメッキを施す方法
、(bl 0 、3〜0.5μm程度の厚みの無電解メ
ッキ後Ti解メッキを施し、所要の膜PLを得る方法等
が考えられるが、(alの全て無電解メッキで形成さ仕
る方法によりスルホールに25μm程度の無電解メ・ツ
キ膜を堆積させるには数時間〜10時間のメツ半時間が
必要であり、生産性が劣るばかりか、堆積膜の結晶粒子
が粗く、且つ、耐りさ性の点が(ε軸性に劣る。(bl
の無電解メツ牛後、電解銀Iメッキで所要の膜厚を形成
させる方法は、基板回路」−の電気的に独立の島状回路
にスルホ−ルメノキを施す場合、スルホール部分に電解
のための電気的導通を与えることが困難である。本発明
の薄膜金属層は独立回路に電気的4通を与え、電解銅メ
ッキを可能にする。
(3)  単板RT1.基材(例えばステンレススチー
ル)の表面は化学的、物理的に基材表面を充分に研磨を
施しても、基材内部にある非金属介在物、電気化学的欠
陥による基材中の成分が脱落したり、金属間化合物、偏
析、気孔等が残存し、これらの欠陥を経済的且つ完全に
補うことが出来ない。本発明の薄膜金属層は基材の上記
欠陥を補うことができ、この結果、ピンホールが発生せ
ず、従って、幅100μm以下のファインパターンの回
路基板を容易且つ安価に作製できる。
+41  @vi導電基材に薄膜金属層及び銅回路を形
成した後、絶縁基材に転写積層を加熱圧着工程で実施す
るが、この際、絶縁基材に■布又は含浸したBステージ
の樹脂接着剤が溶融且つゲル化及び固化過程でIW仮導
電基材の周縁部表面に流出しようとするが、この薄膜金
属層を単板基材周縁部までの広がりで単板導電基材表面
を被覆しておくことにより、流出固化した樹脂が薄]1
々金属層の上に留まり、転写積層分離工程で単板導電基
材と薄膜金属層の境界(界面)より容易に分離でき、j
ll仮導Ti基材に密着・付着することが全くない利点
がある。
次に、第1図乃至第12図に基づき、本発明方法シこよ
るスルーホール付導体回路板の製造工程を説明すると、
先ず、本発明方法の実施に使用される導電基材2として
は、剛性を有する単板、例えば存効寸法最大1220 
X 1020++++w、厚み1〜10mmの範囲の適
宜の大きさの平板状導電材からなり、メッキ工程で使用
する薬品に対する耐薬品性、耐電食性を存することが望
ましく、ステンレススチーフ1手反(例えば、ハードニ
ング処理を施した5IIS630が好適である)、二/
ケル板、チタン又はチタン合金板、銅又は銅合金板等が
使用される。この導電基材2の表面の汚れ、酸化皮膜を
除去すると共に該表面に所要の粗度を与える前処理工程
を施す(第1図(a))。導電基材2の表面は、’0.
08〜0.23μmの範囲の粗度で研磨するのが望まし
い。この導電基材2の表面粗度は、次工程で導電基材2
上に形成される薄膜金属層(薄銅膜)5の密着強度やピ
ンホールの発生、更には、薄膜金属層5の表面粗度にも
影響を与える。又、上述の粗度の規定範囲は薄膜金蓮層
5が導体回路6のメッキ等の工程時に無闇にTI離せず
、しかも、後述する導電基材2の剥離工程(第1図(h
))において容易に剥離できる?ii着性が得られるよ
うに設定されたもので、導TL基材2と薄膜金属層5間
の界面8の密着力、及び後述の薄膜金属層5とレジスト
膜7間の界面9(第3図参照)の密着力に差が生しるよ
うに、即ち、界面9の密着力が界面8の密着力より大と
なるように設定しである。
導TL基材2としてステンレススチール板を使用する場
合には、例えば、4電基材2を硫酸80〜100m j
! / 1.60〜70’cの溶液に10〜30分間浸
l貞してスケール除去を行い、次いで、水洗後、硝酸6
0〜100m 1 / 1に酸性フッ化アンモニウム3
0g/ 1を加えた、室温の溶液に10〜30分間ン受
漬してスマット除去を行う。次に、水洗後、リン酸ナト
リウム20〜50g/ 1と水酸化ナトリウム50g/
 I!の電解液で、電解液メ晶度:室温〜40°C,電
流値=3〜8A/d mの電解条件で1〜2分間陰極電
解脱脂を行う。上述の粗面化処理は化学的に行うもので
あるが、導電基材2表面を化学的にクリーニングした後
、湿式サンドブラスト(液体ホーニング)等により機械
的に粗面化してもよい。
導TL基材2としてニッケル仮を使用する場合には、例
えば、リン酸ナトリウム20〜50g/ (lに水酸化
ナトリウム50g/ 1を加えた電解液で、電解液温度
:室温〜40℃、電流値;3〜8A/d耐の電解条件で
1〜2分間陰極電解脱脂を行う。そして、水洗後、フン
化水素1〜log/ j! 、50°Cの溶液、又は、
塩酸150m e / 1.50℃の溶液に1−10分
間浸漬して粗面化し、次いで、水洗後40〜60℃で温
水洗浄を施す。
’If−′rf、)5材2としてチタン又はチタン合金
板を使用する場合には、例えば、リン酸ナトリウム20
〜50g/ I!、50〜60℃の7容)夜に3〜5分
間l憂/貞してアルカリ浸清脱脂を1〒う。次いで、水
洗後、25χフツ酸(IIF)  75%硝H(llN
O*) ?容液ニ浸漬して化学エツチングにより粗面化
処理を行う。
導電基材2として洞又は銅合金板を使用する場合には、
例えば、リン酸ナトリウム20〜50g/ 1の電解液
で、電解液温度:50〜60℃、電流値;3〜10A/
dmの電解条件で30秒〜2分間陰極電解脱脂を行う。
次いで、水洗後、フッ化水素1〜Log/ 1、室温以
下の溶液で30秒〜2分間酸洗いし、水洗する。
次に、前処理を終えた導電基材2を陰極lとして、これ
を陽極14に所定の距離(3〜bけ離間させて対峙させ
、所謂高速メッキにより導電基I第2上に薄膜金属層5
を電解析出さける(第1図fbl、及び第2図)。7y
t膜金属層5としては銅、ニッケル等が好適であり、こ
れらの薄膜金属層5を1〜5μmの厚みで導74基材2
表面に積層させる。
薄膜金属層5として銅を析出させる場合の高速メッキ条
件としては、45〜70℃のメッキ液を陰極表面におい
て乱流状態、即ち、電極間距離3〜3゜■m1電極に対
する接液スピードが2.6〜20.0m/SQCになる
ように陰極電極を回転するか、固定電極間に強制的に7
!j、解液を供給する。このとき、メッキ板として、例
えば、硫酸銅メ・アキ液、ピロリン酸銅液等を使用し、
陰陽電流密度0.15〜4.OA/Cl11の電流を印
加し、薄膜金属層の堆積速度が25〜100 p m/
minとなるように設定することが望ましい。
3膜金属層5としてニッケルを析出させる場合の高速メ
ッキ条件としては、陰極と陽極とを300〜350mm
で離間させ、この電極間に40〜48℃のメッキ液を供
給してエアPA拌を行う。このとき、メッキ液として、
例えば、硫酸ニッケル、スルファミン酸ニッケル等を使
用し、陰陽電流密度2.2〜4、OA/dmの電流を印
加し、薄膜金泥層の堆積速度が0.8〜1.5 μm/
minとなるように設定することが望ましい。
なお、薄膜金属層5としてニッケル・リン合金を使用す
ることもでき、その場合、金属層5を析出させる場合の
無電解ニッケルメッキ条件としては、35〜55℃のメ
ッキ液を、導電基材2表面の接液スピードが40〜80
mm/secとなるように揺動をかける。このとき、メ
ッキ液として、例えば、次亜リン酸又はボロン系還元剤
を用いた無電解ニッケル液等を使用し、薄膜金属層の堆
積速度が30分間に1〜2μmとなるように設定するこ
とが望ましい。
高速メッキされた薄膜金属層5は、上述した通り所要の
表面粗度を存する導電基材2に電解積層されるので薄膜
金属層5は導電基材2に適度の密着力で密着しており、
又、その表面粗度は上述したメッキ条件による高速メッ
キによって後述するレジストマスク7と薄膜金属層2と
の所望の密着力を得るに好適な範囲内にある。つまり、
本発明においては、導電基材の表面粗度、メッキ液の接
液スピード及び電解電流密度の各条件を■み合わせるこ
とにより、薄膜金属層5の表面粗度を好適に制御するこ
とができる。従って、高速メッキにより積層された薄膜
金属層5の表面はメッキ後に特別な表面処理を必要とし
ない。
又、ステンレススチール板、ニッケル板等カラなる導電
基材2には電気化学的欠陥が存在し、これらの欠陥は金
属間化合物、或いは非金属介在物、偏析、気孔等からな
り、これらの欠陥はステンレススチール板の溶製時、圧
延時等に〆尾大生成されるもので、導電基材2の表面処
理だけでは改善し得ないものである。この欠陥は導体回
路6にピンホールを生じさせ原因となるものである。導
電基材2の表面に形成させた薄膜金属層5表面は電気化
学的に平滑であり、この薄膜金属層5上に後述する導体
回路6を形成させることにより、ピンホールの発生が防
止される。
斯く形成された薄膜金属層5の、導体回路6が形成され
る部分を除いた表面に、フォトレジスト法、印刷法等に
よりレジストマスク7が形成される(第1図(C1、第
3図)。レジスト剤としては、1iii述した通り、導
電基材2及び薄膜金属層5の各表面粗度と相まって、界
面9の密着力を界面8の密着力より相対的に強くするこ
とができるものが選択される。
次に、上述のようにして薄膜金属層5及びレジストマス
ク7を形成させた導電基材2を陰極lとして、これを陽
極14に所定の距離(例えば、3〜30III11、好
ましくは、11〜1511m)だけ離間させて対峙させ
、高速メッキにより導体回路6を薄膜金属層5上に銅電
鋳する(第1図+dl、及び第4図)。
この高速メッキの電解液としては、金属銅濃度0゜20
〜2.Ow+oj2/l、好ましくは、0.35〜0.
98m。
1/1、最も好ましくは1.4〜1.6 moj! /
 1 、及び硫酸濃度50〜220 g/ 1を含有す
る硫酸銅メッキ液でよく、メッキの均一性を確保するた
めに、西独間LPW社製のCUPPORAI’lD I
Is  (商品名)を1゜5  /lあて添加する。又
、ビロリン酸銅液等の通常のメッキ液を使用してもよい
。又、電流密度0、15〜4 A / cal 、電解
液の流速2.6〜20m/秒、電解液温度45〜70℃
、好ましくは60〜65℃となるように夫々設定する。
メッキ液温か45℃未満であると、銅イオンの移動速度
が低下するため電極表面に分権層が生じ易くなり、メッ
キ堆積速度が低下する。一方、液温か70°Cを越える
とメッキ液の仄発量が多くなり)温度が不安定になると
共に液温高塩化による設備的制限が加わる。
電流密度と電解液の流速とを上述の所定の条件に設定す
ることにより、薄膜金rj4層5上のレジストマスク7
によりマスキングされない部分に、毎分25〜1ooI
!mの堆積速度で導体回路6を堆積させ、従来のメッキ
法の10〜200倍の高能率で銅電鋳を行うことが出来
、実用土瓶めて大きな意義を有する。しかも、堆積する
銅粒子を極めて微細にすることができ、導体回路6の伸
び率は抗張力を…なうことなく16〜25%に達する。
この伸び率は通常のメッキ法により形成された導体回路
の伸び率の1.5〜2倍以上であり (圧延アニール銅
箔と同等以上の値であり)、極めて柔らかい銅膜を作製
することが出来る。このように圧延アニール銅箔と同等
の性能を有することから、高折曲性が必要なフレキシブ
ル基板において特に存効である。又、生成した導体回路
6の表面粒子を、平均粒子径で3.0〜7,5 μmと
極めて微細にすることができ、その結果、続く粗面化処
理(電解メ。
キ)工程において形成される突起状析出物も極めて微細
なものとすることが出来る。更に、導体回路6は電気化
学的に平滑な薄膜金属層5上に積層するので、10μm
以下の厚さでもピンホールが生しない。
銅電鋳工程において、導体回路6が所要の厚み(例えば
、2μm〜300μm)に達した時点で通電及びメッキ
液の供給を停正し、水洗後、引き続き導体回路6を粗面
化するための粗面化電解メッキを実施する(第1図(e
))。この粗面化電解メッキ工程における電解条件は、
電流密度が0.25〜0.85A/cシ、電極に対する
電解液の接液スピードが0.1〜0.8m/、!少とな
るように夫々設定する。尚、電解液としては特に限定さ
れないが、例えば、硫酸X (CuS04・5 IIJ
) : 80〜150g/l、硫酸(11□SOi )
 : 40〜80g/ 1 、及び硝酸カリウム(KN
(h) :2S〜50g/ nよりなる混合溶液等を使
用する。
この粗面化処理により4体回路6の粗面上には突起状析
出物が付着形成され、この突起状析出物の平均粒径は1
〜5μmとなり、後述する絶縁基材10との密着性が極
めて良好となる。
尚、上述した粗面化処理後に更に導体回路6表面にクロ
メート処理を施すと、を色11 iJ材である樹脂との
親和性が高まり、ピーリング強度はもとより、導体回路
の耐熱性(例えば、はんだ耐熱性)も15%程度向上す
るという利点がある。このクロメート処理は、具体的に
は、0.7〜12g/ 1濃度の重クロム酸カリウム溶
液に常温で5〜45秒間浸〆貴するか、市販の電解り[
1メート処理液にてクロメート処理を施す。
粗面化処理が終了すると、レジストマスク7の除去工程
に進む(第1図m、第5図)。このレジストマスク7の
、7+1離除去には、例えば、カセイソーダ等の熔解液
が使用され、この溶解液中に30〜60秒間浸漬してレ
ジストマスク7を溶解除去し、水洗、乾燥する。
次いで、上記によりEll金金属層5介して導体回路6
が形成された導電基材2を2個互いに導体回路6が内側
となるように対向させて、これらの間に絶縁基材介在さ
せて積層したのち、ホットプレスにより加熱圧着させる
(第1図ig+、第6図)。
絶縁基材10としては、有機材ギ4、及び無機材料のい
ずれのものでもよく、例えば、ガラス、エポキシ樹脂、
フェノール系樹脂、ポリイミド系樹脂、ポリエステル系
樹脂、アーラミド樹脂等の材料を用いることができる。
一般には、ガラス布等にエポキシ樹脂を含浸させ、半硬
化状g(Bステージ)にあるプリプレグに導体回路6が
没入する状態(第6図に示す状態)に加熱・加圧され、
これと接着される。
この転写工程において、各導7!1基材2上の導体回路
6は厚手の導電基材2と一体に絶縁基材lOの両面に積
層され、加熱圧着されるので、導体回路6は導電基材2
に保持されたまま転写されることになり、寸法安定性が
確保される。又、導電基材2が転写時の転写冶具を兼ね
るので特別の治具が不要であり、更に、導体回路6と導
電基材2との間に71JBQ金属層5が介在し、薄膜金
属層5と導体回路6とが強い密着力で結合しているので
導体回路6が転写時にずれて移動する(所謂、スイング
を起こす)ことがなく、寸法安定性が良いので微細な導
体回路パターンを有する高密度回路にも適用可能である
く例えば、パターン幅数8由〜数十μmが実現出来る)
。更に、万一導体回路6にピンホールがあっても導体回
路6と[基材2との間に薄膜金属JiJ5が密着状態で
介在しているので接着剤等がピンホールを通って導体回
路6表面に露出することがない。
尚、上記の転写工程においては、レジストマスク7を溶
解除去したのちに、導体回路6及び薄膜金属層5を絶縁
基材10に転写することとしたが、この工程に限定され
るものではなく、レジストマスク7を溶解除去せずに永
久レジストとしてそのまま導体回路6及び薄膜金属層5
と共に絶縁基材1oに転写してもよい。
次に、絶縁基材10の加熱固化を待って導電基材2を、
絶縁基材10に転写された導体回路6及び薄膜金属層5
から剥離する(第1図(hl、第7図)。
このとき、B電基材2と薄膜金属N5との間の密着力よ
り、薄膜金属層5と導体回路6の密2力の方が大であり
、更に、導電基材2と薄膜金属層5との間の密着力より
、導体回路6と絶縁基材lOの密着力の方が大であるか
ら、導電基材2は薄膜金属層5との界面8で分離して絶
縁基材lO側には薄膜金属層5、及び導体回路6が一体
に密着している6尚、導電基材2表面に形成された薄膜
金VA層5、導体回路6、及びレジストマスク7が総て
除去されるために、前記導電基材2の表面を必要に応じ
て研磨をすれば、この基板2は繰り返し使用することが
可能である。
導電基材2と絶縁基材10間に薄膜金属層5が介在され
るから、絶縁基材lOの接着剤は導電基材2に直接付着
することがなく、又、分離が導電基材2と薄膜金属PJ
S間で生しるから、70〜120g / cmのピーリ
ング強度で導電基材2を容易に剥離することが出来、導
体回路6に不均一な力が掛からず、転写時の寸法安定性
がこの時にも確保される。
次いで、絶縁基材lOの両面に積層された導体回路6.
6間を接続するためのスルーホール101を形成する(
第1図(1)、第8図)、このスルーホール形成工程に
は、通常の方法例えばドリル等を使用した切削加工を適
用することができる。しかるのち、スルーホール101
の周壁101a及び絶縁基材lOの両面の薄膜金属層5
のスルーホー壁1013及び開口周縁部5a、5aを除
く領域にレジストマスク24を形成して、メッキの予備
処理として前記メッキ形成面を触媒化して触媒化面10
2とする工程(第1図(jl、+に+、第9図)と、該
メッキ形成面に無電解メッキをほどこしてスルーホール
メッキN104を形成する工程(第1図(1)、第11
図)とからなる。上記触媒化の具体的方法としては、例
えば先ずメッキ形成面を脱脂、洗浄、研磨したのちに、
コンディショナー(整面)、プリエツチング(マイクロ
tn面化)、キャタリスト(触媒化)、アクセレータ(
活性化)の各工程を経て、しかるのち、無電解銅メッキ
を施す。一方、続くスルーホールメッキ層104形成方
法は、特に限定されないが、例えば銅の電解メッキなど
により行うことができる。銅のメッキ浴としては、例え
ば、ビロリン酸洞又は硫酸180g/j!、硫酸銅80
g/βのハイ硫酸銅浴に光沢剤を添加したもの(光沢硫
酸銅メッキ液)などが使用される。斯くして得られたス
ルーホールメッキN104の厚さは通常lO〜30μm
とされる。
ついで、レジストマスク106を溶解除去したのち、当
該レジストマスク106の下面に形成されていたgJW
fJ金属層5をエツチング除去する(第1図fm+、(
nl、第11図)。酸によるエツチング除去のし易さか
らは1膜金属層5は銅からなることが望ましい。
上記によりレジストマスク106及び薄膜金属層5が除
去された領域に、必要に応じてソルダーレジスト105
を形成する(第1図(0)、第12図)。
このソルダーレジスト105の形成には、通常の印刷法
を使用することができる。
第13図乃至第16図は第1図中)及び+dlに示す工
程において、ホリゾンタル型の高速メッキを実施するメ
ッキ装置の一例を示し、メッキ装置11のフレーム12
の上部中央に水平に板状不溶性陽極14が設置され、陰
g11はこの陽極14に平行に対向させて固定される。
不溶性陽極14は第13図〜第15図に示すように大電
流を通電するために2枚の銅板14a、14bが重合さ
れ、ごれらの表面全体に鉛14cが、肉厚2〜1011
Il!1、好ましくは3〜7■の範囲内で一様にアセチ
レントーチ等で被覆して構成される。鉛被覆14cは、
通常、鉛93%、スズ7%の鉛合金を使用する。極間距
離が100μm不均一になると、電鋳される銅膜は、3
5μm銅で数μmのばらつきが生し、高電流密度(0’
、8〜1.2A/ cffl)で長時間(1000時間
以上)使用する場合には、電極の部分的か電解消耗によ
り膜厚のばらつきは更に大きくなる。このため、電極の
再加工修正により電極間距離を維持する必要がある。鉛
被覆の電極に代えて、チタン仮にプラチナ、パラジニウ
ム等の微粉末を熱解重合性樹脂でペースト状にし、これ
を粗面化されたチタン板表面に均一に塗布し700〜8
00℃で焼き付けて不溶性陽極14としてもよい、この
チタン仮陽極を使用すると、電解消耗が極めて少なくな
くなり、長時間に亘り(1000時間以上)電極の再加
工修正の必要がない。
陰極lは、第1図fblのFj!膜金属層形成工程では
、工程fa+で研磨された導電基材2の研磨面が、第1
図fd+の導体回路電鋳工程では、薄膜金属層5及びレ
ジストマスク7の形成された’AM基材2の面を前記陽
極14側に対向させて取付は固定される。
陰極lと不溶性陽極14間の離間距離は前述した薄膜金
属層5の形成工程及び導体回路6の電鋳工程の夫々に応
じた最適距離に設定される。
陰極l及び不溶性陽極14間の空隙部13の入口側に、
よ高速流でメッキ液23を圧送するノズル15の一端が
接、涜され、このノズル15は空隙部13の人口部で第
16図に示すように不溶性陽極14の略全幅に臨んで開
口しており、ノズル15の他端は専管16を介してポン
プ17に接続されている。ポンプ17は更に図示しない
導管を介してメッキ液貯槽(図示せず)に接続されてい
る。
空隙部13の出口側(ノズル15を設けた不溶性陽極1
4の対向辺側)には不溶性陽極14の略全幅にわたって
排液口18が開口しており、この排液口18は導管19
を介して前記メッキを夜貯漕に接続されている。そして
、前記ノズル15及び排液口18はメッキ液23が空隙
部13を一様の速度分布で流れることが出来るように、
これらのノズルI5及び排液口18の流れ方向の断面形
状変化は滑らかに変化している。ポンプ17から吐出さ
れたメッキ液23は、専管16、ノズル15、陰極1と
不溶性陽極14との空隙部13、排液口18、導管19
を順次通過してメッキ液貯槽に戻され1.ここから再び
ポンプ17により上述の経路で連続して循環される。
メンキ液23をノズル15から電極間空隙部I3へ前述
した好適のメッキ液速度で供給すると、陰極1表面近傍
でメッキ液流れば乱流状態になっており、電極表面近傍
の金属イオン濃度が極度に低下しないように、即ち分極
層の生長を抑えて、高速度でメッキ膜を成長させること
が可能となる。
本発明におけるメノキ工程では、陰極1と不溶性陽極1
4との間に、銅、黒鉛、鉛等の耐薬品性、高導電性を有
する給電板20.陽極電源ケーブル21、陰極@、源ケ
ーブル22を介して、前述した所要の高電流が給電され
るようになっており、不溶性陽極14に対向する陰極1
表面及びその非導電性レジストマスク7でマスキングし
ない部分に、毎分25〜100μm程度の堆積速度で銅
膜を電解析出することができる。
第17図は、本発明方法を実施するバーチカル型のメッ
キ装置を示し、第13図乃至第16図に示すメッキ装置
X1が陰極1及び陽極14を水平(ホリゾンタル)に配
置したのに対し、第17図に示すメッキ装置25は、陰
極1及び不溶性陽極14が鉛直方向(バーチカル)に配
置されている点で異なる。尚、第17図において、第1
3図乃至第16図に示すメッキ装置11の対応するもの
と実質的に同じ機能を有するものには同じ符号を付して
、それらの詳細な説明を省略する(以下同様)。
メッキ装置25は、基台26上に固定された架台27と
、四辺形の4隅に配設された(第17図には2木の支柱
のみを示す)30.31と、該支柱30.31から延出
させ、上下方向に伸縮自在のロッド30a、31aに横
架支持され、ロフト30a、31aの伸縮により昇降す
る上板28と、架台27の上面と上板28の下面間に垂
直且つ平行に対向して挟持固定される高導電性を有する
給電板20及び不溶性陽極14とからなり、給電板20
と陽極14とは所定の電極間距離だけ離間して配置され
ている。不溶性陽極14は第13図〜第15図に示す陽
極と同様に、プラチナ等の微粉末でコーティングしたチ
タン仮により大電流を通電可能に構成される。
陰極1は、第1図(blの薄膜金属層形成工程では、工
程+81で研磨された導電基材2の研磨面が、第1図(
d+の導体回路電鋳工程では、薄膜金属層5及びレジス
トマスク7の形成された導T1基材2の面を前記給電板
20に、図示しない真空チャック等により取り付は固定
される。尚、陰極1の取り付は時には前記上坂28を上
方に上昇させて、陰極1を給電板20の陽極14側面に
沿って嵌挿し、前記真空チャック等により固定した後、
再び上板28を下降させて陽極14及び給電板20の上
壁に密着させ、陰極1の装着を完了する。尚、第17図
中符号29はシール用のOリングである。又、陰極1と
不溶性陽極14間の離間距離は前述した薄膜金属層5の
形成工程及び導体回路6の電鋳工程の夫々に応じた最適
距離に設定される。
陰極1及び不溶性陽極14間の空隙部38の入口側には
高速流でメッキ液23が流入するランプ部38aが形成
され、このランプ部38aは空隙部38の入口部で、第
16図に示したと同様に不溶性陽極14の略全幅に招ん
で開口しており、ランプ部38aの空隙部38と反対側
は整流装置35、及び導管34を介してポンプ17に接
続されている。ポンプ17は更にメッキ液貯槽33に接
続されている。空隙部38の出口側(空隙部38の上部
のメッキ液23の排出側)には不溶性陽極14の略全幅
にわたって排液口38bが開口しており、この排液口1
8は導管40を介して前記メッキ液貯槽33に接続され
ている。
整?&”装置35は、その内部空間がメッキ液23の流
れ方向に装着された2枚の、多数の小孔を有する整流板
35a、35bにより小室に区画されており、この整流
)反35a、35bにより、ランプ部38aに流入する
メッキ液23の流れを整流して空隙部38を下方から上
方に向かって流れるメッキ液23の速度分布を一様にし
ている。ポンプ17から吐出されたメッキ液23は、導
管34、整流装置35、ランプ部38a、陰極1と不溶
性陽極14との空隙部3日、排液口38b、専管40を
順次通過してメッキ液貯槽33に戻され、ここから再び
ポンプ17により上述の経路で連続して循環される。
第17図に示すメッキ装置25は、メッキ液23を整流
!?を置35を介し、更に、下方から上方に向かって電
極間空隙部13に供給するので、メッキ液23は空隙部
13において第13図に示すメ。
主装置11より、より均一な乱流速度分布を有しており
、膜厚の一定な導体回路を電鋳するには好都合である。
第17回に示すメッキ装置においても、陰極1と不溶性
陽極14との間に、銅、黒鉛、鉛等の耐薬品性、高導電
性を有する給電機20、陽極電源ケーブル21、陰極電
源ケーブル22を介して、前述した所要の高電流が給電
されるようになっており、不溶性陽極14に対向する陰
極1表面の非’RSt 性レジストマスク7でマスキン
グしない部分に、毎分25〜100μm程度の堆積速度
で銅膜を電解析出することができる。
第18図乃至第20図は、本発明方法を実施する回転式
高速メッキ装置41を示し、メッキ装置41は、フレー
ム42、該フレーム42内に配設され不溶性陽!!i1
4を載置支持する架台43、陽極14の上方に配置され
るハウジング45、該ハウジング45内に回転可能に収
納され陰極を1を掴持する回転体46、該回転体46を
駆動する駆動機構47、フレーム42の上部に配設され
てハウジング45を昇降させる駆動a構48、メッキ液
を貯溜するメッキ液槽33及びメッキ液(a33のメッ
キ液を陽極14と回転体46の各対向する端面間に画成
される液密空隙部13内に供給するポンプ17とにより
構成される。
フレーム42は基盤42a上に立設された4木の支柱4
2b、42b (2木のみ図示)と、これらの各支柱4
2b、42bの上端面に載置固定される上坂42cとに
より構成される。
架台43は基盤42a上に7a、置され、フレーム42
の4本の支柱42bの略中央に位置している。
不溶性陽極14は正方形状の盤体で架台43上にU、置
固定される。この陽極14の略中央には孔14aが穿設
されている。この陽極14は例えば、チタン母材にプラ
チナ、イリジウム等の酸化物を20〜50μの厚みに張
った部材で形成され、メッキ液の組成に変化を与えるこ
となく、また不純物の混入を防止する不溶性陽極とされ
ている。陽極14には枠体43aがシール部材43bを
介して液密に外嵌されている。この枠体43aの高さは
陽極4の厚みの2倍程度あり、対向する両側壁の略中央
には夫々孔43c、43dが穿設されている。
ハウジング45は上面規正方形状をなしく第19図)、
下部枠50、中間枠51、上部枠52、上蓋53と、下
部枠50と中間枠51との間に介在されるインナギヤ5
4、中間枠51と上部枠52との間に介在される27.
用スリ、プリング55とにより構成され、これらは強固
に共締固定されて一体に形成される。ハウジング45の
下部枠50の中央には回転体収納用の大径の孔50aが
穿設され、上M53の上面両側には夫々側方に突出する
支持部材57.57が固設されている。
回転体46はハウジング・15内に収納され、基部46
aは当該ハウジング45の下部枠50の孔50a内に僅
かな空隙で回転可能に収納され、軸46bの上端は軸受
59を介して上M53に回転可能に軸支され且つ当該上
方53の軸孔53aを貫通して上方に突出している。こ
の状態において回転体46の基部46aの下端面46c
は陽極14の上面14bと所定の距離だけ離間して平行
に対向する。
回転体46の基部46aには第18図及び第20図に示
すように軸方向に平行に且つ周方向に等間隔に孔46d
が複数例えば4個穿設され、これらの各孔46d内には
第2の回転体60が回転可能に収納されている。この回
転体60は図示しない軸受を介して孔46dに僅かなギ
ヤノブで回転可能に軸支されている。そして、回転体6
0の下端面に穿設された孔に、チャック段積110によ
り陰極1が掴持・固定され、図示しない導電部材及びブ
ラシ103を介してスリップリング55に電気的に接続
されている。回転体60の上端面にはギヤ65が固着さ
れており、このギヤ65はハウジング45に設けられた
インナギヤ54と噛合している。
駆動機構、t7 (第18図)の駆動用モータ70はハ
ウジング45の上M2S上に載置固定され、咳モーク7
0の回転軸に装着されたギヤ72は回転体46の軸46
bの上端面に螺着固定されたギヤ73と噛合する。
第18図に示すフレーム42の上板42cには駆動機構
48の駆動用モータ80が載置固定され、酸モータ80
はスクリュウシャフト85を駆動すると共にプーリ83
、ヘルド87及びプーリ83を介して被駆動軸であるス
クリュウシャフト86を駆動する。スクリュウシャフト
85.86の各自由端はハウジング5の対応する各支持
部材57゜57の各ネジ孔57a、57aに螺合してい
る。
陽極14(第18図)の−側面には電源ケーブル21が
固着され、スリップリング55の上面所定位置には電源
ケーブル22が固着されている。
メッキ液通路(導管)140の一端は陽極14の下方か
ら当該陽極の孔14aに1佼密に接続され、他端はポン
プ17を介してメッキ液貯槽33に連通される。通路1
41.142の各一方の開口端は夫々陽極14の枠体4
3aの答礼43 c 、 43 dに液密に接続され、
各他端は夫々メッキ液貯槽33に接続されている。
回転式高速メッキ装置41の作用を説明すると、先ず、
駆動機構48のモータ80を駆動してスクリュウシャフ
ト85.86を回転させ、ハウジング45を、第18図
の2点鎖線で示す上限位置まで上界した位置に移動停止
させておく。このとき、ハウジング45の下端は枠体4
3aから抜は出て上方に位置する。
次いで、回転体46の各第2の回転体60にメ・7キを
施すべき導電基材2からなる陰極lを夫々袋若する。そ
して、駆動機構48のモータ80を駆動して各スクリュ
ウシャフト85.86を前述とは反対に回転させ、ハウ
ジング45を、第18図に実線で示す位置まで移動停止
させる。この状態において、ハウジング45の下端が枠
体43a内に液密に嵌合し、且つ、陽極14の上面14
bと各陰極lとは所定の間隔で平行に対向する。そして
、陽極14の上面14bと回転体46の下端面46cと
の間に画成される液密の空隙部13にメッキ液貯槽33
からポンプ17、導管140を介して前記空隙部13内
にメッキ液を供給し、当該空隙部13即ち、陽極14と
陰極1との間にメッキ液を充満させる。この空隙部■3
内に供給されたメツキン夜は両側から各通路141.1
42を介してメッキ液貯槽33に還流される。
メッキ液の供給開始後、駆動機構47のモータ70を駆
動して回転体46を例えば第20図に矢印CCで示す反
時計方向に回転させる。この回転体46の回転に伴いイ
ンナギヤ54と噛合するギヤ65を介して第2の各回転
体60が夫々第20図に矢印Cで示す時計方向に回転す
る。これらの各回転体60は例えばl Om/sec 
〜30to/secの回転速度で回転(自転)する。か
かる速度で回転体60即ち、陰極1がメッキ液中で回転
すると、当該陰極1に接するメッキ液の金属濃度の分極
層が極めて小さくなり、この結果、レイノズル数Reが
2900を超えた(Re >2900)状態となり、陰
極lに接するメッキ液はどの部分をとってもレイノズル
数Reが2300以上(Re >2300)となる。
このように陰極1に接するメッキ液の金属濃度分極層を
極めて小さくさせた状態において前記直流電源を投入し
て電源ケーブル21陽極14、メッキ液、陰極1、カー
ボンブラシ103、スリップリング55、電源ケーブル
22の経路で所要の直流電流を流し、陰極1の陽極14
の上面14bと対向する端面にメッキを施す。
所定時間の経過後、前記電流の供給を停止し、ポンプ1
7を停止させると共に駆動モータ70を停止させて陰極
1へのメッキを終了させる。この陰極1を回転体60か
ら取り外す場合には前述した装着の場合と逆の操作を行
う。
回転式高速メッキ装置はメッキ液中で陰極を高速回転さ
せて当該メッキ液の金属濃度分用層を極めて小さくする
ようにしているために前記1夜密空隙部13に供給する
メッキ液の流速は近くてもよく、これに伴いポンプの小
型化、電力の節約、及びランニングコストの低減等が図
られる。更に従来の如くメッキ液の金n4度の分極層を
極めて小さくするためのメッキ液の助走距離が不要であ
り、VNの小型化を図ることが出来る等の優れた効果が
ある。
このように本発明方法は上述した第13図乃至第20図
に示す高速メッキ装置により高速メッキを施すので、従
来のメッキ技術の10〜200(”;Jという高能率で
銅膜を電解析出することができ、生産効率が極めて高く
、又メッキ液速度、電流密度等を所定の条件に設定する
ことにより、電解析出した銅膜の表面粗度や、堆積する
結晶粒子径を所望の値に調整することができる。
尚、本発明方法を実施する高速メッキ装置としては上述
の装置に限定されることはなく、陰極表面近傍でレイノ
ズル数Reが約2300以上の乱流状態が実現出来るメ
ッキ’2’llであればよい。
(実施例) 次に、本発明の詳細な説明する。
(以下余白) 第1表は、本発明方法及び比較方法により作製された導
体回路板の評価試験結果を示し、導電基材2の表面粗度
、薄膜金属層5の電解条件、導体回路6の電解条件、導
体回路6の粗面化処理条件を種々に変え、転写性、導体
回路6と絶縁基材10間のピーリング強度、導体回路6
の伸び率等の評価試験を行ったものであり、第1表に示
す試験条件以外の条件は、総ての供試回路板で同しであ
り、それらは以下の通りである。尚、レジストマスクは
導体回路の粗面化処理後に溶解除去した。
ll益林: 材質:ハードニング処理を施したステンレ7!、、1l
−−ルi仮(SIIS630)、表面処理ニオシレージ
ョン付ロータリ胴布研磨装置を使用して第1表に示す粗
度に 研磨、 i役灸員l; 材質:銅薄膜(導Ti、基材表面に3μmの膜厚で堆積
) 電解条件=TL極間距問罪1mm、硫酸180g/ 1
の硫酸銅メッキ液使用 1裳tuF1辺: 電解条件:電極間距離11mm、硫酸180g/6の硫
酸銅メッキ液使用、堆積膜厚35 μm(但し、比較例3は9μm)、 ■皿上延圧ニッシュラメツキ、 電解条件:硫酸銅100g/l、硫酸50g/l、硝酸
カリウム30g/Rよりなる混合溶 液使用、堆積膜厚3μm。
建練羨杯; 材質ニガラスエポキシG−10 第1表において、本発明方法を適用した実施例1〜3は
いずれも、導1!基材(単板)2の表面粗度、薄膜金g
4層5の電解条件、導体回路6の電解条件、及び導体回
路6の粗面化処理条件がいずれも本発明の規定する条件
範囲内にあり、転写性、導体回路6と絶縁基材10間の
ピーリング強度、導体回路6の伸び率がいずれも良好で
あり、総合評価も良(○)である。
一方、導電基材(単Fi)2の表面粗度が本発明方法の
規定する下限値を外れる比較例1では、薄膜金属層がそ
の形成工程中において導電基材(単機)2よりM11離
(早い剥がれ)が生し、上限値を外れる比較例2では、
転写工程時に導電基材(単板)2と薄膜金属層5との密
着強度が大きく (ピーリング値310g/cm)、部
分的に薄膜金属層5が導電基材2側に残留し、回路ずれ
が生しる。又、導電基材2の表面粗度が大きいと薄nり
金属層2に多数のピンホールが発生し、絶縁基材10の
vI層時に薄膜金属層のレジストマスク除去部に出来た
ピンホール内に入り込んだ絶縁基材の接着剤が導電基+
A2の表面に付着するため、絶縁基材と導電基材とが強
く密着してしまい、転写性が阻害される。
尚、100μm以下の径のピンホールがldm′当たり
に1個以上存在するとき、多数のピンホールが発生して
いると判定した。
シミ基材2表面に薄膜金属層5を形成させずに導電基材
2に直接レジストマスク7及び!n導体回路を形成させ
ると、導体回路(膜J1μm)6にピンホールが発生す
ると共に、レジストマスク7と導体回路6とを一体に転
写する場合は、レジストマスク7と導電基材2との密着
強度が大きいため、転写時にレジストマスク7が導11
t基材2表面に残留してしまい、又、レジストマスク7
を除去後に導体回路6を転写する場合は、絶縁基材10
と導電基材2とが接着剤により密着してしまい、導電基
材2の剥離が困難になり、何れにしても転写性が著しく
阻害される(比較例3)。
導体回路6の電解時に電解液の接液スピードが本発明方
法の規定する上限値を超えると電解中にレジストマスク
7が剥離しく比較例4)、電流密度が本発明方法の規定
する上限値を超えると、ノジュラ状メッキ、所謂「メッ
キ焼け」が発生し、形成された導体回路6の伸び率も8
%と低く、フレキシブルVE仮用回路に使用することが
出来ない(比較例5)。
導体回路6表面の粗面化処理における電解メッキ時の電
?A密度が本発明方法の規定する下限値を下回ると光沢
のあるメッキ表面となり、粗面化メッキが形成されない
(比較例6)。粗面化が不充分な導体回路6を絶縁基材
1oに転写すると、導体回路6と絶縁基材1o間のビー
リング値は0.7kg/cmとなり、密着強度が不足す
る。
導電基材2の表面粗度、薄膜金属層5の電解条件、導体
回路6の電解条件、及び導体回路6の粗面化処理条件の
いずれかが本発明の規定する条件範囲をはずれる比較例
1〜6はU:、述の11Jりの不都合を有し、総合評価
はいずれも不可(×)である。
更に、上記第10表の実施例1と同様な条件で導体回路
形成、粗面化処理、転写積層を行って、島状導体回路部
分150個を有する330mmX3301111の両面
配線板を製造し、核島状導体回路部分に夫々直径0.4
曹mのスルーホールを形成したのち、以下の条件でスル
ーホールメッキを施した。
スルーホールメッキ条 ; メッキ液 光沢硫M銅メッキ液 液  m  2S℃ 浸漬時間 60分間 電流密度  3A/drd メンキ厚 25μm かかる条件で島状導体回路部分のスルーホール全て、即
ち150個について上記スルーホールメッキを施したと
ころ、メツキネ良即ちスルーホールにおける導通不良が
生したものは皆無であった。
尚、比較のために、薄膜金属層を形成しないで上記の如
く両面転写を行った両面配線板についても、同様にスル
ーホールを形成したのち、スルーホールメッキを施して
導通を調べたところ、150個中、全てに導通不良が発
生した。以上のことから、本発明においては全面に薄膜
金属層が形成されているので、島状の導体回路部分のス
ルーボールメッキの場合も確実にメッキが行われてスル
ーホールにおける導通不良などが発生することが防止さ
れるが、薄膜金属層が形成されない従来法では、メッキ
時の通電が島状部分に確実に行われず、スルーホールの
導通不良が頻発することが確認された。
(発明の効果) 以上詳述したように、本発明のスルーホール付導体回路
板の製造方法に依れば、表面粗度0.08〜0,23の
平板状導電基材を陰極として、該陰極と平板状陽極を電
極間距離3〜30mmだけ離間させ、これらの電極に対
する電解液の接液スピードが2.6〜20.0m/se
cとなるように電解液を強制的に供給し、電流密度0,
15〜4.0A/cm2の条件で電解メッキを施して前
記導電基材に1〜5μmの薄膜金属層を形成する工程と
、形成した薄膜金属層の、導体回路を形成する部分を除
く表面にレジストマスクを形成する工程と、レジストマ
スクを形成した薄膜金属層表面に、銅イオンを含有する
電解液を用いて前記電解メッキ条件と同し条件で電解メ
ッキを施して導体回路を形成する工程と、形成した導体
回路表面に粗面化処理を施す工程と、斯く導体回路が形
成された導電基材2個を夫々の導体回路が内側になるよ
うにして互いに対向させ、各基板の間に絶縁基材を挟ん
で一体に加熱圧着し、該2個の基板を積層する工程と、
該積層体から導電基材のみを′i11離して前記絶縁基
材の両面に導体回路及び薄膜金属層を転写t−る工程と
、該絶縁基材に両面の導体回路を接続するためのスルー
ホールを孔明する工程と、該スルーホールの周壁面及び
前記絶縁基材両面のスルーホール開口周縁部を除く領域
にレジストマスクを形成する工程と、該スルーホールの
周壁面及び前記積層体両面のスルーホール開口周縁部の
みを触媒化したのち、当該領域に電気メッキを施す工程
と、前記レジストマスクを除去するとともに、該レジス
トマスクが形成されていた領域の前記薄膜金属層を除去
する工程とで構成したので、薄膜金属層及び導体回路の
メッキ形成時間が従来のメッキ方法に比較して著しく短
縮され、生産性が高く、工程も簡略化されるので本発明
方法を実施する導体回路板の製造装置乙ご必要な設備及
びその設置面積が少なくて済む。
又、辺体回路七導電基材間に1手の薄膜金属層を介在さ
せるので、メッキ形成される導体回路にピンホール等の
欠陥が生じ難く、しかも、転写時の転写が容易で寸法安
定性に優れ、最細な回路パターンも安定して製造でき、
更に、島状導体回路部分のスルーホールメッキを確実に
おこなうことができてスルーホールの導通不良等を有効
に防止しうるので歩留まりが向上して品質も向上すると
いう種々の優れた効果を奏する。
更に、本発明方法によれば、高速電解メッキにより抗張
力が高く、しかもアニール銅箔と同等以上の延び率を示
す銅回路を形成することができる。
又、本発明の単板プレス法により導体回路が絶縁基材中
に埋設され、導体回路表面と絶縁基材表面とが同一平面
を為す、所謂フラッシュ回路を形成することにより、そ
の後のオーバーレイ印刷時の気泡の巻き込みやインクの
滲み等の発生を防止し得るという利点がある。
【図面の簡単な説明】
第1図は、本発明に係るスルーホール付導体回路板の製
造方法の製造手順を示す工程フローチャート、第2回乃
至第12図は、第1図に示す工程におけるスルーホール
付導体回路板の断面構成図、第13図はホリヅ、ンタル
型の高速メッキ装五の構成を示す正面断面図、第14図
は高速メッキ装置の側面図、第15図は、第14図に示
すxv−xv矢腺に沿う断面図、第16図は、第15図
に示すxvr−xv+矢線に沿う断面図、第17図はバ
ーチカル型の高速メッキ装置の構成を示す正面断面図、
第18図は回転式高速メッキ装置の構成を示す、一部切
欠正面図、第19図は第18図のハウジングの上面図、
第20回は第18図のハウジングの底面図、第21図は
、従来の導体回路板の製造方法の製造手順を示す工程フ
ローチャートである。 1・・・陰極、2・・・導T4基材、5・・・薄膜金属
層、6・・・導体回路、7・・・レジストマスク、10
.103・・・絶縁基材、11・・・ホリゾンタル型高
速メッキ装置、14・・・不溶性陽極、25・・・バー
チカル型高速メフ*装a、101・・・スルーホール、
104・・・スルーホールメッキ層。

Claims (6)

    【特許請求の範囲】
  1. (1)表面粗度0.08〜0.23μmの平板状導電基
    材を陰極として、該陰極と平板状陽極を電極間距離3〜
    30mmだけ離間させ、これらの電極に対する電解液の
    接液スピードが2.6〜20.0m/secとなるよう
    に電解液を強制的に供給し、電流密度0.15〜4.0
    A/cm^2の条件で電解メッキを施して前記導電基材
    に1〜5μmの薄膜金属層を形成する工程と、形成した
    薄膜金属層の、導体回路を形成する部分を除く表面にレ
    ジストマスクを形成する工程と、レジストマスクを形成
    した薄膜金属層表面に、銅イオンを含有する電解液を用
    いて前記電解メッキ条件と同じ条件で電解メッキを施し
    て導体回路を形成する工程と、形成した導体回路表面に
    粗面化処理を施す工程と、斯く導体回路が形成された導
    電基材2個を夫々の導体回路が内側になるようにして互
    いに対向させ、各基板の間に絶縁基材を挟んで一体に加
    熱圧着し、該2個の基板を積層する工程と、該積層体か
    ら導電基材のみを剥離して前記絶縁基材の両面に導体回
    路及び薄膜金属層を転写する工程と、該絶縁基材に両面
    の導体回路を接続するためのスルーホールを孔明する工
    程と、該スルーホールの周壁面及び前記絶縁基材両面の
    スルーホール開口周縁部を除く領域にレジストマスクを
    形成する工程と、該スルーホールの周壁面及び前記積層
    体両面のスルーホール開口周縁部のみを触媒化したのち
    、当該領域に電気メッキを施す工程と、前記レジストマ
    スクを除去するとともに、該レジストマスクが形成され
    ていた領域の前記薄膜金属層を除去する工程とからなる
    ことを特徴とするスルーホール付導体回路板の製造方法
  2. (2)前記導体回路表面に、銅イオンと硝酸イオンとを
    含有する酸性電解液を用い、電流密度0.25〜0.8
    5A/cm^2、前記電極に対する前記酸性電解液の接
    液スピードが0.1〜0.8m/sec、電極間距離2
    6〜50mmの条件で、堆積膜厚が2〜5μmになるま
    で粗面化処理を施すことを特徴とする特許請求の範囲第
    1項記載のスルーホール付導体回路板の製造方法。
  3. (3)前記粗面化処理を施した後、更に前記導体回路表
    面にクロメート処理を施すことを特徴とする特許請求の
    範囲第2項記載のスルーホール付導体回路板の製造方法
  4. (4)前記陰極及び陽極を共に固定して、これらの電極
    間に前記電解液を強制的に供給することを特徴とする特
    許請求の範囲第1項乃至第3項のいずれか記載の導体回
    路板の製造方法。
  5. (5)前記陰極を、前記電解液の接液スピードが得られ
    るように回転させることを特徴とする特許請求の範囲第
    1項乃至第3項のいずれか記載の導体回路板の製造方法
  6. (6)前記絶縁基材の加熱圧着前に前記レジストマスク
    を除去し、前記導体回路、薄膜金属層、及び導電基材を
    一体に前記絶縁基材に加熱圧着することを特徴とする特
    許請求の範囲第1項乃至第5項のいずれか記載のスルー
    ホール付導体回路板の製造方法。
JP62037625A 1986-02-21 1987-02-20 スル−ホ−ル付導体回路板の製造方法 Granted JPS62276894A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3671286 1986-02-21
JP61-36712 1986-02-21

Publications (2)

Publication Number Publication Date
JPS62276894A true JPS62276894A (ja) 1987-12-01
JPH0466399B2 JPH0466399B2 (ja) 1992-10-23

Family

ID=12477371

Family Applications (2)

Application Number Title Priority Date Filing Date
JP62037625A Granted JPS62276894A (ja) 1986-02-21 1987-02-20 スル−ホ−ル付導体回路板の製造方法
JP3762487A Expired - Lifetime JPH06101616B2 (ja) 1986-02-21 1987-02-20 導体回路板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP3762487A Expired - Lifetime JPH06101616B2 (ja) 1986-02-21 1987-02-20 導体回路板の製造方法

Country Status (6)

Country Link
US (1) US4790902A (ja)
EP (1) EP0258451B1 (ja)
JP (2) JPS62276894A (ja)
KR (1) KR910007473B1 (ja)
DE (1) DE3787779T2 (ja)
WO (1) WO1987005182A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01253294A (ja) * 1988-03-31 1989-10-09 Yamaha Motor Co Ltd プリント配線基板及びその製造方法

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063658A (en) * 1987-07-08 1991-11-12 Leonard Kurz Gmbh & Co. Embossing foil and a method of making
JP2642663B2 (ja) * 1988-03-10 1997-08-20 ヤマハ発動機株式会社 めっき型熱電対
DE68923904T2 (de) * 1988-05-20 1996-03-14 Mitsubishi Gas Chemical Co Verfahren zur Herstellung eines mit einer dünnen Kupferfolie kaschierten Substrats für Schaltungsplatten.
US4946563A (en) * 1988-12-12 1990-08-07 General Electric Company Process for manufacturing a selective plated board for surface mount components
US4889584A (en) * 1989-03-31 1989-12-26 Meiko Electronics Co., Ltd. Method of producing conductor circuit boards
JPH02310941A (ja) * 1989-05-26 1990-12-26 Mitsui Mining & Smelting Co Ltd バンプを有するプリント回路基板およびバンプの形成方法
DE69025500T2 (de) * 1989-06-23 1996-10-31 Toagosei Co Verfahren zur Herstellung eines kupferkaschierten Laminats
US5374469A (en) * 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
EP0545328B1 (en) * 1991-11-29 1997-03-19 Hitachi Chemical Co., Ltd. Printed circuit board manufacturing process
US5504992A (en) * 1991-11-29 1996-04-09 Hitachi Chemical Company, Ltd. Fabrication process of wiring board
US6133534A (en) * 1991-11-29 2000-10-17 Hitachi Chemical Company, Ltd. Wiring board for electrical tests with bumps having polymeric coating
US6568073B1 (en) * 1991-11-29 2003-05-27 Hitachi Chemical Company, Ltd. Process for the fabrication of wiring board for electrical tests
US5199163A (en) * 1992-06-01 1993-04-06 International Business Machines Corporation Metal transfer layers for parallel processing
US5358604A (en) * 1992-09-29 1994-10-25 Microelectronics And Computer Technology Corp. Method for producing conductive patterns
US6710259B2 (en) 1993-05-17 2004-03-23 Electrochemicals, Inc. Printed wiring boards and methods for making them
US6171468B1 (en) 1993-05-17 2001-01-09 Electrochemicals Inc. Direct metallization process
US6303181B1 (en) 1993-05-17 2001-10-16 Electrochemicals Inc. Direct metallization process employing a cationic conditioner and a binder
US5725807A (en) * 1993-05-17 1998-03-10 Electrochemicals Inc. Carbon containing composition for electroplating
US5690805A (en) * 1993-05-17 1997-11-25 Electrochemicals Inc. Direct metallization process
US5476580A (en) * 1993-05-17 1995-12-19 Electrochemicals Inc. Processes for preparing a non-conductive substrate for electroplating
JP3361903B2 (ja) * 1994-01-06 2003-01-07 凸版印刷株式会社 プリント配線板の製造方法
US5647966A (en) * 1994-10-04 1997-07-15 Matsushita Electric Industrial Co., Ltd. Method for producing a conductive pattern and method for producing a greensheet lamination body including the same
EP0732735B1 (en) * 1995-03-16 2005-12-14 Murata Manufacturing Co., Ltd. Monolithic ceramic electronic device and method of manufacturing same
US5886877A (en) 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
US5878487A (en) * 1996-09-19 1999-03-09 Ford Motor Company Method of supporting an electrical circuit on an electrically insulative base substrate
US6261941B1 (en) * 1998-02-12 2001-07-17 Georgia Tech Research Corp. Method for manufacturing a multilayer wiring substrate
EP1091024A4 (en) 1998-04-30 2006-03-22 Ebara Corp METHOD AND DEVICE FOR COATING SUBSTRATES
SE522114C2 (sv) * 1998-08-18 2004-01-13 Ericsson Telefon Ab L M Metalliska byggelement för optoelektronik
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP2001319567A (ja) * 2000-02-28 2001-11-16 Ricoh Co Ltd 電子源基板および該電子源基板を用いた画像表示装置
US6344106B1 (en) 2000-06-12 2002-02-05 International Business Machines Corporation Apparatus, and corresponding method, for chemically etching substrates
KR100671541B1 (ko) * 2001-06-21 2007-01-18 (주)글로벌써키트 함침 인쇄회로기판 제조방법
EP1542519A4 (en) * 2002-07-31 2010-01-06 Sony Corp METHOD FOR PCB CONSTRUCTION WITH AN INTEGRATED EQUIPMENT AND PCB WITH INTEGRATED EQUIPMENT AND METHOD FOR PRODUCING A PRINTED PCB AND PRINTED PCB
US6872321B2 (en) * 2002-09-25 2005-03-29 Lsi Logic Corporation Direct positive image photo-resist transfer of substrate design
US20040072011A1 (en) * 2002-10-10 2004-04-15 Centro De Investigaciq Materiales Avanzados, S.C. Electroless brass plating method and product-by-process
US6960370B2 (en) 2003-03-27 2005-11-01 Scimed Life Systems, Inc. Methods of forming medical devices
US20040200061A1 (en) * 2003-04-11 2004-10-14 Coleman James P. Conductive pattern and method of making
US7930815B2 (en) * 2003-04-11 2011-04-26 Avery Dennison Corporation Conductive pattern and method of making
TWI258060B (en) * 2003-07-23 2006-07-11 Hon Hai Prec Ind Co Ltd Method for making cavity of light guide plate
JP4584261B2 (ja) * 2003-11-25 2010-11-17 メディア ラリオ ソシエタ ア レスポンサビリタ リミタータ 電鋳による冷却および熱交換システムの製造
FI20045501A (fi) * 2004-12-23 2006-06-24 Aspocomp Technology Oy Johdinkuvio, kytkentäalusta ja johdinkuvion ja kytkentäalustan valmistusmenetelmä
US20070102103A1 (en) * 2005-11-07 2007-05-10 Klaser Technology Inc. Manufacturing method for printing circuit
JP5680401B2 (ja) * 2010-12-22 2015-03-04 新光電気工業株式会社 配線基板及び半導体パッケージ
US8687369B2 (en) 2012-02-20 2014-04-01 Apple Inc. Apparatus for creating resistive pathways
WO2015107618A1 (ja) * 2014-01-14 2015-07-23 株式会社メイコー プリント配線板の製造方法
KR20180060687A (ko) * 2016-11-29 2018-06-07 삼성전기주식회사 인쇄회로기판 제조방법
CN107889378A (zh) * 2017-10-20 2018-04-06 泰州市博泰电子有限公司 一种用于毫米波混合电路的多层印刷线路板的制作方法
CN114672793A (zh) * 2020-12-24 2022-06-28 厦门华弘昌科技有限公司 一种天线振子及其制造方法
CN112638041B (zh) * 2020-12-25 2022-03-08 深圳光韵达激光应用技术有限公司 一种散热基板制作工艺
CN113923884B (zh) * 2021-11-22 2024-03-22 江苏上达半导体有限公司 一种加热可分解基材的线路成型工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5249468A (en) * 1975-10-20 1977-04-20 Fujitsu Ltd Method of producing bothhside printed circuit board
JPS57112092A (en) * 1980-12-29 1982-07-12 Koito Mfg Co Ltd Conductor for printed circuit and printed circuit board usign same conductor
JPS60263494A (ja) * 1984-06-12 1985-12-26 日立化成工業株式会社 記録電極板の製造法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5139539A (ja) * 1974-09-20 1976-04-02 Yates Industries Donosuitanitaishuseiomotaserudenkaishiki hoho
JPS5236762A (en) * 1975-09-18 1977-03-22 Koito Mfg Co Ltd Method of producing printed circuit board
JPS5532239A (en) * 1978-08-25 1980-03-06 Matsushita Electric Ind Co Ltd Reproducing device
US4606787A (en) * 1982-03-04 1986-08-19 Etd Technology, Inc. Method and apparatus for manufacturing multi layer printed circuit boards
GB8333753D0 (en) * 1983-12-19 1984-01-25 Thorpe J E Dielectric boards
JPS60147192A (ja) * 1984-01-11 1985-08-03 株式会社日立製作所 プリント配線板の製造方法
JPH05139539A (ja) * 1991-11-22 1993-06-08 Ishikawajima Harima Heavy Ind Co Ltd 成形品の積込み方法及び積込み装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5249468A (en) * 1975-10-20 1977-04-20 Fujitsu Ltd Method of producing bothhside printed circuit board
JPS57112092A (en) * 1980-12-29 1982-07-12 Koito Mfg Co Ltd Conductor for printed circuit and printed circuit board usign same conductor
JPS60263494A (ja) * 1984-06-12 1985-12-26 日立化成工業株式会社 記録電極板の製造法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01253294A (ja) * 1988-03-31 1989-10-09 Yamaha Motor Co Ltd プリント配線基板及びその製造方法

Also Published As

Publication number Publication date
DE3787779T2 (de) 1994-05-05
EP0258451A4 (en) 1989-01-19
KR910007473B1 (ko) 1991-09-26
WO1987005182A1 (en) 1987-08-27
DE3787779D1 (de) 1993-11-18
JPH06101616B2 (ja) 1994-12-12
EP0258451B1 (en) 1993-10-13
JPH0466399B2 (ja) 1992-10-23
US4790902A (en) 1988-12-13
KR880701066A (ko) 1988-04-22
EP0258451A1 (en) 1988-03-09
JPS62276893A (ja) 1987-12-01

Similar Documents

Publication Publication Date Title
JPS62276894A (ja) スル−ホ−ル付導体回路板の製造方法
KR900005082B1 (ko) 구리로바른 적층판의 제조방법
US6689268B2 (en) Copper foil composite including a release layer
KR101056692B1 (ko) 케리어 부착 극박 동박의 제조방법 및 이 제조방법으로제조된 케리어 부착 극박동박, 프린트 배선기판, 다층프린트 배선판 및 칩온필름용 배선판
US4715116A (en) Production of dielectric boards
CN101014460B (zh) 具有底漆树脂层的带载体箔的电解铜箔及其制造方法
WO2003053680A1 (fr) Feuille de cuivre imbibee d'electrolyte possedant une feuille support, son procede de fabrication, et plaques a couches utilisant la feuille de cuivre imbibee d'electrolyte
US6777108B1 (en) Electrolytic copper foil with carrier foil and method for manufacturing the same and copper-clad laminate using the electrolytic copper foil with carrier foil
WO1987003915A1 (en) A process and apparatus for electroplating copper foil
EP1099361B1 (en) Improved method for forming conductive traces and printed circuits made thereby
EP1133220B1 (en) Copper foil with low profile bond enhancement
JPH07336017A (ja) 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置
JPH06318783A (ja) 多層回路基板の製造方法
US20040108211A1 (en) Surface treatment for a wrought copper foil for use on a flexible printed circuit board (FPCB)
TWI650240B (zh) 印刷電路板之製造方法
WO2003095714A1 (fr) Procede de production de feuille de cuivre electrolytique a revetement de support en feuille thermoresistant a hautes temperatures elevees et feuille de cuivre electrolytique a revetement de support en feuille resistant a hautes temperatures obtenues selon ledit procede
JPS6388895A (ja) 導体回路板の製造方法
JP3615973B2 (ja) 新規な複合箔およびその製造方法、銅張り積層板
JPH0194695A (ja) 導体回路板の製造方法
JPS63299296A (ja) 導体回路板の製造方法
JPS63299297A (ja) 導体回路板の製造方法
JPS63296963A (ja) 記録電極板の製造方法
JPS6388894A (ja) 導体回路板および導体回路板の製造方法
JP2004330701A (ja) プリント回路形成等に使用される銅箔を備えた複合体とその製造方法
JPS6369291A (ja) 導体回路板および導体回路板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term