KR900005082B1 - 구리로바른 적층판의 제조방법 - Google Patents

구리로바른 적층판의 제조방법 Download PDF

Info

Publication number
KR900005082B1
KR900005082B1 KR1019870700851A KR870700851A KR900005082B1 KR 900005082 B1 KR900005082 B1 KR 900005082B1 KR 1019870700851 A KR1019870700851 A KR 1019870700851A KR 870700851 A KR870700851 A KR 870700851A KR 900005082 B1 KR900005082 B1 KR 900005082B1
Authority
KR
South Korea
Prior art keywords
copper
copper foil
cathode
metal film
plating
Prior art date
Application number
KR1019870700851A
Other languages
English (en)
Other versions
KR880700736A (ko
Inventor
다쓰오 와다
게이조오 야마시다
다스구 도오야마
데루아끼 야마모도
Original Assignee
메이꼬 덴시 고오교오 가부시기가이샤
나야 유이찌로오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메이꼬 덴시 고오교오 가부시기가이샤, 나야 유이찌로오 filed Critical 메이꼬 덴시 고오교오 가부시기가이샤
Publication of KR880700736A publication Critical patent/KR880700736A/ko
Application granted granted Critical
Publication of KR900005082B1 publication Critical patent/KR900005082B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21B—ROLLING OF METAL
    • B21B31/00—Rolling stand structures; Mounting, adjusting, or interchanging rolls, roll mountings, or stand frames
    • B21B31/08—Interchanging rolls, roll mountings, or stand frames, e.g. using C-hooks; Replacing roll chocks on roll shafts
    • B21B31/12—Interchanging rolls, roll mountings, or stand frames, e.g. using C-hooks; Replacing roll chocks on roll shafts by vertically displacing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21B—ROLLING OF METAL
    • B21B35/00—Drives for metal-rolling mills, e.g. hydraulic drives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0012—Mechanical treatment, e.g. roughening, deforming, stretching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
구리로바른 적층판의 제조방법
[도면의 간단한 설명]
제1도는 본 발명에 관한 구리로바른 적층판의 제조방법의 제조순서를 표시하는 공정순서도.
제2도는 본 발명에 관한 구리로바른 적층판의 제조방법의 다른 바람직한 제조순서를 표시하는 공정순서도.
제3도는 본 발명에 관한 구리로바른 적층판의 제조방법의 더욱 또 다른 바람직한 제조순서를 표시하는 공정순서도.
제4도는 제1도에 표시하는 동전주형성공정(S2)에 있어서 구리로바른 적층판의 단면구성도.
제5도는 제1도에 표시하는 전사적층공정(S4)에 있어서 구리로바른 적층판의 단면구성도.
제6도는 제1도 및 제3도에 표시하는 박리공정(S5, S26)에 있어서 구리로바른 적층판의 단면구성도.
제7도는 제2도 및 제3도에 표시하는 고순도금속막형성공정(S12, S22)에 있어서 구리로바른 적층판의 단면구성도.
제8도는 제2도 및 제3도에 표시하는 동전주형성공정(S13, S23)에 있어서 구리로바른 적층판의 단면구성도.
제9도는 제2도 및 제3도에 표시하는 전사적층공정(S15, S25)에 있어서 구리로바른 적층판의 단면구성도.
제10도는 제2도에 표시한 박리공정(S17)에 있어서 구리로바른 적층판의 단면구성도.
제11도는 수평형의 고금도금장치의 구성을 표시하는 정면단면도.
제12도는 동고속도금장치의 측면도.
제13도는 제12도에 표시한 XIII-XIII 화살표선에 따른 단면도.
제14도는 제13도에 표시한 XIV-XIV 화살표선에 따른 단면도.
제15도는 연직형의 고속도금장치의 구성을 표시하는 정면단면도.
제16도는 회전식고속도금장치의 구성을 표시하는 일부절결단면도.
제17도는 제16도의 하우징의 상면도.
제18도는 제16도의 하우징의 저면도.
제19도는 종래의 구리로바른 적층판의 제조방법의 제조순서를 표시하는 공정순서도이다.
[발명의 상세한 설명]
[기술분야]
이 발명은 두께 10㎛ 이하의 극히 엷은 구리로바른 적층판의 제조에 호적한 구리로바른 적층판의 제조방법에 관한 것이다.
[배경기술]
종래 프린트회로판을 제조하는 일반적인 방법으로서는 페놀, 글래스에폭시 수지등의 절연기판표면에 18㎛ 내지는 35㎛, 혹은 그 이상의 막두께를 갖는 동박을 접착적층하고 이동박면에 포토레지스트(Photo resist), 인쇄레지스트등의 레지스트에 의한 마스킹(masking)을 실시하고 도체회로이외의 불필요부분을 에칭(etching)하여 제거하는 소위 에칭법이 있다.
그러나 상기의 에칭법에 있어서는 동박제조후의 표면처리, 절단, 절연기판에의 적층등의 공정시에 물리적으로 가하는 인장력, 절곡력등에 견디어내려면 동박의 두께를 18㎛ 이상으로 할 필요가 있어서 도체간격이 130㎛정도 이하의 소위 파인패턴(fine pattern)을 형성하는 경우에 도체단부의 부식제의 작용시간이 길고 이 도체단부의 형상이 직선으로 되지 않고 품질의 저하를 초래한다는 문제가 있었다.
결국 에칭법으로서는 근년의 프린트회로판의 고밀도화에 충분히 대응하는 것이 곤란하다.
상술의 에칭법의 문제를 해결하는 것으로서 소위 전사법에 의한 제작하는 구리로바른 적층판이 이를테면 특공소 55-24141호공보, 특공소 55-32239호공보(U.S.Patent No. 4,053,370), 특공소 57-24080호공보 및 특공소 57-39318호공보, 특개소 60-147192호 공보에 의하여 공지한 바이다.
특공소 55-24141호공보, 특공소 55-32239호공보(U.S.Patent No. 4,053,370) 특공소 57-24080호공보 및 특공소 57-39318호공보에 개시의 구리로바른 적층판의 제조방법(이하 이를 「벨트전사법」이라함)은 금속제회전드럼의 바깥둘레면 또는 수평도금장치의 음극부에 미끄러져 움직이는 엷은도전성금속띠를 음극으로 하여 이를 불용성의 양극에 소정의 간격을 유지하면서 보내고, 금속띠와 양극사이에 도금액을 고속으로 강제적으로 공급하여 금속띠표면에 동박을 전해 형성시켜 이동박에 미리 접착재가 도포된 절연기재를 밀착시킨 뒤 절연기재와 동박을 금속띠에서 잡아당겨서 벗기는 것으로 구리로바른 적층판을 실현시키는 것이다.
이 벨트전사법은 고속도금을 행하기 때문에 종래의 에칭법등보다 동박형성속도가 몹시 빠르고, 그리고 연속적으로 구리로바른 적층판을 만들어낼 수 있다는 점에서 우수하지만, 동박을 전사한 절연기재를 금속띠에서 잡아당겨서 벗기는 분리공정시에 동박과 금속띠표면과의 밀착강도와 절연기재와 금속띠표면과의 밀착강도의 상위 등에 기인하여 동박이 절연기재측에 부분적으로 전사하지 않는 것과 전사분리과정에서 동박이 스윙, 불구를 일으켜 주름, 꺾임, 타흔(打痕), 갈라짐등의 결함이 발생한다는 문제가 있다.
또 벨트전사법은 도전성기재로서 금속띠를 사용함으로 폭넓은 금속띠를 사용하면 금속띠가 보내어질 때 파도치고 금속띠와 양극간거리를 일정하게 유지하기가 곤란하다.
따라서 금속띠상에 전해되는 동박의 두께가 장소에 따라서 다르고 원료에 대한 제품의 비율이 나쁘게 되는 문제가 있다.
이 때문에 벨트전사법에서는 폭넓은 금속띠가 사용못하고 이 때문에 생산성의 향상에 제한이 있다.
더욱이 이를테면 특공소 57-24080호공보에 개시되는 것과 같이 리일에 감기어진 스테인레스강의 금속띠를 리일에 감는 소위 리일 투 리일(real to real)의 상태로 사용하면 스테인레스판표면에 상처, 더러워지는 등의 손상을 주기 쉽다.
그리고 그 상처, 더러워짐 등에 대처하기 위한 작업을 중단하면 이번에는 동박의 형성을 깨뜨리는 등의 문제가 생기므로 리일 투 리일방식으로는 가령 스테인레스표면에 더러워짐, 상처등의 손상이 발생할지라도 쉽게 작업(라인)을 중단하는 것이 어렵다.
이 결과 불량율의 증가, 작업성의 저하등의 문제가 생긴다.
또 금속띠로서 스테인레스강을 사용하면 이 금속띠표면에는 기공 등의 피할 수 없는 물리적 결함이나 전기화학적 결함이 존재하고, 벨트전사법은 이와 같은 결함이 있는 금속띠표면상에 직접 도체회로를 전해석출시키므로 동박에 핀홀이 발생하기 쉽고 특히 구리회로폭 100㎛ 이하, 회로간격 100㎛ 이하등의 고밀도 도체회로판에서는 중요한 문제가 된다.
전기한 특개소 60-147192호 공보에 개시의 도체호로판의 제조방법(이하 이를 「종래전사법」이라함)은 기판상에 박막금속층을 베푸는 공정(제19도(a))과, 이 박막금속층표면을 조면화하는 공정(제19도(b))과 박막금속층 표면에 도금을 행하여 동박을 형성하는 공정(제19도(d))과, 그후에 박막금속층, 동박을 같이 상기한 기판에서 박리하여 절연성기재에 전사하는 공정(제19도(e))과 전사된 박막금속층을 에칭에 의하여 제거하는 공정(제19도(f))으로 이루어지는 것으로, 이 종래전사법은 기판상에 1-10㎛ 정도의 박막금속층을 형성하여두고, 이를 전사시에 동박과 같이 절연성기재에 전사하는 것으로서 동박을 쉽게 또한 확실히 전사할 수 있는점에서 전술이벨트 전사법보다 뛰어나다.
그리고 박막금속층표면에 염화제2구리, 염산혼합액등을 사용하여 화학에칭법에 의하여 조면화하는 것으로서, 동박도금막의 박막금속층으로의 밀착성을 양호하게 유지하도록 하고 있다.
그러나 종래전사법은 상술한 바와 같이 기판상에 박막금속층을 형성시킨 후, 이 박막금속층표면을 조면화하는 공정이 필수요건이고, 이 조면화처리에 시간이 걸리고, 생산성향상에 악영향을 미침과 동시에 공정간략화상 바람직하지 못하다.
더욱이 기타의 종래의 구리를 바른 적층판의 제조방법으로서는 두께 40-60㎛의 알루미호일로되는 캐리어(carrier)표면에 구리를 전기도금에 의하여 퇴적시켜 5-10㎛ 두께의 동박을 형성하고, 뒤이어 그 동박표면에 절연기재를 접착적층하고 캐리어를 산 또는 알칼리에 의하여 화학적으로 제거하든가 또는 기계적으로 분리 제거하는 방법 및 압연법에 의하는 것 즉, 이를테면 구리잉곳(ingot)을 다단압연기에 의하여 압연하여 3㎛정도 이상의 막두께를 갖는 동박을 제작하여 이 동박을 절연기재와 압착하는 방법이 알려져 있다.
그러나 전자의 방법에서는 알루미호일캐리어 제거공정에 복잡한 공정을 필요로 하고, 더욱 알루미호일의 재사용이 불가능하기 때문에 생산효율의 저하, 재료값의 상승을 초래한다는 문제가 있다.
한편 후자의 방법은 전술의 벨트전사법의 도금법에 의한 동박의 제조공정을 압연법으로 치환한 것이고, 도금법과 마찬가지로 동박의 주름, 균열, 오므라들어감, 변형 등의 결함을 갖고 있다.
한편 동박을 절연기재와의 밀착성을 향상시키기 위해서는 동박표면은 소정의 조도(組度)를 갖고 있을 필요가 있다.
[발명의 개시]
본 발명의 목적은 생산성이 높고, 설비 및 그 설치면적이 최소한으로 되고, 그리고 고밀도의 회로패턴을 갖는 프린트회로판의 제조에 호적하고 극히 엷은 동박이 형성된 구리로바른 적층판의 제조방법을 제공하는 것이다.
상술의 목적을 달성하기 위하여 본 발명자 등이 여러 가지 연구를 거듭한 결과, 적은 생산설비와 적은 설치면적으로 높은생산성을 올리는데는 소위 고속도금법의 채용이 필요한 것과 특별한 조면화처리공정을 필요로 하지 않고 고속도금법에 의한 소요의 조도의 도금면을 얻는 전해도금조건을 구명(究明)해낸 것과, 소위 단판프레스법에 의하여 도전기재표면에 동박을 형성하고 이를 절연기재에 전사하면 동박이 절연기재에 쉽게 그리고 확실히 전사할 수 있는 등의 인식에 입각한 것이다.
즉 본 발명의 구리로바른 적층판의 제조방법은 평판상도전기재를 음극으로 하여 이 음극과 평판상양극을 전극간거리 3-30㎜만큼 이간시켜 이들 전극에 대한 전해액의 접액속도가 2.6-20.0m/sec로 되도록 전해액을 강제적으로 공급하고, 전류밀도 0.15-4.0A/㎠의 조건으로 전해도금을 실시하여 도전기재표면에 수 ㎛ 이상의 막두께를 갖는 동박을 형성한다.
그리고 이 동박표면에 조면화처리를 실시한 후 이와 같이 형성한 동박을 끼고 도전기재에 절연기재를 적층하여 일체로 가열압착하고, 그후 동박과 절연기재를 도전기재에서 일체로 박리(剝離)하는 것이다.
더욱 상술한 제조공정에 있어서 동박의 형성에 앞서서 도전기재표면에 두께 0.1-3㎛의 고순도금막을 형성하여 놓고 이 고순도 금속막을 동박과 일체로 박리하는 것이 바람직하다.
더욱 또 상술한 제조공정에 있어서 동박의 형성에 우선하여 도전기재표면에 두께 70-250㎛의 고순도금속막을 형성하여 놓고, 이 고순도금속막을 도전기재표면에 잔류시켜 동박을 박리하는 것이 보다 더 바람직하다. 상술의 고순도금속막을 단판의 도전기재와 동박간에 개재시킨 것으로 인한 작용으로서 이하의 세가지점을 들 수가 있다.
(1) 고순도금속막을 개재시킨 도전기재단판을 절연기재에 포개어 맞추고 프레스로 소정시간 가압, 가온하고 고화(固化)적층후 분리하면 단판과 고순도금속막이 70-120g/㎝의 피이링(peeling)강도로 박리분리할수 있어서 치수변화, 외관불량이 없는 전사적층이 쉽게 생긴다.
(2) 단판도전기재(이를테면 스테인레스스티일)의 표면은 화학적, 물리적으로 기재표면을 충분히 연마를 실시하여도 기재내부에 있는 비금속 개재물, 전기화학적 결함에 의한 기재중의 성분이 탈락하거나 금속간화합물, 편석, 기공 등이 잔존하고 이들의 결함을 경제적 그리고 완전히 보충할 수가 없다.
본 발명의 고순도금속막은 기재의 상기 결함을 보충할 수가 있고, 그 결과 핀홀이 발생하지 않고 따라서 폭 100㎛이하의 파인패턴의 회로기판을 쉽게 그리고 싼값으로 제작할 수 있다.
(3) 단판도전기재에 고순도금속막 및 동박을 형성한 후 절연기재에 전사적층을 가열압착공정으로 실시하는데, 이때 절연기재에 도포 또는 함침한 B스테이지의 수지접착제가 용융 그리고 겔화(gelling) 및 고화과정에서 단판도전기재의 둘레가장자리부표면에서 유출하려고 하는데, 이 고순도금속막을 단판기재둘레가장자리부까지의 퍼지는 것으로서 단판도전기재표면을 피복하여 놓으므로 유출고화한 수지가 고순도금속막위에 머물러, 전사적층분리공정에서 단판도전기재와 고순도금막의 경계(계면)로부터 쉽게 분리할 수 있고, 단판도전기재에 밀착·부착하는 일이 전혀 없다는 잇점이 있다.
[발명을 실시하기 위한 최량의 형태]
제1도 내지 제10도에 입각하여 본 발명 방법에 의한 구리로바른 적층판의 제조공정을 설명한다.
본 발명 방법에 사용하는 도전기재(2)로서는 강성을 갖는 단판, 이를테면 유효치수 최대 1220×1020㎜, 두께 1-10㎜의 범위의 적당한 크기의 평판상 도전재로 되고, 도금공정에서 사용하는 약품에 대한 내약품성, 내전식성을 갖는 것이 바람직하며, 스테인레스스티일판(이를테면 경화처리를 실시한 SUS 630이 호적임), 니켈판, 티탄 또는 티탄합금판, 구리 또는 구리합금판등이 사용된다.
이 도전기재(2)의 표면의 더러워짐, 산화피막을 제거함과 동시에 그 표면에 소요의 조도를 주는 전처리공정을 실시한다(제1도 스텝 S1).
도전기재(2)의 표면은 0.08-0.23㎛의 범위의 조도를 연마하는 것이 바람직하다.
이 도전기재(2)의 표면조도는 후술하는 동박(6)과 도전기재(2)의 박리공정(제1도 스텝 S5)에 있어서 동박(6)이 쉽게 박리할 수 있는 밀착성을 얻을 수 있도록 설정되는 것으로서, 도전기재(2)와 동박(6)사이의 계면의 밀착력이 후술의 동박(6)과 절연기재(10)사이의 계면의 밀착력보다 작아지도록 설정하고 있다.
도전기재(2)로서 스테인레스스티일판을 사용하는 경우에는 이를테면 도전기재(2)를 황산 80-100ml/l, 60-70℃의 용액에 10-30분간 담금하여 스케일 제거를 행하고 다음에 물로 씻은 후 질산 60-100ml/l에 산성플루오르화암모늄 30g/l을 더한, 실온의 용액에 10-30분간 담금하여 스맛트(smut)제거를 행한다.
다음에 수세후 인산나트륨 20-50g/l과 수산화나트륨 50g/l의 전해액으로 전해액온도 : 실온 ∼40℃, 전류치 : 3-8A/dm2의 전해조건으로 1-2분간 음극전해탈지를 행한다.
상술의 조면화처리는 화학적으로 행하는 것인데 도진기재(2)표면을 화학적으로 크리닝한 후 습식샌드블라스트(액체호오닝)등에 의하여 기계적으로 조면화하여도 좋다.
도전기재(2)로서 니켈판을 사용하는 경우에는 이를테면 인산나트륨 20-50g/l과 수산화나트륨 50g/l을 더한 전해액으로, 전해액온도 : 실온 ∼40℃, 전류치 : 3-8A/dm2의 전해조건으로 1-2분간 음극전해탈지를 행한다. 그리고 수세후 플루오르화수소 1-10g/l, 50℃의 용액 또는 염산 150ml/l, 50℃의 용액에 1-10분간 담금하여 조면화하여 다음에 수세후 40-60℃에서 온수세척을 실시한다.
도전기재(2)로서 티탄 또는 티탄합금판을 사용하는 경우에는 이를테면 인산나트륨 20-50g/l, 50-60℃의 용액에 3-5분간 담그고 알칼리담금탈지를 행한다.
다음에 수세후 25% 플루오르산(HF)-75% 질산(HNO3)용액에 담금하여 화학에칭에 의하여 조면화처리를 행한다.
도전기재(2)로서 구리 또는 구리합금판을 사용하는 경우에는 이를테면 인산나트륨 20-50g/l의 전해액으로, 전해액온도 : 50-60℃, 전류치 3-10A/dm2의 전해조건으로 30초-2분간 음극전해탈지를 행한다.
뒤이어 수세후 플루오르화수소 1-10g/l, 실온이하의 용액으로 30초-2분간 산으로 씻고 수세한다.
다음에 전처리를 마친 도전기재(2)를 음극(1)으로하여 이를 양극(14)에 소정의 거리(3-30
Figure kpo00001
)만큼 이간시켜 대치시키고, 소의 고속도금에 의하여 도전기재(2)위에 동박(6)을 전해석출시킨다(제1도 스텝 S2, 제4도).
이 고속도금은 전해액으로서는 금속구리농도 0.20-2.0mol/l, 바람직하기로서는 0.35-0.98mol/l, 가장바람직하기로는 1.4-1.6mol/l 및 황산농도 50-220g/l을 함유하는 황산구리도금액이 좋고,도금의 균일성을 확보하기 위하여 서독국 LPW 사제의 CUPPORAPID Hs(상품명)를 1.5/l당 첨가한다.
또 피로린산구리액등의 통상의 도금액을 사용하여도 좋다. 또 전류밀도 0.15-4A/㎠, 전해액의 유속 2.6-20m/sec, 전해액온도 45-70℃, 바람직하기로는 60-65℃되도록 각각 설정한다. 도금액의 온도가 45℃ 미만이면 구리이온의 이동속도가 저하하기 때문에 전극표면에 분극층이 생기기 쉽고, 도금퇴적속도가 저하한다.
한편 액의 온도가 70℃를 넘으면 도금액의 증발량이 많아지고 농도가 불안정하게 됨과 동시에 액온고온화에 의한 설비적 제한이 더해진다. 전류밀도와 전해액의 유속을 상술의 조건에 설정하는 것으로서 도전기재(2)표면에 매분 25-100㎛의 퇴적속도로 동박(6)을 퇴적시켜, 종래의 도금법의 10-200배의 고능율로 동전주를 행할수가 있고 실용상 극히 큰 의의를 갖는다.
더욱 퇴적하는 구리입자를 극히 미세하게 할 수가 있고 동박(6)의 신장율은 항장력을 상처입히지 않고 16-25%에 달한다. 이 신장율은 보통의 도금법에 의해 형성된 동박의 신장율의 1.5-2배 이상이고(압연아니일동박과 동등이상의 값이고) 극히 부드러운 동박을 만들어 낼 수가 있다.
이와 같이 압연아니일동박과 동등의 성능을 갖는 것으로 고절곡성이 필요한 플렉시블(flexible)기판에서 특히 유효하다.
또 생성한 동박(6)의 표면입자를 평균입자직경으로 3.0-7.5㎛으로 극히 미세하게 할 수가 있고, 그 결과 계속되는 조면화처리(전해도금)공정에 있어서 형성되는 돌 기상 석출물도 극히 미세한 것으로 할 수가 있다.
동전주공정에서 동박(6)이 소요의 두께(이를테면 2㎛-300㎛)에 달한 시점에서 통전 및 도금액의 공급을 정지하고, 수세후 계속 동박(6)을 조면화하기 위한 조면화 전해도금을 실시한다(제1도 스텝 S3).
이 조면화전해도금공정에 있어서 전해조건은 전류밀도가 0.25-0.85A/㎠, 전극간 거리가 26-50㎜, 전극에 대한 전해액의 접액속도가 0.1-0.8m초로 되도록 각각 설정한다.
더욱 전해액으로서는 특히 한정되지 않지만 이를테면 황산구리(CuSO4, 5H2O : 80-150g/l, 황산(H2SO4) : 40-80g/l 및 질산칼륨(KNO3) : 25-50g/l로 되는 혼합용액 등을 사용한다.
이 조면화처리에 의하여 동박(6)의 조면상에는 돌기상 석출물이 부착형성되고, 이 돌기상 석출물의 평균임자지름은 1-5㎛으로 되고, 후술하는 절연기재(10)와의 밀착성이 극히 양호하다.
더욱 상술한 조면화 처리후에 더욱 동박(6)표면에 크롬산염용액처리를 실시하면 절연기재(10)중의 수지와의 친화성이 높아지고, 피이링강도는 말할 것도 없이 동박(6)의 내열성(이를테면 땜납내열성)도 15% 정도 향상한다는 잇점이 있다.
이 크론산염용액처리는 구체적으로 0.7-12g/l 농도의 중크롬산칼륨용액에 상온에서 5-45초간 담금하든가 시판의 전해크롬산염용액처리액으로 크롬산염 용액처리를 실시한다.
다음에 상기한 바에 의하여 동박(6)이 형성된 도전기재(2)를 그 동박(6)을 사이에 두고 절연기재(10)에 적층한 후 가열프레스에 의하여 가열융착시킨다(제1도 스텝 S4, 제5도).
절연기재(10)으로서는 유기재료, 무기재료의 어느 것이든 좋고 이를테면 유리, 에폭시계수지, 페놀계수지, 폴리이미드계수지, 폴리에스텔계수지, 아라미드수지등의 재료를 사용할 수가 있다.
또 철, 알루미등의 도전성재료의 표면에 법랑을 피복하고, 또 알루미표면을 산화하는 알루마이트처리를 실시하여 절연한 재료로도 좋다.
일반으로 유리천등에 에폭시수지를 함침시켜 반경화상태(B 스테이지)에 있는 프리프레그에 동박(6)이 가열·가압되고 이것과 접착된다.
이때 동박(6)은 일체 그리고 직접으로 절연기재(10)에 밀착·전사되므로 물리적 강도가 적은 동박(6)에 주름, 균열 등의 품질상의 결함이 생기는 일이 없다.
다음에 절연기재(10)의 가열경화를 기다려 도전기재(2)를 절연기재(10)에 전사된 동박(6)으로부터 박리한다(제1도 스텝 S5, 제6도).
이때 도전기재(2)와 동박(6)과의 사이의 밀착력보다 동박(6)과 절연기재(10)와의 사이의 밀착력의 편이 크므로 도전기재(2)는 동박(6)과의 계면에서 분리하여 절연기재(10)에는 동박(6)이 일체로 밀착한다.
더욱 상기한 공정종료후에 음극으로 되는 도전기재(2)표면을 연마, 활성화하는 것으로 다시 상기한 공정을 거듭할 수가 있다.
본 발명 방법의 다른 양태에 의한 제조공정에서는 상기한 평판상 도전기재(2)의 전처리(제2도 스텝 S11)종료후에 도전기재(2)의 표면에 고순도금속막(5)을 형성하는 공정이 부가된다.
이 경우도 도전기재(2)를 음극(1)로하여 이를 양극(14)에 소정의 거리(6-30㎜)만큼 이간시켜 대치시키고, 상기한 바와 같은 고속도금에 의하여 도전기재(2)위에 고순도금속막(5)을 전해석출시킨다(제2도 스텝 S12, 제7도). 고순도금속막(5)으로서는 구리, 니켈 등이 호적하고 이들의 고순도금속막(5)을 0.1-3㎛의 두께로 도전기재(2)표면에 적층된다.
고순도금속막(5)으로서 구리를 석출시키는 경우의 고속도금조건으로서 45-70℃의 도금액을 음극표면에서 난류상태, 즉 전극간거리 3-30㎜, 전극에 대하는 접액속도가 2.6-20.0m/sec 되도록 음극전극을 회전하든가, 고정전극간에 강제적으로 전해액을 공급한다.
이때 도금액으로서 이를테면 황산구리도금액, 피로린산구리액등을 사용하고, 음극전류밀도 0.15-4.0A/㎠의 전류의 전압을 가하고 고순도금속막(5)의 퇴적속도가 25-100㎛/min으로 되도록 설정하는 것이 바람직하다.
고순도금속막(5)로서 니켈을 석출시키는 경우의 고속도금조건으로서 음극과 양극과를 300-350㎜로 이간시켜 이전극간에 40-48℃의 도금액을 공급하여 에어교반을 행한다.
이때 도금액으로서는 이를테면 황산니켈, 술퍼민산니켈등을 사용하고 음극 전류밀도 2.2-4.0A/dm2의 전류의 전류를 가하고 고순도금속막(5)의 퇴적속도가 0.8-1.5㎛/min으로 되도록 설정하는 것이 바람직하다. 더욱 고순도금속막(5)로서 니켈·인합금을 사용할 수 있다.
이 경우 무전해니켈도금에 의하는 것이 바람직하고, 무전해니켈도금조건으로서는 35-10℃의 도금액을 도전기재(2) 표면의 전액속도가 40-80㎜/sec로 되도록 요동을 건다.
이때 도금액으로서는 이를테면 차아인산 또는 브론계환원제를 사용한 무전해니켈액등을 사용하고, 고순도 금속막(5)의 퇴적속도가 30분간에 1-3㎛으로 되도록 설정하는 것이 바람직하다.
고속도금된 고속도금속막(5)은 상술한 바와 같이 소요의 표면조도를 갖는 도전기재(2)에 전해적층되므로 당해 도전기재(2)에 적당한 밀착력으로 밀착하여 있고, 또 그 표면조도는 상술한 도금조건에 의한 고속도금에 의하여 후술하는 동박(6)과 고순도금속막(5)과의 소망의 밀착력을 얻는데 호적한 범위내에 있다.
결국 이 양태에 있어서는 도전기재(2)의 표면조도, 도금액의 접액속도 및 전해전류밀도의 각조건을 조합시키므로서 고순도금속막(5)의 표면조도를 호적한 조건으로 제어할 수가 있다.
따라서 이 양태하에서는 고속도금에 의한 적층된 고순도금속막(5)의 표면은 도금후에 특별한 표면처리를 필요로 하지 않는다.
또 스테인레스스티일판, 니켈판등으로 되는 도전기재(2)에는 전기화학적 결함이 존재하고 이들의 결함은 금속간화합물 혹은 비금속개재물, 편석, 기공 등으로 되고 이들의 결함은 스테인레스스티일판의 용제시, 압연시등에 혼힙생성되는 것으로서 도전기재(2)의 표면처리만으로는 개선할 수 없는 것이다.
이 결함은 동박(6)에 핀홀을 생기게 하는 원인이 되는 것이다.
도전기재(2)의 표면에 형성시킨 고순도금속막(5)표면은 전기화학적으로 평활하고, 이 고순도금속막(5)위에 후술하는 동박(6)을 형성시킴으로서 물리적강도가 작은동박(6)에 균열, 주름, 핀홀의 발생이 방지된다.
다음에 상술한 바와 같이 고순도금속막(5)위에 상기한 본 발명의 제조공정에서 설명한 바와 마찬가지로 동박(6)을 형성하고(제2도 스텝 S13, 제8도), 이 동박(6)표면을 조면화 처리한(제2도 스텝 S14)후 이와 같이 고순도금속막(5)을 사이에 두고 동박(6)이 형성된 도전기재(2)를 전기한 절연기재(10)에 적층하고 열프레스에 의하여 가열압착시킨다(제2도 스텝 S15, 제9도).
절연기재(10)으로서는 전술한 것이 사용된다.
이와 같이하여 동박(6)과 절연기재(10)를 굳게 밀착시킨후 도전기재(2)만을 박리제거한다(제2도 스텝 S16, 제10도).
결국 이 공정에 있어서, 도전기재(2)와 고순도금속막(5)와의 사이의 밀착력은, 고순도금속막(5)과 동박(6)과의 사이 및 (동박)과 절연기재(10)과의 사이의 밀착력의 각각보다도 작기 때문에 제10도에 표시하는 바와 같이 절연기재(10)측에는 고순도금속막(5) 및 동박(6)이 일체로 전사된다.
더욱 상기한 전사공정에 있어서 고순도금속막(5)과 동박(6)에 동일금속 즉 구리로부터 되는 경우에 전사후에 고순도금속막(5)을 제거할 필요는 없고, 미리 양층의 합계의 두께를 소망의 두께로 하여 두면 좋지만 고순도금속막(5)이 이를테면 니켈 등과 같이 동박(6)과 다른 종류의 금속으로부터 되는 경우는 전사후에 고순도금속막(5)을 이를테면 산등에 의하여 에칭제거할 필요가 있다(제2도 스텝 S17, 제6도).
더욱 이 제조공정 종료후에도 도전기재(2)표면을 연마, 활성화하는 것으로서 상기한 공정을 다시 되풀이할 수가 있다.
본 발명의 더욱 다른 양태에 관한 제조공정에서는 평판상 도전기재 전처리(제3도 스텝 S21), 고순도금속막형성(제3도 스텝 S22, 제7도), 동전주(제3도 스텝 S23, 제8도), 동박표면조면화처리(제3도 스텝 S24) 및 전사적층(제3도 스텝 S25, 제9도)의 각공정은 상기한 또 다른 양태의 제조공정과 마찬가지이지만 고순도금속막(5)의 두께는 70-250㎛으로 설정한다.
또 이의 더욱 다른 양태에 있어서는 후술하는 바와 같이 전사적층후에 고순도금속막을 도전기재와 같이 박리시키는 것으로 하기 때문에 고순도금속막(5)과 동박(6)과의 사이의 밀착력이 고순도금속막(5)과 도전기재(2)와의 사이의 밀착력 및 동박(6)과 절연기재(10)와의 사이의 밀착력의 각각 보다도 작아지도록 당해 고순도금속막(5)의 표면조도를 설정할 필요가 있다.
이 때문에 고순도금속막(5)의 표면처리법으로서 특히 한정되는 것은 아니지만 이를테면 고순도금속막(5)표면에 상술한 크롬산염용액처리를 실시함으로서, 당해 고순도금속막(5)표면에 크롬산염 피막을 형성하면 이 크롬산염피막이 말하자면 박리피막으로서 기능하여 고순도금속막(5)과 동박(6)과의 사이에서 박리가 생기기 쉽다.
제9도에 표시한 전사적층공정 종료후 도전기재(2) 및 고순도금속막(5)을 일체로 동박(6) 및 절연기재(10)으로부터 박리시켜 절연기재(10)에 동박(6)만을 밀착잔류시킨다.
더욱 동박(6)을 박리후의 절연기재(10)표면에는 고순도금속막(5)이 잔류하여 있고, 필요에 따라 고순도금속막(5)표면을 연마한후 다시 동박(6)을 형성하여 상기한 공정을 거듭한다.
혹은 일단 고순도금속막(5)을 제거한후에 절연기재(10)표면을 연마하여 고순도금속막(5) 및 동박(6)을 순차 형성하여 다시 상기한 공정을 거듭하는 것이 가능하다.
제11도 내지 제14도는 제1도 스텝(S2) 및 (S4)에 표시하는 공정에 있어서 수평형의 고속도금을 실시하는 도금장치의 한예를 나타내고 도금장치(11)의 프레임(12)의 상부중앙에 수평으로 판상불용성 양극(14)이 설치되고 음극(1)은 이 양극(14)에 평행으로 대향시켜 고정된다.
불용성양극(14)은 제11도-제13도에 표시하는 바와 같이 대전류를 통전하기 위하여 두장의 동판(14a)(14b)이 중합되고 이들 표면전체에 납(14c)이 두께 2-10㎜, 바람직하기는 3-7㎜의 범위내에서 한결같이 아세틸렌토오치 등으로 피복하여 구성된다.
납피복(14c)은 통상 납 93%, 주석 7%의 납합금을 사용한다.
극간거리가 100㎛불균일로되면 전주되는 동막은 35㎛동으로 수 ㎛의 흐트러짐이 생기고, 고전류밀도(0.8-1.2A/㎠)로 장시간(1000시간이상) 사용하는 경우에는 전극의 부분적인 전해소모에 의하여 막두께의 흐트러짐을 더욱 커진다.
이 때문에 전극의 재가공수정에 의하여 전극간 거리를 유지할 필요가 있다.
납피복의 전극에 대신하여 티탄판에, 백금, 파라디움등의 미분말을 열해중합성 수지로 풀모양으로하고, 이를 조면화된 티탄판표면에 균일하게 도포하고 700-800℃에서 도금하여 불용성양극(14)으로 하여도 좋다.
이 티탄판양극을 사용하면 전해소모가 극히 적게 되고 장시간에 걸쳐(1000시간이상)전극의 재가공수정이 필요 없다.
음극(1)은 제2도 스텝(S12) 및 스텝(S22)의 고순도금속막형성공정에서는 연마된 도전기재(2)의 연마면이, 제1도 스텝(S2)의 동박전주공정에서는 고순도금속막(5) 및 레지스트마스크(7)가 형성된 도전기재(2)의 면을 전기양극(14)측에 대향시켜 부착고정시킨다.
음극(1)과 불용성양극(14)사이의 이간거리는 전술한 고순도금속막(5)의 형성공정 및 동박(6)의 전주공정의 부응한 최적거리에 설정된다.
음극(1) 및 불용성양극(14)사이의 공극부(13)의 입구측에는 고속류로 도금액(23)을 압송하는 노즐(15)의 한끝이 접속되고, 이 노즐(15)은 공극부(13)의 입구부에서 제12도에 표시하는 바와 같이 불용성양극(14)의 거의 전폭에 임하여 열리고, 노즐(15)의 다른 끝은 도관(16)을 사이에 두고 펌프(17)에 접속되어 있다. 펌프(17)는 더욱 도시하지 않는 도판을 사이에 두고 도금액저장조(도시하지 않음)에 접속되어 있다.
공극부(13)의 출구측(노즐(15)을 설치한 불용성양극(14)의 대향변측)에는 불용성양극(14)의 거의 전폭에 걸쳐서 배액구(18)가 열려 있고 이 배액구(18)는 도관(19)을 사이에 두고 전기한 도금액저장조에 접속되어 있다. 그리고 전기 노즐(15) 및 배액구(18)는 도금액(23)이 공극부(13)를 한결같은 속도분포로 흐르게 하기 위하여 이들 노즐(15) 및 배액구 (18)의 흐르는 방향의 단면형상변화는 매끄럽게 변화하고 있다.
펌프(17)에서 도출된 도금액(23)은 도관(16), 노즐(15), 음극(1)과 불용성 양극(14)과의 공극부(13), 배액구(18), 도관(19)을 순차로 통과하여 도금액 저장조로 보내어지고 여기서 다시 펌프(17)에 의하여 상술의 경로에서 연속하여 순환된다.
도금액(23)을 노즐(15)로부터 전극간공극부(13)로 전술한 호적의 도금액 속도로 공급하면 음극(1)표면금방에서 도금액흐름은 난류상태로 되어 있고, 전극표면근방의 금속이온농도가 극도로 저하하지 않도록 즉 분극층의 생장을 눌러 고속도로 도금막을 성장시킬 수 있음이 가능하게 된다.
본 발명에 있어서 도금공정에서는 음극(1)과 불용성양극(14)과의 사이에 구리, 흑연, 납등의 내약품성, 고도전성을 갖는 급전판(20), 양극전원케이블(21), 음극전원케이블(22)을 사이에 두고 전술한 소요의 고전류가 급전되도록 되어 있고, 불용성양극(14)에 대향하는 음극(1)표면 및 그의 비도전성레지스트마스크(7)로서 마스킹하지 않는 부분에 매분 25-100㎛ 정도의 퇴적속도로 구리막을 전해석출할 수가 있다.
제15도는 본 발명방법을 실시하는 연직형의 도금장치를 나타내고, 제11도 내지 제14도에 나타내는 도금장치(11)가 음극(1) 및 양극(14)을 수평(horizontal)으로 배치한데 대하여, 제15도에 나타내는 도금장치(25)는 음극(1) 및 불용성양극(14)이 연직방향(vertical)으로 배치되어 있는 점에서 다르다. 더욱 제15도에 있어서 제11도 내지 제14도에 나타내는 도금장치(11)의 대응하는 것과 실질적으로 같은 기능을 갖는 것에는 같은 부호를 붙이고 그들의 상세한 설명을 생략한다(이하 마찬가지).
도금장치(25)는 기대(26)위에 고정된 가대(27)와 4변형의 네모퉁이에 배설된(제15도에는 두 개의 지주만을 나타냄)(30)(31)과 그 지주(30)(31)로부터 연출시켜 상하방향으로 신축자유로운 로드(30a)(31a)에 옆으로 가설지지되어, 로드(30a)(31a)의 신축에 의하여 승강하는 상판(28)과 가대(27)의 상면과 상판(28)의 하면간에 수직 그리고 평행으로 대향하여 끼워 유지, 고정되는 고도전성을 갖는 급전판(20) 및 불용성양극(14)으로 이루어지고, 급전판(20)과 양극(14)과는 소정의 전극간거리만큼 이간하여 배치되어 있다.
불용성양극(14)은 제9도-제11도에 표시하는 양극과 마찬가지로 백금 등의 미분말로 코오팅한 티탄판에 의하여 대전류를 통전가능하게 구성된다. 음극(1)은 제2도(b)의 고순도금속막형성공정에서는 공정(a)에서 연마된 도전기재(2)의 연마면이 제1도(b)의 동박전주공정에서는 고순도금속막(5) 및 레지스트마스크(7)가 형성된 도전기재(2)의 면을 전기급전판(20)에 도시하지 않은 진공척(chuck)등에 의하여 부착고정된다.
더욱 음극(1)의 부착시에는 전기한 상판(28)을 상방으로 상승시켜 음극(1)을 급전판(20)의 양극(14)측면에 따라 끼워넣고, 전기한 진공척 등에 의하여 고정한 후 다시 상판(28)을 하강시켜 양극(14) 및 급전판(20)의 상벽에 밀착시켜 음극(1)의 장착을 완료한다.
더욱 제18도중 부호(29)는 시이일(seal)용의 0링이다. 또 음극(1)과 불용성양극(14)사이의 이간거리는 전술한 고순도금속막(5)의 형성공정 및 동박(6)의 전주공정의 각각에 따른 최적거리에 설정된다.
음극(1) 및 불용성양극(14)사이의 공극부(38)의 입구측에는 고속류로 도금액(23)이 유입하는 램프부(38a)가 형성되고, 이 램프부(38a)는 공극부(38)의 입구부로 제14도에 표시한 것과 마찬가지로 불용성양극(14)의 거의 전폭에 걸쳐서 열리고 있고, 램프부(38a)의 공극부(38)와 반대측의 정류장치(35) 및 도관(34)을 사이에 펌프(17)에 접속되어 있다. 펌프(17)는 더욱 도금액저장조(33)에 접촉되어 있다.
동극부(38)의 축구측(공극부(38)의 상부의 도금액(23)의 배출측)에는 불용성양극(14)의 거의 전폭에 걸쳐서 배액구(38b)가 열리고 있고 이 배액구(18)는 도관(40)을 사이에 전기한 도금액저장조(33)에 접속되어 있다.
장류장치(35)는 그 내부공간이 도금액(23)의 흐름방향으로 장착된 두장의 다수의 작은 구멍을 갖는 정류판(35a)(35b)에 의하여 소실로 구획되어 있고 이 정류판(35a)(35b)에 의하여 램프부(38a)에 유입하는 도금액(23)의 흐름을 정류하여 공극부(38)를 하방에서 상방으로 향하여 흐르는 도금액(23)의 속도분포를 한결같이 하고 있다.
펌프(17)에서 토출된 도금액(23)은 도관(34), 정류장치(35), 램프부(38a), 음극(1)과 불용성양극(14)과의 공극부(38), 배액구(38b), 도관(40)을 순차 통과하여 도금액저장조(33)로, 다시 보내어지고 여기서 다시 펌프(17)에 의하여 상술의 경로로 연속하여 순환된다.
제15도에 표시하는 도금장치(25)는 도금액(23)을 정류장치(35)를 사이에 두고 더욱 하방에서 상방으로 향하여 전극간 공극부(213)에 공급하므로 도금액(23)은 공극부(13)에 있어서 제11도에 표시하는 도금장치(11)보다 균일한 난류속도분포를 갖고 있으며 막두께의 일정한 동박을 전주하는데에는 형편이 좋은 것이다.
제15도에 표시하는 도금장치에 있어서도 음극(1)과 불용성양극(14)와의 사이에 구리, 흑연, 납등의 내약품성, 고도전성을 갖는 급전판(20), 양극전원케이블(21), 음극전원케이블(22)을 사이에 전술한 소요의 고전류가 급전되도록 되어 있으며, 불용서양극(14)에 대항하는 음극(1)표면의 비도전성 레지스트마스크(7)로 마스킹하지 않는 부분에 매분 25-100㎛ 정도의 퇴적속도로 구리막을 전해석출할 수가 있다.
제16도 내지 제18도는 본 발명방법을 실시하는 회전식 고속도금장치(41)를 표시하고 도금장치(41)는 프레임(42), 그 프레임(42)내에 배설되어 불용성양극(14)을 재치 지지하는 가대(43), 양극(14)의 상방에 배치되는 하우징(45), 그 하우징(45)내에 회전가능으로 수납되어 음극(1)을 잡아쥐는 회전체(46), 그 회전체(46)를 구동하는 구동기구(47), 프레임(42)의 상부에 배설되어 하우징(45)을 승강시키는 구동기구(48), 도금액을 저류하는 도금액조(33) 및 도금액조(33)의 도금액을 양극(14)과 회전체(46)의 각 대향하는 단면간에 구획되어 이루어진 액밀공급부(13)내에 공급하는 펌프(17)로 구성된다.
프레임(42)은 기반(42a)위에 세워 설치된 4개의 지주(42b)(42b)(2개만 도시)와 이들의 각지주(42b)(42b)의 상단면에 재치 고정되는 상판(42c)으로 구성된다. 가대(43)는 기반(42a)위에 재치되고, 프레임(42)의 4개의 지주(42b)의 거의 중앙에 위치하고 있다. 불용성양극(14)은 정방형상의 반체로 가대(43)위에 재치고정된다.
이 양극(14)의 거의 중앙에는 구멍(14a)이 뚫어 설치되어 있다.
이 양극(14)은 이를테면 티탄모재에 백금, 이리듐등의 산화물을 20-50μ의 두께로 팽팽하게 만든 부재로 형성되고, 도금액의 조성에 변화를 주는 일없이 또 불순물의 혼입을 방지하는 불용성양극으로 되어 있다. 양극(14)에는 틀체(43a)가 시일부재(43b)를 사이에 두고 액밀하게 밖에서 끼워지고 있다. 이 틀체(43a)의 높이는 양극(4)의 두께의 2배정도이며 대향하는 양측벽의 거의 중앙에는 각각(43c)(43d)이 뚫어 설치되어 있다.
하우징(45)은 상면에서 볼 때 정방형상을 이루고(제17도), 하부틀(50), 중간틀(51), 상부틀(52), 윗뚜껑(53)과 하부틀(50)과 중간틀(51)과의 사이에 개재되는 내측기어(54), 중간틀(51)과 상부틀(52)과의 사이에 개재되는 집전용슬립링(55)으로 구성되고, 이들은 굳게 같이 조여 고정되어 일체로 형성된다. 하우징(45)의 하부틀(50)의 중앙에는 회전체수납용의 큰지름의 구멍(50a)이 뚫어설치되어 윗뚜껑(53)의 상면양측에는 각각 옆쪽에 돌출하는 지지부재(57)(57)가 붙박이 되어 있다.
회전체(46)는 하우징(45)내에 수납되어 기부(46a)는 당해 하우징(45)의 하부틀(50)의 구멍(50a)내에 약간 한공극으로 회전가능으로 수납되고, 축(46b)의 상단은 축받이(59)를 사이에 윗뚜껑(53)에 회전가능으로 축받이 되고 그리고 당해 윗뚜껑(53)의 축구멍(53a)을 관통하여 상방으로 돌출하고 있다.
이 상태에 있어서 회전체(46)의 기부(46a)의 하단면(46c)은 양극(14)의 상면(14b)과 소정의 거리만큼 떨어져 평행으로 대향한다. 회전체(46)의 기부(46a)에는 제16도 및 제18도에 표시하는 바와 같이 축방향으로 평행 그리고 둘레방향으로 등등간격으로 구멍(46d)이 복수 이를테면 4개 뚫어 설치되고, 이들의 각 구멍(46d)내에는 제2의 회전체(60)가 회전가능으로 수납되어 있다.
이 회전체(60)는 도시하지 않은 축받이를 사이에 구멍(46d)에 약간한 갭으로 회전 가능하게 축받이 되어 있다. 그리고 회전체(60)의 하단면에 뚫어 설치된 구멍에 척기구(110)에 의하여 음극(1)이 잡아쥐고 고정되어 도시하지 않는 도전부재 및 부러쉬(103)를 사이에 슬립링(55)에 전기적으로 접속되어 있다. 회전체(60)의 상단면에는 기어(65)가 고착되어 있고 이 기어(65)는 하우징(45)에 설치된 내측기어(54)와 맞물리고 있다.
구동기구(47)(제16도)의 구동용 모우터(70)는 하우징(45)의 윗뚜껑(53)위에 재치고정되고, 그 모우터(70)의 회전축에 장착된 기어(72)는 회전체(46)의 축(46b)의 상단면에 나사식 붙이기로 고정된 기어(73)와 맞물리고 있다.
제16도에 표시하는 프레임(42)의 상판(42c)에는 구동기구(48)의 구동용모우터(80)가 재치고정되어 그 모우터(80)는 나사축(85)을 구동함과 동시에 풀리(83), 벨트(87) 및 풀리(83)를 사이에 피구동축인 나사축(86)을 구동한다. 나사축(85)(86)의 각자유끝은 하우징(5)의 대응하는 가지지부재(57)(57)의 각나사구멍(57a)(57a)에 나사맞춤하고 있다.
양극(14)(제16도)의 한측면에는 전원케이블(21)이 고착되고 슬립링(55)의 상면소정위치에는 전원케이블(22)이 고착되어 있다. 도금액통로(도관(140)의 한쪽끝은 양극(14)의 아랫쪽에서 당해 양극의 구멍(14a)에 액밀로 접속되고, 다른 끝은 펌프(17)를 사이에 도금액저장조(33)에 연통된다.
통로(141)(142)의 각 한쪽의 열린 끝은 각각 양극(14)의 틀체(43a)의 각구멍(43c)(43d)에 액밀로 접속되고 각 다른 끝은 각각 도금액저장조(33)에 접속되어 있다. 회전식고속도금장치(41)의 작용을 설명하면 우선 구동기구(48)의 모우터(80)를 구동하여 나사축(85)(86)을 회전시켜 하우징(45)을 제16도의 2점쇄선으로 표시하는 상한위치까지 상승한 위치에 이동 정지시켜 놓는다. 이때 하우징(45)의 하단은 틀체(43a)에서 빠져나와 상방에 위치한다. 다음에 회전체(46)의 각 제2의 회전체(60)에 도금을 실시하여야 할 도전기재(2)로 되는 음극(1)을 각각 장착한다. 그리고 구동기구(48)의 모우터(80)를 구동하여 각나사축(85)(86)을 전술한 것과는 반대로 회전시켜 하우징(45)을 제16도에 실선으로 표시하는 위치까지 이동정치시킨다.
이 상태에서 하우징(45)의 하단이 틀체(43a)내에 액밀로 끼워 맞춤하고 그리고 양극(14)의 상면(14b)과 각음극(1)과는 소정의 간격으로 평행으로 대향한다.
그리고 양극(14)의 상면(14b)과 회전체(46)의 하단면(46c)과의 사이에 구획되는 액밀의 공극부(13)에 도금액저장조(33)로부터 펌프(17), 도관(140)을 사이에 전기한 공극부(13)내에 도금액을 공급하고, 당해공극부(13) 즉 양극(14)과 음극(1)과의 사이에 도금액을 충만시킨다.
이 공극부(13)내에 공급된 도금액은 양측에서 각 통로(141)(142)를 사이에 도금액저장조(33)에 환류된다. 도금액의 공급개시후 구동기구(47)의 모우터(70)를 구동하여 회전체(46)를 이를테면 제18도에 화살표(C)(C)로 표시하는 반시계방향으로 회전시킨다.
이 회전체(46)의 회전에 따라 내측기어(54)와 맞물리는 기어(65)를 사이에 제2의 각회전체(60)가 각각 제18도에 화살표(C)로 나타내는 시계방향으로 회전한다.
이들의 각회전체(60)는 이를테면 10m/sec-30m/sec의 회전속도로 회전(자전)한다.
이와 같은 속도로 회전체(60) 즉 음극(1)이 도금액 중에서 회전하면 당해음극(1)에 접하는 도금액의 금속농도의 분극층이 극히 작아지고 그 결과 레이놀즈수(Re)가 2900을 넘는 (Re〉2900)상태로 되고, 음극(1)에 접하는 도금액은 어느 부분을 취하여도 레이놀즈수(Re)가 2300이상(Re〉2300)으로 된다. 이와 같이 음극(1)에 접하는 도금액의 금속농도분극층을 극히 작게 한 상태에서 전기한 직류전원을 투입하여 전원케이블(21), 양극(14), 도금액, 음극(1)의 양극(14)의 상면(14b)과 대향하는 단면에 도금을 실시한다.
소정시간의 경과후 전기한 전류의 공급을 정지하고 펌프(17)를 정지시킴과 동시에 구동모우터(70)를 정지시켜 음극(1)으로의 도금을 종료시킨다. 이 음극(1)을 회전체(60)에서 떼어낼때에는 전술한 장착의 경우와 역(逆)의 조작을 행한다.
회전식고속도금장치는 도금액중에서 음극을 고속회전시켜 당해 도금액의 금속농도분극층을 극히 작게 하도록 하기 때문에 전기한 액밀공극부(13)에 공급하는 도금액의 유속은 늦어도 좋고, 이에 따라 펌프의 소형화, 전력의 절약 및 런닝코스트의 저감등이 도모된다.
더욱 종래와 같이 도금액의 금속농도의 분극층을 극히 작게 하기 위한 도금액의 조주거리가 필요 없고 장치의 소형화를 도모할 수 있는 등의 우수한 효과가 있다.
이와 같이 본 발명방법은 상술한 제11도 내지 제18도에 표시한 고속도금장치에 의하여 고속도금을 실시하므로 종래의 도금기술의 10-200배라는 고능률로 구리막을 전해석출할 수가 있고, 생산효율이 극히 높고 또 도금액속도, 전류밀도등을 소정의 조건으로 설정함으로서 전해석출한 구리막의 표면조도나 퇴적하는 결정입자지름을 소망의 값으로 조정할 수가 있다.
더욱 본 발명방법을 실시하는 고속도금장치로서는 상술의 장치에 한정되는 일없이 음극표면 근방에서 레이놀즈수(Re)가 약 2300이상의 난류상태가 실현할 수 있는 도금장치라면 족하다.
다음 본 발명의 실시예를 설명한다.
[제1표]
Figure kpo00002
제1표는 본 발명방법 및 비교방법에 의하여 작성된 구리로바른 적층판의 평가시험 결과를 표시하고 도전기재(2)의 표면조도, 고순도금속막(5)의 전해조건, 동박(6)의 전해조건, 동박(6)의 조면화처리조건을 여러 가지로 바꾸어 전사성, 동박(6)과 절연기재(10)사이의 피이링강도, 동박(6)의 신장율등의 평가시험을 행한 것이고, 제1표에 표시하는 시험조건이외의 조건은 모두 공시회로판으로 같고 그들은 아래와 같다.
더욱 레지스트마스크는 동박의 조면화처리후에 용해 제거하였다.
도전기재 :
재질 : 경화처리를 실시한 스테인레스스티일 단판(SUS 630)
표면처리 : 오시레이숀부착로우터리 새철천연마장치를 사용한 제1표에 표시하는 조도로 연마
고순도금속막 :
재질 : 동박막(실시예 2.4 및 비교예 1-4는 도전기재표면에 3㎛의 막두께, 실시예 3은 70㎛의 막두께로 퇴적함.)
전해조건 : 전극간거리 11㎜, 황산 180g/l의 황산구리도금액사용
동박전주 :
전해조건 : 전극간거리 11㎜, 황산 180g/l의 황산구리도금액사용, 퇴적막두께 35㎛(단, 비교예 3은 9㎛).
조면화처리 : 노듀라(nodular)도금
전해조건 : 황산구리 100g/l, 황산50g/l, 질산칼륨 30g/l로 되는 혼합용액사용, 퇴적막두께 3㎛
절연기재 :
재질 : 유리에폭시 G-10
제1표에서 본 발명방법을 적용한 실시예 1-4는 모두 고순도금속막(5)의 전해조건, 동박(6)의 전해조건 및 동박(6)의 조면화처리조건이 어느 것이든 본 발명의 규정하는 조건범위내에 있고, 동박의 퇴적에 요하는 시간이 극히 단시간이고 그리고 전사성, 동박(6)과 절연기재(10)사이의 피이링강도, 동박(6)의 신장율의 모두 양호하고 총합평가도 양(0)이다.
동박(6)의 전해시에 전류밀도가 본 발명방법의 규정하는 상한치를 넘으면 노듀라상도금 소위「도금열처리」가 발생하고, 형성된 동박(6)의 신장율도 8%로 낮고 플랙시블 기판용회로에 사용할 수가 없다(비교예 1).
전해액의 접액속도가 본 발명방법의 규정하는 상한치를 넘으면 동박도금층의 빠른 박리가 생긴다(비교예 2).
동박(6)표면의 조면화처리에 있어서, 전해도금시의 전류밀도가 본 발명방법의 규정하는 하한치를 하회하면 광택이 있는 도금표면으로 되고 조면화도금이 형성되지 않는다(비교예 3).
조면화가 불충분한 동박(6)을 절연기재(10)에 전사하면 동박(6)과 절연기재(10)사이의 피이링치는 0.7kg/㎝로 되고 밀착강도가 부족하다. 한편 도전기재(단판)의 표면조도가 작은 비교예 5에서는 고순도금속막(5) 또는 동박(6)이 그의 형성공정중에 있어서 도전기재(2)로부터 박리가 생기고, 상한치를 벗어나는 비교예 4에서는 전사공정시에 도전기재(2)와 고순도금속막(5) 또는 동박(6)과의 밀착강도가 과도하게 커지고 부분적으로 고순도금속막(5) 또는 동박(6)의 도전기재(2)측에 잔류하고 만다.
또 도전기재(2)의 표면조도가 크면 고순도금속만(5) 또는 동박(6)에 다수의 핀홀이 발생하고 절연기재(10)의 적층시에 이 핀홀내에 들어 있는 절연기재(10)의 잡착제가 도전기재(2)의 표면에 부착하기 때문에 절연기재(10)과 도전기재(2)가 강하게 밀착해버려 전사성이 저해된다.
더욱 100㎛이하의 지름의 핀홀이 1dm2당 1개이상 존재할 때 다수의 핀홀이 발생하고 있다고 판정하였다.
도전기재(2)의 표면조도, 동박(6)의 전해조건 및 동박(6)의 조면화처리조건이 어느 것인가는 본 발명의 규정하는 조건범위를 벗어나는 비교예 1-5는 상술하는 바와 같이 불합리가 생기고 총합평가는 어느것이든 불가(×)하다.
[산업상의 이용분야]
본 발명의 구리로바른 적층판의 제조방법은 소위 단판프레스법과 고속도금법을 조합한 것이므로, 특히 플렉시블회로판에 호적한 높은 연장율을 갖는 동박을 단시간에 형성할 수가 있고 생산성이 높고 공정도 간략화되므로 구리를 바른 적층판의 제조에 필요한 설비 및 그 설치면적이 적게 끝난다.
더욱 도전기재와 동박과의 사이에 고순도금속막을 개재시키면 도금형성되는 동박에 핀홀등의 결함이 생기기 어렵고, 그리고 전사성도 향상하는 등 여러 가지 잇점을 갖기 때문에 특히 동박두께가 10㎛이하인 고밀도도체회로판에 호적한 극히 엷은 구리로바른 적층판이 얻어지고, 도체회로판의 분야에 있어서 유용성은 극히 높다.

Claims (20)

  1. 평판상 도전기재를 음극으로 하고 그 음극과 평판상양극을 전극간거리 3-30㎜만큼 이간시켜 이들 전극에 대한 전해액의 접액속도가 2.6-20.0m/sec로 되도록 전해액을 강제적으로 공급하고, 전류밀도. 0.15-4.0A/㎠의 조건으로 전해도금을 실시하여 전기한 도전기재표면에 수 ㎛이상의 막두께를 갖는 동박을 형성하는 공정과 그 동박표면에 조면화처리를 실시하는 공정과 이와 같이 형성된 동박을 사이에 끼고 전기한 도전기재에 절연기재를 적층하여 일체로 가열 압착하는 공정과 전기한 동박과 절연기재를 전기한 도전기재로부터 일체로 박리하는 공정으로 되는 것을 특징으로 하는 구리로바른 적층판의 제조방법.
  2. 제1항에 있어서, 전기한 음극 및 양극을 모두 고정하고 이들 전극사이에 전기한 전해액을 강제적으로 공급하는 것을 특징으로 하는 구리로바른 적층판의 제조방법.
  3. 제1항에 있어서, 전기한 음극을 전기한 전해액의 접액속도가 얻어지도록 회전시키는 것을 특징으로 하는 구리로바른 적층판의 제조방법.
  4. 제1항 내지 제3항의 어느 것에 있어서, 전기조면화처리공정은 전기한 도체회로표면에 구리이온과 질산이온을 함유하는 산성전해액을 사용하고 전류밀도 0.25-0.85A/㎠, 전기한 전극에 대한 전기 산성전해액의 접액속도가 0.1-0.8m/sec, 전극간 거리 26-50㎜의 조건으로 퇴적막두께가 2-5㎛으로 될 때까지 조면화도금을 실시하는 공정인 것을 특징으로 하는 구리로바른 적층판의 제조방법.
  5. 제4항에 있어서, 전기한 조면화도금을 실시한 후 더욱 전기한 동박표면에 크롬산염처리를 실시하는 것을 특징으로 하는 구리로바른 적층판의 제조방법.
  6. 표면의 두께 0.1-3㎛의 고순도금속막이 형성된 평판상 도전기재를 음극으로 하고, 그 음극과 평판상 양극을 전극간 거리 3-30㎜ 만큼 이간시켜 이들 전극에 대한 전해액의 접액속도가 2.6-20.0m/sec로 되도록 전해액을 강제적으로 공급하고, 전류밀도 0.15-4.0A/㎠의 조건으로 전해도금을 실시하여 전기한 고순도금속막상에 전기한 음극과 이 고순도금속막과의 사이의 밀착력보다 강한 밀착력으로 고순도금속막과 밀착하도록 수 ㎛이상의 막두께를 갖는 동박을 형성하는 공정과 이 동박표면에 조면화처리를 실시하는 공정과 이렇게 형성된 동박을 끼고 전기한 도전기재에 절연기재를 적층하여 일체로 가열압착하는 공정과 전기한 고순도금속막 및 전기한 동박을 전기한 절연기재와 일체로 전기한 도전기재로부터 박리하는 공정으로 되는 것을 특징으로 하는 구리로바른 적층판의 제조방법.
  7. 제6항에 있어서, 전기한 고순도금속막은 구리박막인 것을 특징으로 하는 구리로바른 적층판의 제조방법.
  8. 제7항에 있어서, 전기한 구리박막은 전기한 평판상도전기재를 음극으로 하고 그 음극과 평판상 양극을 전극간거리 3-30㎜ 만큼 이간시켜 이들 전극에 대한 전해액의 접액속도가 2.6-20.0m/sec로 되도록 전해액을 강제적으로 공급하고, 전류밀도 0.15-4.0A/㎠의 조건으로 전해도금을 실시함으로서 형성되는 것을 특징으로 하는 구리로바른 적층판의 제조방법.
  9. 제6항에 있어서, 전기한 고순도금속막은 구리 이외의 금속박막이고, 도전기재로부터 박리된 후에 제거되는 것을 특징으로 하는 구리로바른 적층판의 제조방법.
  10. 제6항에 있어서, 전기한 음극 및 양극을 모두 고정하고 이들 전극사이에 전기한 전해액을 강제적으로 공급하는 것을 특징으로 하는 구리로바른 적층판의 제조방법.
  11. 제6항에 있어서, 전기한 음극을 전기한 전해액의 접액속도가 얻어지도록 회전시키는 것을 특징으로 하는 구리로바른 적층판의 제조방법.
  12. 제6항 내지 제11항에 있어서, 전기한 조면화처리공정은 전기한 도체회로표면에 거리이온과 질산이온을 함유하는 산성전해액을 사용하고, 전류밀도 0.25-0.85A/㎠, 전기한 전극에 대한 전기한 산성전해액의 접액속도가 0.1-0.8m/sec, 전극간거리 26-50㎜ 조건하에 퇴적막두께가 2-5㎛으로 될 때까지 조면화도금을 실시하는 공정임을 특징으로 하는 구리로바른 적층판의 제조방법.
  13. 제12항에 있어서, 전기한 조면화도금을 실시한 후 더욱 전기한 동박표면에 크롬산염처릴를 실시하는 것을 특징으로 하는 구리로바른 적층판의 제조방법.
  14. 표면의 두께 70-250㎛의 고순도금속막이 형성된 평판산 도전기재를 음극으로 하고, 그 음극과 평판상 양극을 전극간 거리 3-30㎜ 만큼 이간시켜 이들 전극에 대한 전해액의 접액속도가 2.6-20.0m/sec로 되도록 전해액을 강제적으로 공급하고, 전류밀도 0.15-4.0A/㎠의 조건으로 전해도금을 실시하여 전기한 고순도금속막상에 전기한 음극과 이 고순도금속막과의 사이의 밀착력보다 강한 밀착력으로 고순도금속막과 밀착하도록 수 ㎛ 이상의 막두께를 갖는 동박을 형성하는 공정과 이 동박표면에 조면화처리를 실시하는 공정과 이렇게 형성된 동박을 끼고 전기한 도전기재에 절연기재를 적층하여 일체로 가열압착하는 공정과 전기한 동박과 전기한 절연기재만을 일체로 전기한 도전기재에서 박리하고, 전기 고순도금속막은 전기한 도전기재표면에 잔류시키는 공정으로 되는 것을 특징으로 하는 구리로바른 적층판의 제조방법.
  15. 제14항에 있어서, 전기한 고순도금속막은 탈가스처리 혹은 압연처리에 의하여 금속중의 기공 혹은 편석이 저감되고, 전기화학적으로 한결같은 면을 갖는 박상 또는 판상임을 특징으로 하는 구리로바른 적층판의 제조방법.
  16. 제14항에 있어서, 전기한 고순도금속막은 전기도금에 의하여 형성된 것임을 특징으로 하는 구리로바른 적층판의 제조방법.
  17. 제14항에 있어서, 전기한 음극 및 양극을 모두 고정하여 이들 전극사이에 전기한 전해액을 강제적으로 공급하는 것을 특징으로 하는 구리로바른 적층판의 제조방법.
  18. 제14항에 있어서, 전기한 음극을 전기한 전해액의 접액속도가 얻어지도록 회전시키는 것을 특징으로 하는 구리로바른 적층판의 제조방법.
  19. 제14항 내지 제18항에 있어서, 전기한 조면화처리공정은 전기한 도체회로표면에 구리이온과 질산이온을 함유하는 산성전해액을 사용하고, 전류밀도 0.25-0.85A/㎠, 전기한 전극에 대한 전기한 산성전해액의 접액속도가 0.1-0.8m/sec, 전극간거리 26-50㎜ 조건하에 퇴적막두께가 2-5㎛으로 될 때까지 조면화도금을 실시하는 공정임을 특징으로 하는 구리로바른 적층판의 제조방법.
  20. 제19항에 있어서, 전기한 조면화도금을 실시한 후 더욱 전기한 동박표면에 크롬산염처리를 실시하는 것을 특징으로 하는 구리로바른 적층판의 제조방법.
KR1019870700851A 1986-02-21 1987-02-21 구리로바른 적층판의 제조방법 KR900005082B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP61-036711 1986-02-21
JP61-036709 1986-02-21
JP3671186 1986-02-21
JP3670986 1986-02-21
JP61-036710 1986-02-21
JP3671086 1986-02-21
PCT/JP1987/000112 WO1987004977A1 (en) 1986-02-21 1987-02-21 Process for producing copper-clad laminate

Publications (2)

Publication Number Publication Date
KR880700736A KR880700736A (ko) 1988-04-11
KR900005082B1 true KR900005082B1 (ko) 1990-07-19

Family

ID=27289190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870700851A KR900005082B1 (ko) 1986-02-21 1987-02-21 구리로바른 적층판의 제조방법

Country Status (6)

Country Link
US (1) US5049221A (ko)
EP (1) EP0258452B1 (ko)
JP (1) JPH0639155B2 (ko)
KR (1) KR900005082B1 (ko)
DE (1) DE3787856T2 (ko)
WO (1) WO1987004977A1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2655870B2 (ja) * 1988-03-31 1997-09-24 ヤマハ発動機株式会社 プリント配線基板及びその製造方法
EP0405369B1 (en) * 1989-06-23 1996-02-28 Toagosei Co., Ltd. Process for producing copperclad laminate
AU7952791A (en) * 1990-05-30 1991-12-31 Gould Inc. Electrodeposited copper foil and process for making same using electrolyte solutions having low chloride ion concentrations
US5431803A (en) * 1990-05-30 1995-07-11 Gould Electronics Inc. Electrodeposited copper foil and process for making same
US5403465A (en) * 1990-05-30 1995-04-04 Gould Inc. Electrodeposited copper foil and process for making same using electrolyte solutions having controlled additions of chloride ions and organic additives
DE69233801D1 (de) * 1991-07-24 2011-02-17 Denki Kagaku Kogyo Kk Verfahren zur Herstellung eines Schaltungssubstrates mit einem montierten Halbleiterelement
US5681441A (en) * 1992-12-22 1997-10-28 Elf Technologies, Inc. Method for electroplating a substrate containing an electroplateable pattern
US5779870A (en) * 1993-03-05 1998-07-14 Polyclad Laminates, Inc. Method of manufacturing laminates and printed circuit boards
US5785789A (en) * 1993-03-18 1998-07-28 Digital Equipment Corporation Low dielectric constant microsphere filled layers for multilayer electrical structures
JP3305192B2 (ja) * 1995-03-15 2002-07-22 セイコーエプソン株式会社 接着剤転写方法、及び転写装置
MY138743A (en) 1996-05-13 2009-07-31 Mitsui Mining & Smelting Co High tensile strength electrodeposited copper foil and the production process of the same
AU3735797A (en) * 1996-06-26 1998-01-14 Park Electrochemical Corporation A process for producing polytetrafluoroethylene (ptfe) dielectric boards on metal plates
US5792375A (en) * 1997-02-28 1998-08-11 International Business Machines Corporation Method for bonding copper-containing surfaces together
US6270889B1 (en) * 1998-01-19 2001-08-07 Mitsui Mining & Smelting Co., Ltd. Making and using an ultra-thin copper foil
US6054659A (en) * 1998-03-09 2000-04-25 General Motors Corporation Integrated electrostatically-actuated micromachined all-metal micro-relays
JP2000311876A (ja) * 1999-04-27 2000-11-07 Hitachi Ltd 配線基板の製造方法および製造装置
US6431750B1 (en) 1999-12-14 2002-08-13 Sierra Lobo, Inc. Flexible temperature sensing probe
US6569543B2 (en) 2001-02-15 2003-05-27 Olin Corporation Copper foil with low profile bond enahncement
JP3396465B2 (ja) * 2000-08-25 2003-04-14 三井金属鉱業株式会社 銅張積層板
DE10194846B4 (de) * 2000-11-10 2008-02-28 Honda Giken Kogyo K.K. Verfahren zur Oberflächenbehandlung eines rostfreien Stahlprodukts für eine Brennstoffzelle
US6893742B2 (en) * 2001-02-15 2005-05-17 Olin Corporation Copper foil with low profile bond enhancement
US6596384B1 (en) 2002-04-09 2003-07-22 International Business Machines Corporation Selectively roughening conductors for high frequency printed wiring boards
JP3954958B2 (ja) * 2002-11-26 2007-08-08 古河テクノリサーチ株式会社 抵抗層付き銅箔及び抵抗層付き回路基板材料
JP2004186307A (ja) * 2002-12-02 2004-07-02 Tdk Corp 電子部品の製造方法および、電子部品
US6985348B2 (en) * 2003-02-26 2006-01-10 Kyocera Corporation Laminated electronic part
US20040200061A1 (en) * 2003-04-11 2004-10-14 Coleman James P. Conductive pattern and method of making
US7930815B2 (en) * 2003-04-11 2011-04-26 Avery Dennison Corporation Conductive pattern and method of making
US7132158B2 (en) * 2003-10-22 2006-11-07 Olin Corporation Support layer for thin copper foil
DE04405784T1 (de) * 2004-12-20 2007-01-04 Rolex Sa Uhrzifferblatt und Herstellungsverfahren dieses Zifferblattes
TW200710570A (en) * 2005-05-31 2007-03-16 Taiyo Ink Mfg Co Ltd Composition for forming adhesive pattern, multilayer structure obtained by using same, and method for producing such multilayer structure
US7287468B2 (en) * 2005-05-31 2007-10-30 International Business Machines Corporation Nickel alloy plated structure
JP2008004596A (ja) * 2006-06-20 2008-01-10 Canon Inc 荷電粒子線描画方法、露光装置、及びデバイス製造方法
KR100793644B1 (ko) * 2007-05-02 2008-01-10 (주)알오호일 금속 극박판 제조 방법
TW200907117A (en) * 2007-08-10 2009-02-16 Yuen Neng Co Ltd Structure of high clean stainless steel cord and processing method thereof
JP5532706B2 (ja) * 2009-07-02 2014-06-25 住友金属鉱山株式会社 フレキシブル性銅張積層板の製造方法
JP6867102B2 (ja) * 2014-10-22 2021-04-28 Ｊｘ金属株式会社 銅放熱材、キャリア付銅箔、コネクタ、端子、積層体、シールド材、プリント配線板、金属加工部材、電子機器、及び、プリント配線板の製造方法
JP6152373B2 (ja) * 2014-11-14 2017-06-21 株式会社 サン・テクトロ 熱可塑性プリプレグ成形品の製造方法
FI128294B (en) * 2015-01-27 2020-02-28 Outokumpu Oy A process for preparing a sheet material for an electrochemical process
JP6236120B2 (ja) * 2015-06-24 2017-11-22 Ｊｘ金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
KR102197865B1 (ko) * 2018-11-29 2021-01-05 삼원액트 주식회사 Fccl 제조 방법
CN114786333B (zh) * 2022-05-07 2024-05-17 深圳市柳鑫实业股份有限公司 一种用于制作精细线路后半埋嵌线路的铜箔载体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1589564A (en) * 1924-06-27 1926-06-22 Anaconda Sales Co Process of electrodeposition
US4053370A (en) * 1975-09-18 1977-10-11 Koito Manufacturing Company Limited Process for the fabrication of printed circuits
US4240894A (en) * 1979-10-05 1980-12-23 Edward Adler Drum for electrodeposited copper foil production
US4503112A (en) * 1981-06-12 1985-03-05 Oak Industries Inc. Printed circuit material
GB8333753D0 (en) * 1983-12-19 1984-01-25 Thorpe J E Dielectric boards
JPS60147192A (ja) * 1984-01-11 1985-08-03 株式会社日立製作所 プリント配線板の製造方法

Also Published As

Publication number Publication date
EP0258452B1 (en) 1993-10-20
KR880700736A (ko) 1988-04-11
EP0258452A1 (en) 1988-03-09
DE3787856D1 (de) 1993-11-25
US5049221A (en) 1991-09-17
DE3787856T2 (de) 1994-05-19
JPH0639155B2 (ja) 1994-05-25
JPS62275750A (ja) 1987-11-30
EP0258452A4 (en) 1989-05-16
WO1987004977A1 (en) 1987-08-27

Similar Documents

Publication Publication Date Title
KR900005082B1 (ko) 구리로바른 적층판의 제조방법
US4790902A (en) Method of producing conductor circuit boards
CN1294004C (zh) 一种复合材料
US4568413A (en) Metallized and plated laminates
WO2001016402A1 (fr) Feuille de cuivre electrolytique avec feuille support et son procede de fabrication et lamine a gaine de cuivre utilisant la feuille de cuivre electrolytique
WO2003053680A1 (fr) Feuille de cuivre imbibee d'electrolyte possedant une feuille support, son procede de fabrication, et plaques a couches utilisant la feuille de cuivre imbibee d'electrolyte
GB2116213A (en) Electrochemical treatment of metal or metallic foil for improving its bond strength
JPWO2008108341A1 (ja) 表面粗化銅板の製造方法及び装置、並びに表面粗化銅板
JP2000309898A (ja) キャリア箔付電解銅箔及びその電解銅箔の製造方法並びにその電解銅箔を使用した銅張積層板
US20040108211A1 (en) Surface treatment for a wrought copper foil for use on a flexible printed circuit board (FPCB)
US4692221A (en) In-situ dendritic treatment of electrodeposited foil
EP0250195A2 (en) Double matte finish copper foil
JPS6388895A (ja) 導体回路板の製造方法
JP3416620B2 (ja) 電解銅箔製造装置及び電解銅箔製造方法
CN1301130A (zh) 具有改良的粘结强度和耐底切性的铜箔的粘结处理
JP2005008972A (ja) 銅箔の表面粗化方法及び表面粗化装置
JP2990676B2 (ja) 金属箔又は帯を電鋳するための陰極表面処理
JPH0156153B2 (ko)
JPS63299296A (ja) 導体回路板の製造方法
JPH02129392A (ja) 金属構造部を有するシートの製造法
JPS6388894A (ja) 導体回路板および導体回路板の製造方法
JPS63296963A (ja) 記録電極板の製造方法
JPS6324088A (ja) 電着銅箔及びその製造方法
JP2005008973A (ja) 銅箔の表面粗化方法
JP2002105699A (ja) 銅張り積層板用電解銅箔及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060719

Year of fee payment: 17

EXPY Expiration of term