JP7005370B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7005370B2
JP7005370B2 JP2018019822A JP2018019822A JP7005370B2 JP 7005370 B2 JP7005370 B2 JP 7005370B2 JP 2018019822 A JP2018019822 A JP 2018019822A JP 2018019822 A JP2018019822 A JP 2018019822A JP 7005370 B2 JP7005370 B2 JP 7005370B2
Authority
JP
Japan
Prior art keywords
film resist
substrate
mark
notch
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018019822A
Other languages
English (en)
Other versions
JP2019138966A (ja
Inventor
浩之 中村
真也 曽根田
正一 久我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018019822A priority Critical patent/JP7005370B2/ja
Priority to US16/179,150 priority patent/US11256171B2/en
Priority to DE102019200857.7A priority patent/DE102019200857A1/de
Priority to CN201910107370.8A priority patent/CN110120337B/zh
Publication of JP2019138966A publication Critical patent/JP2019138966A/ja
Application granted granted Critical
Publication of JP7005370B2 publication Critical patent/JP7005370B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

本発明は、パターニングが行われる場合に使用されるフィルムレジスト、および、半導体装置の製造方法に関する。
電力用半導体素子であるパワーデバイスは、幅広い分野で使用されている。当該幅広い分野は、家電製品、電気自動車、鉄道等の分野と、再生可能エネルギーとして注目が高まっている太陽光発電、風力発電等の分野とを含む。
これらの分野では，例えば、パワーデバイスを使用してインバータ回路が構成され、当該インバータ回路により、誘導モータなどの誘導性負荷が駆動される。この構成では、誘導性負荷の逆起電力により生じる電流を還流させる為の還流ダイオード（以下、「ＦＷＤ」ともいう）が必要である。通常のインバータ回路は、複数の絶縁ゲート型バイポーラトランジスタ（以下、「ＩＧＢＴ」ともいう）およびＦＷＤを使用して構成される。
インバータ回路は、小型軽量化および低コスト化が強く望まれている。そのため、インバータ回路において使用される、ＩＧＢＴおよびＦＷＤの数が少ないことが望まれる。そこで、ＩＧＢＴおよびＦＷＤを一体化した逆導通型ＩＧＢＴ（以下、「ＲＣ－ＩＧＢＴ」ともいう）の開発が続けられている。
ＲＣ－ＩＧＢＴを使用することにより、半導体素子を搭載する回路の面積の縮小、低コスト化が期待できる。通常のＩＧＢＴでは、基板の主面にｐ型コレクタ層のみが形成されている。ＲＣ－ＩＧＢＴでは、基板の主面にｐ型コレクタ層およびｎ型カソード層が形成されている。
ＲＣ－ＩＧＢＴでは、１つの半導体基板にＩＧＢＴおよびＦＷＤが形成されている。なお、低コスト化を実現する為に、ＩＧＢＴおよびＦＷＤは同時に形成される必要がある。
通常、電気特性の観点から、個別の半導体素子にあってＩＧＢＴにおけるベース層の濃度は、ＦＷＤにおけるアノード層の濃度より高い。ＩＧＢＴおよびＦＷＤを一体化したＲＣ－ＩＧＢＴでは、ＩＧＢＴのｐ＋ベース層と、ＦＷＤのｐ＋アノード層は同時に形成されることが望ましい。その際、アノード層の濃度をベース層の濃度と同等、すなわち通常より高くした場合、ＦＷＤのリカバリ電流が増大する。一方、ベース層の濃度をアノード層の濃度と同等、すなわち通常より低くした場合、ＩＧＢＴのオン電圧が増大してしまう。
そこで、アノード層の濃度をベース層の濃度と同等に高くしつつも、かつ、ＦＷＤのリカバリ電流の増大を抑制する手法として、局所ライフタイム制御が存在する。局所ライフタイム制御では、ＦＷＤ領域のみに軽イオンが照射される。
特許文献１には、局所ライフタイム制御を行うための構成（以下、「関連構成Ａ」ともいう）が開示されている。関連構成Ａでは、金属（アルミニウム）のマスク、フォトレジスト等をマスクとして使用して、ＩＧＢＴ領域が遮蔽される。そして、ＦＷＤ領域のみが露光される。これにより、ＦＷＤ領域においてライフタイム層が形成される。
特開２０１７－０９２２５６号公報
パターニングが行われる際には、基板に設けられたマークを利用して、フォトマスクの位置決めが行われる。なお、一般的に、基板に貼り付けられるフィルムレジストの厚さが大きい程、マークの確認が困難になる。そこで、フィルムレジストの厚さに関わらす、基板に設けられたマークを確認できる構成が要求される。関連構成Ａでは、この要求を満たすことはできない。
本発明は、このような問題を解決するためになされたものであり、フィルムレジストの厚さに関わらす、基板に設けられたマークを確認できる構成を有する当該フィルムレジスト等を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る半導体装置の製造方法は、基板の主面にマークが設けられた当該主面に貼り付けるための、感光性を有するフィルムレジストを使用する。前記製造方法は、（ａ）前記フィルムレジストを前記主面に貼り付ける工程と、（ｂ）前記フィルムレジストに、前記マークを確認するための切りかきを形成する工程とを含み、前記工程（ｂ）は、前記工程（ａ）よりも前に行われ、前記工程（ｂ）では、前記フィルムレジストに前記切りかきが形成されるように、当該フィルムレジストにレーザー光を照射する。
本発明によれば、フィルムレジストは、基板の主面にマークが設けられた当該主面に貼り付けるための部材である。前記フィルムレジストには、前記マークを確認するための切りかきが設けられている。
これにより、フィルムレジストの厚さに関わらす、基板に設けられたマークを確認できる構成を有する当該フィルムレジストを提供することができる。
実施の形態１に係るフィルムレジストの適用構成を説明するための図である。 フィルムロールを示す図である。 フィルムレジストの構成を説明するための図である。 実施の形態１に係る製造方法Ｐｒのフローチャートである。 フィルムレジストをフィルム加工ステージに貼り付けられる工程を説明するための図である。 フィルムレジストがフィルム加工ステージに貼り付けられた状態を示す図である。 貼り付け工程を説明するための図である。 露光工程を説明するための図である。 変形例１に係るフィルムレジストを説明するための図である。 変形例２に係るフィルムレジストを説明するための図である。 変形例２に係る製造方法Ｐｒａのフローチャートである。 変形例３に係るフィルムレジストを説明するための図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の図面では、同一の各構成要素には同一の符号を付してある。同一の符号が付されている各構成要素の名称および機能は同じである。したがって、同一の符号が付されている各構成要素の一部についての詳細な説明を省略する場合がある。
なお、実施の形態において例示される各構成要素の寸法、材質、形状、当該各構成要素の相対配置などは、本発明が適用される装置の構成、各種条件等により適宜変更されてもよい。また、各図における各構成要素の寸法は、実際の寸法と異なる場合がある。
＜実施の形態１＞
図１は、実施の形態１に係るフィルムレジスト１０の適用構成を説明するための図である。図１（ａ）は、フィルムレジスト１０の構成を示す平面図である。図１（ｂ）は、フィルムレジスト１０が基板５の主面５ｓに貼り付けられた状態（以下、「貼り付け状態」ともいう）を示す平面図である。基板５は、例えば、半導体基板（半導体ウエハ）である。基板５の直径は、例えば、８インチである。
図１において、Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。以下の図に示されるＸ方向、Ｙ方向およびＺ方向も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向（－Ｘ方向）とを含む方向を「Ｘ軸方向」ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向（－Ｙ方向）とを含む方向を「Ｙ軸方向」ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向（－Ｚ方向）とを含む方向を「Ｚ軸方向」ともいう。
また、以下においては、Ｘ軸方向およびＹ軸方向を含む平面を、「ＸＹ面」ともいう。また、以下においては、Ｘ軸方向およびＺ軸方向を含む平面を、「ＸＺ面」ともいう。また、以下においては、Ｙ軸方向およびＺ軸方向を含む平面を、「ＹＺ面」ともいう。
フィルムレジスト１０は、感光性を有するドライフィルムレジストである。フィルムレジスト１０は、一例として、ネガ型のフィルムレジストである。ネガ型のフィルムレジストは、当該フィルムレジストのうち、露光された部分の溶解度が低下する特性を有する。溶解度とは、現像液に対する溶解の度合いを示す。
図１（ｂ）を参照して、平面視（ＸＹ面）における基板５の形状は、一例として、円である。基板５の主面５ｓには、マークＭ１が設けられる。マークＭ１は、アライメントマークである。マークＭ１は、後述の露光工程が行われる際に、基板５と後述のフォトマスクＭＫ１との位置決め（位置合わせ）を行うために利用されるマークである。フィルムレジスト１０は、基板５の主面５ｓに貼り付けるための部材である。以下においては、基板とフォトマスクＭＫ１との位置決めを行う機能を有する装置を、「位置決め装置」ともいう。位置決め装置は、例えば、ステージ上に搭載された基板のマークＭ１を確認するためのカメラを有する。位置決め装置は、カメラから得られた画像情報に基づいて、ステージの位置を微調整して、基板とフォトマスクＭＫ１とが所定の位置関係になるように機能する。
図１（ａ）および図１（ｂ）を参照して、フィルムレジスト１０には、基板５に設けられたマークＭ１に対応して切りかきＶ１が設けられている。切りかきＶ１は、位置決め装置が、マークＭ１を確認（認識）するために必要である。切りかきＶ１の形状は、例えば、扇状である。貼り付け状態において、切りかきＶ１はフィルムレジスト１０からマークＭ１を露出させる。
以下においては、基板５の主面５ｓのうち、半導体素子等の形成に使用されない領域を、「基板無効領域」ともいう。基板無効領域は、例えば、後述の露光工程において、紫外線が照射されない領域である。なお、マークＭ１は、基板５の主面５ｓの基板無効領域内に設けられている。
以下においては、フィルムレジストのうち、半導体素子等の形成のための処理に使用されない領域を、「レジスト無効領域」ともいう。フィルムレジストのレジスト無効領域は、貼り付け状態において、基板５の基板無効領域と重なる領域である。フィルムレジストのレジスト無効領域は、例えば、後述の露光工程において、紫外線が照射されない領域である。
フィルムレジスト１０には、貼り付け状態において、マークＭ１を含む基板無効領域全体を当該フィルムレジスト１０から露出させるように、切りかきＶ１が設けられる。そのため、図１（ａ）の切りかきＶ１の形状およびサイズは、基板無効領域の形状およびサイズと同等である。
フィルムレジスト１０のサイズは、基板５の主面５ｓのサイズより小さい。具体的には、平面視（ＸＹ面）において、主面５ｓ内にフィルムレジスト１０全体が収まるように、言い換えると、基板５における外周部が一定幅露出するように、フィルムレジスト１０のサイズは設定される。
以下においては、フィルムレジスト１０に剥離フィルム３が貼り付けられた当該フィルムレジスト１０を、「フィルムレジスト１０Ｎ」ともいう。フィルムレジスト１０Ｎは、図２のフィルムロール１０Ｎｒの一部である。フィルムロール１０Ｎｒは、長尺状のフィルムレジスト１０Ｎがロール状に巻かれて構成される。
次に、フィルムレジスト１０Ｎの構成について説明する。図３は、フィルムレジスト１０Ｎの構成を説明するための図である。図３を参照して、フィルムレジスト１０Ｎは、例えば、３層型のフィルムである。フィルムレジスト１０Ｎは、フィルムレジスト１０と、剥離フィルム３とを含む。
フィルムレジスト１０は、フォトレジスト２と、キャリアフィルム４とを含む。フォトレジスト２は、５０μｍ以上の厚みを有する。フォトレジスト２は、面２ａ，２ｂを有する。フォトレジスト２の面２ａには、キャリアフィルム４が貼り付けられている。面２ｂは、基板５の主面５ｓに貼り付けられるための面である。フォトレジスト２の面２ｂには、剥離フィルム３が貼り付けられている。すなわち、剥離フィルム３は、フォトレジスト２の面２ｂを保護する。なお、フィルムレジストが基板５に貼り付けられる前に、剥離フィルム３はフォトレジスト２から剥離される。
また、キャリアフィルム４は、フォトレジスト２を保護するためのもので、後述の貼り付け工程から後述の露光工程までの間もフォトレジスト２の面２ａ上にある。なお、キャリアフィルム４は、露光工程が行われた後、現像工程の前までに、フォトレジスト２から剥離される。
以下においては、フィルムレジスト１０を使用する、半導体装置の製造方法を、「製造方法Ｐｒ」ともいう。製造方法Ｐｒは、パターニングである。
次に、製造方法Ｐｒについて説明する。図４は、実施の形態１に係る製造方法Ｐｒのフローチャートである。図４では、製造方法Ｐｒに含まれる主要な工程のみを示している。
製造方法Ｐｒでは、まず、図２のフィルムロール１０Ｎｒから、所定の長さを有するフィルムレジスト１０Ｎが切り出される。
次に、図５のように、フィルムレジスト１０Ｎは、フィルム加工ステージＳｔ１に貼り付けられる（図６参照）。以下においては、図１（ａ）のフィルムレジスト１０の形状と同じ形状を有するフィルムレジスト１０Ｎを、「フィルムレジスト１０Ｎａ」ともいう。フィルムレジスト１０Ｎａは、図１（ａ）のフィルムレジスト１０と、剥離フィルム３とを含む。フィルムレジスト１０Ｎａは、フィルムレジスト１０に剥離フィルム３が貼り付けられたものである。すなわち、フィルムレジスト１０Ｎａのフォトレジスト２から、剥離フィルム３が剥離されたものが、図１（ａ）のフィルムレジスト１０である。
図６のフィルムレジスト１０Ｎには、切断線ＣＬ１が示される。切断線ＣＬ１は、フィルムレジスト１０Ｎからフィルムレジスト１０Ｎａを切り出すための線である。
次に、切断工程（Ｓ１１０）が行われる。切断工程では、フィルムレジストを切断する機能を有する切断装置（図示せず）が使用される。切断工程では、切断装置が、フィルムレジスト１０Ｎからフィルムレジスト１０Ｎａを切り出すように、当該フィルムレジスト１０Ｎの切断線ＣＬ１を切断する。フィルムレジスト１０Ｎａに含まれるフィルムレジスト１０には、切りかきＶ１が設けられている。すなわち、切断工程では、フィルムレジスト１０Ｎａに含まれるフィルムレジスト１０に切りかきＶ１が形成されるように、切断装置は、当該フィルムレジスト１０を切断する。つまり、切断工程は、フィルムレジスト１０Ｎ（フィルムレジスト１０）に、切りかきＶ１を形成する切りかき形成工程でもある。
これにより、フィルムレジスト１０Ｎａが取得される。なお、取得されたフィルムレジスト１０Ｎａに含まれるフィルムレジスト１０のサイズは、基板５の主面５ｓのサイズより小さい。また、フィルムレジスト１０Ｎａに含まれるフィルムレジスト１０には、切りかきＶ１が設けられている。
次に、フィルムレジスト１０Ｎａから剥離フィルム３が剥離される。これにより、フィルムレジスト１０が得られる。
次に、貼り付け工程（Ｓ１２０）が行われる。貼り付け工程では、フィルムレジスト１０を基板５に貼り付ける機能を有する貼り付け装置（図示せず）が使用される。貼り付け工程では、図７のように、貼り付け装置が、フィルムレジスト１０を基板５の主面５ｓに貼り付ける。以下においては、主面５ｓのうち、フィルムレジストを貼り付ける対象となる領域を、「対象領域」ともいう。貼り付け工程では、フィルムレジスト１０が、主面５ｓの対象領域内に貼り付けられる。
次に、露光工程（Ｓ１３０）が行われる（図８参照）。露光工程では、まず、位置決め装置がマークＭ１の位置を確認しながら、当該位置決め装置が基板５とフォトマスクＭＫ１との位置決めを行う。具体的には、マークＭ１を利用して、平面視（ＸＹ面）において基板とフォトマスクＭＫ１とが所定の位置関係となるように、基板５の位置が微調整される。そして、紫外線Ｌ１０を、フォトマスクＭＫ１を介して、フィルムレジスト１０に照射する露光が行われる。
次に、フィルムレジスト１０のフォトレジスト２から、キャリアフィルム４が剥離される。その後、現像等の工程が行われる。これにより、製造方法Ｐｒ（パターニング）は終了する。
以上説明したように、本実施の形態によれば、フィルムレジスト１０は、基板５の主面５ｓにマークＭ１が設けられた当該主面５ｓに貼り付けるための部材である。フィルムレジスト１０には、マークＭ１を確認するための切りかきＶ１が設けられている。
これにより、フィルムレジストの厚さに関わらす、基板に設けられたマークを確認できる構成を有する当該フィルムレジストを提供することができる。また、基板５とフォトマスクＭＫ１との位置決めを行う際に、マークＭ１を容易に確認（視認）することが可能となる。
また、本実施の形態では、貼り付け状態において、切りかきＶ１はフィルムレジスト１０からマークＭ１を露出させる。そのため、基板５のマークＭ１を容易に視認することが可能となる。また、フィルムレジスト１０には、貼り付け状態において、マークＭ１を含む基板無効領域全体を当該フィルムレジスト１０から露出させるように、切りかきＶ１が設けられる。そのため、基板５の主面５ｓの対象領域から、フィルムレジスト１０が少しはみ出るように、当該フィルムレジスト１０が当該主面５ｓに貼り付けられた場合でも、マークＭ１の視認性が低下することを抑制することができる。
また、本実施の形態では、フィルムレジスト１０のサイズは、基板５の主面５ｓのサイズより小さい。具体的には、平面視（ＸＹ面）において、主面５ｓ内にフィルムレジスト１０全体が収まるように、フィルムレジスト１０のサイズは設定される。そのため、貼り付け状態において現像等が行われても、基板５の主面５ｓの周縁部に、フォトレジストの一部が、異物として残留することを抑制することができる。
また、本実施の形態では、切断工程（Ｓ１１０）は、貼り付け工程（Ｓ１２０）よりも前に行われる。すなわち、貼り付け工程が行われる前に、フィルムレジストに切りかきＶ１が形成される。そのため、貼り付け状態においてフォトマスクＭＫ１の位置決めが行われる際に、マークＭ１を容易に視認することが可能となる。
なお、関連構成Ａにおいて、軽イオン（例えば、プロトン）を、ＦＷＤ領域のみに照射する場合、プロトンがＩＧＢＴ領域へ照射されることを防ぐ必要がある。そこで、フォトレジスト内におけるプロトンの飛程が約５０μｍであるため、フォトレジストは、５０μｍ以上の厚みが必要である。
しかしながら，厚みが５０μｍ以上であるフォトレジストを使用して、アライメントマークが設けられた基板にパターニングを行う場合、以下の問題がある。当該アライメントマークは、フォトマスクを用いてパターニングが行われる際、基板に対して、フォトマスクの位置決めを行うためのマークである。具体的には、フォトマスクを用いてパターニングが行われる際に、フォトレジストがアライメントマークを覆っている場合、アライメントマークが検出できないという問題がある。
なお、フォトレジストは高い粘性を有する。そのため、スピンコートで膜を形成する場合、ウエハの端部に、厚みが大きいフォトレジストが形成される。また、エッジリンス、バックリンス等を用いても除去できない箇所に、フォトレジストが、異物として残留する可能性がある。そのため、製造方法Ｐｒ以降の工程で異物による歩留まりの低下を引き起こす可能性があるという問題がある。
そこで、本実施の形態のフィルムレジスト１０は、上記のような構成を有する。そのため、本実施の形態のフィルムレジスト１０、および、フィルムレジスト１０を使用する製造方法Ｐｒは、上記の各問題を解決することができる。
＜変形例１＞
以下においては、実施の形態１の構成を、「構成Ｃｔ１」ともいう。また、以下においては、本変形例の構成を「構成Ｃｔｍ１」ともいう。構成Ｃｔｍ１は、切りかきＶ１のサイズが小さい構成である。構成Ｃｔｍ１は、構成Ｃｔ１（実施の形態１）に適用される。
図９は、変形例１に係るフィルムレジスト１０を説明するための図である。図９（ａ）は、構成Ｃｔｍ１を有するフィルムレジスト１０の平面図である。図９（ｂ）は、貼り付け状態におけるフィルムレジスト１０の平面図である。
図９（ａ）および図９（ｂ）を参照して、構成Ｃｔｍ１を有するフィルムレジスト１０は、図１（ａ）のフィルムレジスト１０と比較して、切りかきＶ１の形状が円である点と、切りかきＶ１のサイズが小さい点とが異なる。構成Ｃｔｍ１を有するフィルムレジスト１０のそれ以外の構成は、図１（ａ）のフィルムレジスト１０と同様なので詳細な説明は繰り返さない。
貼り付け状態において、切りかきＶ１はフィルムレジスト１０からマークＭ１を露出させる。切りかきＶ１のサイズは、貼り付け状態において切りかきＶ１がフィルムレジスト１０からマークＭ１全体を露出させるための必要最低限のサイズに設定される。すなわち、切りかきＶ１のサイズは、マークＭ１のサイズより少しだけ大きい。例えば、切りかきＶ１のサイズは、例えば、マークＭ１のサイズのｋ倍である。ｋは、例えば、１．１から１．２の範囲の値を示す実数である。
以下においては、切りかきＶ１が存在しないフィルムレジスト１０を、「フィルムレジスト１０ｎＶ」ともいう。フィルムレジスト１０ｎＶの形状は、一例として、円である（図１０（ａ）参照）。以下においては、レーザー光を照射する機能を有する装置を、「レーザー装置」ともいう。
構成Ｃｔｍ１における製造方法Ｐｒでは、切断工程（Ｓ１１０）と貼り付け工程（Ｓ１２０）との間に、切りかき形成工程が行われる。以下、構成Ｃｔｍ１における製造方法Ｐｒについて簡単に説明する。
まず、実施の形態１と同様、フィルムレジスト１０Ｎが、フィルム加工ステージＳｔ１に貼り付けられる（図６参照）。
次に、切断工程（Ｓ１１０）において、切断装置（図示せず）が、図６のフィルムレジスト１０Ｎからフィルムレジスト１０ｎＶを切り出すように、当該フィルムレジスト１０Ｎを切断する。
次に、切りかき形成工程が行われる。切りかき形成工程では、フィルムレジスト１０ｎＶに切りかきＶ１が形成されるように、レーザー装置がフィルムレジスト１０ｎＶにレーザー光を照射する。具体的には、切りかき形成工程では、フィルムレジスト１０ｎＶに図９（ａ）の４つの切りかきＶ１が形成されるように、レーザー装置が、レーザー光を当該フィルムレジスト１０ｎＶの４箇所に順次照射する。
これにより、当該フィルムレジスト１０ｎＶの当該４箇所に存在する、キャリアフィルム４およびフォトレジスト２が除去される。その結果、図９（ａ）のフィルムレジスト１０が形成される。
その後、実施の形態１と同様、貼り付け工程（Ｓ１２０）以降の処理が行われる。
以上説明したように、本変形例によれば、切りかきＶ１のサイズは、貼り付け状態において切りかきＶ１がフィルムレジスト１０からマークＭ１全体を露出させるための必要最低限のサイズである。そのため、マークＭ１の視認性を維持しつつ、フィルムレジストを加工する量を低減できる。
なお、円状の切りかきＶ１は、レーザー光を使用して形成される構成に限定されない。切りかきＶ１は、切断装置による切断により形成される構成としてもよい。当該構成では、切りかき形成工程において、切断装置が、フィルムレジスト１０ｎＶに図９（ａ）の４つの切りかきＶ１が形成されるように、当該フィルムレジスト１０ｎＶの４箇所に対し、順次、切断（パンチング）を行う。
＜変形例２＞
以下においては、本変形例の構成を「構成Ｃｔｍ２」ともいう。構成Ｃｔｍ２は、フィルムレジストが基板５に貼り付けられた後に、当該フィルムレジストに切りかきＶ１が形成される構成である。構成Ｃｔｍ２は、構成Ｃｔ１（実施の形態１）に適用される。以下においては、フィルムレジスト１０ｎＶが基板５の主面５ｓに貼り付けられた状態を、「貼り付け状態」ともいう。
図１０は、変形例２に係るフィルムレジストを説明するための図である。図１０（ａ）は、貼り付け状態における、フィルムレジスト１０ｎＶおよび基板５の平面図である。図１０（ｂ）は、貼り付け状態において、フィルムレジストに切りかきＶ１が形成された状態を示す図である。構成Ｃｔｍ２における切りかきＶ１の形状およびサイズは、構成Ｃｔｍ１における切りかきＶ１の形状およびサイズと同じである。
以下においては、構成Ｃｔｍ２が適用された製造方法Ｐｒを、「製造方法Ｐｒａ」ともいう。図１１は、変形例２に係る製造方法Ｐｒａのフローチャートである。図１１では、製造方法Ｐｒａに含まれる主要な工程のみを示している。図１１において、図４のステップ番号と同じステップ番号の処理は、実施の形態１で説明した処理と同様な処理が行われるので詳細な説明は繰り返さない。以下、実施の形態１と異なる点を中心に説明する。
製造方法Ｐｒａでは、切断工程Ａ（Ｓ１１０Ａ）において、切断装置（図示せず）が、図６のフィルムレジスト１０Ｎから、前述のフィルムレジスト１０ｎＶを切り出すように、当該フィルムレジスト１０Ｎを切断する。
次に、貼り付け工程（Ｓ１２０）が行われる。貼り付け工程では、貼り付け装置が、フィルムレジスト１０ｎＶを基板５の主面５ｓに貼り付ける。
次に、切りかき形成工程（Ｓ１２２Ａ）が行われる。切りかき形成工程では、貼り付け状態において、フィルムレジスト１０ｎＶに切りかきＶ１が形成されるように、レーザー装置がフィルムレジスト１０ｎＶにレーザー光を照射する。
以下においては、基板５の主面５ｓのうち、マークＭ１が存在する位置（座標）を、「位置Ｌｍ」ともいう。図１０（ａ）の構成では、４つの位置Ｌｍが存在する。具体的には、切りかき形成工程（Ｓ１２２Ａ）では、フィルムレジスト１０ｎＶに図１０（ｂ）の４つの切りかきＶ１が形成されるように、レーザー装置が、レーザー光を、当該フィルムレジスト１０ｎＶの４つの位置Ｌｍに順次照射する。
これにより、当該フィルムレジスト１０ｎＶの４つの位置Ｌｍに存在する、キャリアフィルム４およびフォトレジスト２が除去される。その結果、図１０（ｂ）のフィルムレジスト１０が形成される。
その後、実施の形態１と同様、露光工程（Ｓ１３０）以降の処理が行われる。
以上説明したように、本変形例によれば、貼り付け状態において、フィルムレジストに切りかきＶ１が形成される。なお、切りかきＶ１のサイズは、貼り付け状態において切りかきＶ１がフィルムレジスト１０からマークＭ１全体を露出させるための必要最低限のサイズである。そのため、フィルムレジストを加工する量を低減しつつ、マークＭ１の視認性の向上を実現することができる。
＜変形例３＞
以下においては、本変形例の構成を「構成Ｃｔｍ３」ともいう。構成Ｃｔｍ３は、フィルムレジストが基板５に貼り付けられた後に、当該フィルムレジストに切りかきＶ１が形成される別の構成である。構成Ｃｔｍ３は、構成Ｃｔ１（実施の形態１）に適用される。
図１２は、変形例３に係るフィルムレジスト１０を説明するための図である。図１２（ａ）は、貼り付け状態における、フィルムレジスト１０ｎＶおよび基板５の平面図である。図１２（ｂ）は、貼り付け状態において、フィルムレジスト１０に切りかきＶ１が形成された状態を示す図である。構成Ｃｔｍ３における切りかきＶ１の形状およびサイズは、構成Ｃｔ１における切りかきＶ１の形状およびサイズと同じである。
構成Ｃｔｍ３では、貼り付け状態において、マークＭ１を含む基板無効領域全体をフィルムレジスト１０から露出させるように、切りかきＶ１は当該フィルムレジスト１０に設けられる。すなわち、貼り付け状態において、切りかきＶ１はフィルムレジスト１０からマークＭ１を露出させる。
次に、構成Ｃｔｍ３が適用された製造方法Ｐｒａについて説明する。図１１を参照して、製造方法Ｐｒａでは、変形例２と同様に、切断工程Ａ（Ｓ１１０Ａ）、および、貼り付け工程（Ｓ１２０）が行われる。これにより、貼り付け装置が、フィルムレジスト１０ｎＶを基板５の主面５ｓに貼り付ける。
次に、切りかき形成工程（Ｓ１２２Ａ）が行われる。切りかき形成工程では、貼り付け状態において、フィルムレジスト１０ｎＶに、図１（ａ）および図１２（ｂ）の切りかきＶ１が形成されるように、切断装置は、当該フィルムレジスト１０ｎＶを切断する。フィルムレジスト１０ｎＶの切断は、当該フィルムレジスト１０ｎＶの厚みに対応する深さ分だけ、当該フィルムレジスト１０ｎＶに対し行われる。その結果、図１２（ｂ）のフィルムレジスト１０が形成される。
その後、実施の形態１と同様、露光工程（Ｓ１３０）以降の処理が行われる。
以上説明したように、本変形例によれば、実施の形態１と同様な効果が得られる。また、貼り付け状態において、マークＭ１を含む基板無効領域全体をフィルムレジスト１０から露出させるように、切りかきＶ１は当該フィルムレジスト１０に設けられる。なお、切りかきＶ１のサイズは、マークＭ１のサイズよりも十分に大きい。これにより、基板５の主面５ｓの対象領域から、フィルムレジストが少しはみ出るように、当該フィルムレジストが当該主面５ｓに貼り付けられた場合でも、マークＭ１の視認性が低下することを抑制することができる。
なお、本発明は、その発明の範囲内において、実施の形態、各変形例を自由に組み合わせたり、実施の形態、各変形例を適宜、変形、省略することが可能である。
例えば、なお、切りかきＶ１の形状は、扇状または円に限定されない。切りかきＶ１の形状は、例えば、マークＭ１の形状と同じ形状（四角）であってもよい。
また、例えば、マークＭ１の形状は、四角に限定されない。マークＭ１の形状は、例えば、円であってもよい。
また、例えば、フィルムレジスト１０の形状は、図１（ａ）のフィルムレジスト１０の形状、図９（ａ）のフィルムレジスト１０の形状等に限定されず、他の形状であってもよい。
また、例えば、フィルムレジスト１０に形成される切りかきＶ１の数は、４に限定されない。フィルムレジスト１０に形成される切りかきＶ１の数は、基板５の主面５ｓに設けられたマークＭ１の数と同じであればよい。例えば、基板５の主面５ｓに設けられたマークＭ１の数が６である場合、フィルムレジスト１０に形成される切りかきＶ１の数は、６である。
また、例えば、フィルムレジスト１０は、ネガ型のフィルムレジストであるとしたが、これに限定されない。フィルムレジスト１０は、ポジ型のフィルムレジストであってもよい。
５ 基板、１０，１０ｎＶ，１０Ｎ，１０Ｎａ フィルムレジスト、Ｍ１ マーク、Ｖ１ 切りかき。

Claims (6)

  1. 基板の主面にマークが設けられた当該主面に貼り付けるための、感光性を有するフィルムレジストを使用する、半導体装置の製造方法であって、
    前記製造方法は、
    （ａ）前記フィルムレジストを前記主面に貼り付ける工程と、
    （ｂ）前記フィルムレジストに、前記マークを確認するための切りかきを形成する工程とを含み、
    前記工程（ｂ）は、前記工程（ａ）よりも前に行われ、
    前記工程（ｂ）では、前記フィルムレジストに前記切りかきが形成されるように、当該フィルムレジストにレーザー光を照射する
    半導体装置の製造方法。
  2. 基板の主面にマークが設けられた当該主面に貼り付けるための、感光性を有するフィルムレジストを使用する、半導体装置の製造方法であって、
    前記製造方法は、
    （ａ）前記フィルムレジストを前記主面に貼り付ける工程と、
    （ｂ）前記フィルムレジストに、前記マークを確認するための切りかきを形成する工程とを含み、
    前記工程（ｂ）は、前記工程（ａ）よりも後に行われる
    半導体装置の製造方法。
  3. 前記フィルムレジストが前記主面に貼り付けられた状態において、前記切りかきは当該フィルムレジストから前記マークを露出させる
    請求項１または２に記載の半導体装置の製造方法。
  4. 前記工程（ｂ）では、前記フィルムレジストに前記切りかきが形成されるように、当該フィルムレジストを切断する
    請求項２に記載の半導体装置の製造方法。
  5. 前記工程（ｂ）では、前記フィルムレジストに前記切りかきが形成されるように、当該フィルムレジストにレーザー光を照射する
    請求項２に記載の半導体装置の製造方法。
  6. 前記フィルムレジストのサイズは、前記基板の前記主面のサイズより小さい
    請求項１から５のいずれか１項に記載の半導体装置の製造方法。
JP2018019822A 2018-02-07 2018-02-07 半導体装置の製造方法 Active JP7005370B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018019822A JP7005370B2 (ja) 2018-02-07 2018-02-07 半導体装置の製造方法
US16/179,150 US11256171B2 (en) 2018-02-07 2018-11-02 Film resist and method of manufacturing semiconductor device
DE102019200857.7A DE102019200857A1 (de) 2018-02-07 2019-01-24 Filmresist und Verfahren zum Herstellen einer Halbleitervorrichtung
CN201910107370.8A CN110120337B (zh) 2018-02-07 2019-02-02 薄膜抗蚀层以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018019822A JP7005370B2 (ja) 2018-02-07 2018-02-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019138966A JP2019138966A (ja) 2019-08-22
JP7005370B2 true JP7005370B2 (ja) 2022-01-21

Family

ID=67308981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018019822A Active JP7005370B2 (ja) 2018-02-07 2018-02-07 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11256171B2 (ja)
JP (1) JP7005370B2 (ja)
CN (1) CN110120337B (ja)
DE (1) DE102019200857A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003512634A (ja) 1999-09-21 2003-04-02 タイコ エレクトロニクス ロジスティクス アーゲー 解像度以下の寸法の整列マークウィンドウを有するフォトリソグラフマスク
JP2003133221A (ja) 2001-10-30 2003-05-09 Ushio Inc 露光方法および装置
JP2006114859A (ja) 2004-01-21 2006-04-27 Seiko Epson Corp アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法
US20070087467A1 (en) 2005-10-19 2007-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor
JP2008288255A (ja) 2007-05-15 2008-11-27 Shinko Electric Ind Co Ltd ドライフィルムレジスト貼付装置
JP2011100762A (ja) 2009-11-04 2011-05-19 Toyota Motor Corp 半導体装置の製造方法
JP2018052035A (ja) 2016-09-30 2018-04-05 セイコーエプソン株式会社 基板保護フィルム、ｍｅｍｓデバイスの製造方法、および、液体噴射ヘッドの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6279620A (ja) * 1985-10-03 1987-04-13 Oki Electric Ind Co Ltd アライメントマ−ク上のレジスト被覆厚の減少方法
JPH0536584A (ja) * 1991-08-02 1993-02-12 Hitachi Cable Ltd マスク合わせ方法
JPH07297112A (ja) * 1994-04-28 1995-11-10 Toshiba Corp 基板と基板の製造方法
JP3542864B2 (ja) * 1995-12-18 2004-07-14 浜松ホトニクス株式会社 光半導体素子の製造方法
JPH09275058A (ja) * 1996-04-04 1997-10-21 Nikon Corp 投影露光方法
JP3529967B2 (ja) * 1997-01-20 2004-05-24 大日本印刷株式会社 アライメントマーク付きフォトマスク用ブランクスの製造方法
JP3908610B2 (ja) 2002-06-25 2007-04-25 大日本印刷株式会社 多層配線基板の製造方法
TWI385772B (zh) * 2007-03-30 2013-02-11 Ngk Spark Plug Co 配線基板的製造方法
JP6099902B2 (ja) * 2012-08-29 2017-03-22 日本特殊陶業株式会社 配線基板の製造方法
JP6728638B2 (ja) 2015-11-10 2020-07-22 富士電機株式会社 半導体デバイスの製造方法
JP6741264B2 (ja) * 2017-03-31 2020-08-19 国立研究開発法人産業技術総合研究所 ウェハ上のアライメントマークを用いる半導体パッケージの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003512634A (ja) 1999-09-21 2003-04-02 タイコ エレクトロニクス ロジスティクス アーゲー 解像度以下の寸法の整列マークウィンドウを有するフォトリソグラフマスク
JP2003133221A (ja) 2001-10-30 2003-05-09 Ushio Inc 露光方法および装置
JP2006114859A (ja) 2004-01-21 2006-04-27 Seiko Epson Corp アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法
US20070087467A1 (en) 2005-10-19 2007-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor
JP2008288255A (ja) 2007-05-15 2008-11-27 Shinko Electric Ind Co Ltd ドライフィルムレジスト貼付装置
JP2011100762A (ja) 2009-11-04 2011-05-19 Toyota Motor Corp 半導体装置の製造方法
JP2018052035A (ja) 2016-09-30 2018-04-05 セイコーエプソン株式会社 基板保護フィルム、ｍｅｍｓデバイスの製造方法、および、液体噴射ヘッドの製造方法

Also Published As

Publication number Publication date
CN110120337A (zh) 2019-08-13
JP2019138966A (ja) 2019-08-22
US11256171B2 (en) 2022-02-22
US20190243245A1 (en) 2019-08-08
CN110120337B (zh) 2024-02-13
DE102019200857A1 (de) 2019-08-08

Similar Documents

Publication Publication Date Title
US10629441B2 (en) Method of manufacturing semiconductor device
CN108630532B (zh) 半导体装置的制造方法
CN104597724A (zh) 纳米尺度的微细图形加工方法
KR100590575B1 (ko) 새로운 물질을 이용한 전자빔 리소그래피 방법
JP2012208350A (ja) レジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法
CN106098789A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
JP7005370B2 (ja) 半導体装置の製造方法
US20130045591A1 (en) Negative tone develop process with photoresist doping
JP3904329B2 (ja) 半導体装置の製造方法
US7229723B2 (en) Method for forming an opening in a light-absorbing layer on a mask
US7601485B2 (en) Exposure method
Kramer et al. Resistless, area‐selective ultrashallow P+/N junction fabrication using projection gas immersion laser doping
US10867798B2 (en) Method of manufacturing semiconductor device
JPH11111855A (ja) フォトマスク及び半導体装置の製造方法
JP2010073899A (ja) 基板処理方法および基板処理装置
US10782606B2 (en) Photolithography methods and structures that reduce stochastic defects
US20050083083A1 (en) Method and apparatus for the arrangement of contact-making elements of components of an integrated circuit, computer-readable storage medium and program element
EP3995895A1 (en) Electron beam lithography with a bilayer resist
JPS62105464A (ja) 半導体装置の製造方法
US20050048413A1 (en) Pattern forming method, semiconductor device and method for manufacturing the same
JP2005150182A (ja) パターン形成方法
JPS58143590A (ja) 太陽電池
US6518175B1 (en) Process for reducing critical dimensions of contact holes, vias, and trench structures in integrated circuits
US20210223697A1 (en) Cylindrical semiconductor integrated circuits and concentric photolithography for the fabrication thereof
KR100685897B1 (ko) 반도체 소자의 패턴 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220105

R150 Certificate of patent or registration of utility model

Ref document number: 7005370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150