JP2014067956A - パターン形成方法及びリソグラフィ原版の製造方法 - Google Patents
パターン形成方法及びリソグラフィ原版の製造方法 Download PDFInfo
- Publication number
- JP2014067956A JP2014067956A JP2012213815A JP2012213815A JP2014067956A JP 2014067956 A JP2014067956 A JP 2014067956A JP 2012213815 A JP2012213815 A JP 2012213815A JP 2012213815 A JP2012213815 A JP 2012213815A JP 2014067956 A JP2014067956 A JP 2014067956A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- self
- segment
- forming
- assembled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
【解決手段】本実施形態によれば、パターン形成方法は、基準マークが形成された基板上に自己組織化材料を形成する工程と、前記自己組織化材料をミクロ相分離させて、自己組織化パターンを形成する工程と、前記基準マークに基づいて、前記自己組織化パターンの形成位置の所定位置からの位置誤差を測定する工程と、前記基板上にアライメント用パターン及び周辺回路パターンを形成する工程と、を備えている。前記アライメント用パターン及び周辺回路パターンのうち少なくともいずれか一方の形成位置は、前記位置誤差を用いて補正される。
【選択図】図9
Description
102 遮光膜
103 下地膜
104 枠パターン
105 ブロックコポリマー層
106 自己組織化パターン
107 レジスト
110 アライメント用パターン
111 周辺回路パターン
120 レジスト
121 接続パターン
Claims (9)
- 基準マークが形成された基板上に所定領域を囲む枠パターンを形成する工程と、
前記枠パターン内に化学ガイド層を形成する工程と、
前記枠パターン内の前記化学ガイド層上に、第1セグメント及び第2セグメントを含む第1自己組織化材料を形成する工程と、
前記第1自己組織化材料をミクロ相分離させて、前記第1セグメントを含む複数の第1部分及び前記第2セグメントを含む第2部分を有する第1自己組織化パターンを形成する工程と、
前記基準マークに基づいて、前記自己組織化パターン及び前記複数の第1部分の各々についての形成位置の所定位置からの位置誤差を測定する工程と、
前記基板上にアライメント用パターン及び前記第1部分に対応する複数の回路パターンを含む周辺回路パターンを形成する工程と、
前記第1部分を選択的に除去する工程と、
前記枠パターンが形成されていた領域に、第3セグメント及び第4セグメントを含む第2自己組織化材料を形成する工程と、
前記第2自己組織化材料をミクロ相分離させて、前記第3セグメントを含む第3部分及び前記第4セグメントを含む第4部分を有する第2自己組織化パターンを形成する工程と、
前記第3部分を選択的に除去することで、前記周辺回路パターンと、前記第1部分が除去された領域とを接続する接続パターンを形成する工程と、
を備え、
前記自己組織化パターンの位置誤差を用いて前記アライメント用パターンの形成位置を補正し、
前記第1部分の各々の位置誤差を用いて、各回路パターンの形成位置を補正し、
前記枠パターンは、前記第1セグメント及び前記第2セグメントに対して中性の性質を持つことを特徴とするパターン形成方法。 - 基準マークが形成された基板上に第1セグメント及び第2セグメントを含む自己組織化材料を形成する工程と、
前記自己組織化材料をミクロ相分離させて、前記第1セグメントを含む第1部分及び前記第2セグメントを含む第2部分を有する自己組織化パターンを形成する工程と、
前記基準マークに基づいて、前記自己組織化パターン、前記第1部分、又は前記第2部分の形成位置の所定位置からの位置誤差を測定する工程と、
前記基板上にアライメント用パターン及び周辺回路パターンを形成する工程と、
を備え、
前記アライメント用パターン及び周辺回路パターンのうち少なくともいずれか一方の形成位置を、前記位置誤差を用いて補正することを特徴とするパターン形成方法。 - 前記自己組織化パターンは、前記第1部分を複数有し、
前記周辺回路パターンは前記第1部分に対応する複数の回路パターンを有し、
前記第1部分の各々の位置誤差を用いて、各回路パターンの形成位置を補正することを特徴とする請求項2に記載のパターン形成方法。 - 前記基板上に所定領域を囲む枠パターンを形成し、
前記自己組織化材料は前記枠パターン内に形成し、
前記自己組織化材料のミクロ相分離後、前記第1部分を選択的に除去し、
前記枠パターンが形成されていた領域に、前記周辺回路パターンと、前記第1部分が除去された領域とを接続する接続パターンを形成することを特徴とする請求項2又は3に記載のパターン形成方法。 - 前記枠パターンが形成されていた領域にレジストを塗布し、露光及び現像により前記レジストを加工して前記接続パターンを形成することを特徴とする請求項4に記載のパターン形成方法。
- 前記枠パターンが形成されていた領域に第3セグメント及び第4セグメントを含む第2自己組織化材料を塗布し、
前記第2自己組織化材料をミクロ相分離させて、前記第3セグメントを含む第3部分及び前記第4セグメントを含む第4部分を有する第2自己組織化パターンを形成し、
前記第3部分を選択的に除去することで、前記接続パターンを形成することを特徴とする請求項4に記載のパターン形成方法。 - 前記枠パターン内に化学ガイド層を形成し、前記化学ガイド層上に前記自己組織化材料を形成することを特徴とする請求項2乃至6のいずれかに記載のパターン形成方法。
- 前記枠パターンは、前記第1セグメント及び前記第2セグメントに対して中性の性質を持つことを特徴とする請求項7に記載のパターン形成方法。
- 基準マークを有し、上面に膜が設けられた被処理基板の上に、所定領域を囲む枠パターンを形成する工程と、
前記枠パターン内に、第1セグメント及び第2セグメントを含む自己組織化材料を形成する工程と、
前記自己組織化材料をミクロ相分離させて、前記第1セグメントを含む第1部分及び前記第2セグメントを含む第2部分を有する自己組織化パターンを形成する工程と、
前記基準マークに基づいて、前記自己組織化パターン、前記第1部分、又は前記第2部分の形成位置の所定位置からの位置誤差を測定する工程と、
前記基板上にアライメント用パターン及び周辺回路パターンを形成する工程と、
前記第1部分を選択的に除去する工程と、
前記アライメント用パターン、前記周辺回路パターン、及び前記第1部分に対応するパターンを前記膜に転写する工程と、
を備え、
前記アライメント用パターン及び周辺回路パターンのうち少なくともいずれか一方の形成位置を、前記位置誤差を用いて補正することを特徴とするリソグラフィ原版の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012213815A JP5813607B2 (ja) | 2012-09-27 | 2012-09-27 | パターン形成方法及びリソグラフィ原版の製造方法 |
US13/784,654 US8951698B2 (en) | 2012-09-27 | 2013-03-04 | Method for forming pattern and method for producing original lithography mask |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012213815A JP5813607B2 (ja) | 2012-09-27 | 2012-09-27 | パターン形成方法及びリソグラフィ原版の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014067956A true JP2014067956A (ja) | 2014-04-17 |
JP5813607B2 JP5813607B2 (ja) | 2015-11-17 |
Family
ID=50339178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012213815A Expired - Fee Related JP5813607B2 (ja) | 2012-09-27 | 2012-09-27 | パターン形成方法及びリソグラフィ原版の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8951698B2 (ja) |
JP (1) | JP5813607B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019106541A (ja) * | 2013-04-10 | 2019-06-27 | ケーエルエー−テンカー コーポレイション | 標的設計及び製造における誘導自己組織化方法 |
US10409157B2 (en) | 2015-09-09 | 2019-09-10 | Toshiba Memory Corporation | Pattern forming method |
JP2020150153A (ja) * | 2019-03-14 | 2020-09-17 | キオクシア株式会社 | パターン形成方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107219721B (zh) * | 2012-07-10 | 2020-08-21 | 株式会社尼康 | 标记形成方法和器件制造方法 |
JP6173989B2 (ja) * | 2014-08-29 | 2017-08-02 | 東芝メモリ株式会社 | パターン形成方法 |
CN108400085B (zh) * | 2017-02-06 | 2019-11-19 | 联华电子股份有限公司 | 形成半导体元件图案的方法 |
CN113053940B (zh) * | 2021-03-02 | 2022-07-12 | Tcl华星光电技术有限公司 | 一种Mini LED背光板的制作方法及Mini LED背光板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006114859A (ja) * | 2004-01-21 | 2006-04-27 | Seiko Epson Corp | アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法 |
JP2012099209A (ja) * | 2010-10-29 | 2012-05-24 | Seagate Technology Llc | ブロック共重合体自己組織化方法、パターン化基板およびパターン化テンプレート |
JP2012108369A (ja) * | 2010-11-18 | 2012-06-07 | Toshiba Corp | パターン形成方法 |
JP2013524546A (ja) * | 2010-04-14 | 2013-06-17 | エーエスエムエル ネザーランズ ビー.ブイ. | リソグラフィで使用される自己組織化可能な重合体の秩序化された層を提供する方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3940546B2 (ja) * | 1999-06-07 | 2007-07-04 | 株式会社東芝 | パターン形成方法およびパターン形成材料 |
JP2011077475A (ja) | 2009-10-02 | 2011-04-14 | Toshiba Corp | コンタクト形成方法及び半導体装置の製造方法 |
-
2012
- 2012-09-27 JP JP2012213815A patent/JP5813607B2/ja not_active Expired - Fee Related
-
2013
- 2013-03-04 US US13/784,654 patent/US8951698B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006114859A (ja) * | 2004-01-21 | 2006-04-27 | Seiko Epson Corp | アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法 |
JP2013524546A (ja) * | 2010-04-14 | 2013-06-17 | エーエスエムエル ネザーランズ ビー.ブイ. | リソグラフィで使用される自己組織化可能な重合体の秩序化された層を提供する方法 |
JP2012099209A (ja) * | 2010-10-29 | 2012-05-24 | Seagate Technology Llc | ブロック共重合体自己組織化方法、パターン化基板およびパターン化テンプレート |
JP2012108369A (ja) * | 2010-11-18 | 2012-06-07 | Toshiba Corp | パターン形成方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019106541A (ja) * | 2013-04-10 | 2019-06-27 | ケーエルエー−テンカー コーポレイション | 標的設計及び製造における誘導自己組織化方法 |
US10409157B2 (en) | 2015-09-09 | 2019-09-10 | Toshiba Memory Corporation | Pattern forming method |
JP2020150153A (ja) * | 2019-03-14 | 2020-09-17 | キオクシア株式会社 | パターン形成方法 |
JP7146674B2 (ja) | 2019-03-14 | 2022-10-04 | キオクシア株式会社 | パターン形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5813607B2 (ja) | 2015-11-17 |
US20140087291A1 (en) | 2014-03-27 |
US8951698B2 (en) | 2015-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5813607B2 (ja) | パターン形成方法及びリソグラフィ原版の製造方法 | |
US20160238939A1 (en) | Method for monitoring focus in euv lithography | |
JP5758363B2 (ja) | パターン形成方法 | |
JP2008296579A (ja) | マスクモールド及びその製作方法と、製作されたマスクモールドを用いた大面積・微細パターン成形方法 | |
JP2013183014A (ja) | パターン形成方法 | |
TWI526777B (zh) | 用於藉由嵌段共聚物之自我組裝在一基板上提供微影特徵之方法 | |
TW201505958A (zh) | 藉由嵌段共聚物的自我組裝設計微影特徵之方法 | |
JP2015023063A (ja) | パターン形成方法及びマスクパターンデータ | |
TWI509348B (zh) | 提供用於裝置微影之可自我組合之嵌段共聚物之圖案化模板之方法 | |
KR100956409B1 (ko) | 하이브리드 나노임프린트 마스크의 제조방법 및 이를이용한 전자소자의 제조방법 | |
TWI587073B (zh) | 用於產生定向自組裝之引導模板之方法 | |
JP2014150124A5 (ja) | ||
CN106168737B (zh) | 化学增幅光阻材料、共聚物及微影方法 | |
US7354682B1 (en) | Chromeless mask for contact holes | |
JP5123059B2 (ja) | 半導体装置の製造方法 | |
JP2006163342A (ja) | フォトマスク及びこれを用いたパターン製造方法 | |
JP2016170366A (ja) | 反射型露光マスク、その製造方法およびマスクパターン作製プログラム | |
CN110658677B (zh) | 一种压印方法、压印结构及显示基板 | |
JP6020026B2 (ja) | ナノインプリントリソグラフィ用テンプレートの欠陥修正方法、および、ナノインプリントリソグラフィ用テンプレートの製造方法 | |
JP5856550B2 (ja) | パターン形成方法 | |
JP2008286828A (ja) | パターン形成方法 | |
JP5428401B2 (ja) | 凸状パターン形成体の製造方法 | |
JP5332161B2 (ja) | インプリントモールド、インプリントモールド製造方法 | |
JP2007130871A (ja) | テンプレート、テンプレートの製造方法およびパターンの形成方法 | |
JP2019145578A (ja) | ブランクス基材、インプリントモールド、インプリントモールドの製造方法及びインプリント方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150916 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5813607 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |