JP2014067956A - パターン形成方法及びリソグラフィ原版の製造方法 - Google Patents

パターン形成方法及びリソグラフィ原版の製造方法 Download PDF

Info

Publication number
JP2014067956A
JP2014067956A JP2012213815A JP2012213815A JP2014067956A JP 2014067956 A JP2014067956 A JP 2014067956A JP 2012213815 A JP2012213815 A JP 2012213815A JP 2012213815 A JP2012213815 A JP 2012213815A JP 2014067956 A JP2014067956 A JP 2014067956A
Authority
JP
Japan
Prior art keywords
pattern
self
segment
forming
assembled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012213815A
Other languages
English (en)
Other versions
JP5813607B2 (ja
Inventor
Rikiya Taniguchi
口 力 也 谷
Hideaki Sakurai
井 秀 昭 桜
Shinichi Ito
藤 信 一 伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012213815A priority Critical patent/JP5813607B2/ja
Priority to US13/784,654 priority patent/US8951698B2/en
Publication of JP2014067956A publication Critical patent/JP2014067956A/ja
Application granted granted Critical
Publication of JP5813607B2 publication Critical patent/JP5813607B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

【課題】自己組織化パターンと他パターンとの相対的な位置関係における誤差を低減する。
【解決手段】本実施形態によれば、パターン形成方法は、基準マークが形成された基板上に自己組織化材料を形成する工程と、前記自己組織化材料をミクロ相分離させて、自己組織化パターンを形成する工程と、前記基準マークに基づいて、前記自己組織化パターンの形成位置の所定位置からの位置誤差を測定する工程と、前記基板上にアライメント用パターン及び周辺回路パターンを形成する工程と、を備えている。前記アライメント用パターン及び周辺回路パターンのうち少なくともいずれか一方の形成位置は、前記位置誤差を用いて補正される。
【選択図】図9

Description

本発明の実施形態は、パターン形成方法及びリソグラフィ原版の製造方法に関する。
半導体素子の製造工程中のリソグラフィ技術として、ArF液浸露光によるダブルパターニング技術、EUVリソグラフィ、ナノインプリント等が知られている。従来のリソグラフィ技術は、パターンの微細化に伴い、コストの増加、位置合わせ精度の低下、スループットの低下など、様々な問題を含んでいた。
このような状況下で、リソグラフィ技術への自己組織化(DSA: Directed Self-assembly)現象の適用が期待されている。自己組織化相は、エネルギー安定という自発的な挙動によって発生することから、寸法精度の高いパターンを形成できる。特に、高分子ブロック共重合体のミクロ相分離を利用する技術は、簡便な塗布とアニールプロセスで、数〜数百nmの種々の形状の周期構造を形成できる。高分子ブロック共重合体のブロックの組成比によって球状、柱状、層状等にミクロドメインの構造を変え、分子量によってサイズを変えることにより、様々な寸法のホール、ピラー、ラインパターンを形成することができる。
特開2011−77475号公報
本発明は、自己組織化パターンと他パターンとの相対的な位置関係における誤差を低減できるパターン形成方法及びリソグラフィ原版の製造方法を提供することを目的とする。
本実施形態によれば、パターン形成方法は、基準マークが形成された基板上に自己組織化材料を形成する工程と、前記自己組織化材料をミクロ相分離させて、自己組織化パターンを形成する工程と、前記基準マークに基づいて、前記自己組織化パターンの形成位置の所定位置からの位置誤差を測定する工程と、前記基板上にアライメント用パターン及び周辺回路パターンを形成する工程と、を備えている。前記アライメント用パターン及び周辺回路パターンのうち少なくともいずれか一方の形成位置は、前記位置誤差を用いて補正される。
本実施形態によるパターン形成方法を説明する断面図及び上面図である。 図1に続く工程を示す断面図及び上面図である。 図2に続く工程を示す断面図及び上面図である。 図3に続く工程を示す断面図及び上面図である。 図4に続く工程を示す断面図及び上面図である。 図5に続く工程を示す断面図及び上面図である。 図6に続く工程を示す断面図及び上面図である。 図7に続く工程を示す断面図及び上面図である。 図8に続く工程を示す断面図及び上面図である。 図9に続く工程を示す断面図及び上面図である。 図10に続く工程を示す断面図及び上面図である。 図11に続く工程を示す断面図及び上面図である。 図12に続く工程を示す断面図及び上面図である。
以下、本発明の実施の形態を図面に基づいて説明する。
図1〜図12は本実施形態によるパターン形成方法を説明する図である。
まず、図1(a)(b)に示すように、ガラス基板101上に遮光膜102が設けられたフォトマスク基板を準備する。図1(b)は上面図であり、図1(a)は図1(b)のI−I線に沿った断面図である。遮光膜102は例えばクロムやタンタルを含む膜である。このフォトマスク基板には、パターンの位置測定を行う際の基準マークFMが形成されている。基準マークFMは遮光膜102に形成されていてもよいし、ガラス基板101に形成されていてもよい。
次に、図2(a)(b)に示すように、フォトマスク基板上に下地膜103を形成する。図2(b)は上面図であり、図2(a)は図2(b)のII−II線に沿った断面図である。下地膜103は、後の工程で形成されるブロックコポリマーの下地となる。下地膜103は、所定波長の光が照射された領域の表面状態が変化する。例えば、下地膜103は、光照射前は疎水性を有しており、光が照射された領域は親水性に変化する。
下地膜103としては、例えば、自己組織化単分子膜層とポリマー層の積層膜を使用することができる。自己組織化単分子膜層は、ベンゾフェノン骨格を含むシランカップリング剤を用いることができる。また、ポリマーには、(メタ)アクリル樹脂誘導体を使用できる。自己組織化単分子膜層とポリマーの積層構造の光照射領域では、ベンゾフェノン構造と接触するポリマーとの架橋が生じるため、表面がポリマーに由来する状態となる。ポリマーとして、(メタ)アクリル樹脂などの親水樹脂を用いることで、光照射部を親水状態とすることが可能である。
次に、図3(a)(b)に示すように、下地膜103上にレジストを塗布し、露光・現像を行い、領域R1を囲む枠パターン104を形成する。図3(b)は上面図であり、図3(a)は図3(b)のII−II線に沿った断面図である。領域R1は、後の工程でブロックコポリマーを形成する領域である。領域R1は、例えばメモリセル部に対応する領域であるが、等間隔ピッチで形成されるパターン領域であればメモリセル部に限るものではない。
ここで枠パターン104の材料となるレジストは、後の工程で形成されるブロックコポリマーに含まれる2つのポリマー(第1ポリマー及び第2ポリマー)に対して中性の性質を持つ材料であることが好ましい。すなわち、第1ポリマーの表面エネルギーと第2ポリマーの表面エネルギーの中間程度の表面エネルギーを持つことが好ましい。
次に、図4(a)(b)に示すように、遮光マスク(図示せず)を用いて下地膜103の所定領域を露光する。図4(b)は上面図であり、図4(a)は図4(b)のII−II線に沿った断面図である。照射する光は、下地膜103が感光する波長の光であり、例えば、UVからDUV波長(365nm、248nm、193nm等)の光である。下地膜103のうち露光部103aは親水性に変化し、未露光部は疎水性のままとなる。例えば、図4(a)(b)に示すように、枠パターン104に囲まれた領域R1において、所定ピッチのライン状に露光する。これにより、枠パターン104に囲まれた領域R1の下地膜103は、後の工程で形成されるブロックコポリマーがミクロ相分離する際に、ミクロ相分離パターンの形成位置を制御する化学ガイド層となる。 次に、図5(a)(b)に示すように、枠パターン104内の下地膜103上に、ブロックコポリマー層105を形成する。図5(b)は上面図であり、図5(a)は図5(b)のII−II線に沿った断面図である。ブロックコポリマーは、例えば、第1ポリマーブロック鎖及び第2ポリマーブロック鎖が結合したジブロックコポリマーを用いる。ジブロックコポリマーとしては、例えば、ポリスチレン(PS)とポリメチルメタクリレート(PMMA)のブロック共重合体を使用することができる。枠パターン104があることにより、ブロックコポリマーが枠パターン104の外側に漏れ出すことを防止できる。
次に、図6(a)(b)に示すように、ホットプレート(図示せず)を用いて基板を加熱し、ブロックコポリマー層105をミクロ相分離させ、第1ポリマーブロック鎖を含む薄板状の第1ポリマー部106aと第2ポリマーブロック鎖を含む薄板状の第2ポリマー部106bとが交互に配置されたラメラ状の自己組織化パターン106を形成する。図6(b)は上面図であり、図6(a)は図6(b)のII−II線に沿った断面図である。
このラメラ状の自己組織化パターン106は、露光により表面状態が変化した部分103aと、表面状態が変化していない部分とを有する下地膜103が化学ガイド層となることにより形成される。また、上述したように、枠パターン104は、第1ポリマー及び第2ポリマーに対して中性の性質を持つため、自己組織化パターン106の配列への影響を抑制できる。
次に、基準マークFMに基づいて、自己組織化パターン106の形成位置を測定する。測定には例えばSEM等を用いる。そして、測定位置と目標位置との位置誤差を算出する。例えば、ラメラ状の自己組織化パターン106の第1ポリマー部106a及び第2ポリマー部106bの各々について、その重心位置を測定し、目標位置との位置誤差を算出する。また、各パターン(第1ポリマー部106a及び第2ポリマー部106b)の位置誤差から、自己組織化パターン106のパターン全体としての位置誤差をさらに算出してもよい。
次に、図7(a)(b)に示すように、現像処理により自己組織化パターン106における第1ポリマー部106a及び第2ポリマー部106bのうちのいずれか一方を選択的に除去する。ここでは第1ポリマー部106aを除去するものとする。図7(b)は上面図であり、図7(a)は図7(b)のII−II線に沿った断面図である。
次に、図8(a)(b)に示すように、枠パターン104外の下地膜103上に、レジスト107を塗布する。図8(b)は上面図であり、図8(a)は図8(b)のII−II線に沿った断面図である。
次に、図9(a)(b)に示すように、露光・現像を行い、レジスト107にアライメント用パターン110及び周辺回路パターン111を形成する。露光には例えば電子ビームを用いる。図9(b)は上面図であり、図9(a)は図9(b)のIII−III線に沿った断面図である。アライメント用パターン110及び周辺回路パターン111は、自己組織化パターン106との相対的位置関係が設計値に近づくように、形成位置が補正される。
例えば、アライメント用パターン110については、当初の形成位置(設計情報における露光位置)に、算出した自己組織化パターン106のパターン全体としての位置誤差を加えることで、形成位置の補正が行われる。
また、例えば、領域R1がメモリセル部に対応し、周辺回路パターン111がメモリセルの引き出し部に対応する場合、周辺回路パターン111は、除去された複数の第1ポリマー部106aにそれぞれ対応する複数のパターン111aを有している。この場合、各パターン111aの当初の形成位置(設計情報における露光位置)に、対応する第1ポリマー部106aの位置誤差を加えることで、形成位置が補正される。すなわち、周辺回路パターン111は各パターン111aについて形成位置の補正が行われる。
次に、図10(a)(b)に示すように、枠パターン104を選択的に除去する。図10(b)は上面図であり、図10(a)は図10(b)のII−II線に沿った断面図である。
次に、図11(a)(b)に示すように、枠パターン104を除去した領域にレジスト120を塗布する。そして、露光・現像により、レジスト120に、自己組織化パターン106の第1ポリマー部106aと、対応する周辺回路パターン111のパターン111aとを接続する接続パターン121を形成する。図11(b)は上面図であり、図11(a)は図11(b)のIV−IV線に沿った断面図である。
次に、図12(a)(b)に示すように、レジスト107、レジスト120、及び第2ポリマー部106bをマスクにして、下地膜103及び遮光膜102をエッチングする。図12(b)は上面図であり、図12(a)は図12(b)のIV−IV線に沿った断面図である。
次に、図13(a)(b)に示すように、レジスト107、レジスト120、第2ポリマー部106b、及び下地膜103を剥離する。図13(b)は上面図であり、図13(a)は図13(b)のIV−IV線に沿った断面図である。これにより、ガラス基板101上の遮光膜102に、自己組織化パターン106の第1ポリマー部106a、アライメント用パターン110、周辺回路パターン111、及び接続パターン121が転写され、フォトマスク基板(リソグラフィ原版)が得られる。
アライメント用パターン110及び周辺回路パターン111は、自己組織化パターン106の形成位置のずれを考慮して、その形成位置が補正されている。そのため、自己組織化パターン106とアライメント用パターン110及び周辺回路パターン111との位置関係の誤差を低減することができる。
このように、本実施形態によれば、自己組織化パターンの形成位置がずれた場合でも、自己組織化パターンと他パターンとの相対的な位置関係における誤差を低減できる。
上記実施形態では、自己組織化パターン106の形成位置を測定して、目標位置との位置誤差を算出したが、自己組織化パターン106の第1ポリマー部106aの除去後に第2ポリマー部106bの形成位置を測定して、目標位置との位置誤差を算出してもよい。また、除去された第1ポリマー部106aが形成されていた位置を測定して、目標位置との位置誤差を算出してもよい。
また、周辺回路パターン111の形成後、周辺回路パターン111の形成位置を測定して、目標位置との位置誤差を算出し、接続パターン121の形成位置(露光位置)を補正してもよい。
露光は電子ビームに限定されるものではなく、EUV光、UV光、イオンビーム、X線、可視光、赤外光等を用いてもよい。また、枠パターン104、アライメント用パターン110、周辺回路パターン111、接続パターン121をインプリント処理で形成してもよい。
上記実施形態において、自己組織化パターン106の第1ポリマー部106a、アライメント用パターン110、周辺回路パターン111、接続パターン121が転写された遮光膜102をマスクにガラス基板101を加工して、インプリント用のテンプレートを作製してもよい。
上記実施形態では、アライメント用パターン110及び周辺回路パターン111の形成位置の補正を行っていたが、いずれか一方のみの形成位置の補正を行うようにしてもよい。また、自己組織化パターン106の形成位置と目標位置との位置誤差が所定範囲内である場合は、アライメント用パターン110及び/又は周辺回路パターン111の形成位置の補正を行わないようにしてもよい。
上記実施形態において、接続パターン121を、自己組織化材料のミクロ相分離を利用して形成してもよい。例えば、自己組織化パターン106の第2ポリマー部106b及びレジスト107の表面と親和性の大きいポリマーを含む自己組織化材料を利用して、接続パターン121に対応する自己組織化パターンを形成する。また、自己組織化パターン106の第2ポリマー部106b及びレジスト107の表面状態を改質し、改質後の表面と親和性の大きいポリマーを含む自己組織化材料を利用してもよい。また、枠パターン104を除去した領域に接続パターン121に対応した化学ガイド層を形成し、化学ガイド層上に自己組織化材料を塗布してもよい。自己組織化材料は、第2ポリマー部106b及びレジスト107に合わせてミクロ相分離するため、第1ポリマー部106a又は周辺回路パターン111の位置が多少ずれていても、第1ポリマー部106a及び周辺回路パターン111を接続する接続パターン121を形成できる。
上記実施形態では、枠パターン104内に化学ガイド層を形成していたが、枠パターン104を物理ガイドとして利用することでブロックコポリマー層105がミクロ相分離して自己組織化パターン106が得られる場合は、化学ガイド層を省略してもよい。その場合、枠パターン104は、ブロックコポリマー層105に含まれる2つのポリマーのうちの一方と親和性の大きい材料を含む。
上記実施形態では、ラメラ状の自己組織化パターン106を形成する例について説明したが、シリンダー状などの他の形状でもよい。
上記実施形態では被処理基板としてガラス基板を用いていた。ガラス基板は、例えば、石英ガラス基板やサファイアガラス基板である。また、EUVリソグラフィ用マスク原版、EB用キャラクタアパチャ、光インプリントや熱インプリント用原版等を構成する基板を被処理基板に用いてもよい。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
101 ガラス基板
102 遮光膜
103 下地膜
104 枠パターン
105 ブロックコポリマー層
106 自己組織化パターン
107 レジスト
110 アライメント用パターン
111 周辺回路パターン
120 レジスト
121 接続パターン

Claims (9)

  1. 基準マークが形成された基板上に所定領域を囲む枠パターンを形成する工程と、
    前記枠パターン内に化学ガイド層を形成する工程と、
    前記枠パターン内の前記化学ガイド層上に、第1セグメント及び第2セグメントを含む第1自己組織化材料を形成する工程と、
    前記第1自己組織化材料をミクロ相分離させて、前記第1セグメントを含む複数の第1部分及び前記第2セグメントを含む第2部分を有する第1自己組織化パターンを形成する工程と、
    前記基準マークに基づいて、前記自己組織化パターン及び前記複数の第1部分の各々についての形成位置の所定位置からの位置誤差を測定する工程と、
    前記基板上にアライメント用パターン及び前記第1部分に対応する複数の回路パターンを含む周辺回路パターンを形成する工程と、
    前記第1部分を選択的に除去する工程と、
    前記枠パターンが形成されていた領域に、第3セグメント及び第4セグメントを含む第2自己組織化材料を形成する工程と、
    前記第2自己組織化材料をミクロ相分離させて、前記第3セグメントを含む第3部分及び前記第4セグメントを含む第4部分を有する第2自己組織化パターンを形成する工程と、
    前記第3部分を選択的に除去することで、前記周辺回路パターンと、前記第1部分が除去された領域とを接続する接続パターンを形成する工程と、
    を備え、
    前記自己組織化パターンの位置誤差を用いて前記アライメント用パターンの形成位置を補正し、
    前記第1部分の各々の位置誤差を用いて、各回路パターンの形成位置を補正し、
    前記枠パターンは、前記第1セグメント及び前記第2セグメントに対して中性の性質を持つことを特徴とするパターン形成方法。
  2. 基準マークが形成された基板上に第1セグメント及び第2セグメントを含む自己組織化材料を形成する工程と、
    前記自己組織化材料をミクロ相分離させて、前記第1セグメントを含む第1部分及び前記第2セグメントを含む第2部分を有する自己組織化パターンを形成する工程と、
    前記基準マークに基づいて、前記自己組織化パターン、前記第1部分、又は前記第2部分の形成位置の所定位置からの位置誤差を測定する工程と、
    前記基板上にアライメント用パターン及び周辺回路パターンを形成する工程と、
    を備え、
    前記アライメント用パターン及び周辺回路パターンのうち少なくともいずれか一方の形成位置を、前記位置誤差を用いて補正することを特徴とするパターン形成方法。
  3. 前記自己組織化パターンは、前記第1部分を複数有し、
    前記周辺回路パターンは前記第1部分に対応する複数の回路パターンを有し、
    前記第1部分の各々の位置誤差を用いて、各回路パターンの形成位置を補正することを特徴とする請求項2に記載のパターン形成方法。
  4. 前記基板上に所定領域を囲む枠パターンを形成し、
    前記自己組織化材料は前記枠パターン内に形成し、
    前記自己組織化材料のミクロ相分離後、前記第1部分を選択的に除去し、
    前記枠パターンが形成されていた領域に、前記周辺回路パターンと、前記第1部分が除去された領域とを接続する接続パターンを形成することを特徴とする請求項2又は3に記載のパターン形成方法。
  5. 前記枠パターンが形成されていた領域にレジストを塗布し、露光及び現像により前記レジストを加工して前記接続パターンを形成することを特徴とする請求項4に記載のパターン形成方法。
  6. 前記枠パターンが形成されていた領域に第3セグメント及び第4セグメントを含む第2自己組織化材料を塗布し、
    前記第2自己組織化材料をミクロ相分離させて、前記第3セグメントを含む第3部分及び前記第4セグメントを含む第4部分を有する第2自己組織化パターンを形成し、
    前記第3部分を選択的に除去することで、前記接続パターンを形成することを特徴とする請求項4に記載のパターン形成方法。
  7. 前記枠パターン内に化学ガイド層を形成し、前記化学ガイド層上に前記自己組織化材料を形成することを特徴とする請求項2乃至6のいずれかに記載のパターン形成方法。
  8. 前記枠パターンは、前記第1セグメント及び前記第2セグメントに対して中性の性質を持つことを特徴とする請求項7に記載のパターン形成方法。
  9. 基準マークを有し、上面に膜が設けられた被処理基板の上に、所定領域を囲む枠パターンを形成する工程と、
    前記枠パターン内に、第1セグメント及び第2セグメントを含む自己組織化材料を形成する工程と、
    前記自己組織化材料をミクロ相分離させて、前記第1セグメントを含む第1部分及び前記第2セグメントを含む第2部分を有する自己組織化パターンを形成する工程と、
    前記基準マークに基づいて、前記自己組織化パターン、前記第1部分、又は前記第2部分の形成位置の所定位置からの位置誤差を測定する工程と、
    前記基板上にアライメント用パターン及び周辺回路パターンを形成する工程と、
    前記第1部分を選択的に除去する工程と、
    前記アライメント用パターン、前記周辺回路パターン、及び前記第1部分に対応するパターンを前記膜に転写する工程と、
    を備え、
    前記アライメント用パターン及び周辺回路パターンのうち少なくともいずれか一方の形成位置を、前記位置誤差を用いて補正することを特徴とするリソグラフィ原版の製造方法。
JP2012213815A 2012-09-27 2012-09-27 パターン形成方法及びリソグラフィ原版の製造方法 Expired - Fee Related JP5813607B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012213815A JP5813607B2 (ja) 2012-09-27 2012-09-27 パターン形成方法及びリソグラフィ原版の製造方法
US13/784,654 US8951698B2 (en) 2012-09-27 2013-03-04 Method for forming pattern and method for producing original lithography mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012213815A JP5813607B2 (ja) 2012-09-27 2012-09-27 パターン形成方法及びリソグラフィ原版の製造方法

Publications (2)

Publication Number Publication Date
JP2014067956A true JP2014067956A (ja) 2014-04-17
JP5813607B2 JP5813607B2 (ja) 2015-11-17

Family

ID=50339178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012213815A Expired - Fee Related JP5813607B2 (ja) 2012-09-27 2012-09-27 パターン形成方法及びリソグラフィ原版の製造方法

Country Status (2)

Country Link
US (1) US8951698B2 (ja)
JP (1) JP5813607B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019106541A (ja) * 2013-04-10 2019-06-27 ケーエルエー−テンカー コーポレイション 標的設計及び製造における誘導自己組織化方法
US10409157B2 (en) 2015-09-09 2019-09-10 Toshiba Memory Corporation Pattern forming method
JP2020150153A (ja) * 2019-03-14 2020-09-17 キオクシア株式会社 パターン形成方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107219721B (zh) * 2012-07-10 2020-08-21 株式会社尼康 标记形成方法和器件制造方法
JP6173989B2 (ja) * 2014-08-29 2017-08-02 東芝メモリ株式会社 パターン形成方法
CN108400085B (zh) * 2017-02-06 2019-11-19 联华电子股份有限公司 形成半导体元件图案的方法
CN113053940B (zh) * 2021-03-02 2022-07-12 Tcl华星光电技术有限公司 一种Mini LED背光板的制作方法及Mini LED背光板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114859A (ja) * 2004-01-21 2006-04-27 Seiko Epson Corp アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法
JP2012099209A (ja) * 2010-10-29 2012-05-24 Seagate Technology Llc ブロック共重合体自己組織化方法、パターン化基板およびパターン化テンプレート
JP2012108369A (ja) * 2010-11-18 2012-06-07 Toshiba Corp パターン形成方法
JP2013524546A (ja) * 2010-04-14 2013-06-17 エーエスエムエル ネザーランズ ビー.ブイ. リソグラフィで使用される自己組織化可能な重合体の秩序化された層を提供する方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3940546B2 (ja) * 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
JP2011077475A (ja) 2009-10-02 2011-04-14 Toshiba Corp コンタクト形成方法及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114859A (ja) * 2004-01-21 2006-04-27 Seiko Epson Corp アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法
JP2013524546A (ja) * 2010-04-14 2013-06-17 エーエスエムエル ネザーランズ ビー.ブイ. リソグラフィで使用される自己組織化可能な重合体の秩序化された層を提供する方法
JP2012099209A (ja) * 2010-10-29 2012-05-24 Seagate Technology Llc ブロック共重合体自己組織化方法、パターン化基板およびパターン化テンプレート
JP2012108369A (ja) * 2010-11-18 2012-06-07 Toshiba Corp パターン形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019106541A (ja) * 2013-04-10 2019-06-27 ケーエルエー−テンカー コーポレイション 標的設計及び製造における誘導自己組織化方法
US10409157B2 (en) 2015-09-09 2019-09-10 Toshiba Memory Corporation Pattern forming method
JP2020150153A (ja) * 2019-03-14 2020-09-17 キオクシア株式会社 パターン形成方法
JP7146674B2 (ja) 2019-03-14 2022-10-04 キオクシア株式会社 パターン形成方法

Also Published As

Publication number Publication date
JP5813607B2 (ja) 2015-11-17
US20140087291A1 (en) 2014-03-27
US8951698B2 (en) 2015-02-10

Similar Documents

Publication Publication Date Title
JP5813607B2 (ja) パターン形成方法及びリソグラフィ原版の製造方法
US20160238939A1 (en) Method for monitoring focus in euv lithography
JP5758363B2 (ja) パターン形成方法
JP2008296579A (ja) マスクモールド及びその製作方法と、製作されたマスクモールドを用いた大面積・微細パターン成形方法
JP2013183014A (ja) パターン形成方法
TWI526777B (zh) 用於藉由嵌段共聚物之自我組裝在一基板上提供微影特徵之方法
TW201505958A (zh) 藉由嵌段共聚物的自我組裝設計微影特徵之方法
JP2015023063A (ja) パターン形成方法及びマスクパターンデータ
TWI509348B (zh) 提供用於裝置微影之可自我組合之嵌段共聚物之圖案化模板之方法
KR100956409B1 (ko) 하이브리드 나노임프린트 마스크의 제조방법 및 이를이용한 전자소자의 제조방법
TWI587073B (zh) 用於產生定向自組裝之引導模板之方法
JP2014150124A5 (ja)
CN106168737B (zh) 化学增幅光阻材料、共聚物及微影方法
US7354682B1 (en) Chromeless mask for contact holes
JP5123059B2 (ja) 半導体装置の製造方法
JP2006163342A (ja) フォトマスク及びこれを用いたパターン製造方法
JP2016170366A (ja) 反射型露光マスク、その製造方法およびマスクパターン作製プログラム
CN110658677B (zh) 一种压印方法、压印结构及显示基板
JP6020026B2 (ja) ナノインプリントリソグラフィ用テンプレートの欠陥修正方法、および、ナノインプリントリソグラフィ用テンプレートの製造方法
JP5856550B2 (ja) パターン形成方法
JP2008286828A (ja) パターン形成方法
JP5428401B2 (ja) 凸状パターン形成体の製造方法
JP5332161B2 (ja) インプリントモールド、インプリントモールド製造方法
JP2007130871A (ja) テンプレート、テンプレートの製造方法およびパターンの形成方法
JP2019145578A (ja) ブランクス基材、インプリントモールド、インプリントモールドの製造方法及びインプリント方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150916

R151 Written notification of patent or utility model registration

Ref document number: 5813607

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees