JP2020150153A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2020150153A
JP2020150153A JP2019047085A JP2019047085A JP2020150153A JP 2020150153 A JP2020150153 A JP 2020150153A JP 2019047085 A JP2019047085 A JP 2019047085A JP 2019047085 A JP2019047085 A JP 2019047085A JP 2020150153 A JP2020150153 A JP 2020150153A
Authority
JP
Japan
Prior art keywords
pattern
guide pattern
portions
measured
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019047085A
Other languages
English (en)
Other versions
JP7146674B2 (ja
Inventor
東　司
Tsukasa Azuma
司 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019047085A priority Critical patent/JP7146674B2/ja
Priority to US16/567,738 priority patent/US10950439B2/en
Publication of JP2020150153A publication Critical patent/JP2020150153A/ja
Application granted granted Critical
Publication of JP7146674B2 publication Critical patent/JP7146674B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】自己組織化技術を用いて形成されたパターンの位置が許容値以内にあるか否かを判定できるパターン形成方法を提供すること。【解決手段】下地膜上にガイドパターンを形成するＳ１。下地膜上にガイドパターンを覆うブロック共重合体膜を形成するＳ２。ミクロ相分離を行い、複数の第１の部分と複数の第２の部分が交互に配列されたミクロ相分離パターンを形成するＳ３。走査型プローブ顕微鏡を用いて、ガイドパターンの位置を計測しＳ４、第１又は第２の部分の位置を計測するＳ６。Ｓ６で計測した第１又は第２の部分の位置、及び、Ｓ４で計測したガイドパターンの位置に基づいて、ガイドパターンに対する第１又は第２の部分の位置ずれ量が許容範囲内にあるか否かを判断するＳ７。Ｓ７において、位置ずれ量が許容範囲内にあると判断した場合、複数の第１の部分及び複数の第２の部分の一方を除去するＳ９。【選択図】図４

Description

本発明の実施形態はパターン形成方法に関する。
自己組織化（Directed Self-Assembly，DSA）技術を利用したパターン形成方法が知られている。このパターン形成方法は、例えば、下地膜上にガイドパターンを形成する工程と、下地膜上にガイドパターンを覆う、第１及び第２のポリマーを含むブロック共重合体膜を形成する工程と、ブロック共重合体膜に対してミクロ相分離（加熱処理）を行って第１及び第２のポリマーからなる第１及び第２の部分を含むミクロ相分離パターンを形成する工程と、ミクロ相分離パターンの一部を選択的に除去する工程とを含む。
特開２００５−０９７４４２号公報
Y. Seino et al., 40th Micro and Nano Engineering, B2L-A, 8076 (2014) Y. Seino et al., Proc. SPIE, 9423, 9423 (2015) T. Azuma et al., J. Vac. Sci. Technol., B33, 06F302 (2015)
本発明の目的は、ミクロ相分離パターンの第１の部分又は第２の部分位置、及び、ミクロ相分離パターン下に形成されているガイドパターンの位置が許容値以内にあるか否かを判定できるパターン形成方法を提供することにある。
実施形態のパターン形成方法は、下地膜上にガイドパターンを形成する第１の工程と、前記下地膜上に、前記ガイドパターンを覆う、第１のポリマー及び第２のポリマーを含むブロック共重合体膜を形成する第２の工程と、前記ブロック共重合体膜に対してミクロ相分離を行い、前記第１のポリマーで形成された複数の第１の部分及び前記第２のポリマーで形成された複数の第２の部分を含み、前記第１の部分と前記第２の部分とが交互に配列されたミクロ相分離パターンを形成する第３の工程とを含む。前記パターンの形成方法は、更に、走査型プローブ顕微鏡を用いて、前記ガイドパターンの位置を計測する第４の工程と、走査型プローブ顕微鏡を用いて、前記第１の部分又は前記第２の部分の位置を計測する第６の工程と、前記第６の工程で計測した前記第１の部分又は前記第２の部分の前記位置、及び、前記第４の工程で計測した前記ガイドパターンの前記位置に基づいて、前記ガイドパターンに対する前記第１の部分又は前記第２の部分の位置ずれ量が許容範囲内にあるか否かを判断する第７の工程と、前記第７の工程において、前記位置ずれ量が前記許容範囲内にあると判断した場合、前記複数の第１の部分及び前記複数の第２の部分の一方を除去する第９の工程とを含む。
図１は第１の実施形態に係るパターン形成方法を示す断面図である。 図２は図１に続く第１の実施形態に係るパターン形成方法を示す断面図である。 図３は図２に続く第１の実施形態に係るパターン形成方法を示す断面図である。 図４は第１の実施形態に係るパターン形成方法を示すフローチャートである。 図５は原子間力顕微鏡を模式的に示す図である。 図６は第２の実施形態に係るパターン形成方法を示す断面図である。 図７は第２の実施形態に係るパターン形成方法を示すフローチャートである。 図８はラインプロセスを示す断面図である。 図９はスマートプロセスを示す断面図である。 図１０はＡＦＭの平面タッピングモードを用いて取得した親水性高分子ブロック）及び疎水性高分子ブロックの像を示す図である。 図１１はＤＳＡパターンを用いたパターン形成方法を示す断面図である。
以下、図面を参照しながら実施形態を説明する。図面は、模式的または概念的なものであり、必ずしも現実のものと同一であるとは限らない。また、図面において、同一符号は同一または相当部分を付してあり、重複した説明は必要に応じて行う。また、簡略化のために、同一又は相当部分があっても符号を付さない場合もある。
（第１の実施形態）
図１乃至図３は第１の実施形態に係るパターン形成方法を示す断面図である。図４は第１の実施形態に係るパターン形成方法を示すフローチャートである。本実施形態ではラインアンドスペースパターンの形成方法について説明する。
図１乃至図３の各々において、左側は半導体装置を構成するパターン（本実施形態ではラインアンドスペースパターン）の形成領域Ａ１を示し、右側はアライメントマークの形成領域Ａ２を示している。
本実施形態では、ＣＯＯＬ（Coordinated Line Epitaxy）プロセスを用いてラインアンドスペースパターンを形成する。
まず、図１（ａ）に示すように、基板１１上に被加工膜１２、ＳＯＣ（spin on carbon）膜１３、ＳＯＧ（spin on glass）膜（下地膜）１４及びポジ型レジストパターン１５を順次形成する。
基板１１は、例えば、シリコン基板（半導体基板）、当該シリコン基板上に形成されたトランジスタ（半導体素子）、シリコン基板及びトランジスタを覆うシリコン酸化膜（層間絶縁膜）を含む。被加工膜１２は、例えば、シリコン酸化膜（絶縁膜）や多結晶シリコン膜（半導体膜）である。
ポジ型レジストパターン１５はラインアンドスペース状のパターンを有する。ポジ型レジストパターン１５の形成方法は、例えば、ポジ型フォトレジスト膜を形成する工程と、ＡｒＦエキシマレーザを用いた液浸露光によってポジ型フォトレジスト膜を露光する工程と、露光したポジ型フォトレジスト膜を現像する工程とを含む。ＳＯＧ膜１４は液浸露光時において反射防止膜として機能する。
次に、ポジ型レジストパターン１５に対して酸素ガス（Ｏ２ガス）を含む混合ガスを用いたＲＩＥ（reactive ion etching）を施すことにより、ポジ型レジストパターン１５をスリミングする。このスリミングしたポジ型レジストパターン１５をマスクに用いてＳＯＧ膜１４をエッチングし、図１（ｂ）に示すように、ＳＯＧ膜１４の表面に凹部１７を形成する。
図１（ｂ）において、参照符号１５ａは、図１（ａ）に示したポジ型レジストパターン１５をスリミングして得られたポジ型レジストパターンを示している。ポジ型レジストパターン１５ａは、所望のラインアンドスペースのハーフピッチサイズ(Ｌ０／２)のストライプ状パターンを有する。ピッチＬ０は例えば３０ｎｍである。
また、ポジ型レジストパターン１５ａの表面（側面、上面）には酸化膜１６が形成されている。その理由は、酸素ガス（Ｏ２ガス）を含む混合ガスを用いたＲＩＥを施すことにより、ポジ型レジストパターン１５ａの表面が酸化されるからである。ＳＯＧ膜１４のエッチングは、例えば、ＣＦ系ガスを含む混合ガスを用いたＲＩＥにより行う。
このようにして領域Ａ１内にはポジ型レジストパターン１５ａ及び酸化膜１６を含むガイドパターン１８が形成され、領域Ａ２内にはポジ型レジストパターン１５ａ及び酸化膜１６を含むアライメントマーク（基準パターン）１９が形成される（ステップＳ１）。
酸化膜１６は、ポリメチルメタクリレート（ＰＭＭＡ）等の親水性高分子ブロックに対して親和性を有する。そのため、ガイドパターン１８及び基準パターン１９は化学ガイドパターンとして用いることができる。ガイドパターン１８及び基準パターン１９は凸型の段差を形成している。そのため、ガイドパターン１８及び基準パターン１９は物理ガイドとしての役割を果たしている。
次に、図１（ｃ）に示すように、凹部１７内に中性化膜２０を形成する。本実施形態では、中性化膜２０はポリスチレン（ＰＳ）等の疎水性高分子ブロック及びＰＭＭＡ等の親水性高分子ブロックのランダム共重合体（ＰＳ−ｒ−ＰＭＭＡ）を含む。したがって、中性化膜２０は疎水性高分子ブロック及び親水性高分子ブロックに対して親和性を有する。
中性化膜２０の形成方法は、例えば、凹部１７内のＳＯＧ膜１４上にＰＳ−ｒ−ＰＭＭＡ塗布膜を形成する工程と、ＰＳ−ｒ−ＰＭＭＡ塗布膜及びＳＯＧ膜１４を加熱して、ＰＳ−ｒ−ＰＭＭＡ塗布膜の下部とＳＯＧ膜１４の上部とを反応させて、中性化膜２０を形成する工程と、未反応のＰＳ−ｒ−ＰＭＭＡ膜を除去する工程とを含む。
次に、図２（ａ）に示すように、ガイドパターン１８及び中性化膜２０を覆う、ＰＭＭＡ（第１のポリマー）及びＰＳ（第２のポリマー）を含むブロック共重合体膜２１を形成する（ステップＳ２）。例えば、ガイドパターン１８及び中性化膜２０の上に、ブロック共重合体であるＰＳ−ｂ−ＰＭＭＡ（polystyrene-b-poly(methyl methacrylate）を含む溶液を塗布することにより、ガイドパターン１８及び中性化膜２０を覆うブロック共重合体膜２１を形成する。
次に、２５０℃から３００℃程度のアニール処理（加熱処理）を用いて、ブロック共重合体膜２１に対してミクロ相分離を行うと、ガイドパターン１８上にＰＭＭＡが偏析するので、図２（ｂ）に示すように、ガイドパターン１８及び中性化膜２０の上にミクロ相分離パターン２２が形成される（ステップＳ３）。ガイドパターン１８及び中性化膜２０はミクロ相分離パターン２２で覆われる。
ミクロ相分離パターン２２は、ＰＭＭＡ（第１のポリマー）で形成された複数のＰＭＭＡ部分（第１の部分）２３と、複数のＰＳ（第２のポリマー）で形成されたＰＳ部分（第２の部分）２４とを含み、且つ、ＰＭＭＡ部分（第１の部分）２３とＰＳ部分（第２の部分）２４とが交互に配列された規則的な配列構造を含む。本実施形態の場合、ガイドパターン１８上には複数のＰＭＭＡ部分２３の一つが配置され、アライメントマーク１９上には複数のＰＭＭＡ部分２３の別の一つのＰＭＭＡ部分２３が配置される。
次に、原子間力顕微鏡（Atomic Force Microscope、AFM）を用いて、図３（ａ）に示すように、ガイドパターン１８及びアライメントマーク１９の位置を計測する（ステップＳ４）。例えば、ガイドパターン１８の一つ又は複数の箇所の位置を計測し、その一つ又は複数の箇所の位置をガイドパターン１８の位置とする。同様に、アライメントマーク１９の一つ又は複数の箇所の位置を計測し、その一つ又は複数の箇所の位置をアライメントマーク１９の位置とする。
なお、図３（ａ）には、中央のガイドパターン１８の一つの箇所の位置、及び、アライメントマーク１９の一つの箇所の位置を測定する場合を示している。
本実施形態では、計測した位置は、図３（ａ）に示すＸ軸及Ｙ軸で規定されるＸＹ直交座標系の座標位置（Ｘ軸の値、Ｙ軸の値）を用いて表す。なお、Ｙ軸は紙面に対して垂直である。ＰＭＭＡ部分２３とＰＳ部分２４とはＸ軸に沿って交互に配列されている。ＰＭＭＡ部分２３及びＰＳ部分２４の長辺はＹ軸に平行である。
本実施形態では、ステップＳ４におけるアライメントマーク１９の座標位置を原点（０，０）とし、ガイドパターン１８の座標位置を（ｘ２，ｙ１）とする。
ここで、図３（ａ）の位置計測の工程（ステップＳ４）では、ガイドパターン１８及びアライメントマーク１９はミクロ相分離パターン２２で覆われているので、光学式位置ずれ検査装置や電子ビーム式位置ずれ検査装置等の周知の位置ずれ検査装置では、ガイドパターン１８及びアライメントマーク１９の位置を検出することは困難である。
図１０は、ＡＦＭの平面タッピングモードを用いて取得したＣＯＯＬプロセスにおけるＰＭＭＡ部２３（親水性高分子ブロック）及びＰＳ部分２４（疎水性高分子ブロック）の像を示す図である。
図１０から、ＡＦＭの平面タッピングモードを用いると、光学式検査方法や電子ビーム式検査方法では識別が難しいＰＳ部分２４(白色の部分)とＰＭＭＡ部２３(黒色の部分)とを高いコントラストで識別できていることがわかる。
そのため、ステップＳ４では、上述したようにＡＦＭを用いてアライメントマーク１９及びガイドパターン１８の位置を計測する。
なお、走査型透過電子顕微鏡（ＳＴＥＭ）では、ＰＳ部分２４とＰＭＭＡ部２３とを高いコントラストで識別することは困難であることを確認した。その理由は、ＰＳ部分２４及びＰＭＭＡ部２３は元素組成が似通っているからだと考えられる。
一般に、垂直形状のラメラパターンを形成するためには、適切な膜厚のブロック共重合高分子を中性化膜上で自己組織化を促す加熱処理を行う必要がある。ＡＦＭの平面タッピングモードを用いて、化学ガイドパターンの有無による、ブロック共重合高分子の自己組織化の温度依存性の違いを調べた。
その結果、化学ガイドパターンがない場合、加熱処理の温度が７０℃、１７０℃、１８０℃及び２００℃の各々において、ブロック共重合高分子は相分離はするが、親水性高分子ブロック及び疎水性高分子ブロックの位置が定まらない指紋状パターンが形成されることを確認した。
一方、化学ガイドパターンがある場合、加熱処理の温度が７０℃、１７０℃、１８０℃及び２００℃の各々において、高分子ブロック（親水性高分子ブロック、疎水性高分子ブロック）下に埋没した化学ガイドパターンの位置を高精度に検出することが可能であることを確認した。更に、相分離後の疎水性高分子ブロックと親水性高分子ブロックとの境界領域を高精度に検出することが可能であることも確認した。
図５は、ＡＦＭ１００を模式的に示す図である。
ＡＦＭ１００は、カンチレバー１０１と、カンチレバー１０１を所定の振動数で上下に振動させる振動子１０２と、カンチレバー１０１にレーザ光１０３を照射するレーザ光源１０４と、カンチレバー１で反射したレーザ光１０３ａを受光する受光部１０５と、振動子１０２及び受光部１０５に接続する解析及び制御用のコンピュータ１０６と、試料（実施形態の方法で形成したパターンを含むウエハ）１０７を収容するチャンバ１０８と、チャンバ１０８内で試料１０７を支持してカンチレバー１０１に近づけるスキャナ１０９とを含む。
本実施形態では、ＡＦＭ１００をタッピングモードで操作して、アライメントマーク１９及びガイドパターン１８の位置を計測する。タッピングモードでは、周期的に振動するカンチレバー１０１で試料１０７の表面を軽くタッピングすることで、可能な限り非破壊の状態で高速に試料１０７の表面形状を計測する。さらに、タッピングモードでは、カンチレバー１０１の振動振幅が試料１０７のナノレベルの表面形状や試料１０７のナノレベルの内部構造（例えば、高分子薄膜中のナノレベルの内部構造）などにより変化する。そのため、上記振動振幅の変化(位相差)をモニタリングし、その変化が最小限に抑えられるようにＺフィードバックをクローズループとすることで、試料１０７のナノレベルの内部構造のイメージを高速かつ高精度で得ることができる。
本実施形態では、ＡＦＭ１００を用いて計測したガイドパターン１８の位置及びアライメントマーク１９の位置に基づいて、アライメントマーク１９に対するガイドパターン１８の位置ずれ量が許容範囲内にあるか否かを判断する（ステップＳ５）。
例えば、ステップＳ５で計測したガイドパターン１８の座標位置を（ｘ２，ｙ１）、ステップＳ５で計測したアライメントマーク１９の座標位置を（０，０）とすると、ｘ２の絶対値が一定値以下であれば、アライメントマーク１９に対するガイドパターン１８の位置ずれ量は許容範囲内にあると判断する。
ステップＳ５において、アライメントマーク１９に対するガイドパターン１８の位置ずれ量は許容範囲内にあると判断した場合、ＰＭＭＡ部分２３又はＰＳ部分２４の位置（ポリマー部分の位置）を計測する（ステップＳ６）。ここでは、ＰＭＭＡ部分２３の位置を計測する場合について説明する。ステップＳ６の計測はＡＦＭを用いて行う。ＡＦＭを用いると、上述したようにＰＳ部分とＰＭＭＡ部とを高いコントラストで識別できるからである。
次に、ステップＳ６において計測したＰＭＭＡ部分２３の位置及びステップＳ４において計測したガイドパターン１８の位置に基づいて、ガイドパターン１８に対するＰＭＭＡ部分２３の位置ずれ量が許容範囲内にあるか否かを判断する（ステップＳ７）。
ステップＳ７において、ガイドパターン１８に対するＰＭＭＡ部分２３の位置ずれ量が許容範囲内にあると判断した場合、ＰＭＭＡ部分２３を選択的に除去し（ステップＳ９）、図３（ｂ）に示すように、ＰＳ部分２４を残す。
具体的には、酸素ガス（Ｏ２ガス）を含む混合ガスを用いたＲＩＥによってＰＭＭＡ部分２１を選択的に除去する。このとき、ＰＭＭＡ部分２３下のガイドパターン１８及びアライメントマークマーク１９も除去される。その結果、ハーフピッチ（Ｌ０／２、例えば１５ｎｍ）を有する複数のＰＳ部分２４からなるラインアンドスペースパターン状のマスクパターンが得られる。
一方、ステップＳ５、ステップＳ７において、位置ずれ量が許容範囲外にあると判断した場合、ミクロ相分離パターン２２、ガイドパターン１８及びアライメントマーク１９を除去し（ステップＳ８）、その後、ステップＳ１〜Ｓ３を再び行って、ガイドパターン１８、アライメントマーク１９及びミクロ相分離パターン２２を再び形成する。
次に、再び形成したガイドパターン１８、アライメントマーク１９及びミクロ相分離パターン２２に対してステップＳ４及びＳ５を再び行う。ここで、ステップＳ５の判断がＮｏの場合、ステップＳ８，Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５からなる一連の処理を再び行う。この一連の処理を予め決めた回数を行ってもステップＳ５の判断がＮｏの場合には終了に進む。
また、ステップＳ７の判断がＮｏの場合、ステップＳ８，Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７からなる一連の処理を再び行う。この一連の処理を予め決めた回数を行ってもステップＳ７の判断がＮｏの場合には終了に進む。
なお、ステップＳＳ８，Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５からなる一連の処理をＮ（自然数）回数繰り返し、Ｎ回目のステップＳ５の判断がＮｏの場合、ステップＳ６に進んでも構わない。すなわち、ガイドパターン、アライメントマーク及びミクロ相分離パターンの再形成を一定回数（１以上）行うと、位置ずれ量は許容範囲内である可能性が高いと分かっている場合にはステップＳ６に進む。これにより、製造コストの削減化及び製造期間の短縮化を図れる。同様に、ステップＳ８，Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７からなる一連の処理をＭ（自然数）回数繰り返し、Ｍ回目のステップＳ７の判断がＮｏの場合、ステップＳ９に進んでも構わない。
その後、半導体装置を構成するパターンの形成領域Ａ１では、図１１に示すプロセスが続く。なお、アライメントマークの形成領域Ｂにおいても同様のプロセスが続くが、簡略化のため省略する。
まず、ＰＳ部分２４をマスクとして用いて、ＳＯＧ膜（下地膜）１４及び中性化膜２０をエッチングし、ＰＳ部分２４のパターン（ＤＳＡパターン）をＳＯＧ膜１４に転写する（図１１（ａ））。次に、ＰＳ部分２４及びＳＯＧ膜１４をマスクとして用いて、ＳＯＣ膜１３をエッチングし、ＳＯＧ膜の１４のパターンをＳＯＣ膜１３に転写する（図１１（ｂ））。ここでは、ＳＯＣ膜１３をエッチングしている最中にＰＳ部分２４及び中性化膜２０は消滅するとする。その後は、ＳＯＧ膜１４及びＳＯＣ膜１３をマスクに用いて、被加工膜１２をエッチングすることにより、ラインアンドスペースパターン（Ｌ／Ｓパターン）が得られる（図１１（ｃ））。被加工膜１２が絶縁膜の場合、ラインアンドスペースパターンの溝が得られ、被加工膜１２が多結晶シリコン膜の場合、ラインアンドスペースパターンの配線が得られる。
（第２の実施形態）
図６は第２の実施形態に係るパターン形成方法を示す断面図である。図７は第２の実施形態に係るパターン形成方法を示すフローチャートである。本実施形態ではラインアンドスペースパターンの形成方法について説明する。
本実施形態では、第１の実施形態の図１（ｃ）の工程と図２（ａ）の工程との間に、図６（ａ）に示すように、ガイドパターン１８及びアライメントマーク１９の位置を計測する（ステップＳ１０）。すなわち、ステップＳ１０では、ステップＳ１で形成したガイドパターンの位置と、ステップＳ１で形成したアライメントマークの位置とを計測する。
図６（ａ）の位置計測の工程では、ガイドパターン１８及びアライメントマーク１９は露出しているので、ガイドパターン１８及びアライメントマーク１９の位置は、周知の光学式位置ずれ検査装置又は電子ビーム式位置ずれ検査装置を用いて計測できる。なお、ＡＦＭ１００をタッピングモードで操作して、アライメントマーク１９及びガイドパターン１８の位置を計測してもよい。
本実施形態では、ステップＳ１０で計測したアライメントマーク１９の座標位置を原点（０，０）として説明する。また、ステップＳ１０で計測したガイドパターン１８の座標位置を（ｘ１，ｙ１）とする。
次に、第１の実施形態のパターン形成方法を行ってステップＳ９に達したら、図６（ｂ）に示すように、ガイドパターンを除去した箇所（第１の箇所）３１及びそれからＸ軸に沿って第１のピッチの整数倍（図６（ｂ）では１）だけ離れた箇所（第２の箇所）３２の位置を計測する（ステップＳ１１）。
本実施形態では、第１のピッチはＬ０（Ｘ軸に沿ったＰＭＭＡ部分の繰り返しのピッチ）である。第１の箇所３１の位置及び第２の箇所３２の位置は、アライメントマークを除去した箇所の位置を原点としたものである。
第１の箇所３１及び第２の箇所３２は露出しているので、第１の箇所３１の箇所及び第２の箇所３２の位置は、光学式位置ずれ検査装置又は電子ビーム式位置ずれ検査装置で計測できる。なお、ＡＦＭを用いて計測してもよい。
本実施形態では、ステップＳＳ１１における第１の箇所３１の座標位置を（ｘ３，ｙ１）、第２の箇所３２の座標位置を（Ｘ４，ｙ１）とする。
次に、上記座標位置（ｘ１，ｙ１）、上記座標位置（ｘ２，ｙ１）、上記座標位置（ｘ３，ｙ１）及び上記座標位置（ｘ４，ｙ１）を用いて、Ｘ軸に沿ったマスクパターン（ＰＳ部分２４）の位置ずれ量を算出する（ステップＳ１２）。
具体的には、ｘ４’をｘ１＋（ｘ１−ｘ２）＋（ｘ１−ｘ３）−ｎ（本実施形態では１）・Ｌ０（＝ｘ４’）とし、ｘ４’とｘ４との差Δｘ（例えば、ｘ４’−ｘ４、又は、ｘ４−ｘ４’）を算出する。差Δｘは、ステップＳ１，Ｓ３，Ｓ９のそれぞれの段階における位置ずれ量を考慮しているので、マスクパターンの位置ずれ量を正確に算出することが可能となる。
なお、本実施形態では、Ｘ軸に沿って配置されたラインアンドスペースパターンを形成したが、Ｙ軸に沿ってもＰＭＭＡ部分が第２のピッチでも繰り返して配列されているパターンを形成する場合には、ステップＳ４及びステップＳ１１においてＹ軸に関しても計測を行う。第１のピッチ及び第２のピッチは、同じ場合もあるし、異なる場合もある。
この場合、第２のピッチをＬ２とし、ステップＳ４で計測したガイドパターンの座標位置を（ｘ１，ｙ２）とし、ステップＳ１１で計測した第１の箇所の座標位置を（ｘ１，ｙ３）とし、ステップＳ１１で計測した第２の箇所の座標位置を（ｘ１，ｙ４）とすると、ステップＳ１２では、ｙ４’（＝ｙ１＋（ｙ１−ｙ２）＋（ｙ１−ｙ３）−ｍ・Ｌ２（ｍは整数））とｙ４との差Δｙ（例えば、ｙ４’−ｙ４、又は、ｙ４−ｙ４’）を算出す
本実施形態において、ステップ４においてＡＦＭを用い、ステップＳ１０及びＳ１１において光学式位置ずれ検査装置を用いるパターン方法は、現状の半導体製造におけるリソグラフィ工程の位置ずれ検査方法に最も近い。
また、ステップ４においてＡＦＭを用い、ステップＳ１０及びＳ１１において電子ビーム式位置ずれ検査装置を用いるパターン方法は、ナノレベルの微細パターンを形成する場合に有効である。
また、ステップ４においてＡＦＭを用い、ステップＳ１０及びＳ１１においてそれぞれ別種の検査装置を用いてもよい。
また、ステップ４、ステップＳ１０及びＳ１１においてＡＦＭ（タッピングモード）を用いる方法は差分計測にならず最も高精度な計測が可能となる。
本実施形態において、高速な計測を実施する場合には、ステップＳ４においてのみＡＦＭを用いる。
なお、上述した実施形態では、ＰＭＭＡ部分を除去したが、ＰＳ部分を除去しても構わない。また、ガイドパターン上にＰＭＭＡ部分を形成したが、ＰＳ部分を形成しても構わない。
また、上述した実施形態はラインプロセス（LiNe Process）又はスマートプロセス（SMART Process（登録商標）を用いた場合に適用できる。
図８にラインプロセスの工程図を示す。図８において、２５は架橋型ＰＳ（ポリスチレン）膜を示している。ラインプロセスでは、図８（ｄ）の工程で形成した架橋型ＰＳ膜２５がガイドパターン（化学ガイド）として用いられる。ラインプロセスの図８（ｄ）、図８（ｅ）及び図８（ｆ）は、それぞれ、実施形態の図１（ｃ）、図２（ｂ）及び図３（ｂ）に対応する。
図９にスマートプロセスの工程図を示す。図９において、１５Ｎはネガ型レジストパターンを示している。スマートプロセスでは、図９（ｄ）の工程で形成した架橋型ＰＳ膜２５がガイドパターン（化学ガイド）として用いられる。スマートプロセスの図９（ｄ）、図９（ｅ）及び図９（ｆ）は、それぞれ、実施形態の図１（ｃ）、図２（ｂ）及び図３（ｂ）に対応する。
更に、上述した実施形態では走査型プローブ顕微鏡としてＡＦＭを用いたが、ＳＴＭ（Scanning Tunneling Microscope）、ＦＦＭ（Friction Force Microscope）、ＭＦＭ（Magnetic Force Microscope）、ＳＭＭ（Scanning Maxwell Stress Microscope）、ＫＦＭ（Kelvin Probe Force Microscope Surface potential）又はＳＮＯＭ（Scanning Near-field Optical Microscope）を用いてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
Ａ１，Ａ２…形成領域、１１…基板、１２…被加工膜、１３…ＳＯＣ膜、１４…ＳＯＧ膜、１５，１５ａ…ポジ型レジストパターン、１５Ｎ…ネガ型レジストパターン、１６…酸化膜、１７…凹部、１８…ガイドパターン、１９…アライメントマーク（基準パターン）、２０…中性化膜、２１…ブロック共重合体膜、２２…ミクロ相分離パターン、２３…ＰＭＭＡ部分（第１の部分）、２４…ＰＳ部分（第２の部分）、２５…架橋型ＰＳ膜、３１…第１の箇所、３２…第２の箇所、１０１…カンチレバー、１０２…振動子、１０３，１０３ａ…レーザ光、１０４…レーザ光源、１０５…受光部、１０６…コンピュータ、１０７…試料、１０８…チャンバ、１０９…スキャナ。

Claims (10)

  1. 下地膜上にガイドパターンを形成する第１の工程と、
    前記下地膜上に、前記ガイドパターンを覆う、第１のポリマー及び第２のポリマーを含むブロック共重合体膜を形成する第２の工程と、
    前記ブロック共重合体膜に対してミクロ相分離を行い、前記第１のポリマーで形成された複数の第１の部分及び前記第２のポリマーで形成された複数の第２の部分を含み、前記第１の部分と前記第２の部分とが交互に配列されたミクロ相分離パターンを形成する第３の工程と、
    走査型プローブ顕微鏡を用いて、前記ガイドパターンの位置を計測する第４の工程と、
    走査型プローブ顕微鏡を用いて、前記第１の部分又は前記第２の部分の位置を計測する第６の工程と、
    前記第６の工程で計測した前記第１の部分又は前記第２の部分の前記位置、及び、前記第４の工程で計測した前記ガイドパターンの前記位置に基づいて、前記ガイドパターンに対する前記第１の部分又は前記第２の部分の位置ずれ量が許容範囲内にあるか否かを判断する第７の工程と、
    前記第７の工程において、前記位置ずれ量が前記許容範囲内にあると判断した場合、前記複数の第１の部分及び前記複数の第２の部分の一方を除去する第９の工程と
    を具備するパターン形成方法。
  2. 前記第６の工程は、前記走査型プローブ顕微鏡をタッピングモードで操作して行う請求項１に記載のパターン形成方法。
  3. 前記走査型プローブ顕微鏡は、原子間力顕微鏡を含む請求項２に記載のパターン形成方法。
  4. 前記ガイドパターンの位置の計測は、前記下地膜上に形成された基準パターンに対する位置（S4）である請求項１乃至３のいずれかに記載のパターン形成方法。
  5. 前記第３の工程において、前記ガイドパターン上には前記複数の第１の部分の一つが配置され、前記基準パターン上には前記複数の第１の部分の別の一つが配置され、
    前記第９の工程において、前記複数の第１の部分を除去し、且つ、前記ガイドパターンを除去することにより、前記複数の第２の部分からなるマスクパターンを形成する請求項４に記載のパターン形成方法。
  6. 前記第２の工程の前に、前記第１の工程で形成した前記ガイドパターンの位置を計測する第１０の工程と、
    前記第９の工程の後に、前記第９の工程において除去した前記ガイドパターンの箇所（以下、第１の箇所という）の位置、及び、前記マスクパターンの前記第１の箇所の位置から一定の距離を隔てた箇所（以下、第２の箇所という）の位置を計測する第１１の工程と
    を具備する請求項５に記載のパターン形成方法。
  7. 前記第１１の工程の後に、前記マスクパターンの位置ずれを算出する第１２の工程を行う請求項６に記載のパターン形成方法。
  8. Ｘ軸及びそれに交差するＹ軸で規定したＸＹ座標系の座標位置（Ｘ軸の値、Ｙ軸の値）を用い、
    前記複数の第２の部分は第１のピッチでもってＸ軸に沿って配列され、
    前記第１のピッチをＬ１とし、前記基準パターンの座標位置を（０，０）として、
    前記第４の工程で計測した前記ガイドパターンの前記座標位置を（ｘ２，ｙ１）とし、
    前記第１０の工程で計測した前記ガイドパターンの座標位置を（ｘ１，ｙ１）とし、
    前記第１１の工程で計測した前記第１の箇所の座標位置を（ｘ３，ｙ１）とし、
    前記第１１の工程で計測した前記第２の箇所の前記座標位置を（ｘ４，ｙ１）とし、
    ｘ４’をｘ１＋（ｘ１−ｘ２）＋（ｘ１−ｘ３）−ｎ・Ｌ１（ｎは整数）とした場合、
    前記第１２の工程において、前記ｘ４’とｘ４との差を算出する請求項７に記載のパターン形成方法。
  9. 前記複数の第２の部分は第２のピッチでもってＹ軸に沿って配列され、
    前記第２のピッチをＬ２とし、
    前記第４の工程で計測した前記ガイドパターンの前記座標位置を（ｘ１，ｙ２）とし、
    前記第１１の工程で計測した前記第１の箇所の座標位置を（ｘ１，ｙ３）とし、
    前記第１１の工程で計測した前記第２の箇所の前記座標位置を（ｘ１，ｙ４）とし、
    ｙ４’をｙ１＋（ｙ１−ｙ２）＋（ｙ１−ｙ３）−ｍ・Ｌ’（ｍは整数）とした場合、
    前記第１２の工程において、ｙ４’とｙ４との差を算出する請求項８に記載のパターン形成方法。
  10. 前記第１０の工程及び前記第１１の工程の各々において、光学式位置ずれ検査装置、電子ビーム式位置ずれ検査装置又は走査型プローブ顕微鏡を用いて前記位置を計測する請求項６乃至９のいずれかに記載のパターン形成方法。
JP2019047085A 2019-03-14 2019-03-14 パターン形成方法 Active JP7146674B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019047085A JP7146674B2 (ja) 2019-03-14 2019-03-14 パターン形成方法
US16/567,738 US10950439B2 (en) 2019-03-14 2019-09-11 Pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019047085A JP7146674B2 (ja) 2019-03-14 2019-03-14 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2020150153A true JP2020150153A (ja) 2020-09-17
JP7146674B2 JP7146674B2 (ja) 2022-10-04

Family

ID=72423390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019047085A Active JP7146674B2 (ja) 2019-03-14 2019-03-14 パターン形成方法

Country Status (2)

Country Link
US (1) US10950439B2 (ja)
JP (1) JP7146674B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3051964B1 (fr) * 2016-05-27 2018-11-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie
CN113467188B (zh) * 2020-03-30 2022-05-13 长鑫存储技术有限公司 半导体结构及其制备方法
CN113035695A (zh) * 2021-02-25 2021-06-25 泉芯集成电路制造(济南)有限公司 一种掩膜结构的制备方法、半导体器件及其制备方法
TWI835455B (zh) * 2022-12-08 2024-03-11 東龍投資股份有限公司 製程檢測方法、製程檢測圖案及形成方法，及光罩

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064878A (ja) * 2010-09-17 2012-03-29 Toshiba Corp パターン形成方法およびインプリント用モールドの製造方法
JP2013129836A (ja) * 2013-01-07 2013-07-04 Hitachi Ltd 微細構造を有する高分子薄膜およびパターン基板の製造方法
JP2014067956A (ja) * 2012-09-27 2014-04-17 Toshiba Corp パターン形成方法及びリソグラフィ原版の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005097442A (ja) 2003-09-25 2005-04-14 Ube Ind Ltd パターン表面とその製造方法
US9005877B2 (en) * 2012-05-15 2015-04-14 Tokyo Electron Limited Method of forming patterns using block copolymers and articles thereof
EP3062334B1 (en) * 2015-02-27 2020-08-05 IMEC vzw Method for patterning an underlying layer
JP6346115B2 (ja) 2015-03-24 2018-06-20 東芝メモリ株式会社 パターン形成方法
US9576817B1 (en) * 2015-12-03 2017-02-21 International Business Machines Corporation Pattern decomposition for directed self assembly patterns templated by sidewall image transfer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064878A (ja) * 2010-09-17 2012-03-29 Toshiba Corp パターン形成方法およびインプリント用モールドの製造方法
JP2014067956A (ja) * 2012-09-27 2014-04-17 Toshiba Corp パターン形成方法及びリソグラフィ原版の製造方法
JP2013129836A (ja) * 2013-01-07 2013-07-04 Hitachi Ltd 微細構造を有する高分子薄膜およびパターン基板の製造方法

Also Published As

Publication number Publication date
US10950439B2 (en) 2021-03-16
JP7146674B2 (ja) 2022-10-04
US20200294796A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
JP7146674B2 (ja) パターン形成方法
JP6140662B2 (ja) 応力ならびにオーバーレイのフィードフォーワード、及び／または、フィードバック・リソグラフィック・プロセス制御
US7504268B2 (en) Adaptive shape substrate support method
KR20010109212A (ko) 평가방법, 위치검출방법, 노광방법 및 디바이스 제조방법,및 노광장치
US20080028360A1 (en) Methods and systems for performing lithography, methods for aligning objects relative to one another, and nanoimprinting molds having non-marking alignment features
US20050185164A1 (en) Exposure apparatus and a device manufacturing method using the same
JP2004006527A (ja) 位置検出装置及び位置検出方法、露光装置、デバイス製造方法並びに基板
JP4307482B2 (ja) 位置計測装置、露光装置、およびデバイス製造方法
KR20190026958A (ko) 제조 공정에서 기판 상의 패턴들의 포지셔닝을 제어하기 위한 방법 및 컴퓨터 프로그램 제품
JP4183245B2 (ja) アライメント方法、該アライメント方法を用いた露光方法
JP5002221B2 (ja) マークの位置を検出する装置
TW201945841A (zh) 度量衡方法及相關聯裝置
JP4040668B2 (ja) 位置検出装置及び方法、露光装置並びにデバイス製造方法
TWI519905B (zh) 微影裝置及器件製造方法
JPH118189A (ja) 露光装置およびデバイス製造方法
JP2009094265A (ja) マーク位置検出方法および装置
TW201835677A (zh) 判定圖案化製程之校正之方法、元件製造方法、用於微影裝置之控制系統及微影裝置
US9606461B2 (en) Measuring apparatus, measuring method, lithography apparatus, and method of manufacturing article
KR20080086693A (ko) 반도체 소자의 오버레이 측정 방법
JP2009170559A (ja) 露光装置およびデバイス製造方法
EP4361727A1 (en) Method of tilt metrology and associated apparatuses
Cresswell et al. Comparison of SEM and HRTEM CD measurements extracted from test structures having feature linewidths from 40 to 240 nm
Potzick et al. International photomask linewidth comparison by NIST and PTB
JP2004119455A (ja) 位置検出方法および位置検出装置、ならびに露光方法および露光装置
Venstra et al. Photolithography on bulk micromachined substrates

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220921

R151 Written notification of patent or utility model registration

Ref document number: 7146674

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151