JP2012064878A - パターン形成方法およびインプリント用モールドの製造方法 - Google Patents

パターン形成方法およびインプリント用モールドの製造方法 Download PDF

Info

Publication number
JP2012064878A
JP2012064878A JP2010209684A JP2010209684A JP2012064878A JP 2012064878 A JP2012064878 A JP 2012064878A JP 2010209684 A JP2010209684 A JP 2010209684A JP 2010209684 A JP2010209684 A JP 2010209684A JP 2012064878 A JP2012064878 A JP 2012064878A
Authority
JP
Japan
Prior art keywords
pattern
layer
region
phase
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010209684A
Other languages
English (en)
Other versions
JP5284328B2 (ja
Inventor
Naoko Kihara
尚子 木原
Ryosuke Yamamoto
亮介 山本
Akiko Yuzawa
亜希子 湯澤
Yasuaki Odera
泰章 大寺
Takuya Shimada
拓哉 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010209684A priority Critical patent/JP5284328B2/ja
Publication of JP2012064878A publication Critical patent/JP2012064878A/ja
Application granted granted Critical
Publication of JP5284328B2 publication Critical patent/JP5284328B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Micromachines (AREA)
  • Manufacturing Of Magnetic Record Carriers (AREA)

Abstract

【課題】自己組織化材料を用いて製造されるパターンの高精度化を図ったパターンの形成方法,およびインプリント用モールドの製造方法を提供する。
【解決手段】実施形態のパターンの形成方法では,基板上に,第1の層,感光層を順に形成し,前記感光層の第1,第2の領域それぞれを第1,第2の露光量で露光し,第1の溶媒によって,第1の領域を溶解し,露出した第1の層をエッチングし,第2の溶媒によって,感光層の未露光の第3の領域を溶解し,自己組織化材料を第3の開口内に形成する。
【選択図】図6

Description

本発明の実施形態は,パターンの形成方法,およびインプリント用モールドの製造方法に関する。
電子部品製造における微細加工技術は高集積化のキーテクノロジーとして重要であり,近年ナノメートルサイズの加工が要求されてきている。半導体装置として,メモリーデバイス,ロジックデバイスとも,次世代素子においては20nm以下の加工が要求されている。しかし,従来半導体生産に用いられているフォトリソグラフィーの限界解像性は,光源の波長に依存するため,微細加工技術のブレイクスルーが求められている。
また,大容量記録媒体として用いられている磁気記録装置(HDD)の記録密度は年々増加し続けている。そして,テラビット級の高密度化を達成するために,パターンドメディアと呼ばれる,磁性膜を加工することにより信号品質の高い高記録密度媒体を作成する技術が検討されている。
パターンドメディアは,テラビット級の記録密度を実現するために有効な手段である。このような高記録密度を達成するには,要求されるセルサイズが10〜20nm以下と,要求される加工サイズは半導体のトレンドの半分以下である。このような微細加工は,電子線での微細パターンの描画により実現可能である。しかし,これは加工に長時間を要し,加工された媒体は非常に高価なものとなる。10nmレベルのパターンで廉価な加工プロセスを確立することはバターンドメディアの開発において必須要件となる。
ここで,自己組織化材料,例えば,ブロックコポリマーの相分離を利用して,微細パターンを形成できる。
しかし,パターンドメディアを搭載した磁気記録装置において,データを書き込むための磁性ドットは,記録再生ヘッドによるデータの書き込みと読み取りを行うために,その位置が高精度で整列している必要がある。また記録再生ヘッドの位置決めに用いるサーボパターンも同一媒体面に作成する必要がある。
このように,ドットの配置の高精度化の要求を考慮すると,自己組織化材料を用いて製造されるパターンの精度は必ずしも十分なものとは言えない。
特開2004−342226号公報 特開2007−313568号公報
K. Naito et al., IEEE Trans. Magn., vol. 38, p. 1949
本発明の実施形態は,自己組織化材料を用いて製造されるパターンの高精度化を図ったパターンの形成方法,およびインプリント用モールドの製造方法を提供することを目的とする。
実施形態のパターンの形成方法では,第1及び第2の成分を含む自己組織化材料の前記第1の成分より前記第2の成分に大きな親和性を有する基板上に,前記第2の成分より前記第1の成分に大きな親和性を有する第1の層を形成する工程と,前記第1の層上に感光層を形成する工程と,前記感光層を第1の露光量で露光して形成された第1の領域と,前記第1の領域とは異なる領域に前記第1の露光量よりも大きな第2の露光量で露光された第2の領域と,前記第1の領域を囲み,かつ露光されていない第3の領域と,を形成する工程と,第1の溶媒によって,前記感光層の前記第1の領域を溶解して,前記第1の層の表面を露出する第1の開口を形成する工程と,前記第1の開口から露出した前記第1の層をエッチングして,前記基板の表面を露出し,かつ前記第1の開口と連通する第2の開口を形成する工程と,第2の溶媒によって,前記感光層の前記第3の領域を溶解して,前記第1の層の表面を露出し,第3の開口を形成する工程と,前記自己組織化材料を前記第3の開口内に充填することで,前記第1の成分に対応する第1の相と,前記第2の成分に対応し,前記第1の相に囲まれ,かつ少なくとも前記第2の開口に対応して配置される第2の相と,からなるパターンを前記第3の開口内に形成する工程と,前記パターンをマスクとして前記第1の層及び前記感光層,又は前記第1の相及び前記第2の相の何れか一方をエッチングすることで前記基板にパターンを転写する工程と,有する。
実施形態のパターン生成方法により製造されるパターンの一例を表す平面図である。 ビットパターンドメディアを用いた磁気記録再生装置の概略構成を例示する要部斜視図である。 アクチュエータアーム155および軸受部157の詳細を例示する斜視図である。 実施形態のパターン生成方法において用いられる露光用のパターンの一例を表す平面図である。 実施形態のパターン生成方法により製造される途中のパターンの一例を表す平面図である。 露光量と現像液の残膜率の関係を示すグラフである。 露光量と現像液の残膜率の関係を示すグラフである。 実施形態に係るパターン形成方法の手順の一例を表すフロー図である。 実施形態に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 実施形態に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 実施形態に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 実施形態に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 実施形態に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 実施形態に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 実施形態に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 実施形態に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 実施形態に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 実施形態に係るインプリントモールドを表す平面図および断面図である。 比較例に係るパターン形成方法の手順の一例を表すフロー図である。 比較例に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 比較例に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 比較例に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 比較例に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 比較例に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 比較例に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 比較例に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 比較例に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 比較例に係るパターン形成方法で形成中のパターンを表す平面図および断面図である。 実施形態に係る配線構造を表す斜視図である。 実施形態に係る配線構造を表す平面図である。 実施形態に係る配線構造の製造方法の手順の一例を表すフロー図である。 実施形態に係る配線構造の製造方法で形成中のパターンを表す平面図および断面図である。 実施形態に係る配線構造の製造方法で形成中のパターンを表す平面図および断面図である。 実施形態に係る配線構造の製造方法で形成中のパターンを表す平面図および断面図である。 実施形態に係る配線構造の製造方法で形成中のパターンを表す平面図および断面図である。 実施形態に係る配線構造の製造方法で形成中のパターンを表す平面図および断面図である。 実施形態に係る配線構造の製造方法で形成中のパターンを表す平面図および断面図である。 実施形態に係る配線構造の製造方法で形成中のパターンを表す平面図および断面図である。 実施形態に係る配線構造の製造方法で形成中のパターンを表す平面図および断面図である。 実施形態に係る配線構造の製造方法で形成中のパターンを表す平面図および断面図である。 実施形態に係る配線構造の製造方法で形成中のパターンを表す平面図および断面図である。 実施形態に係る配線構造の製造方法で形成中のパターンを表す平面図および断面図である。 実施形態に係る配線構造の製造方法で形成中のパターンを表す平面図および断面図である。
以下,図面を参照して実施形態を説明する。
図1は,本実施形態のパターン生成方法により製造されるパターンの一例を表す平面図である。図示しない基板上にドット1が配置されている。この例は,ビットパターンドメディアの磁性ドット作成のためのエッチングマスク用テンプレートである。サーボ領域2とデータ領域3にそれぞれ対応する領域A1,A2にドット1が配置される。後述のように,このテンプレートからビットパターンドメディアの磁性ドット作成用のエッチングマスクを作成できる。
図2Aは,ビットパターンドメディアを用いた磁気記録再生装置150を示す図である。
図2Aに示すように,磁気記録再生装置150は,ロータリーアクチュエータを用いた形式の装置である。同図において,記録用媒体ディスク180は,スピンドルモータ4に装着され,駆動装置制御部(図示せず)からの制御信号に応答するモータ(図示せず)により矢印Aの方向に回転する。本実施形態に係る磁気記録再生装置150は,複数の記録用媒体ディスク180を備えたものとしても良い。
記録用媒体ディスク180が回転すると,サスペンション154による押付け圧力とヘッドスライダーの媒体対向面(ABSともいう)で発生する圧力とがつりあい,ヘッドスライダーの媒体対向面は,記録用媒体ディスク180の表面から所定の浮上量をもって保持される。
サスペンション154は,駆動コイル(図示せず)を保持するボビン部などを有するアクチュエータアーム155の一端に接続されている。アクチュエータアーム155の他端には,リニアモータの一種であるボイスコイルモータ156が設けられている。ボイスコイルモータ156は,アクチュエータアーム155のボビン部に巻き上げられた駆動コイル(図示せず)と,このコイルを挟み込むように対向して配置された永久磁石及び対向ヨークからなる磁気回路とから構成することができる。
アクチュエータアーム155は,軸受部157の上下2箇所に設けられたボールベアリング(図示せず)によって保持され,ボイスコイルモータ156により回転摺動が自在にできるようになっている。その結果,磁気記録ヘッドを記録用媒体ディスク180の任意の位置に移動できる。
ドットパターンは,図3に示す自己組織化材料配列用のパターンを用いて,図4のように自己組織化材料(例えば,ジブロックコポリマー)を配置することで形成できる。即ち,図3に示すように,基板上にガイドパターン4およびプレパターン5を形成する。
ガイドパターン4は,自己組織化材料が配置される領域A1,A2を設定するためのものである。ガイドパターン4は,領域A1,A2に対応する開口を有し,この開口内にプレパターン5が配置される。
プレパターン5は,自己組織化材料中のドット6(例えば,ジブロックコポリマーの第2相成分)の配置の基準となり,このドット6の構成成分と親和性を有する。
図4において,自己組織化材料中のドット6以外(例えば,ジブロックコポリマーの第1相成分)を除去することで,図1に示すドット1のパターンが形成される。
(パターンの形成に用いられる材料)
パターンの形成方法自体を説明する前に,パターンの形成に用いられる材料を説明する。
自己組織化材料は,第1,第2の相(成分)に分離し,これら第1,第2の相の配列パターンが,組成,温度等の条件により定まる材料である。自己組織化材料の一例として,ブロックコポリマー(ジブロックコポリマー等)を含む組成物を挙げることができる。この実施形態において,この組成物が,エッチング耐性の異なる2種類の相に分離する(例えば,相分離した第1の相の成分が,第2の相の成分よりエッチング耐性が低い)という条件を満足すれば,ブロックコポリマー成分の組成・分子量は特に限定されない。
こうした第1の相成分と第2の相成分とを含むブロックコポリマーとしては,例えば,ポリスチレン−ポリメチルメタクリレート(PS−PMMA),ポリスチレン−ポリ(エチレン−alt−プロピレン),ポリスチレン−ポリブタジエン(PS−PBD),ポリスチレン−ポリイソプレン(PS−PI),ポリスチレン−ポリビニルメチルエーテル(PS−PVME),およびポリスチレン−ポリエチレンオキサイド(PS−PEO)などが挙げられる。
なお,用語「alt」は,交互に繰り返し単位を有するポリマーを意味する。即ち,ポリ(エチレン−alt−プロピレン)は,その主鎖にエチレン単位とプロピレン単位とを交互に有するポリマーを意味するものとして理解される。
シリンダー配向性の高いブロックコポリマーとして,(1)液晶性メソゲン基が置換されたポリアクリレートと,(2)ポリエチレンオキサイド,ポリプロピレンオキサイド,またはポリブチレンオキサイドなどとのブロックコポリマーが挙げられる。
ブロックコポリマーの総分子量,各ポリマー成分の分子量や極性の差などを調整することによって,得られる相分離のピッチ(第1相または第2相の成分同士の間隔)を制御できる。
エッチング耐性の高い,一方のポリマー組成(例えば,第2の相成分)として,金属元素,例えばシリコンや鉄などを含むジブロックコポリマーを利用できる。例えば,シリコン化合物と有機組成ポリマーの共重合体(例えば,ポリスチレンとポリジメチルシロキサンとの共重合体,またはポリメチルメタクリレートとポリメタクリル酸のPOSS(Polyhedral Oligomeric Silsesquioxane)エステル)などがジブロックコポリマーとして望ましい。
基板11は,自己組織化材料の第1の相成分より第2の相成分に大きな親和性を有する材料を少なくともその表面に有する。基板11は,例えば各種メタル基板,ガラス基板,およびシリコン基板などを用いることができる。また基板11として各種メタル基板,ガラス基板,およびシリコン基板などの上に,磁性体,半導体,絶縁膜,導電膜などからなる薄膜を形成した基板を用いてもよい。すなわち,基板材料を直接加工して,基板11を形成できる。あるいは,基板に薄膜を形成して,基板11とすることもできる。
後述のように,基板材料と機能性材料は,自己組織化材料の第1,第2の相成分との親和性を考慮して,適宜に組み合わせて用いられる。
機能性材料は,自己組織化材料(例えば,ジブロックコポリマー等のブロックコポリマー)の第2の相成分より第1の相成分に大きな親和性を有する材料である。機能性材料として,例えば,自己組織化材料中のジブロックコポリマーの2つの成分の一方からなるホモポリマーが挙げられる。
また,自己組織化材料に含まれるジブロックコポリマーの第1の相の成分が,親水性の比較的高いポリマー成分(たとえば,ポリメチルメタクリレート(PMMA),ポリエチレンオキサイド(PEO)など)である場合,広く親水性材料一般(Siや,SOG(Spin on Glass),フェノール系レジスト材料など)を機能性材料として利用できる。この場合,基板材料として例えばSiNを選択し,Siや,SOG,フェノール系レジスト材料などの機能性材料を機能性膜として成膜して,利用できる。
既述のように,ドット1は,基板全面には配置されず,特定の領域(例えば,領域A1,A2)内にのみ配置されている。このパターンの精度を確保するには,(1)特定の領域の位置精度,(2)特定の領域に対するドット1の相対的な位置精度の双方が求められる。後述のように,本実施形態では,この精度を確保するために,後述のように,レジストを2段階に露光する。
図5Aおよび図5Bは,レジストのEB露光量と現像後のレジストの残膜率の関係の一例を示すグラフである。
露光量1で露光されたレジストは,主鎖が切断されることで分子量が低下し,現像液(溶媒)による除去(溶解)が容易となる(ポジレジスト)。一方,露光量1より大きな露光量2で露光されたレジストは,クロスリンクにより架橋され,現像液による除去が困難となる(ネガレジスト)。即ち,このレジストは,露光量によりポジ・ネガ両方の特性を具現できる。
図5Aに示すように,現像液Aは,露光量1の範囲でのみ,レジストを溶解する(未露光および露光量2の範囲において,レジストを溶解しない)。図5Bに示すように,現像液Bは,未露光および露光量1の範囲でレジストを溶解する(露光量2の範囲において,レジストを溶解しない)。即ち,露光量2の範囲では,現像液Aはもとより,現像液Bもレジストを溶解しない。
レジストが,露光量1,2(第1,第2の露光量)で2段階に露光されることで,レジスト上に第1,第2の露光量で露光された第1,第2の領域,未露光の第3の領域が生じる。
2段階に露光後に,レジストを現像液Aで現像することで,第1の領域が除去される。
その後に,レジストを現像液Bで現像することで,第3の領域が除去される。即ち,第2の領域はレジストの分子が架橋しているため,溶解せず,現像液Bにより未露光部(第3の領域)のみが溶解,除去される。現像液Bとして,レジスト塗布に使用されるレジスト溶媒を利用できる。
このような関係にあるレジスト,現像液A,Bの組み合わせとして,PMMA(polymenthyl methacrylate)レジスト,IPA(isopropyl alcohol)(現像液A),MIBK(methyl isobutyl ketone) (現像液B)が挙げられる。
(パターン形成方法)
図6および図7A〜図7Iを参照して,実施形態に係るパターンの形成方法を説明する。
なお,図7A〜図7Iの(a),(b)はそれぞれ平面図および断面図である。断面図は,平面図のX−Xで切断した状態を表す。これは,後述の図10A〜図10I,図14A〜図14Lおいても同様である。
(1)基板11上への機能性層12の形成(ステップS11および図7A)
基板11上にブロックコポリマーの配向を制御する機能性層12を形成する。
(2)機能性層12上へのレジスト層13の形成(ステップS12および図7B)
露光量によりポジ・ネガ両方の特性を具現できるレジスト層13を機能性層12上に塗布,乾燥する。
(3)レジスト層13の露光(ステップS13,S14および図7C,図7D)
次のように,レジスト層13を2段階に露光する。
・レジスト層13に露光量1でドットパターン14(第1の領域)を描画する(ステップS13および図7C参照)。このときのパターンのピッチは後に用いる自己組織化材料の相分離ピッチ(第2の相同士の間隔)の整数倍であることが望ましい。相分離ピッチの安定性を保持するためである。後述のステップS15,S16によって,このドットパターン14に対応して,自己組織化材料の第2の相との親和性が確保されることによる。
・次に,レジスト層13がネガ化する露光量2でガイドパターン15(第2の領域)を描画する(ステップS14および図7D参照)。ドットパターン14(第1の領域)およびガイドパターン15(第2の領域)以外の領域(第3の領域)は未露光の状態で保持される。この第3の領域は,ドットパターン14を囲み,後述のように,自己組織化パターン19が形成される。
(4)レジスト層13の第1の領域の除去(ステップS15および図7E)
描画装置より取り出した基板11を現像液Aで現像することにより,露光量1で描画したパターン14(第1の領域)を現像し,ビット整列のためのホールパターン16を形成する。
(5)機能性層12のエッチング(ステップS16および図7F)
レジスト層13をマスクとして,ホールパターン16の底部にある機能性層12をエッチングし,基板11の表面が露出され,自己組織化材料の第2の相と親和性のあるパターン17を形成する。
(6)レジスト層13の第3の領域の除去(ステップS17および図7G)
さらに,現像液Bにより未露光部(第3の領域)を現像することで,基板11が露出した微細ドットパターンを囲む,凹部18(第3の領域)を形成する。
(7)自己組織化パターン19の形成(ステップS18および図7H)
凹部18内に自己組織化材料を塗布するなどにより充填することで,自己組織化パターン19を得ることができる。自己組織化パターン19は,第1相19aおよび第1相19a中に相分離して配置される第2相19bを有する。
第2相19bは,基板11との親和性の関係で,パターン17に対応して形成される。また,第2相19b自身の配列パターンに起因して,パターン17と直接には対応しない第2相19bも形成される。即ち,パターン17上およびパターン17間それぞれに第2相19bが配置される。
なお,図7Hにおいて,第2相19bの一部を破線で表している。これは,第2相19bの一部が線X−Xの断面上には配置されていないことを表す。後述の図7I,図8,図10H,図10Iも同様に,破線で表された対象物は線X−Xの断面上には配置されていない。
(8)自己組織化パターン19の第1相19aの除去(ステップS19および図7I)
レジスト層13が有機物で構成され,自己組織化パターン19のドット構造(第2相19b)がSiなどの金属元素を含有すると,異方性酸素エッチングにより,第1相19aおよびレジスト層13の第2の領域を除去し,ドットマスクパターン(第2相19b)のみを基板11に保持できる。
第2相19bが,第1相19aより酸素エッチングされ難いことで,酸素エッチング後に,第2相19bが残存する。また,第2相19bがマスクとして機能することで,第2相19bの直下の領域において,第1相19aおよび機能性層12が残存する。
図8に図7Iに示す自己組織化ドットから作成されたインプリントモールドを示す。インプリントモールドは,例えば,次のようにして作成できる。
(1)図7Iの自己組織化ドットをマスクとして基板を加工(例えば,Si基板をエッチング)し,インプリントモールドを作成できる。即ち,加工した基板自体をインプリントモールドとして利用できる。
ここで,基板11と機能層12の間にエッチングマスク形成層を付加した基板を用いてS11からS19のステップを行い,得られた自己組織化ドットをエッチングマスク層に転写して基板を加工しても良い。マスク形成層に基板とのエッチング選択比の大きな材料を用いることで,アスペクト比の大きなインプリントモールドを作成できる。この場合,
(2)加工した基板への電鋳(電気めっき)によって,基板にNi等の金属層を形成し,インプリントモールドとしても良い。加工された基板をそのままインプリントモールドとする場合に比べて,耐久性が向上し,複製により量産への対応が可能など工業的価値が高くなる。
(3)また,自己組織化ドットの形状を樹脂等に転写してインプリントモールドを作成してもよい。例えば,光硬化性組成物に自己組織化ドットを押しつけた状態で,光を照射して光硬化性組成物を硬化させる。この結果,光硬化性組成物は,自己組織化ドットと対応する凹部を有する。そして,光硬化性組成物を電鋳することで,この凹部に対応する突起を有する金属層が形成される。その後に,金属層を保持する保持層を付加し,光硬化性組成物を溶媒等で溶解することで,自己組織化ドットに対応する形状の金属層/保持層がインプリントモールドとして形成される。
(比較例)
本実施形態の比較例につき説明する。
図9および図10A〜図10Iを参照して,比較例に係るパターン形成方法を説明する。
(1)基板11上への機能性層12の形成(ステップS11xおよび図10A)
(2)機能性層12上への第1のレジスト層13xの形成(ステップS12xおよび図10B)
ポジの第1のレジスト層13xを機能性層12の上に塗布,乾燥する。
(3)第1のレジスト層13xの第1の領域の露光(ステップS13xおよび図10C)による露光領域14の形成
(4)第1のレジスト層13xの第1の領域の除去(ステップS15xおよび図10D)によるホールパターン16の形成
(5)ホールパターン16底部の機能性層12のエッチング(ステップS16xおよび図10E)
(6)第1のレジスト層13xの除去および機能性層12上への第2のレジスト層13yの形成(ステップS161,S162および図10F)
第1のレジスト層13xを除去し,ネガの第2のレジスト層13yを機能性層12の上に塗布,乾燥する。
(7)第2のレジスト層13yの第2の領域の露光および第3の領域の除去(ステップS14x,S17xおよび図10G)による溝部18の形成
(8)溝部18への自己組織化パターン19の形成(ステップS18xおよび図10H)
(9)自己組織化パターン19の第1相19aの除去(ステップS19xおよび図10I)
この比較例では,第1,第2のレジスト層13x,13yを用い,これらそれぞれに対して,1回のみ露光している。この結果,第1,第2のレジスト層13x,13yそれぞれで露光した第1,第2の領域にずれが生じやすくなる(アライメントのずれ)。なお,この詳細は,比較例1で説明する。
以上のように,本実施形態によれば,データ部に整列した磁性ドットに対し,より正確にリードライトができるビットパターンドメディア(BPM)を作製できる。
(1)自己組織化材料による作製において,ビット位置制御用パターンとサーボガイド用非磁性領域作成のプレパターンをEB(電子ビーム)により同時に作製することにより,データ部とサーボ部の位置精度が高いビットパターンドメディア(BPM)のテンプレートを作成できる。
(2)テンプレートを基板に転写して,データ部とサーボ部の位置精度が高いナノインプリント用モールドを作成できる。このモールドを用いて,ビットパターンドメディアの磁性パターン形成マスクのデータ部とサーボ部を一度のインプリントで,高精度に作成できる。
(配線パターン形成方法)
また,図11,図12に示す配線構造を作成するプロセスを図13,図14A〜図14Lに示す。この配線構造は,下層配線22,上層配線31がコンタクト32で接続されている。
本実施形態によれば,下層配線22に対し上部配線31と精度の高い微細なコンタクト32が作成可能である。
(1)基板21への下層配線22の形成(ステップS21,および図14A)
基板21上に下層配線22を形成する。例えば,基板21にスパッタリング等で金属層を形成し,レジスト等をマスクとして,この金属層をエッチングすることで,下層配線22を形成できる。
(2)機能性層23およびレジスト層24の形成(ステップS22,および図14B)
下層配線22を作成した基板に機能性層23と露光量によりポジ・ネガ両方の特性を具現できるレジスト層24を形成する。
(3)レジスト層24の露光(ステップS23,S24および図14C,図14D)
次のように,レジスト層24を2段階に露光する。
・プレパターン24a(レジスト層24の第1の領域)の第1の光量での露光(ステップS23および図14C参照)
レジスト層24のコンタクトホール位置に,自己組織化整列用のプレパターン24aを露光量1で描画する。
・ガイドパターン24b(レジスト層の第2の領域)の第2の光量での露光(ステップS24,および図14D)
レジスト層23がネガ化する露光量2で,上層配線31を形成するためのガイドパターン24bを描画する。プレパターン24a(第1の領域)およびガイドパターン24b(第2の領域)以外の領域(第3の領域)24cは未露光の状態で保持される。
(4)ホールパターン25の形成(レジスト層23の第1の領域の除去)(ステップS25,および図14E)
現像液Aによりプレパターン24aを現像し,コンタクトホール位置決めのホールパターン25を作成する。
(5)親和性パターンの形成(機能性層のエッチング)(ステップS26,および図14F)
エッチングにより機能性膜22の一部を除去し,ジブロックの一方の組成に親和性のあるパターンを作成する。
(6)上部配線パターン27の形成(レジスト層23の第3の領域の除去)(ステップS27,および図14G)
現像液Bで未露光部分を除去し,上部配線用パターン27を作成する。
(7)自己組織化パターン28の形成(ステップS28,および図14H)
自己組織化材料を塗布し,自己組織化パターン28を形成する。自己組織化パターン28は,第1相28aおよび第1相28a中にシリンダーに相分離して配置される第2相28bを有する。
(8)コンタクトホールパターン29の形成(第2相28bの除去)(ステップS29,および図14I)
エッチングにより第2相28bを除去し,コンタクトホールパターン29を作成する。
(9)自己組織化材料の除去(ステップS30,および図14J)
適当な溶媒により残った自己組織化材料を除去し,上部配線パターンライン溝30とコンタクトホールパターンを作成する。
(10)配線の形成(ステップS31,S32,および図14K,図14L)
上部配線・コンタクトホールへメタルを埋め込み,レジスト層23を剥離することで,上配線31,コンタクト32を形成する。等間隔で配列された下層配線22,上層配線31の交差部でコンタクト32接合された回路構造を作成できる。
なお,たとえば,上記構造でコンタクト32に導電性メタルの代わりに電子励起発光素子材料を用いると,パッシブマトリクスディスプレイとすることができる。
以下,実施例を示す。既述のように,上記実施形態に係るパターンの形成方法は,ビットパターンドメディアおよび半導体素子の作成を含む微細加工技術一般に適用可能である。
(実施例1)
(1)末端が水酸基のポリスチレンをシリコン基板に塗布し,140℃で30時間加熱後,トルエンで洗浄し余剰のポリスチレンを除去することでシリコン基板上にポリスチレンの薄膜を形成した(基板11への機能性層12の形成)。
(2)シリコン基板のポリスチレンの薄膜上にPMMAレジストをスピンコートで塗布した(レジスト層13の形成)。
(3)PMMAレジストの膜を形成したシリコン基板を加速電圧30keVのEB(電子ビーム)露光装置にセットし,電子線で描画,露光した。34nmピッチの正三角形のドットパターンを1辺25μmのエリアに露光量1mC/cm(露光量1)で描画後,幅50nm,長さ25μmのガイドパターンを露光量2C/cm(露光量2)にて描画した(レジスト層13の露光)。
(4)EB露光装置から基板を取り出し,イソプロピルアルコール(現像液A)で現像し,ポジのドットパターンを得た(第1の領域の除去)。
(5)酸素エッチングで,先に生成したポリスチレン薄膜を除去し,Si基板表面がドット上に露出したポリスチレン薄膜のパターンを得た(機能性層12のエッチング)。
(6)次に,MIBK(methyl isobutyl ketone)で現像し,未露光部を除去した(レジスト層13の第3の領域の除去)。露光量2で描画した領域はネガ化しておりネガパターンで構成されたガイド溝を作成した。
(7)次に自己組織化材料であるPS−PDMS(poly styrene-polydimethylsiloxane)をガイド内に塗布し,アニール処理を施すことによりガイド内のみにPS−PDMSのドットパターンを得ることが出来た(自己組織化パターンの形成)。このとき用いたPS−PDMSの分子量は,PS=11.7k,PDMS=2.9kであった。
(8)続いて,酸素プラズマでエッチングすることにより,ネガ化したPMMAガイドとPS−PDMSのPSマトリクスとを除いた(自己組織化パターンの第1相の除去)。その結果,17nmピッチのPDMSドットパターンのみをガイド溝パターン領域に作成することができた。
(実施例2)
実施例1で作成したPS−PDMSのパターンをマスクとして,SFと酸素の1:1混合ガスで,シリコン基板をプラズマエッチングした。所望位置・領域のみにドットのあるシリコンモールドが作成された。
(実施例3)
図11,図12に示す配線構造を作成した。
(1)基板上に,ライン幅60nm,180nmピッチで平行に配置されるメタル配線を形成した(基板21への下層配線の形成)。
(2)メタル配線が形成される基板上に,末端が水酸基のポリスチレンを塗布し,140℃で30時間過熱後,トルエンで洗浄し余剰のポリスチレンを除去することで基板上にポリスチレンの薄膜を形成した。さらに,その上にPMMAレジストをスピンコート塗布した(基板21への機能性層22およびレジスト層23の形成)。
(3)PMMAレジストの膜を形成したシリコン基板を加速電圧30keVのEB(電子ビーム)露光装置にセットし,電子線で描画,露光した(レジスト層23の露光)。X方向,Y方向それぞれの間隔L1,L2(図14E参照)がそれぞれ260nm,180nmで直径30nmのドットのパターンを露光量1mC/cm(露光量1)で描画した。その後,幅W(図14E参照)が200nmのガイドパターンを露光量2C/cm(露光量2)にて描画した。
(4)基板を取り出し,イソプロピルアルコールで現像し,ポジのドットパターンを得た(ホールパターン25の形成)。
(5)酸素エッチングで,先に生成したポリスチレン薄膜を除去し,Si基板表面がドット上に露出したポリスチレン薄膜のパターンを得た(親和性パターンの形成)。
(6)次に,MIBKで現像し,未露光部を除去した。露光量2で描画した領域はネガ化しておりネガパターンで構成されたガイド溝を作成した(上部配線パターン27の形成)。
(7)次に自己組織化材料であるPS−PMMAをガイド内に塗布し,180℃で30時間アニール処理を施すことによりガイド内のみにPMMAシリンダーが基板に垂直配向したパターンを得ることが出来た(自己組織化パターン28の形成)。このとき用いたPS−PDMSの分子量は,PS=166.2k,PDMS=42kであった。
(8)続いて酸素プラズマでエッチングすることにより,自己組織化PMMA相をエッチングにより除去し,露出した下層配線へのコンタクトホールを作成した(コンタクトホールパターン29の形成)。
(9)さらに基板をトルエン溶媒で洗浄することによりPS−PMMAのPSマトリクスを除いた(自己組織化材料の除去)。
(10)ライン溝とコンタクトホールへスパッタによりNiを埋め込み,図12に示すコンタクトホールで接続されたマトリクス回路を得た(配線の形成)。
(比較例1)
比較例1は,既述の図13の手順でドットパターンを形成する。
実施例1において,ドットパターンを露光量1で描画後,基板を取り出し,イソプロピルアルコールで現像しポジのドットパターンを得た。
酸素エッチングで,先に生成したポリスチレン薄膜を除去し,Si基板表面がドット上に露出したポリスチレン薄膜のパターンを得た。
次に,ネガ型有機レジストを塗布し,再度EB描画によりガイドパターンを描画した。
現像液Cで現像後ガイドパターンと先に描画したドットパターンの位置をAFM(Atomic Force Microscope)で観察すると,先に描画したドットパターンの位置とガイドの位置が設計に比較し10nmずれていることがわかった。
このように,第1,第2のレジスト層それぞれを形成し,露光すると,それぞれの露光のパターンがずれ,精度の低下を招くことになる。
本発明のいくつかの実施形態を説明したが,これらの実施形態は,例として提示したものであり,発明の範囲を限定することは意図していない。これら新規な実施形態は,その他の様々な形態で実施されることが可能であり,発明の要旨を逸脱しない範囲で,種々の省略,置き換え,変更を行うことができる。これら実施形態やその変形は,発明の範囲や要旨に含まれるとともに,特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…ドット,2…サーボ領域,3…データ領域,4…ガイドパターン,5…プレパターン,6…ドット,11…基板,12…機能性層,13…レジスト層,14…ドットパターン,15…ガイドパターン,16…ホールパターン,17…パターン,18…領域,19…自己組織化パターン,19a 第1の相,19b 第2の相,21…基板,22…下層配線,23…プレパターン,24…ガイドパターン,25…ホールパターン,27…上部配線パターン,28…自己組織化パターン,29…コンタクトホールパターン,30…上部配線パターンライン溝,31…上部配線,32…コンタクト

Claims (5)

  1. 第1及び第2の成分を含む自己組織化材料の前記第1の成分より前記第2の成分に大きな親和性を有する基板上に,前記第2の成分より前記第1の成分に大きな親和性を有する第1の層を形成する工程と,
    前記第1の層上に感光層を形成する工程と,
    前記感光層を第1の露光量で露光して形成された第1の領域と,前記第1の領域とは異なる領域に前記第1の露光量よりも大きな第2の露光量で露光された第2の領域と,前記第1の領域を囲み,かつ露光されていない第3の領域と,を形成する工程と,
    第1の溶媒によって,前記感光層の前記第1の領域を溶解して,前記第1の層の表面を露出する第1の開口を形成する工程と,
    前記第1の開口から露出した前記第1の層をエッチングして,前記基板の表面を露出し,かつ前記第1の開口と連通する第2の開口を形成する工程と,
    第2の溶媒によって,前記感光層の前記第3の領域を溶解して,前記第1の層の表面を露出し,第3の開口を形成する工程と,
    前記自己組織化材料を前記第3の開口内に充填することで,前記第1の成分に対応する第1の相と,前記第2の成分に対応し,前記第1の相に囲まれ,かつ少なくとも前記第2の開口に対応して配置される第2の相と,からなるパターンを前記第3の開口内に形成する工程と,
    前記パターンをマスクとして前記第1の層及び前記感光層,又は前記第1の相及び前記第2の相の何れか一方をエッチングすることで前記基板にパターンを転写する工程と,
    を有することを特徴とするパターンの形成方法。
  2. 前記感光層がPMMAを含む
    ことを特徴とする請求項1記載のパターンの形成方法。
  3. 前記第1,第2の成分が,互いに異なるポリマー成分であり,
    前記自己組織化材料が,前記第1,第2の成分が結合されたブロックコポリマーである
    ことを特徴とする請求項1記載のパターンの形成方法。
  4. 前記第2の成分が,シリコンを含有するポリマー成分である
    ことを特徴とする請求項1記載のパターンの形成方法。
  5. 第1及び第2の成分を含む自己組織化材料の前記第1の成分より前記第2の成分に大きな親和性を有する基板上に,前記第2の成分より前記第1の成分に大きな親和性を有する第1の層を形成する工程と,
    前記第1の層上に感光層を形成する工程と,
    前記感光層を第1の露光量で露光して形成された第1の領域と,前記第1の領域とは異なる領域に前記第1の露光量よりも大きな第2の露光量で露光された第2の領域と,前記第1の領域を囲み,かつ露光されていない第3の領域と,を形成する工程と,
    第1の溶媒によって,前記感光層の前記第1の領域を溶解して,前記第1の層の表面を露出する第1の開口を形成する工程と,
    前記第1の開口から露出した前記第1の層をエッチングして,前記基板の表面を露出し,かつ前記第1の開口と連通する第2の開口を形成する工程と,
    第2の溶媒によって,前記感光層の前記第3の領域を溶解して,前記第1の層の表面を露出し,第3の開口を形成する工程と,
    前記自己組織化材料を前記第3の開口内に充填することで,前記第1の成分に対応する第1の相と,前記第2の成分に対応し,前記第1の相に囲まれ,かつ少なくとも前記第2の開口に対応して配置される第2の相と,からなるパターンを前記第3の開口内に形成する工程と,
    前記パターンをマスクとして前記第1の層及び前記感光層,又は前記第1の相及び前記第2の相の何れか一方をエッチングすることで前記基板にパターンを転写する工程と,
    前記パターンが転写された基板を型としてインプリント用モールドを形成する工程と,
    を有することを特徴とするインプリントモールドの製造方法。
JP2010209684A 2010-09-17 2010-09-17 パターン形成方法およびインプリント用モールドの製造方法 Expired - Fee Related JP5284328B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010209684A JP5284328B2 (ja) 2010-09-17 2010-09-17 パターン形成方法およびインプリント用モールドの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010209684A JP5284328B2 (ja) 2010-09-17 2010-09-17 パターン形成方法およびインプリント用モールドの製造方法

Publications (2)

Publication Number Publication Date
JP2012064878A true JP2012064878A (ja) 2012-03-29
JP5284328B2 JP5284328B2 (ja) 2013-09-11

Family

ID=46060250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010209684A Expired - Fee Related JP5284328B2 (ja) 2010-09-17 2010-09-17 パターン形成方法およびインプリント用モールドの製造方法

Country Status (1)

Country Link
JP (1) JP5284328B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8808557B1 (en) 2013-02-19 2014-08-19 Kabushiki Kaisha Toshiba Pattern forming method
WO2014208311A1 (ja) * 2013-06-26 2014-12-31 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
US9514938B2 (en) 2013-06-12 2016-12-06 Kabushiki Kaisha Toshiba Method of forming pattern
JP2020150153A (ja) * 2019-03-14 2020-09-17 キオクシア株式会社 パターン形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427112A (ja) * 1990-05-22 1992-01-30 Fujitsu Ltd レジストマスクの製造方法
JPH1197449A (ja) * 1997-05-07 1999-04-09 Internatl Business Mach Corp <Ibm> Esd防止デバイス及びその形成方法
JP2000138219A (ja) * 1998-10-30 2000-05-16 Nippon Telegr & Teleph Corp <Ntt> 配線構造の製造方法
JP2000199953A (ja) * 1999-01-07 2000-07-18 Toshiba Corp パタ―ン形成方法
JP2007313568A (ja) * 2006-05-23 2007-12-06 Kyoto Univ 微細構造体、パターン媒体、及びそれらの製造方法
JP2008090956A (ja) * 2006-10-03 2008-04-17 Toshiba Corp 磁気記録媒体、その製造方法、および磁気記録装置
JP2010053263A (ja) * 2008-08-29 2010-03-11 Hitachi Ltd 微細構造を有する高分子薄膜およびパターン基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427112A (ja) * 1990-05-22 1992-01-30 Fujitsu Ltd レジストマスクの製造方法
JPH1197449A (ja) * 1997-05-07 1999-04-09 Internatl Business Mach Corp <Ibm> Esd防止デバイス及びその形成方法
JP2000138219A (ja) * 1998-10-30 2000-05-16 Nippon Telegr & Teleph Corp <Ntt> 配線構造の製造方法
JP2000199953A (ja) * 1999-01-07 2000-07-18 Toshiba Corp パタ―ン形成方法
JP2007313568A (ja) * 2006-05-23 2007-12-06 Kyoto Univ 微細構造体、パターン媒体、及びそれらの製造方法
JP2008090956A (ja) * 2006-10-03 2008-04-17 Toshiba Corp 磁気記録媒体、その製造方法、および磁気記録装置
JP2010053263A (ja) * 2008-08-29 2010-03-11 Hitachi Ltd 微細構造を有する高分子薄膜およびパターン基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8808557B1 (en) 2013-02-19 2014-08-19 Kabushiki Kaisha Toshiba Pattern forming method
US9514938B2 (en) 2013-06-12 2016-12-06 Kabushiki Kaisha Toshiba Method of forming pattern
WO2014208311A1 (ja) * 2013-06-26 2014-12-31 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
JP2015008246A (ja) * 2013-06-26 2015-01-15 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US9810987B2 (en) 2013-06-26 2017-11-07 Tokyo Electron Limited Substrate treatment method, computer storage medium and substrate treatment system
JP2020150153A (ja) * 2019-03-14 2020-09-17 キオクシア株式会社 パターン形成方法
JP7146674B2 (ja) 2019-03-14 2022-10-04 キオクシア株式会社 パターン形成方法

Also Published As

Publication number Publication date
JP5284328B2 (ja) 2013-09-11

Similar Documents

Publication Publication Date Title
US8257598B2 (en) Method using block copolymers for making a master mold with high bit-aspect-ratio for nanoimprinting patterned magnetic recording disks
JP5819059B2 (ja) ナノメートルスケールの自己組織化膜上の支持メンブラン
US9377683B2 (en) Imprint template with optically-detectable alignment marks and method for making using block copolymers
US9034197B2 (en) Method for separately processing regions on a patterned medium
US7618675B2 (en) Pattern forming method and method of processing a structure by use of same
US7635529B2 (en) Substrate for magnetic recording media, magnetic recording media and magnetic recording apparatus
JP5814868B2 (ja) 磁気記録媒体の製造方法
KR101367906B1 (ko) 패턴 자기 기록 매체의 제조방법
US20100165512A1 (en) System, method and apparatus for master pattern generation, including servo patterns, for ultra-high density discrete track media using e-beam and self-assembly of block copolymer microdomains
JP2011088444A (ja) インプリント装置および離型方法
JP5330527B2 (ja) 構造体
JP5284328B2 (ja) パターン形成方法およびインプリント用モールドの製造方法
JP5755607B2 (ja) 磁気記録媒体およびその製造方法
JP2009006619A (ja) ナノインプリント用モールドおよび記録媒体
JP5558444B2 (ja) モールドの製造方法
JP5651616B2 (ja) 磁気記録媒体、及びその製造方法
US20130287881A1 (en) Imprint mold for manufacturing bit-patterned medium and manufacturing method of the same
JP5687679B2 (ja) インプリント方法
US7105280B1 (en) Utilizing permanent master for making stampers/imprinters for patterning of recording media
JP4869396B2 (ja) 電鋳用原盤、及びその製造方法
JP2009084644A (ja) スタンパの製造方法およびスタンパ
Yang et al. Advanced lithography for bit patterned media
JP2009208447A (ja) インプリント用モールド構造体、並びにインプリント方法、磁気記録媒体及びその製造方法
US20050011767A1 (en) Manufacturing method for a magnetic recording medium stamp and manufacturing apparatus for a magnetic recording medium stamp
JP2008276907A (ja) モールド構造体、及びそれを用いたインプリント方法、並びに磁気記録媒体及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130529

R151 Written notification of patent or utility model registration

Ref document number: 5284328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees