JP2012064878A - パターン形成方法およびインプリント用モールドの製造方法 - Google Patents
パターン形成方法およびインプリント用モールドの製造方法 Download PDFInfo
- Publication number
- JP2012064878A JP2012064878A JP2010209684A JP2010209684A JP2012064878A JP 2012064878 A JP2012064878 A JP 2012064878A JP 2010209684 A JP2010209684 A JP 2010209684A JP 2010209684 A JP2010209684 A JP 2010209684A JP 2012064878 A JP2012064878 A JP 2012064878A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layer
- region
- phase
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Micromachines (AREA)
- Manufacturing Of Magnetic Record Carriers (AREA)
Abstract
【解決手段】実施形態のパターンの形成方法では,基板上に,第1の層,感光層を順に形成し,前記感光層の第1,第2の領域それぞれを第1,第2の露光量で露光し,第1の溶媒によって,第1の領域を溶解し,露出した第1の層をエッチングし,第2の溶媒によって,感光層の未露光の第3の領域を溶解し,自己組織化材料を第3の開口内に形成する。
【選択図】図6
Description
このように,ドットの配置の高精度化の要求を考慮すると,自己組織化材料を用いて製造されるパターンの精度は必ずしも十分なものとは言えない。
図1は,本実施形態のパターン生成方法により製造されるパターンの一例を表す平面図である。図示しない基板上にドット1が配置されている。この例は,ビットパターンドメディアの磁性ドット作成のためのエッチングマスク用テンプレートである。サーボ領域2とデータ領域3にそれぞれ対応する領域A1,A2にドット1が配置される。後述のように,このテンプレートからビットパターンドメディアの磁性ドット作成用のエッチングマスクを作成できる。
プレパターン5は,自己組織化材料中のドット6(例えば,ジブロックコポリマーの第2相成分)の配置の基準となり,このドット6の構成成分と親和性を有する。
図4において,自己組織化材料中のドット6以外(例えば,ジブロックコポリマーの第1相成分)を除去することで,図1に示すドット1のパターンが形成される。
パターンの形成方法自体を説明する前に,パターンの形成に用いられる材料を説明する。
なお,用語「alt」は,交互に繰り返し単位を有するポリマーを意味する。即ち,ポリ(エチレン−alt−プロピレン)は,その主鎖にエチレン単位とプロピレン単位とを交互に有するポリマーを意味するものとして理解される。
後述のように,基板材料と機能性材料は,自己組織化材料の第1,第2の相成分との親和性を考慮して,適宜に組み合わせて用いられる。
露光量1で露光されたレジストは,主鎖が切断されることで分子量が低下し,現像液(溶媒)による除去(溶解)が容易となる(ポジレジスト)。一方,露光量1より大きな露光量2で露光されたレジストは,クロスリンクにより架橋され,現像液による除去が困難となる(ネガレジスト)。即ち,このレジストは,露光量によりポジ・ネガ両方の特性を具現できる。
2段階に露光後に,レジストを現像液Aで現像することで,第1の領域が除去される。
その後に,レジストを現像液Bで現像することで,第3の領域が除去される。即ち,第2の領域はレジストの分子が架橋しているため,溶解せず,現像液Bにより未露光部(第3の領域)のみが溶解,除去される。現像液Bとして,レジスト塗布に使用されるレジスト溶媒を利用できる。
図6および図7A〜図7Iを参照して,実施形態に係るパターンの形成方法を説明する。
なお,図7A〜図7Iの(a),(b)はそれぞれ平面図および断面図である。断面図は,平面図のX−Xで切断した状態を表す。これは,後述の図10A〜図10I,図14A〜図14Lおいても同様である。
基板11上にブロックコポリマーの配向を制御する機能性層12を形成する。
露光量によりポジ・ネガ両方の特性を具現できるレジスト層13を機能性層12上に塗布,乾燥する。
次のように,レジスト層13を2段階に露光する。
・レジスト層13に露光量1でドットパターン14(第1の領域)を描画する(ステップS13および図7C参照)。このときのパターンのピッチは後に用いる自己組織化材料の相分離ピッチ(第2の相同士の間隔)の整数倍であることが望ましい。相分離ピッチの安定性を保持するためである。後述のステップS15,S16によって,このドットパターン14に対応して,自己組織化材料の第2の相との親和性が確保されることによる。
描画装置より取り出した基板11を現像液Aで現像することにより,露光量1で描画したパターン14(第1の領域)を現像し,ビット整列のためのホールパターン16を形成する。
レジスト層13をマスクとして,ホールパターン16の底部にある機能性層12をエッチングし,基板11の表面が露出され,自己組織化材料の第2の相と親和性のあるパターン17を形成する。
さらに,現像液Bにより未露光部(第3の領域)を現像することで,基板11が露出した微細ドットパターンを囲む,凹部18(第3の領域)を形成する。
凹部18内に自己組織化材料を塗布するなどにより充填することで,自己組織化パターン19を得ることができる。自己組織化パターン19は,第1相19aおよび第1相19a中に相分離して配置される第2相19bを有する。
レジスト層13が有機物で構成され,自己組織化パターン19のドット構造(第2相19b)がSiなどの金属元素を含有すると,異方性酸素エッチングにより,第1相19aおよびレジスト層13の第2の領域を除去し,ドットマスクパターン(第2相19b)のみを基板11に保持できる。
(1)図7Iの自己組織化ドットをマスクとして基板を加工(例えば,Si基板をエッチング)し,インプリントモールドを作成できる。即ち,加工した基板自体をインプリントモールドとして利用できる。
本実施形態の比較例につき説明する。
図9および図10A〜図10Iを参照して,比較例に係るパターン形成方法を説明する。
(1)基板11上への機能性層12の形成(ステップS11xおよび図10A)
ポジの第1のレジスト層13xを機能性層12の上に塗布,乾燥する。
第1のレジスト層13xを除去し,ネガの第2のレジスト層13yを機能性層12の上に塗布,乾燥する。
また,図11,図12に示す配線構造を作成するプロセスを図13,図14A〜図14Lに示す。この配線構造は,下層配線22,上層配線31がコンタクト32で接続されている。
本実施形態によれば,下層配線22に対し上部配線31と精度の高い微細なコンタクト32が作成可能である。
基板21上に下層配線22を形成する。例えば,基板21にスパッタリング等で金属層を形成し,レジスト等をマスクとして,この金属層をエッチングすることで,下層配線22を形成できる。
下層配線22を作成した基板に機能性層23と露光量によりポジ・ネガ両方の特性を具現できるレジスト層24を形成する。
次のように,レジスト層24を2段階に露光する。
・プレパターン24a(レジスト層24の第1の領域)の第1の光量での露光(ステップS23および図14C参照)
レジスト層24のコンタクトホール位置に,自己組織化整列用のプレパターン24aを露光量1で描画する。
レジスト層23がネガ化する露光量2で,上層配線31を形成するためのガイドパターン24bを描画する。プレパターン24a(第1の領域)およびガイドパターン24b(第2の領域)以外の領域(第3の領域)24cは未露光の状態で保持される。
現像液Aによりプレパターン24aを現像し,コンタクトホール位置決めのホールパターン25を作成する。
エッチングにより機能性膜22の一部を除去し,ジブロックの一方の組成に親和性のあるパターンを作成する。
現像液Bで未露光部分を除去し,上部配線用パターン27を作成する。
自己組織化材料を塗布し,自己組織化パターン28を形成する。自己組織化パターン28は,第1相28aおよび第1相28a中にシリンダーに相分離して配置される第2相28bを有する。
エッチングにより第2相28bを除去し,コンタクトホールパターン29を作成する。
適当な溶媒により残った自己組織化材料を除去し,上部配線パターンライン溝30とコンタクトホールパターンを作成する。
上部配線・コンタクトホールへメタルを埋め込み,レジスト層23を剥離することで,上配線31,コンタクト32を形成する。等間隔で配列された下層配線22,上層配線31の交差部でコンタクト32接合された回路構造を作成できる。
(1)末端が水酸基のポリスチレンをシリコン基板に塗布し,140℃で30時間加熱後,トルエンで洗浄し余剰のポリスチレンを除去することでシリコン基板上にポリスチレンの薄膜を形成した(基板11への機能性層12の形成)。
実施例1で作成したPS−PDMSのパターンをマスクとして,SF6と酸素の1:1混合ガスで,シリコン基板をプラズマエッチングした。所望位置・領域のみにドットのあるシリコンモールドが作成された。
図11,図12に示す配線構造を作成した。
(1)基板上に,ライン幅60nm,180nmピッチで平行に配置されるメタル配線を形成した(基板21への下層配線の形成)。
比較例1は,既述の図13の手順でドットパターンを形成する。
実施例1において,ドットパターンを露光量1で描画後,基板を取り出し,イソプロピルアルコールで現像しポジのドットパターンを得た。
Claims (5)
- 第1及び第2の成分を含む自己組織化材料の前記第1の成分より前記第2の成分に大きな親和性を有する基板上に,前記第2の成分より前記第1の成分に大きな親和性を有する第1の層を形成する工程と,
前記第1の層上に感光層を形成する工程と,
前記感光層を第1の露光量で露光して形成された第1の領域と,前記第1の領域とは異なる領域に前記第1の露光量よりも大きな第2の露光量で露光された第2の領域と,前記第1の領域を囲み,かつ露光されていない第3の領域と,を形成する工程と,
第1の溶媒によって,前記感光層の前記第1の領域を溶解して,前記第1の層の表面を露出する第1の開口を形成する工程と,
前記第1の開口から露出した前記第1の層をエッチングして,前記基板の表面を露出し,かつ前記第1の開口と連通する第2の開口を形成する工程と,
第2の溶媒によって,前記感光層の前記第3の領域を溶解して,前記第1の層の表面を露出し,第3の開口を形成する工程と,
前記自己組織化材料を前記第3の開口内に充填することで,前記第1の成分に対応する第1の相と,前記第2の成分に対応し,前記第1の相に囲まれ,かつ少なくとも前記第2の開口に対応して配置される第2の相と,からなるパターンを前記第3の開口内に形成する工程と,
前記パターンをマスクとして前記第1の層及び前記感光層,又は前記第1の相及び前記第2の相の何れか一方をエッチングすることで前記基板にパターンを転写する工程と,
を有することを特徴とするパターンの形成方法。 - 前記感光層がPMMAを含む
ことを特徴とする請求項1記載のパターンの形成方法。 - 前記第1,第2の成分が,互いに異なるポリマー成分であり,
前記自己組織化材料が,前記第1,第2の成分が結合されたブロックコポリマーである
ことを特徴とする請求項1記載のパターンの形成方法。 - 前記第2の成分が,シリコンを含有するポリマー成分である
ことを特徴とする請求項1記載のパターンの形成方法。 - 第1及び第2の成分を含む自己組織化材料の前記第1の成分より前記第2の成分に大きな親和性を有する基板上に,前記第2の成分より前記第1の成分に大きな親和性を有する第1の層を形成する工程と,
前記第1の層上に感光層を形成する工程と,
前記感光層を第1の露光量で露光して形成された第1の領域と,前記第1の領域とは異なる領域に前記第1の露光量よりも大きな第2の露光量で露光された第2の領域と,前記第1の領域を囲み,かつ露光されていない第3の領域と,を形成する工程と,
第1の溶媒によって,前記感光層の前記第1の領域を溶解して,前記第1の層の表面を露出する第1の開口を形成する工程と,
前記第1の開口から露出した前記第1の層をエッチングして,前記基板の表面を露出し,かつ前記第1の開口と連通する第2の開口を形成する工程と,
第2の溶媒によって,前記感光層の前記第3の領域を溶解して,前記第1の層の表面を露出し,第3の開口を形成する工程と,
前記自己組織化材料を前記第3の開口内に充填することで,前記第1の成分に対応する第1の相と,前記第2の成分に対応し,前記第1の相に囲まれ,かつ少なくとも前記第2の開口に対応して配置される第2の相と,からなるパターンを前記第3の開口内に形成する工程と,
前記パターンをマスクとして前記第1の層及び前記感光層,又は前記第1の相及び前記第2の相の何れか一方をエッチングすることで前記基板にパターンを転写する工程と,
前記パターンが転写された基板を型としてインプリント用モールドを形成する工程と,
を有することを特徴とするインプリントモールドの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010209684A JP5284328B2 (ja) | 2010-09-17 | 2010-09-17 | パターン形成方法およびインプリント用モールドの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010209684A JP5284328B2 (ja) | 2010-09-17 | 2010-09-17 | パターン形成方法およびインプリント用モールドの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012064878A true JP2012064878A (ja) | 2012-03-29 |
JP5284328B2 JP5284328B2 (ja) | 2013-09-11 |
Family
ID=46060250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010209684A Expired - Fee Related JP5284328B2 (ja) | 2010-09-17 | 2010-09-17 | パターン形成方法およびインプリント用モールドの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5284328B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8808557B1 (en) | 2013-02-19 | 2014-08-19 | Kabushiki Kaisha Toshiba | Pattern forming method |
WO2014208311A1 (ja) * | 2013-06-26 | 2014-12-31 | 東京エレクトロン株式会社 | 基板処理方法、コンピュータ記憶媒体及び基板処理システム |
US9514938B2 (en) | 2013-06-12 | 2016-12-06 | Kabushiki Kaisha Toshiba | Method of forming pattern |
JP2020150153A (ja) * | 2019-03-14 | 2020-09-17 | キオクシア株式会社 | パターン形成方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0427112A (ja) * | 1990-05-22 | 1992-01-30 | Fujitsu Ltd | レジストマスクの製造方法 |
JPH1197449A (ja) * | 1997-05-07 | 1999-04-09 | Internatl Business Mach Corp <Ibm> | Esd防止デバイス及びその形成方法 |
JP2000138219A (ja) * | 1998-10-30 | 2000-05-16 | Nippon Telegr & Teleph Corp <Ntt> | 配線構造の製造方法 |
JP2000199953A (ja) * | 1999-01-07 | 2000-07-18 | Toshiba Corp | パタ―ン形成方法 |
JP2007313568A (ja) * | 2006-05-23 | 2007-12-06 | Kyoto Univ | 微細構造体、パターン媒体、及びそれらの製造方法 |
JP2008090956A (ja) * | 2006-10-03 | 2008-04-17 | Toshiba Corp | 磁気記録媒体、その製造方法、および磁気記録装置 |
JP2010053263A (ja) * | 2008-08-29 | 2010-03-11 | Hitachi Ltd | 微細構造を有する高分子薄膜およびパターン基板の製造方法 |
-
2010
- 2010-09-17 JP JP2010209684A patent/JP5284328B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0427112A (ja) * | 1990-05-22 | 1992-01-30 | Fujitsu Ltd | レジストマスクの製造方法 |
JPH1197449A (ja) * | 1997-05-07 | 1999-04-09 | Internatl Business Mach Corp <Ibm> | Esd防止デバイス及びその形成方法 |
JP2000138219A (ja) * | 1998-10-30 | 2000-05-16 | Nippon Telegr & Teleph Corp <Ntt> | 配線構造の製造方法 |
JP2000199953A (ja) * | 1999-01-07 | 2000-07-18 | Toshiba Corp | パタ―ン形成方法 |
JP2007313568A (ja) * | 2006-05-23 | 2007-12-06 | Kyoto Univ | 微細構造体、パターン媒体、及びそれらの製造方法 |
JP2008090956A (ja) * | 2006-10-03 | 2008-04-17 | Toshiba Corp | 磁気記録媒体、その製造方法、および磁気記録装置 |
JP2010053263A (ja) * | 2008-08-29 | 2010-03-11 | Hitachi Ltd | 微細構造を有する高分子薄膜およびパターン基板の製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8808557B1 (en) | 2013-02-19 | 2014-08-19 | Kabushiki Kaisha Toshiba | Pattern forming method |
US9514938B2 (en) | 2013-06-12 | 2016-12-06 | Kabushiki Kaisha Toshiba | Method of forming pattern |
WO2014208311A1 (ja) * | 2013-06-26 | 2014-12-31 | 東京エレクトロン株式会社 | 基板処理方法、コンピュータ記憶媒体及び基板処理システム |
JP2015008246A (ja) * | 2013-06-26 | 2015-01-15 | 東京エレクトロン株式会社 | 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム |
US9810987B2 (en) | 2013-06-26 | 2017-11-07 | Tokyo Electron Limited | Substrate treatment method, computer storage medium and substrate treatment system |
JP2020150153A (ja) * | 2019-03-14 | 2020-09-17 | キオクシア株式会社 | パターン形成方法 |
JP7146674B2 (ja) | 2019-03-14 | 2022-10-04 | キオクシア株式会社 | パターン形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5284328B2 (ja) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8257598B2 (en) | Method using block copolymers for making a master mold with high bit-aspect-ratio for nanoimprinting patterned magnetic recording disks | |
JP5819059B2 (ja) | ナノメートルスケールの自己組織化膜上の支持メンブラン | |
US9377683B2 (en) | Imprint template with optically-detectable alignment marks and method for making using block copolymers | |
US9034197B2 (en) | Method for separately processing regions on a patterned medium | |
US7618675B2 (en) | Pattern forming method and method of processing a structure by use of same | |
US7635529B2 (en) | Substrate for magnetic recording media, magnetic recording media and magnetic recording apparatus | |
JP5814868B2 (ja) | 磁気記録媒体の製造方法 | |
KR101367906B1 (ko) | 패턴 자기 기록 매체의 제조방법 | |
US20100165512A1 (en) | System, method and apparatus for master pattern generation, including servo patterns, for ultra-high density discrete track media using e-beam and self-assembly of block copolymer microdomains | |
JP2011088444A (ja) | インプリント装置および離型方法 | |
JP5330527B2 (ja) | 構造体 | |
JP5284328B2 (ja) | パターン形成方法およびインプリント用モールドの製造方法 | |
JP5755607B2 (ja) | 磁気記録媒体およびその製造方法 | |
JP2009006619A (ja) | ナノインプリント用モールドおよび記録媒体 | |
JP5558444B2 (ja) | モールドの製造方法 | |
JP5651616B2 (ja) | 磁気記録媒体、及びその製造方法 | |
US20130287881A1 (en) | Imprint mold for manufacturing bit-patterned medium and manufacturing method of the same | |
JP5687679B2 (ja) | インプリント方法 | |
US7105280B1 (en) | Utilizing permanent master for making stampers/imprinters for patterning of recording media | |
JP4869396B2 (ja) | 電鋳用原盤、及びその製造方法 | |
JP2009084644A (ja) | スタンパの製造方法およびスタンパ | |
Yang et al. | Advanced lithography for bit patterned media | |
JP2009208447A (ja) | インプリント用モールド構造体、並びにインプリント方法、磁気記録媒体及びその製造方法 | |
US20050011767A1 (en) | Manufacturing method for a magnetic recording medium stamp and manufacturing apparatus for a magnetic recording medium stamp | |
JP2008276907A (ja) | モールド構造体、及びそれを用いたインプリント方法、並びに磁気記録媒体及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130529 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5284328 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |