JP5758363B2 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP5758363B2
JP5758363B2 JP2012197467A JP2012197467A JP5758363B2 JP 5758363 B2 JP5758363 B2 JP 5758363B2 JP 2012197467 A JP2012197467 A JP 2012197467A JP 2012197467 A JP2012197467 A JP 2012197467A JP 5758363 B2 JP5758363 B2 JP 5758363B2
Authority
JP
Japan
Prior art keywords
pattern
self
assembled
segment
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012197467A
Other languages
English (en)
Other versions
JP2014053476A (ja
Inventor
西 絢 子 川
西 絢 子 川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012197467A priority Critical patent/JP5758363B2/ja
Priority to US13/784,620 priority patent/US9279191B2/en
Publication of JP2014053476A publication Critical patent/JP2014053476A/ja
Application granted granted Critical
Publication of JP5758363B2 publication Critical patent/JP5758363B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0198—Manufacture or treatment of microstructural devices or systems in or on a substrate for making a masking layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

本発明の実施形態は、パターン形成方法に関する。
半導体素子の製造工程中のリソグラフィ技術として、ＡｒＦ液浸露光によるダブルパターニング技術、ＥＵＶリソグラフィ、ナノインプリント等が知られている。従来のリソグラフィ技術は、パターンの微細化に伴い、コストの増加、スループットの低下など、様々な問題を含んでいた。
このような状況下で、リソグラフィ技術への自己組織化（DSA: Directed Self-assembly）の適用が期待されている。自己組織化は、エネルギー安定という自発的な挙動によって発生することから、寸法精度の高いパターンを形成できる。特に、高分子ブロック共重合体のミクロ相分離を利用する技術は、簡便な塗布とアニールプロセスで、数〜数百ｎｍの種々の形状の周期構造を形成できる。高分子ブロック共重合体のブロックの組成比によって球状（スフィア）、柱状（シリンダー）、層状（ラメラ）等に形態を変え、分子量によってサイズを変えることにより、様々な寸法のドットパターン、ホール又はピラーパターン、ラインパターン等を形成することができる。
ＤＳＡを用いて所望のパターンを広範囲に形成するためには、自己組織化により形成されるポリマー相の発生位置を制御するガイドを設ける必要がある。ガイドとしては、凹凸構造を有し、凹部にミクロ相分離パターンを形成する物理ガイド（grapho-epitaxy）と、ＤＳＡ材料の下層に形成され、その表面エネルギーの違いに基づいてミクロ相分離パターンの形成位置を制御する化学ガイド（chemical-epitaxy）とが知られている。
化学ガイドを用いた場合、基板（ウェーハ）全面にミクロ相分離パターンを形成することができる。一方、物理ガイドを用いた場合、物理ガイドの凸部上にはミクロ相分離パターンを形成できず、基板面を有効的に使用することができなかった。
特開２０１２−５９３９号公報
本発明は、基板面を有効的に使用しながら、物理ガイドを使用して自己組織化材料をミクロ相分離させたパターンを形成するパターン形成方法を提供することを目的とする。
本実施形態によれば、パターン形成方法は、本実施形態によれば、パターン形成方法は、基板上に凹凸を有する物理ガイドを形成する工程と、前記物理ガイドの凹部に、少なくとも第１セグメント及び第２セグメントを含む第１自己組織化材料層を形成する工程と、前記第１自己組織化材料層を相分離させ、前記第１セグメントを含む第１領域と前記第２セグメントを含む第２領域とを有する第１自己組織化パターンを形成する工程と、前記物理ガイドの凸部上及び前記第１自己組織化パターン上に、第３セグメント及び第４セグメントを含む第２自己組織化材料層を形成する工程と、前記第２自己組織化材料層を相分離させ、前記第３セグメントを含む第３領域と前記第４セグメントを含む第４領域とを有する第２自己組織化パターンを形成する工程と、を備える。
第１の実施形態によるパターン形成方法を説明する工程断面図である。 図１に続く工程断面図である。 図２に続く工程断面図である。 図３に続く工程断面図である。 図４に続く工程断面図である。 図５に続く工程断面図である。 図６に続く工程断面図である。 第２の実施形態によるパターン形成方法を説明する工程断面図である。 図８に続く工程断面図である。 図９に続く工程断面図である。 図１０に続く工程断面図である。 図１１に続く工程断面図である。 図１２に続く工程断面図である。 図１３に続く工程断面図である。 図１４に続く工程断面図である。 図１５に続く工程断面図である。 第２の実施形態によるパターン形成方法を説明する工程断面図である。 図１７に続く工程断面図である。 図１８に続く工程断面図である。 図１９に続く工程断面図である。 図２０に続く工程断面図である。 図２１に続く工程断面図である。 図２２に続く工程断面図である。 図２３に続く工程断面図である。 図２４に続く工程断面図である。 図２５に続く工程断面図である。 図２６に続く工程断面図である。 変形例によるパターン形成方法を説明する断面図である。
以下、本発明の実施の形態を図面に基づいて説明する。
（第１の実施形態）第１の実施形態によるパターン形成方法を図１〜図７を用いて説明する。
まず、図１に示すように、基板１０１上に、例えば膜厚１００ｎｍのＳｉＯ２膜をＣＶＤにより成膜し、被加工膜１０２を形成する。そして、膜厚１００ｎｍのレジスト１０３を回転塗布し、ＡｒＦエキシマーレーザにより露光・現像して、ハーフピッチ７５ｎｍのライン・アンド・スペースパターンに加工する。このとき、図示はしていないがレジスト１０３と被加工膜１０２との層間に反射防止膜を形成することも可能である。図１は、ライン・アンド・スペースパターンの一部を示している。このライン・アンド・スペースパターンは、後の工程で形成されるブロックポリマーがミクロ相分離する際に、ミクロ相分離パターンの形成位置を制御する物理ガイドとしての機能を有する。
次に、図２に示すように、レジストパターン１０３の凹部を埋め込むようにブロックポリマー層１０４を形成する。例えば、ポリスチレン（ＰＳ）とポリメチルメタクリレート（ＰＭＭＡ）のブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）を２．０ｗｔ％の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液（第１溶液）を回転数１５００ｒｐｍで回転塗布することで、ブロックポリマー層１０４を形成する。
次に、図３に示すように、基板１０１をホットプレート上において１１０℃で９０秒間加熱し、さらに窒素雰囲気において２２０℃で３分間加熱する。これにより、ブロックポリマー層１０４は、第１ポリマーブロック鎖を含む薄板状の第１ポリマー部１０５ａと第２ポリマーブロック鎖を含む薄板状の第２ポリマー部１０５ｂとが交互に配置されたラメラ状の自己組織化相１０５を形成する。例えば、ハーフピッチ１５ｎｍのラメラ状の自己組織化パターン１０５が形成される。
次に、図４に示すように、レジストパターン１０３の凸部及び自己組織化パターン１０５の上にブロックポリマー層１０６を形成する。例えば、ブロックポリマー層１０４と同様に、ポリスチレン（ＰＳ）とポリメチルメタクリレート（ＰＭＭＡ）のブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）を２．０ｗｔ％の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液（第２溶液）を回転数１５００ｒｐｍで回転塗布することで、膜厚１００ｎｍのブロックポリマー層１０６を形成する。
次に、図５に示すように、基板１０１をホットプレート上において１１０℃で９０秒間加熱し、さらに窒素雰囲気において２２０℃で３分間加熱する。これにより、ブロックポリマー層１０６は、第１ポリマーブロック鎖を含む薄板状の第１ポリマー部１０７ａと第２ポリマーブロック鎖を含む薄板状の第２ポリマー部１０７ｂとが交互に配置されたラメラ状の自己組織化相１０７を形成する。ブロックポリマー層１０６は、下層の自己組織化パターン１０５を化学ガイドとして、自己組織化パターン１０７を形成する。例えば、自己組織化パターン１０５と同様に、ハーフピッチ１５ｎｍのラメラ状の自己組織化パターン１０７が形成される。
なお、自己組織化パターン１０５上にブロックコポリマーのＰＧＭＥＡ溶液を塗布する際に、溶媒（上述の例ではＰＧＭＥＡ）によって自己組織化パターン１０５の相分離パターンが溶解し得る。図２に示す工程で塗布される第１溶液と、図４に示す工程で塗布される第２溶液とで異なる溶媒種を用いることにより、このような問題が生じることを防ぐことができる。あるいはまた、第１溶液に架橋剤（熱架橋剤）を加え、自己組織化パターン１０５の相分離パターンを形成後に架橋し、その後、第２溶液を塗布することでも、上述のような問題が生じることを防止できる。溶媒種を変えることや、溶液に架橋剤を加えることは、第１溶液及び第２溶液に限定されず、その後の工程においてブロックコポリマーの溶液を繰り返し塗布する際にも、必要に応じて適用できる。
自己組織化パターン１０７は、自己組織化パターン１０５と同じパターンを有しており、第１ポリマー部１０５ａ上には第１ポリマー部１０７ａが位置し、第２ポリマー部１０５ｂ上には第２ポリマー部１０７ｂが位置する。また、レジストパターン１０３の凸部上にも自己組織化相１０７は形成される。
次に、図６に示すように、現像処理により自己組織化パターン１０５、１０７における第１ポリマー部１０５ａ、１０７ａ（例えばＰＭＭＡからなる第１ポリマー部１０５ａ、１０７ａ）を選択的に除去することで、アスペクト比の高いライン・アンド・スペースパターンが得られる。
次に、図７に示すように、自己組織化パターン１０７の第２ポリマー部１０７ｂ及びレジストパターン１０３をエッチバックする。このとき、自己組織化相１０７の第２ポリマー部１０７ｂとレジストパターン１０３の選択比が同等となるようにエッチングを行う。言い換えれば、第２ポリマー部１０７ｂをマスクにレジスト１０３を加工する。これにより、レジスト１０３に、自己組織化パターン１０７の第２ポリマー部１０７ｂのパターン形状が転写される。
その後、自己組織化パターン１０５の第２ポリマー部１０５ｂ及びレジスト１０３をマスクに被加工膜１０２を加工する。
このように、本実施形態では、物理ガイド（レジストパターン１０３）内に第１ミクロ相分離パターン（自己組織化パターン１０５）を形成し、物理ガイド上及び第１ミクロ相分離パターン上に、これらを化学ガイドとして利用して、第２ミクロ相分離パターン（自己組織化相１０７）を形成し、第２ミクロ相分離パターンのパターン形状を物理ガイドに転写する。第２ミクロ相分離パターンのパターン形状が転写された物理ガイドは、第１ミクロ相分離パターンと同様に、被加工膜の加工マスクとして利用することができる。そのため、物理ガイドが形成された領域が無駄にならず、基板面を有効的に使用することができる。
上記第１の実施形態では、ＡｒＦエキシマーレーザにより露光・現像により物理ガイドとなるレジストパターンを形成しているが、ＡｒＦ液浸露光やＥＵＶなどの光リソグラフィ、ナノインプリント等により物理ガイドを形成してもよい。また、必要に応じて、物理ガイドに対して表面処理を施してもよい。例えば、自己組織化パターン１０５及び１０７の下地になる物理ガイドの凹部及び凸部に光照射を行い、表面の接触角を制御してもよい。
（第２の実施形態）図８〜図１６は第２の実施形態に係るパターン形成方法を説明する工程断面図である。本実施形態は、図１〜図７に示す第１の実施形態と比較して、被加工膜１０２上に中性化膜１１０を介して物理ガイドを形成する点が異なる。図８〜図１６において、図１〜図７に示す第１の実施形態と同一部分には同一符号を付して詳細な説明は省略する。
まず、図８に示すように、基板１０１上に、被加工膜１０２を形成する。
次に、図９に示すように、被加工膜１０２上に中性化膜１１０を形成する。例えば、被加工膜１０２上に、ポリスチレン（ＰＳ）とポリメチルメタクリレート（ＰＭＭＡ）のランダム共重合体（ＰＳ−ｒ−ＰＭＭＡ）を１．０ｗｔ％の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液を回転数１５００ｒｐｍで回転塗布し、ホットプレート上において１１０℃で９０秒間、２４０℃で３分間ベークして、中性化膜１１０を形成する。
次に、図１０に示すように、レジスト１０３を回転塗布し、ＡｒＦエキシマーレーザにより露光・現像して、ハーフピッチ７５ｎｍのライン・アンド・スペースパターンに加工する。このとき、図示はしていないがレジスト１０３と被加工膜１０２との層間に反射防止膜を形成することも可能である。
次に、図１１に示すように、レジストパターン１０３の凹部に、ポリスチレン（ＰＳ）とポリメチルメタクリレート（ＰＭＭＡ）のブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）を２．０ｗｔ％の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液（第１溶液）を塗布しブロックポリマー層１０４を形成する。
次に、図１２に示すように、基板１０１を加熱し、ブロックポリマー層１０４をミクロ相分離させて、ラメラ状の自己組織化パターン１０５を形成する。例えば、ハーフピッチ１５ｎｍのラメラ状の自己組織化パターン１０５が形成される。ブロックポリマー層１０４の下には中性化膜１１０が形成されているため、上記第１の実施形態と比較して、ブロックポリマー層１０４は容易にミクロ相分離する。
次に、図１３に示すように、レジストパターン１０３の凸部及び自己組織化パターン１０５の上に、ポリスチレン（ＰＳ）とポリメチルメタクリレート（ＰＭＭＡ）のブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）を２．０ｗｔ％の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液（第２溶液）を塗布し、ブロックポリマー層１０６を形成する。
次に、図１４に示すように、基板１０１を加熱し、ブロックポリマー層１０６をミクロ相分離させ、自己組織化パターン１０７を形成する。ブロックポリマー層１０６は、下層の自己組織化パターン１０５を化学ガイドとして、自己組織化パターン１０７を形成する。例えば、自己組織化パターン１０５と同様に、ハーフピッチ１５ｎｍのラメラ状の自己組織化パターン１０７が形成される。
なお、自己組織化パターン１０５上にブロックコポリマーのＰＧＭＥＡ溶液を塗布する際に、溶媒（例えばこの場合ＰＧＭＥＡ）によって自己組織化パターン１０５の相分離パターンが溶解し得る。図１１に示す工程で塗布される第１溶液と、図１３に示す工程で塗布される第２溶液とで異なる溶媒種を用いることにより、このような問題が生じることを防ぐことができる。あるいはまた、第１溶液に架橋剤（熱架橋剤）を加え、自己組織化パターン１０５の相分離パターンを形成後に架橋し、その後、第２溶液を塗布することでも、上述のような問題が生じることを防止できる。溶媒種を変えることや、溶液に架橋剤を加えることは、第１溶液及び第２溶液に限定されず、その後の工程においてブロックコポリマーの溶液を繰り返し塗布する際にも、必要に応じて適用できる。
次に、図１５に示すように、現像処理により自己組織化パターン１０５、１０７における第１ポリマー部１０５ａ、１０７ａ（例えばＰＭＭＡからなる第１ポリマー部１０５ａ、１０７ａ）を選択的に除去する。
次に、図１６に示すように、自己組織化パターン１０７の第２ポリマー部１０７ｂをマスクにレジストパターン１０３を加工する。
その後、自己組織化パターン１０５の第２ポリマー部１０５ｂ及びレジスト１０３をマスクに中性化膜１１０及び被加工膜１０２を加工する。
上記第１の実施形態と同様に、本実施形態では、物理ガイド内に第１ミクロ相分離パターンを形成し、物理ガイド上及び第１ミクロ相分離パターン上に、これらを化学ガイドとして利用して、第２ミクロ相分離パターンを形成し、第２ミクロ相分離パターンのパターン形状を物理ガイドに転写する。この物理ガイドは、第１ミクロ相分離パターンと同様に、被加工膜の加工マスクとして利用することができる。そのため、物理ガイドが形成された領域が無駄にならず、基板面を有効的に使用することができる。また、本実施形態では、物理ガイドの下に中性化膜が設けられているため、第１ミクロ相分離パターンを容易に形成することができる。
（第３の実施形態）第３の実施形態によるパターン形成方法を図１７〜図２７を用いて説明する。
まず、図１７に示すように、基板２０１上に、中性化膜２１０を形成する。例えば、基板２０１上に、ポリスチレン（ＰＳ）とポリメチルメタクリレート（ＰＭＭＡ）のランダム共重合体（ＰＳ−ｒ−ＰＭＭＡ）を１．０ｗｔ％の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液を回転数１５００ｒｐｍで回転塗布し、ホットプレート上において１１０℃で９０秒間、２４０℃で３分間ベークして、中性化膜２１０を形成する。
そして、中性化膜２１０上に、例えば膜厚１００ｎｍのＳｉＯ２膜をＣＶＤにより製膜し、被加工膜２０２を形成する。
次に、図１８に示すように、被加工膜２０２上に中性化膜２１１を形成する。中性化膜２１１は中性化膜２１０と同様の方法で形成できる。
次に、図１９に示すように、膜厚１２０ｎｍのレジスト２０３を回転塗布し、ＡｒＦエキシマーレーザにより露光・現像して、ハーフピッチ７５ｎｍのライン・アンド・スペースパターンに加工する。図１９は、ライン・アンド・スペースパターンの一部を示している。
次に、図２０に示すように、レジスト２０３をマスクとして中性化膜２１１及び被加工膜２０２を加工する。
次に、図２１に示すように、レジスト２０３を剥離する。これにより、被加工膜２０２を用いた物理ガイドが得られる。この物理ガイドは、後の工程で形成されるブロックポリマーがミクロ相分離する際に、ミクロ相分離パターンの形成位置を制御する機能を有する。このとき、被加工膜２０２上の中性化膜２１１は残存している。
次に、図２２に示すように、物理ガイドの凹部（中性化膜２１０が露出された部分）を埋め込むようにブロックポリマー層２０４を形成する。例えば、ポリスチレン（ＰＳ）とポリメチルメタクリレート（ＰＭＭＡ）のブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）を１．０ｗｔ％の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液（第１溶液）を回転数１５００ｒｐｍで回転塗布することで、ブロックポリマー層２０４を形成する。
次に、図２３に示すように、基板２０１をホットプレート上において１１０℃で９０秒間加熱し、さらに窒素雰囲気において２２０℃で３分間加熱する。これにより、ブロックポリマー層２０４は、第１ポリマーブロック鎖を含む薄板状の第１ポリマー部２０５ａと第２ポリマーブロック鎖を含む薄板状の第２ポリマー部２０５ｂとが交互に配置されたラメラ状の自己組織化パターン２０５を形成する。例えば、ハーフピッチ１５ｎｍのラメラ状の自己組織化パターン２０５が形成される。ブロックポリマー層２０４の下には中性化膜２１０が形成されているため、ブロックポリマー層２０４は容易にミクロ相分離することができる。
次に、図２４に示すように、被加工膜２０２（中性化膜２１１）上及び自己組織化パターン２０５の上にブロックポリマー層２０６を形成する。例えば、ブロックポリマー層２０４と同様に、ポリスチレン（ＰＳ）とポリメチルメタクリレート（ＰＭＭＡ）のランダム共重合体（ＰＳ−ｂ−ＰＭＭＡ）を１．０ｗｔ％の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）（第２溶液）溶液を回転数１５００ｒｐｍで回転塗布することで、膜厚１００ｎｍのブロックポリマー層２０６を形成する。
次に、図２５に示すように、基板２０１をホットプレート上において１１０℃で９０秒間加熱し、さらに窒素雰囲気において２２０℃で３分間加熱する。これにより、ブロックポリマー層２０６は、第１ポリマーブロック鎖を含む薄板状の第１ポリマー部２０７ａと第２ポリマーブロック鎖を含む薄板状の第２ポリマー部２０７ｂとが交互に配置されたラメラ状の自己組織化相２０７を形成する。ブロックポリマー層２０６は、下層の自己組織化パターン２０５を化学ガイドとして、自己組織化パターン２０７を形成する。例えば、自己組織化パターン２０５と同様に、ハーフピッチ１５ｎｍのラメラ状の自己組織化パターン２０７が形成される。
自己組織化パターン２０７は、自己組織化パターン２０５と同じパターンを有しており、第１ポリマー部２０５ａ上には第１ポリマー部２０７ａが位置し、第２ポリマー部２０５ｂ上には第２ポリマー部２０７ｂが位置する。また、被加工膜２０２上にも、中性化膜２１１を介して自己組織化パターン２０７が形成される。
被加工膜２０２上には中性化膜２１１が形成されているため、被加工膜２０２の幅（図中左右方向の幅）が大きくても、被加工膜２０２の上方において、ブロックポリマー層２０６は規則的に相分離し、自己組織化パターン２０７が得られる。
なお、自己組織化パターン１０５上にブロックコポリマーのＰＧＭＥＡ溶液を塗布する際に、溶媒（例えばこの場合ＰＧＭＥＡ）によって自己組織化パターン１０５の相分離パターンが溶解し得る。図２２に示す工程で塗布される第１溶液と、図２４に示す工程で塗布される第２溶液とで異なる溶媒種を用いることにより、このような問題が生じることを防ぐことができる。あるいはまた、第１溶液に架橋剤（熱架橋剤）を加え、自己組織化パターン１０５の相分離パターンを形成後に架橋し、その後、第２溶液を塗布することでも、上述のような問題が生じることを防止できる。溶媒種を変えることや、溶液に架橋剤を加えることは、第１溶液及び第２溶液に限定されず、その後の工程においてブロックコポリマーの溶液を繰り返し塗布する際にも、必要に応じて適用できる。
次に、図２６に示すように、現像処理により自己組織化パターン２０５、２０７における第１ポリマー部２０５ａ、２０７ａ（例えばＰＭＭＡからなる第１ポリマー部２０５ａ、２０７ａ）を選択的に除去することで、アスペクト比の高いライン・アンド・スペースパターンが得られる。
次に、図２７に示すように、自己組織化相２０７の第２ポリマー部２０７ｂ及び被加工膜２０２をエッチバックする。このとき、自己組織化パターン２０７の第２ポリマー部２０７ｂと被加工膜２０２の選択比が同等となるようにエッチングを行う。言い換えれば、第２ポリマー部２０７ｂをマスクに被加工膜２０２を加工する。これにより、被加工膜２０２に、自己組織化パターン２０７の第２ポリマー部２０７ｂのパターン形状が転写される。
その後、自己組織化パターン２０５の第２ポリマー部２０５ｂ及び被加工膜２０２をマスクに下層の基板２０１を加工してもよい。
このように、本実施形態では、物理ガイド内に第１ミクロ相分離パターンを形成し、物理ガイド上及び第１ミクロ相分離パターン上に、これらを化学ガイドとして利用して、第２ミクロ相分離パターンを形成し、第２ミクロ相分離パターンのパターン形状を物理ガイドに転写する。そのため、物理ガイドが形成された領域が無駄にならず、基板面を有効的に使用することができる。また、物理ガイドの上面及び下面に中性化膜が設けられているため、第１ミクロ相分離パターン及び第２ミクロ相分離パターンを容易に形成することができる。
上記第１〜第３の実施形態において、ブロックポリマー層１０４、１０６、２０４、２０６の材料を調整して、自己組織化パターン１０７、２０７が、下層の自己組織化パターン１０５、２０５よりもピッチの狭いものとなるようにしてもよい。例えば、図２８に示すように、上記第１の実施形態において、自己組織化パターン１０５Ａよりもピッチの狭い自己組織化パターン１０７Ａを形成することができる。自己組織化パターン１０５Ａのピッチは、自己組織化パターン１０７Ａのピッチのｍ倍（ｍは２以上の整数）となる。レジスト１０３には、ピッチの狭い自己組織化パターン１０７Ａに基づくパターンが転写される。
上記第１〜第３の実施形態では、ブロックポリマー層をミクロ相分離させてラメラ状の自己組織化パターンを形成していたが、（物理ガイド凹部底面に対して垂直または水平な）シリンダー状など、他の形状の自己組織化パターンを形成してもよい。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１０１、２０１ 基板
１０２、２０２ 被加工膜
１０３、２０３ レジスト
１０４、１０６、２０４、２０６ ブロックポリマー層
１０５、１０７、２０５、２０７ 自己組織化パターン
１１０、２１０、２１１ 中性化膜

Claims (6)

  1. 基板上に凹凸を有する物理ガイドを形成する工程と、
    前記物理ガイドの凹部に、少なくとも第１セグメント及び第２セグメントを含む第１自己組織化材料層を形成する工程と、
    前記第１自己組織化材料層を相分離させ、前記第１セグメントを含む第１領域と前記第２セグメントを含む第２領域とを有する第１自己組織化パターンを形成する工程と、
    前記物理ガイドの凸部上及び前記第１自己組織化パターン上に、第３セグメント及び第４セグメントを含む第２自己組織化材料層を形成する工程と、
    前記第２自己組織化材料層を相分離させ、前記第３セグメントを含む第３領域と前記第４セグメントを含む第４領域とを有する第２自己組織化パターンを形成する工程と、
    を備えるパターン形成方法。
  2. 前記第１セグメント及び前記第３セグメントは第１ポリマーブロック鎖を含むポリマーと同一のポリマーであることを特徴とする請求項１に記載のパターン形成方法。
  3. 前記第２セグメント及び前記第４セグメントは第２ポリマーブロック鎖を含むポリマーと同一のポリマーであることを特徴とする請求項２に記載のパターン形成方法。
  4. 前記第１自己組織化パターンのピッチは、前記第２自己組織化パターンのピッチのｎ倍（ｎは自然数）であることを特徴とする請求項１乃至３のいずれかに記載のパターン形成方法。
  5. 前記第１自己組織化材料層の形成に用いられる溶液の溶媒と、前記第２自己組織化材料層の形成に用いられる溶液の溶媒とは異なることを特徴とする請求項１乃至４のいずれかに記載のパターン形成方法。
  6. 前記第１自己組織化材料層の形成に用いられる溶液は熱架橋剤を含むことを特徴とする請求項１乃至５のいずれかに記載のパターン形成方法。
JP2012197467A 2012-09-07 2012-09-07 パターン形成方法 Expired - Fee Related JP5758363B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012197467A JP5758363B2 (ja) 2012-09-07 2012-09-07 パターン形成方法
US13/784,620 US9279191B2 (en) 2012-09-07 2013-03-04 Pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012197467A JP5758363B2 (ja) 2012-09-07 2012-09-07 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2014053476A JP2014053476A (ja) 2014-03-20
JP5758363B2 true JP5758363B2 (ja) 2015-08-05

Family

ID=50231916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012197467A Expired - Fee Related JP5758363B2 (ja) 2012-09-07 2012-09-07 パターン形成方法

Country Status (2)

Country Link
US (1) US9279191B2 (ja)
JP (1) JP5758363B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859433B2 (en) * 2013-03-11 2014-10-14 International Business Machines Corporation DSA grapho-epitaxy process with etch stop material
US8853085B1 (en) * 2013-04-23 2014-10-07 International Business Machines Corporation Grapho-epitaxy DSA process with dimension control of template pattern
FR3017475B1 (fr) * 2014-02-12 2016-03-04 Commissariat Energie Atomique Procede de determination d'un motif d'auto-assemblage d'un copolymere a blocs
JP6347148B2 (ja) * 2014-05-08 2018-06-27 Jsr株式会社 パターン形成用組成物及びパターン形成方法
US9558310B2 (en) * 2015-05-28 2017-01-31 International Business Machines Corporation Method and system for template pattern optimization for DSA patterning using graphoepitaxy
FR3037070B1 (fr) * 2015-06-02 2019-05-31 Arkema France Procede de controle de l'energie de surface a l'interface entre un copolymere a blocs et un autre compose
FR3037071B1 (fr) * 2015-06-02 2019-06-21 Arkema France Procede de reduction de la defectivite d'un film de copolymere a blocs
US10056265B2 (en) 2016-03-18 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Directed self-assembly process with size-restricted guiding patterns
US9905466B2 (en) * 2016-06-28 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer partitioning method and device formed
KR102629208B1 (ko) 2016-09-22 2024-01-29 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN108400085B (zh) * 2017-02-06 2019-11-19 联华电子股份有限公司 形成半导体元件图案的方法
KR20200040668A (ko) * 2018-10-10 2020-04-20 제이에스알 가부시끼가이샤 패턴 형성 방법 및 패턴화된 기판

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579278B2 (en) * 2006-03-23 2009-08-25 Micron Technology, Inc. Topography directed patterning
JP4921023B2 (ja) 2006-04-21 2012-04-18 キヤノン株式会社 投射型表示装置および投射型表示装置の制御方法およびプログラム
JP4673266B2 (ja) * 2006-08-03 2011-04-20 日本電信電話株式会社 パターン形成方法及びモールド
US7964107B2 (en) * 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US7959975B2 (en) * 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8207028B2 (en) * 2008-01-22 2012-06-26 International Business Machines Corporation Two-dimensional patterning employing self-assembled material
US8114300B2 (en) 2008-04-21 2012-02-14 Micron Technology, Inc. Multi-layer method for formation of registered arrays of cylindrical pores in polymer films
JP5178401B2 (ja) * 2008-08-29 2013-04-10 株式会社日立製作所 微細構造を有する高分子薄膜およびパターン基板の製造方法
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
JP2011243655A (ja) 2010-05-14 2011-12-01 Hitachi Ltd 高分子薄膜、パターン媒体、及びこれらの製造方法、並びに表面改質材料
JP2012004434A (ja) 2010-06-18 2012-01-05 Toshiba Corp パターン形成方法およびパターン形成装置
JP2012005939A (ja) 2010-06-23 2012-01-12 Toshiba Corp パターン形成方法
JP5300799B2 (ja) * 2010-07-28 2013-09-25 株式会社東芝 パターン形成方法及びポリマーアロイ下地材料
JP5542766B2 (ja) * 2011-09-26 2014-07-09 株式会社東芝 パターン形成方法
JP2013201279A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置の製造方法
JP5458136B2 (ja) * 2012-03-28 2014-04-02 株式会社東芝 パターン形成方法およびインプリントモールド製造方法
JP5764102B2 (ja) * 2012-09-05 2015-08-12 株式会社東芝 パターン形成方法

Also Published As

Publication number Publication date
JP2014053476A (ja) 2014-03-20
US9279191B2 (en) 2016-03-08
US20140069325A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
JP5758363B2 (ja) パターン形成方法
JP5764102B2 (ja) パターン形成方法
JP5752655B2 (ja) パターン形成方法
JP5813604B2 (ja) パターン形成方法
JP5802233B2 (ja) パターン形成方法
KR101535227B1 (ko) 블록 공중합체를 이용한 미세 패턴 형성 방법
TWI631434B (zh) 硬化光阻之紫外線輔助剝離以建立用於定向自組裝之化學模板
KR101357442B1 (ko) 패턴 형성 방법
JP2015023063A (ja) パターン形成方法及びマスクパターンデータ
JP2013183014A (ja) パターン形成方法
JP2011080087A (ja) ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP2013165151A (ja) パターン形成方法
CN106168737B (zh) 化学增幅光阻材料、共聚物及微影方法
JP5898587B2 (ja) パターン形成方法
US9841674B2 (en) Patterning method, and template for nanoimprint and producing method thereof
JP6262044B2 (ja) パターン形成方法および半導体装置の製造方法
JP2014060189A (ja) パターン形成方法及び塗布装置
JP6063825B2 (ja) パターン形成方法
JP6371745B2 (ja) パターン形成方法
JP6059608B2 (ja) パターン形成方法
US10410914B2 (en) Methods for providing lithography features on a substrate by self-assembly of block copolymers
JP5856550B2 (ja) パターン形成方法
US20180275519A1 (en) Pattern Formation Method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150603

LAPS Cancellation because of no payment of annual fees